JPH11308286A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH11308286A JPH11308286A JP10109325A JP10932598A JPH11308286A JP H11308286 A JPH11308286 A JP H11308286A JP 10109325 A JP10109325 A JP 10109325A JP 10932598 A JP10932598 A JP 10932598A JP H11308286 A JPH11308286 A JP H11308286A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- processing
- selector
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Monitoring And Testing Of Transmission In General (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 送信システムの動作の確認や調整、故障箇所
の特定等の検査や、自装置の検査を容易に行なうことが
可能なデータ処理装置を提供する。 【解決手段】 送信システムの検査を行なう場合には、
制御信号Ｃを通じて、セレクタ１１にはパターンジェネ
レータからのテストデータを出力させ、一方、セレクタ
１２には上記テストデータに対応するクロック信号ＣＬ
Ｋ２をクロック信号ＣＬＫとして出力させる。バイパス
回路２２は、上記テストデータをシリアル／パラレル変
換して２ｂｉｔのパラレルデータに分け、そしてそれぞ
れを和分演算して、ＩデータとＱデータを得る。Ｉデー
タはセレクタ３１に出力され、Ｑデータはセレクタ３２
に出力される。セレクタ３１，３２は、制御信号Ｃによ
りそれぞれ上記Ｉデータ、ＱデータをＩ軸データ、Ｑ軸
データとして後段のフィルタや変調部に出力するように
したものである。
の特定等の検査や、自装置の検査を容易に行なうことが
可能なデータ処理装置を提供する。 【解決手段】 送信システムの検査を行なう場合には、
制御信号Ｃを通じて、セレクタ１１にはパターンジェネ
レータからのテストデータを出力させ、一方、セレクタ
１２には上記テストデータに対応するクロック信号ＣＬ
Ｋ２をクロック信号ＣＬＫとして出力させる。バイパス
回路２２は、上記テストデータをシリアル／パラレル変
換して２ｂｉｔのパラレルデータに分け、そしてそれぞ
れを和分演算して、ＩデータとＱデータを得る。Ｉデー
タはセレクタ３１に出力され、Ｑデータはセレクタ３２
に出力される。セレクタ３１，３２は、制御信号Ｃによ
りそれぞれ上記Ｉデータ、ＱデータをＩ軸データ、Ｑ軸
データとして後段のフィルタや変調部に出力するように
したものである。
Description
【０００１】
【発明の属する技術分野】この発明は、例えばディジタ
ルデータによる通信や放送などの送信システムに用いら
れ、伝送データに対してスクランブル処理や前方向誤り
訂正処理などを施すデータ処理装置に関する。
ルデータによる通信や放送などの送信システムに用いら
れ、伝送データに対してスクランブル処理や前方向誤り
訂正処理などを施すデータ処理装置に関する。
【０００２】
【従来の技術】周知のように、ディジタルデータによる
通信や放送などの送信システムでは、伝送データに対し
て所定の信号処理を施すデータ処理装置を備えている。
このデータ処理装置では、伝送データに対して、例えば
秘匿性を高めるためのスクランブル処理や、受信側で誤
り訂正を行なうための前方向誤り訂正処理などを施し、
そして後段の変調部において上記処理が施された伝送デ
ータを用いて変調を行なって送信信号を生成するように
している。
通信や放送などの送信システムでは、伝送データに対し
て所定の信号処理を施すデータ処理装置を備えている。
このデータ処理装置では、伝送データに対して、例えば
秘匿性を高めるためのスクランブル処理や、受信側で誤
り訂正を行なうための前方向誤り訂正処理などを施し、
そして後段の変調部において上記処理が施された伝送デ
ータを用いて変調を行なって送信信号を生成するように
している。
【０００３】ところで、上記送信システムの製造時や運
用の立ち上げ時においては、動作の確認や調整を行なう
必要がある。しかしながら、従来の送信システムでは、
上述のようにデータ処理装置により伝送データに対して
所定の処理を施すようにしているため、データ処理装置
の処理結果から故障箇所を特定するのは困難であり、ま
たデータ処理装置の前方向誤り訂正処理により誤り訂正
符号が付加されてデータ量が増加するため、故障診断は
さらに時間のかかるものとなっていた。
用の立ち上げ時においては、動作の確認や調整を行なう
必要がある。しかしながら、従来の送信システムでは、
上述のようにデータ処理装置により伝送データに対して
所定の処理を施すようにしているため、データ処理装置
の処理結果から故障箇所を特定するのは困難であり、ま
たデータ処理装置の前方向誤り訂正処理により誤り訂正
符号が付加されてデータ量が増加するため、故障診断は
さらに時間のかかるものとなっていた。
【０００４】
【発明が解決しようとする課題】従来のデータ処理装置
を用いた送信システムでは、データ処理装置により伝送
データに対して所定の処理を施すようにしているため、
データ処理装置の後段の信号からの故障箇所の特定を行
なうことは困難で、多くの時間を費やすという問題があ
った。
を用いた送信システムでは、データ処理装置により伝送
データに対して所定の処理を施すようにしているため、
データ処理装置の後段の信号からの故障箇所の特定を行
なうことは困難で、多くの時間を費やすという問題があ
った。
【０００５】この発明は上記の問題を解決すべくなされ
たもので、送信システムの動作の確認や調整、故障箇所
の特定等の検査や、自装置の検査を容易に行なうことが
可能なデータ処理装置を提供することを目的とする。
たもので、送信システムの動作の確認や調整、故障箇所
の特定等の検査や、自装置の検査を容易に行なうことが
可能なデータ処理装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明に係わるデータ処理装置は、ディジタル
データ送信システムに用いられ、伝送データに所定の処
理を施すデータ処理装置であって、伝送データと、既知
の基準データとが入力され、このうち一方のデータを選
択的に出力する第１のデータ選択手段と、この第１のデ
ータ選択手段が出力するデータに対して所定の処理を施
す信号処理手段と、第１のデータ選択手段が出力するデ
ータと、信号処理手段によって処理されたデータとが入
力され、このうち一方のデータを選択的に出力する第２
のデータ選択手段とを具備して構成するようにした。
めに、この発明に係わるデータ処理装置は、ディジタル
データ送信システムに用いられ、伝送データに所定の処
理を施すデータ処理装置であって、伝送データと、既知
の基準データとが入力され、このうち一方のデータを選
択的に出力する第１のデータ選択手段と、この第１のデ
ータ選択手段が出力するデータに対して所定の処理を施
す信号処理手段と、第１のデータ選択手段が出力するデ
ータと、信号処理手段によって処理されたデータとが入
力され、このうち一方のデータを選択的に出力する第２
のデータ選択手段とを具備して構成するようにした。
【０００７】また、この発明に係わるデータ処理装置
は、ディジタルデータ送信システムに用いられ、伝送デ
ータに所定の処理を施すデータ処理装置であって、伝送
データと、既知の基準データとが入力され、このうち一
方のデータを選択的に出力する第１のデータ選択手段
と、この第１のデータ選択手段が出力するデータに対し
て所定の処理を施した後、２ビットのパラレル信号に変
換し、この変換結果をそれぞれ和分演算することにより
４相位相の伝送データを得る信号処理手段と、データ選
択手段が出力するデータを２ビットのパラレル信号に変
換し、この変換結果をそれぞれ和分演算することにより
４相位相の伝送データを得るデータ変換手段と、信号処
理手段にて得られた４相位相のデータと、データ変換手
段にて得られた４相位相の伝送データとが入力され、こ
のうち一方のデータを選択的に出力する第２のデータ選
択手段とを具備して構成するようにした。
は、ディジタルデータ送信システムに用いられ、伝送デ
ータに所定の処理を施すデータ処理装置であって、伝送
データと、既知の基準データとが入力され、このうち一
方のデータを選択的に出力する第１のデータ選択手段
と、この第１のデータ選択手段が出力するデータに対し
て所定の処理を施した後、２ビットのパラレル信号に変
換し、この変換結果をそれぞれ和分演算することにより
４相位相の伝送データを得る信号処理手段と、データ選
択手段が出力するデータを２ビットのパラレル信号に変
換し、この変換結果をそれぞれ和分演算することにより
４相位相の伝送データを得るデータ変換手段と、信号処
理手段にて得られた４相位相のデータと、データ変換手
段にて得られた４相位相の伝送データとが入力され、こ
のうち一方のデータを選択的に出力する第２のデータ選
択手段とを具備して構成するようにした。
【０００８】上記構成のデータ処理装置では、第１のデ
ータ選択手段により伝送データと既知の基準データとの
うち一方が選択され、そして第２のデータ選択手段によ
り、第１のデータ選択手段で選択されたデータに所定の
処理を施したデータを出力したり、あるいは上記所定の
処理を施さずに出力したりするようにしている。
ータ選択手段により伝送データと既知の基準データとの
うち一方が選択され、そして第２のデータ選択手段によ
り、第１のデータ選択手段で選択されたデータに所定の
処理を施したデータを出力したり、あるいは上記所定の
処理を施さずに出力したりするようにしている。
【０００９】したがって、上記構成のデータ処理装置に
よれば、送信システムの動作の確認や調整、故障箇所の
特定などの検査を行なう際には、基準データに上記所定
の処理を施さずに出力することができるため、当該デー
タ処理装置の出力に基づいて上記検査を容易に行なうこ
とができる。
よれば、送信システムの動作の確認や調整、故障箇所の
特定などの検査を行なう際には、基準データに上記所定
の処理を施さずに出力することができるため、当該デー
タ処理装置の出力に基づいて上記検査を容易に行なうこ
とができる。
【００１０】また、当該データ処理装置の検査を行なう
場合には、既知のテストデータに上記所定の処理を施し
て出力することができるため、当該データ処理装置の出
力に基づいて自装置の検査を容易に行なうことができ
る。
場合には、既知のテストデータに上記所定の処理を施し
て出力することができるため、当該データ処理装置の出
力に基づいて自装置の検査を容易に行なうことができ
る。
【００１１】
【発明の実施の形態】以下、図面を参照して、この発明
の一実施形態について説明する。図１は、この発明の一
実施形態に係わるデータ処理装置の構成を示すものであ
る。セレクタ１１には、通信相手局に送信する伝送デー
タ（ｆ［ｂｐｓ］）と、図示しないパターンジェネレー
タからのテストデータ（２ｆ［ｂｐｓ］）とが入力され
る。このパターンジェネレータは、オペレータからの要
求に応じて所定のデータを生成するものである。
の一実施形態について説明する。図１は、この発明の一
実施形態に係わるデータ処理装置の構成を示すものであ
る。セレクタ１１には、通信相手局に送信する伝送デー
タ（ｆ［ｂｐｓ］）と、図示しないパターンジェネレー
タからのテストデータ（２ｆ［ｂｐｓ］）とが入力され
る。このパターンジェネレータは、オペレータからの要
求に応じて所定のデータを生成するものである。
【００１２】そして、セレクタ１１は、制御信号Ｃが入
力され、この制御信号Ｃの指示に応じて、上記伝送デー
タとテストデータのうち、一方のデータをデータ処理回
路２１およびバイパス回路２２に出力する。
力され、この制御信号Ｃの指示に応じて、上記伝送デー
タとテストデータのうち、一方のデータをデータ処理回
路２１およびバイパス回路２２に出力する。
【００１３】セレクタ１２には、上記伝送データに対応
するｆ［Ｈｚ］のクロック信号ＣＬＫ１と、上記テスト
データに対応する２ｆ［Ｈｚ］のクロック信号ＣＬＫ２
とが入力される。
するｆ［Ｈｚ］のクロック信号ＣＬＫ１と、上記テスト
データに対応する２ｆ［Ｈｚ］のクロック信号ＣＬＫ２
とが入力される。
【００１４】そして、セレクタ１２は、セレクタ１１と
同様に、制御信号Ｃが入力され、この制御信号Ｃの指示
に応じて、クロック信号ＣＬＫ１とクロック信号ＣＬＫ
２のうち、一方のクロック信号を後段のフィルタや変調
部（ともに図示しない）にクロック信号ＣＬＫとして出
力する。
同様に、制御信号Ｃが入力され、この制御信号Ｃの指示
に応じて、クロック信号ＣＬＫ１とクロック信号ＣＬＫ
２のうち、一方のクロック信号を後段のフィルタや変調
部（ともに図示しない）にクロック信号ＣＬＫとして出
力する。
【００１５】データ処理回路２１は、伝送データの秘匿
性を向上させるために、セレクタ１１から入力されるデ
ータにスクランブル処理を施したのち、前方向誤り訂正
処理として、スクランブル処理の結果に基づく訂正符号
データを生成し、この訂正符号データをスクランブル処
理の結果に付加する。
性を向上させるために、セレクタ１１から入力されるデ
ータにスクランブル処理を施したのち、前方向誤り訂正
処理として、スクランブル処理の結果に基づく訂正符号
データを生成し、この訂正符号データをスクランブル処
理の結果に付加する。
【００１６】そして、データ処理回路２１は、シリアル
／パラレル変換を行なってコードレートを１／２にし、
上記処理結果を２ｂｉｔのパラレルデータに分け、そし
てそれぞれを和分演算して、データレートｆ［ｂｐｓ］
のＣ０データとＣ１データを得る。このＣ０データはセ
レクタ３１に出力され、Ｃ１データはセレクタ３２に出
力される。
／パラレル変換を行なってコードレートを１／２にし、
上記処理結果を２ｂｉｔのパラレルデータに分け、そし
てそれぞれを和分演算して、データレートｆ［ｂｐｓ］
のＣ０データとＣ１データを得る。このＣ０データはセ
レクタ３１に出力され、Ｃ１データはセレクタ３２に出
力される。
【００１７】一方、バイパス回路２２では、データレー
トを２ｆ［ｂｐｓ］にして、入力されるシリアルのデー
タを２ｂｉｔのパラレルデータに変換し、そしてそれぞ
れを和分演算して、データレートｆ［ｂｐｓ］のＩデー
タとＱデータを得る。このＩデータはセレクタ３１に出
力され、Ｑデータはセレクタ３２に出力される。
トを２ｆ［ｂｐｓ］にして、入力されるシリアルのデー
タを２ｂｉｔのパラレルデータに変換し、そしてそれぞ
れを和分演算して、データレートｆ［ｂｐｓ］のＩデー
タとＱデータを得る。このＩデータはセレクタ３１に出
力され、Ｑデータはセレクタ３２に出力される。
【００１８】セレクタ３１は、上記制御信号Ｃが入力さ
れ、この制御信号Ｃの指示に応じて、データ処理回路２
１から入力されるＣ０データと、バイパス回路２２から
入力されるＩデータのうち、一方のデータをＩ軸データ
として後段のフィルタや変調部に出力する。
れ、この制御信号Ｃの指示に応じて、データ処理回路２
１から入力されるＣ０データと、バイパス回路２２から
入力されるＩデータのうち、一方のデータをＩ軸データ
として後段のフィルタや変調部に出力する。
【００１９】セレクタ３２は、セレクタ３１と同様に、
上記制御信号Ｃが入力され、この制御信号Ｃの指示に応
じて、データ処理回路２１から入力されるＣ１データ
と、バイパス回路２２から入力されるＱデータのうち、
一方のデータをＱ軸データとして後段のフィルタや変調
部に出力する。
上記制御信号Ｃが入力され、この制御信号Ｃの指示に応
じて、データ処理回路２１から入力されるＣ１データ
と、バイパス回路２２から入力されるＱデータのうち、
一方のデータをＱ軸データとして後段のフィルタや変調
部に出力する。
【００２０】後段のフィルタや変調部では、セレクタ３
１からのＩ軸データ、セレクタ３２からのＱ軸データ、
およびセレクタ１２からのクロック信号ＣＬＫを用い
て、受信側に向けた送信信号を生成する。
１からのＩ軸データ、セレクタ３２からのＱ軸データ、
およびセレクタ１２からのクロック信号ＣＬＫを用い
て、受信側に向けた送信信号を生成する。
【００２１】次に、上記構成のデータ処理装置の動作を
以下に説明する。まず、通常の運用時においては、制御
信号Ｃを通じて、セレクタ１１には伝送データを出力さ
せ、一方、セレクタ１２には伝送データに対応するクロ
ック信号ＣＬＫ１をクロック信号ＣＬＫとして出力させ
る。
以下に説明する。まず、通常の運用時においては、制御
信号Ｃを通じて、セレクタ１１には伝送データを出力さ
せ、一方、セレクタ１２には伝送データに対応するクロ
ック信号ＣＬＫ１をクロック信号ＣＬＫとして出力させ
る。
【００２２】これに対して、データ処理回路２１は、上
記伝送データにスクランブル処理を施したのち、この処
理結果に基づく訂正符号データを生成し、この訂正符号
データをスクランブル処理の結果に付加する。
記伝送データにスクランブル処理を施したのち、この処
理結果に基づく訂正符号データを生成し、この訂正符号
データをスクランブル処理の結果に付加する。
【００２３】そして、データ処理回路２１は、訂正符号
データが付加されたスクランブル処理をシリアル／パラ
レル変換して２ｂｉｔのパラレルデータに分け、そして
それぞれを和分演算して、Ｃ０データとＣ１データを得
る。このＣ０データはセレクタ３１に出力され、Ｃ１デ
ータはセレクタ３２に出力される。
データが付加されたスクランブル処理をシリアル／パラ
レル変換して２ｂｉｔのパラレルデータに分け、そして
それぞれを和分演算して、Ｃ０データとＣ１データを得
る。このＣ０データはセレクタ３１に出力され、Ｃ１デ
ータはセレクタ３２に出力される。
【００２４】セレクタ３１，３２は、バイパス回路２２
からのＩデータ、Ｑデータが入力されるが、制御信号Ｃ
によりそれぞれ上記Ｃ０データ、Ｃ１データをＩ軸デー
タ、Ｑ軸データとして後段のフィルタや変調部に出力す
る。
からのＩデータ、Ｑデータが入力されるが、制御信号Ｃ
によりそれぞれ上記Ｃ０データ、Ｃ１データをＩ軸デー
タ、Ｑ軸データとして後段のフィルタや変調部に出力す
る。
【００２５】そして、後段のフィルタや変調部では、上
記Ｉ軸データ、Ｑ軸データ、およびセレクタ１２からの
クロック信号ＣＬＫを用いて、送信信号が生成され、受
信側に向け送信される。
記Ｉ軸データ、Ｑ軸データ、およびセレクタ１２からの
クロック信号ＣＬＫを用いて、送信信号が生成され、受
信側に向け送信される。
【００２６】次に、当該データ処理装置が適用される送
信システムの動作の確認や調整、故障箇所の特定等の検
査を行なう場合の動作について説明する。この場合に
は、制御信号Ｃを通じて、セレクタ１１にはパターンジ
ェネレータからのテストデータを出力させ、一方、セレ
クタ１２には上記テストデータに対応するクロック信号
ＣＬＫ２をクロック信号ＣＬＫとして出力させる。
信システムの動作の確認や調整、故障箇所の特定等の検
査を行なう場合の動作について説明する。この場合に
は、制御信号Ｃを通じて、セレクタ１１にはパターンジ
ェネレータからのテストデータを出力させ、一方、セレ
クタ１２には上記テストデータに対応するクロック信号
ＣＬＫ２をクロック信号ＣＬＫとして出力させる。
【００２７】これに対して、バイパス回路２２は、上記
テストデータをシリアル／パラレル変換して２ｂｉｔの
パラレルデータに分け、そしてそれぞれを和分演算し
て、ＩデータとＱデータを得る。このＩデータはセレク
タ３１に出力され、Ｑデータはセレクタ３２に出力され
る。
テストデータをシリアル／パラレル変換して２ｂｉｔの
パラレルデータに分け、そしてそれぞれを和分演算し
て、ＩデータとＱデータを得る。このＩデータはセレク
タ３１に出力され、Ｑデータはセレクタ３２に出力され
る。
【００２８】セレクタ３１，３２は、データ処理回路２
１からのＣ０データ、Ｃ１データが入力されるが、制御
信号Ｃによりそれぞれ上記Ｉデータ、ＱデータをＩ軸デ
ータ、Ｑ軸データとして後段のフィルタや変調部に出力
する。
１からのＣ０データ、Ｃ１データが入力されるが、制御
信号Ｃによりそれぞれ上記Ｉデータ、ＱデータをＩ軸デ
ータ、Ｑ軸データとして後段のフィルタや変調部に出力
する。
【００２９】そして、後段のフィルタや変調部では、上
記Ｉ軸データ、Ｑ軸データ、およびセレクタ１２からの
クロック信号ＣＬＫを用いて、送信信号が生成され、受
信側に向け送信される。
記Ｉ軸データ、Ｑ軸データ、およびセレクタ１２からの
クロック信号ＣＬＫを用いて、送信信号が生成され、受
信側に向け送信される。
【００３０】そして次に、当該データ処理装置の検査を
行なう場合の動作について説明する。この場合には、制
御信号Ｃを通じて、セレクタ１１にはパターンジェネレ
ータからのテストデータを出力させ、一方、セレクタ１
２には上記テストデータに対応するクロック信号ＣＬＫ
２をクロック信号ＣＬＫとして出力させる。
行なう場合の動作について説明する。この場合には、制
御信号Ｃを通じて、セレクタ１１にはパターンジェネレ
ータからのテストデータを出力させ、一方、セレクタ１
２には上記テストデータに対応するクロック信号ＣＬＫ
２をクロック信号ＣＬＫとして出力させる。
【００３１】これに対して、データ処理回路２１は、上
記テストデータにスクランブル処理を施したのち、この
処理結果に基づく訂正符号データを生成し、この訂正符
号データをスクランブル処理の結果に付加する。
記テストデータにスクランブル処理を施したのち、この
処理結果に基づく訂正符号データを生成し、この訂正符
号データをスクランブル処理の結果に付加する。
【００３２】そして、データ処理回路２１は、訂正符号
データが付加されたスクランブル処理をシリアル／パラ
レル変換して２ｂｉｔのパラレルデータに分け、そして
それぞれを和分演算して、Ｃ０データとＣ１データを得
る。このＣ０データはセレクタ３１に出力され、Ｃ１デ
ータはセレクタ３２に出力される。
データが付加されたスクランブル処理をシリアル／パラ
レル変換して２ｂｉｔのパラレルデータに分け、そして
それぞれを和分演算して、Ｃ０データとＣ１データを得
る。このＣ０データはセレクタ３１に出力され、Ｃ１デ
ータはセレクタ３２に出力される。
【００３３】セレクタ３１，３２は、バイパス回路２２
からのＩデータ、Ｑデータが入力されるが、制御信号Ｃ
によりそれぞれ上記Ｃ０データ、Ｃ１データをＩ軸デー
タ、Ｑ軸データとして後段のフィルタや変調部に出力す
る。
からのＩデータ、Ｑデータが入力されるが、制御信号Ｃ
によりそれぞれ上記Ｃ０データ、Ｃ１データをＩ軸デー
タ、Ｑ軸データとして後段のフィルタや変調部に出力す
る。
【００３４】そして、後段のフィルタや変調部では、上
記Ｉ軸データ、Ｑ軸データ、およびセレクタ１２からの
クロック信号ＣＬＫを用いて、送信信号が生成され、受
信側に向け送信される。
記Ｉ軸データ、Ｑ軸データ、およびセレクタ１２からの
クロック信号ＣＬＫを用いて、送信信号が生成され、受
信側に向け送信される。
【００３５】以上のように、上記構成のデータ処理装置
では、伝送データと既知のテストデータのうち一方を選
択し、そしてこの選択したデータに所定の処理を施した
データを出力したり、あるいは上記所定の処理を施さず
に出力したりするようにしている。
では、伝送データと既知のテストデータのうち一方を選
択し、そしてこの選択したデータに所定の処理を施した
データを出力したり、あるいは上記所定の処理を施さず
に出力したりするようにしている。
【００３６】したがって、上記構成のデータ処理装置に
よれば、送信システムの動作の確認や調整、故障箇所の
特定などの検査を行なう際に、既知のテストデータに上
記所定の処理を施さずに出力することができるため、当
該データ処理装置の出力に基づいて上記検査を容易に行
なうことができる。
よれば、送信システムの動作の確認や調整、故障箇所の
特定などの検査を行なう際に、既知のテストデータに上
記所定の処理を施さずに出力することができるため、当
該データ処理装置の出力に基づいて上記検査を容易に行
なうことができる。
【００３７】また、当該データ処理装置の検査を行なう
場合には、既知のテストデータに上記所定の処理を施し
て出力することができるため、当該データ処理装置の出
力に基づいて自装置の検査を容易に行なうことができ
る。
場合には、既知のテストデータに上記所定の処理を施し
て出力することができるため、当該データ処理装置の出
力に基づいて自装置の検査を容易に行なうことができ
る。
【００３８】尚、この発明は上記実施の形態に限定され
るものではない。例えば、上記実施の形態では、データ
処理回路２１における処理をスクランブル処理や前方向
誤り訂正処理としたが、送信に先立って伝送データに対
して施される処理であれば同様の効果を得られる。
るものではない。例えば、上記実施の形態では、データ
処理回路２１における処理をスクランブル処理や前方向
誤り訂正処理としたが、送信に先立って伝送データに対
して施される処理であれば同様の効果を得られる。
【００３９】また、バイパス回路２２では、シリアル／
パラレル変換処理と、和分演算処理を行なうものとした
が、これに代わって入力されるデータをそのまま出力し
たり、あるいは送信システムの検査に必要な処理を施す
ようにしてもよい。その他、この発明の要旨を逸脱しな
い範囲で種々の変形を施しても同様に実施可能であるこ
とはいうまでもない。
パラレル変換処理と、和分演算処理を行なうものとした
が、これに代わって入力されるデータをそのまま出力し
たり、あるいは送信システムの検査に必要な処理を施す
ようにしてもよい。その他、この発明の要旨を逸脱しな
い範囲で種々の変形を施しても同様に実施可能であるこ
とはいうまでもない。
【００４０】
【発明の効果】以上述べたように、この発明では、第１
のデータ選択手段により伝送データと既知の基準データ
とのうち一方が選択され、そして第２のデータ選択手段
により、第１のデータ選択手段で選択されたデータに所
定の処理を施したデータを出力したり、あるいは上記所
定の処理を施さずに出力したりするようにしている。
のデータ選択手段により伝送データと既知の基準データ
とのうち一方が選択され、そして第２のデータ選択手段
により、第１のデータ選択手段で選択されたデータに所
定の処理を施したデータを出力したり、あるいは上記所
定の処理を施さずに出力したりするようにしている。
【００４１】したがって、この発明によれば、送信シス
テムの動作の確認や調整、故障箇所の特定などの検査を
行なう際には、基準データに上記所定の処理を施さずに
出力することができるため、当該データ処理装置の出力
に基づいて上記検査を容易に行なうことが可能で、また
当該データ処理装置の検査を行なう場合には、既知のテ
ストデータに上記所定の処理を施して出力することがで
きるため、当該データ処理装置の出力に基づいて自装置
の検査を容易に行なうことが可能なデータ処理装置を提
供できる。
テムの動作の確認や調整、故障箇所の特定などの検査を
行なう際には、基準データに上記所定の処理を施さずに
出力することができるため、当該データ処理装置の出力
に基づいて上記検査を容易に行なうことが可能で、また
当該データ処理装置の検査を行なう場合には、既知のテ
ストデータに上記所定の処理を施して出力することがで
きるため、当該データ処理装置の出力に基づいて自装置
の検査を容易に行なうことが可能なデータ処理装置を提
供できる。
【図１】この発明に係わるデータ処理装置の一実施形態
の構成を示す回路ブロック図。
の構成を示す回路ブロック図。
１１，１２，３１，３２…セレクタ ２１…データ処理回路 ２２…バイパス回路
Claims (3)
- 【請求項１】 ディジタルデータ送信システムに用いら
れ、伝送データに所定の処理を施すデータ処理装置であ
って、 前記伝送データと、既知の基準データとが入力され、こ
のうち一方のデータを選択的に出力する第１のデータ選
択手段と、 この第１のデータ選択手段が出力するデータに対して前
記所定の処理を施す信号処理手段と、 前記第１のデータ選択手段が出力するデータと、前記信
号処理手段によって処理されたデータとが入力され、こ
のうち一方のデータを選択的に出力する第２のデータ選
択手段とを具備することを特徴とするデータ処理装置。 - 【請求項２】 ディジタルデータ送信システムに用いら
れ、伝送データに所定の処理を施すデータ処理装置であ
って、 前記伝送データと、既知の基準データとが入力され、こ
のうち一方のデータを選択的に出力する第１のデータ選
択手段と、 この第１のデータ選択手段が出力するデータに対して前
記所定の処理を施した後、２ビットのパラレル信号に変
換し、この変換結果をそれぞれ和分演算することにより
４相位相の伝送データを得る信号処理手段と、 前記データ選択手段が出力するデータを２ビットのパラ
レル信号に変換し、この変換結果をそれぞれ和分演算す
ることにより４相位相の伝送データを得るデータ変換手
段と、 前記信号処理手段にて得られた４相位相のデータと、前
記データ変換手段にて得られた４相位相の伝送データと
が入力され、このうち一方のデータを選択的に出力する
第２のデータ選択手段とを具備することを特徴とするデ
ータ処理装置。 - 【請求項３】 前記信号処理手段は、前記所定の処理と
して、前記伝送データの秘匿性を高めるためのスクラン
ブル処理と、受信側で前記伝送データの誤り訂正を行な
うための前方向誤り訂正処理とのうち、少なくとも一方
を前記伝送データに施すことを特徴とする請求項１また
は請求項２に記載のデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10109325A JPH11308286A (ja) | 1998-04-20 | 1998-04-20 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10109325A JPH11308286A (ja) | 1998-04-20 | 1998-04-20 | データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11308286A true JPH11308286A (ja) | 1999-11-05 |
Family
ID=14507376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10109325A Withdrawn JPH11308286A (ja) | 1998-04-20 | 1998-04-20 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11308286A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2005004550A1 (ja) * | 2003-07-07 | 2006-08-24 | パイオニア株式会社 | 有機エレクトロルミネッセンス表示パネル及びその製造方法 |
-
1998
- 1998-04-20 JP JP10109325A patent/JPH11308286A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2005004550A1 (ja) * | 2003-07-07 | 2006-08-24 | パイオニア株式会社 | 有機エレクトロルミネッセンス表示パネル及びその製造方法 |
| JP4584836B2 (ja) * | 2003-07-07 | 2010-11-24 | パイオニア株式会社 | 有機エレクトロルミネッセンス表示パネル及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04273623A (ja) | 欧州セルラ型デジタル無線電話システム用の信号処理回路 | |
| JP3370035B2 (ja) | 検査手段を内蔵した復調器及びその検査方法 | |
| EP1223681A1 (en) | Local oscillation signal supply method and circuit therefor | |
| US6909303B2 (en) | Multichip module and testing method thereof | |
| JPH11308286A (ja) | データ処理装置 | |
| US6490269B1 (en) | OFDM signal generation method and OFDM signal generation apparatus | |
| US20060256889A1 (en) | Demodulation method and demodulation circuit | |
| EP1009108A2 (en) | Method and apparatus for on-board testing of a communication satellite | |
| JPH1073643A (ja) | 半導体装置試験治具 | |
| US5703479A (en) | Method and apparatus for fault isolation by a communication system tester | |
| JP3720817B2 (ja) | テレビジョンカメラ装置の故障診断方法 | |
| JP6917145B2 (ja) | 検査システム、検査方法及び検査プログラム | |
| JPH05264656A (ja) | 回路機能検査処理方式 | |
| JP3001505B2 (ja) | 通話路インタフェースの試験方法 | |
| JPH06282519A (ja) | 構成変更方式 | |
| JP2827875B2 (ja) | マイクロ波帯信号発生装置 | |
| JP2003177801A (ja) | 多重化制御装置 | |
| JP2001154867A (ja) | 回路モジュール及び画像処理装置 | |
| KR100279159B1 (ko) | 교환장치에서회의통화장치의루프백테스트장치 | |
| JPH03183239A (ja) | インタフェースモジュール | |
| CN117857933A (zh) | 基于域控制器isp的相机数据处理方法与装置 | |
| JP2000040787A (ja) | 半導体集積回路装置とその試験方法 | |
| JP2001235513A (ja) | 半導体集積回路装置及びそのテスト方法 | |
| JPS59169252A (ja) | 入出力装置試験方法 | |
| JPH07226723A (ja) | 回線試験回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040908 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060815 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061013 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070518 |