JPH11307683A - Semiconductor device, printed wiring board mounted therewith and manufacture thereof - Google Patents

Semiconductor device, printed wiring board mounted therewith and manufacture thereof

Info

Publication number
JPH11307683A
JPH11307683A JP11356798A JP11356798A JPH11307683A JP H11307683 A JPH11307683 A JP H11307683A JP 11356798 A JP11356798 A JP 11356798A JP 11356798 A JP11356798 A JP 11356798A JP H11307683 A JPH11307683 A JP H11307683A
Authority
JP
Japan
Prior art keywords
land
wiring board
semiconductor device
printed wiring
csp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11356798A
Other languages
Japanese (ja)
Inventor
Takayuki Tokita
高之 時田
Hiroshi Furuya
浩 古屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11356798A priority Critical patent/JPH11307683A/en
Publication of JPH11307683A publication Critical patent/JPH11307683A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device provided with a land, capable of enhancing a joint between the semiconductor device and a printed wiring board, when the semiconductor device is mounted on the printed wiring board. SOLUTION: In this semiconductor device a CSP 5 has a land 7 welded to a printed wiring board 1 with a solder 9, when the CSP 5 is mounted on the wiring board 1, and a projection 7a is provided to the surface of the land 7. In the printed wiring board, a motherboard 1 has a land 3 welded to the CSP 5 with the solder 9 when the CSP 5 is mounted on the motherboard 1, and a projections are provided to the surface of the land 3. Consequently, a joint between a semiconductor device and a printed wiring board can be improved in mechanical strength.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置、それ
を実装する印刷配線基板及びその製造方法に関する。特
には、印刷配線基板に半導体装置を実装した際、半導体
装置と印刷配線基板との接合部の強度を向上させること
ができるランドを備えた半導体装置、印刷配線基板及び
その製造方法に関する。
The present invention relates to a semiconductor device, a printed wiring board on which the semiconductor device is mounted, and a method for manufacturing the same. In particular, the present invention relates to a semiconductor device having a land capable of improving the strength of a joint between the semiconductor device and the printed wiring board when the semiconductor device is mounted on the printed wiring board, a printed wiring board, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】図8は、従来の印刷配線基板上に半導体
装置を接合した状態を示す断面図である。この半導体装
置は例えばCSP(Chip Sized Package)105により構
成されている。マザー基板101の表面上にはランド1
03が形成されている。マザー基板101上にはCSP
105が実装されており、このCSP105の下面には
ランド107が形成されている。マザー基板101への
CSP105の実装は、CSPのランド107とマザー
基板のランド103とをはんだ109で接合することに
より行われる。また、ランド103、107は、円柱形
状をしており、その主面は平坦に形成されている。
2. Description of the Related Art FIG. 8 is a cross-sectional view showing a state in which a semiconductor device is bonded on a conventional printed wiring board. This semiconductor device is constituted by a CSP (Chip Sized Package) 105, for example. Land 1 on the surface of mother substrate 101
03 is formed. CSP on mother board 101
The CSP 105 has a land 107 formed on the lower surface thereof. The mounting of the CSP 105 on the motherboard 101 is performed by joining the lands 107 of the CSP and the lands 103 of the motherboard with solder 109. In addition, the lands 103 and 107 have a columnar shape, and their main surfaces are formed flat.

【0003】[0003]

【発明が解決しようとする課題】ところで、CSP10
5とマザー基板101とでは熱膨張係数に差があるた
め、CSPとマザー基板とを接合しているはんだ接合部
109に横方向への応力が発生する。接合部109のは
んだは堅く、またランド103、107とはんだ109
との接合強度は必ずしも十分ではないので、この横方向
への応力によりこの接合部に「亀裂」又は「破断」とい
った故障が発生することが多い。
The CSP 10
Since there is a difference in the coefficient of thermal expansion between 5 and the mother board 101, a stress in the lateral direction is generated at the solder joint 109 joining the CSP and the mother board. The solder of the joint 109 is hard, and the lands 103 and 107 and the solder 109
Since the strength of the joint is not always sufficient, the stress in the lateral direction often causes a failure such as "crack" or "break" at the joint.

【0004】本発明は上記のような事情を考慮してなさ
れたものであり、その目的は、印刷配線基板に半導体装
置を実装した際、半導体装置と印刷配線基板との接合部
の強度を向上させることができるランドを備えた半導体
装置、印刷配線基板及びその製造方法を提供することに
ある。
SUMMARY OF THE INVENTION The present invention has been made in consideration of the above circumstances, and has as its object to improve the strength of a joint between a semiconductor device and a printed wiring board when the semiconductor device is mounted on the printed wiring board. It is an object of the present invention to provide a semiconductor device, a printed wiring board, and a method for manufacturing the same, which have lands that can be operated.

【0005】[0005]

【課題を解決するための手段】上記課題を解決するた
め、本発明に係る半導体装置は、印刷配線基板に実装さ
れる際にはんだで接合されるランドを有する半導体装置
であって、該ランドの表面に凸部又は凹部が形成されて
いることを特徴とする。
In order to solve the above-mentioned problems, a semiconductor device according to the present invention is a semiconductor device having a land joined by solder when mounted on a printed wiring board. A convex portion or a concave portion is formed on the surface.

【0006】また、本発明に係る印刷配線基板は、半導
体装置を実装する際にはんだで接合されるランドを有す
る印刷配線基板であって、該ランドの表面に凸部又は凹
部が形成されていることを特徴とする。
Further, a printed wiring board according to the present invention is a printed wiring board having a land joined by soldering when mounting a semiconductor device, and a projection or a depression is formed on the surface of the land. It is characterized by the following.

【0007】また、本発明に係る印刷配線基板の製造方
法は、半導体装置を実装する際にはんだで接合されるラ
ンドを有する印刷配線基板の製造方法であって、円柱形
状のランドが表面に形成された基板を準備する工程と、
該ランドの主面上に所定のパターンを有するレジスト膜
を形成する工程と、該レジスト膜をマスクとして該ラン
ドをエッチングする工程と、を具備することを特徴とす
る。
Further, a method of manufacturing a printed wiring board according to the present invention is a method of manufacturing a printed wiring board having lands joined by solder when mounting a semiconductor device, wherein a cylindrical land is formed on the surface. Preparing a substrate,
A step of forming a resist film having a predetermined pattern on the main surface of the land; and a step of etching the land using the resist film as a mask.

【0008】上記半導体装置、それを実装する印刷配線
基板及びその製造方法では、ランドの表面に凸部又は凹
部を形成することにより、ランドとはんだとの接触面積
を大きくすることができ、はんだ接合部の強度を向上さ
せることができる。したがって、例えば半導体装置と印
刷配線基板との熱膨張係数の差によって熱膨張時に接合
部に横方向(XY方向)への応力が発生した場合でも、
接合部に「亀裂」又は「破断」といった故障の発生を軽
減し抑制することができる。
In the semiconductor device, the printed wiring board on which the semiconductor device is mounted, and the method for manufacturing the same, the contact area between the land and the solder can be increased by forming a convex or a concave on the surface of the land, and the solder bonding The strength of the part can be improved. Therefore, for example, even when a stress is generated in the bonding portion in the lateral direction (XY direction) at the time of thermal expansion due to a difference in thermal expansion coefficient between the semiconductor device and the printed wiring board,
The occurrence of failures such as "cracks" or "ruptures" at the joints can be reduced and suppressed.

【0009】[0009]

【発明の実施の形態】以下、図面を参照して本発明の一
実施の形態について説明する。図1は、本発明の実施の
形態による印刷配線基板上に半導体装置を接合した状態
を示す断面図である。図2(a)は、図1に示すランド
の平面図であり、図3(a)は、図2(a)に示すラン
ドの斜視図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a cross-sectional view showing a state where a semiconductor device is bonded on a printed wiring board according to an embodiment of the present invention. FIG. 2A is a plan view of the land shown in FIG. 1, and FIG. 3A is a perspective view of the land shown in FIG.

【0010】図1に示すように、この半導体装置は例え
ばCSP(Chip Sized Package)5により構成されてい
る。マザー基板1の表面上にはランド3が形成されてい
る。マザー基板1上にはCSP5が実装されており、こ
のCSP5の下面にはランド7が形成されている。マザ
ー基板1へのCSP5の実装は、CSPのランド7とマ
ザー基板のランド3とをはんだ9で接合することにより
行われる。
As shown in FIG. 1, this semiconductor device is constituted by a CSP (Chip Sized Package) 5, for example. The land 3 is formed on the surface of the mother substrate 1. A CSP 5 is mounted on the mother board 1, and a land 7 is formed on a lower surface of the CSP 5. The mounting of the CSP 5 on the mother board 1 is performed by joining the lands 7 of the CSP and the lands 3 of the mother board with solder 9.

【0011】CSPのランド7は、図2(a)及び図3
(a)に示すように、円柱形状からなり、その主面には
凸部7aが形成されている。この凸部7aは、その主面
に突起を持たせたもの(段のついたような形状のもの)
であり、主面を上から視ると「一文字」の形をしてい
る。
The land 7 of the CSP is shown in FIGS.
As shown in (a), it has a columnar shape, and has a projection 7a formed on its main surface. The projection 7a has a projection on its main surface (a stepped shape).
When viewed from above, the main surface has the shape of "one character."

【0012】上記実施の形態によれば、CSPのランド
7をその主面に凸部7aを有する形状とすることによ
り、ランド7とはんだ9との接触面積を従来のランドと
比べて大きくすることができ、はんだ接合部9のメカ的
強度を向上させることができる。したがって、例えばC
SP5とマザー基板1との熱膨張係数の差によって熱膨
張時に接合部9に横方向(XY方向)への応力が発生し
た場合、図8に示す従来のランド107ではその応力に
よりはんだ接合部109に「亀裂」又は「破断」といっ
た故障が発生することが多かったが、本実施の形態によ
るランド7では故障の発生を軽減し抑制することができ
る。つまり、熱膨張係数の差によって生じる横方向への
応力に強くなり、マザー基板1とCSP5とのはんだ接
合部9での寿命を延ばすことができる。
According to the above embodiment, the contact area between the land 7 and the solder 9 is made larger than that of the conventional land by forming the land 7 of the CSP into a shape having the convex portion 7a on its main surface. Thus, the mechanical strength of the solder joint 9 can be improved. Thus, for example, C
When a stress in the lateral direction (XY direction) is generated in the bonding portion 9 during thermal expansion due to a difference in the thermal expansion coefficient between the SP5 and the mother substrate 1, the conventional land 107 shown in FIG. In many cases, a failure such as "crack" or "break" occurs, but the land 7 according to the present embodiment can reduce and suppress the occurrence of the failure. In other words, the stress in the lateral direction caused by the difference in the coefficient of thermal expansion is increased, and the life at the solder joint 9 between the mother board 1 and the CSP 5 can be extended.

【0013】尚、上記実施の形態では、CSPのランド
7には主面に凸部7aを形成したランドを用い、マザー
基板のランド3には平坦な主面を備えたランドを用いて
いるが、CSPのランドには平坦な主面を備えたランド
を用い、マザー基板のランドには主面に凸部を形成した
ランドを用いることも可能であり、また、CSP及びマ
ザー基板それぞれのランドに、主面に凸部を形成したラ
ンドを用いることも可能である。
In the above embodiment, a land having a convex portion 7a on the main surface is used as the land 7 of the CSP, and a land having a flat main surface is used as the land 3 of the mother substrate. The land of the CSP may be a land having a flat main surface, and the land of the mother substrate may be a land having a convex portion formed on the main surface, and the land of the CSP and the land of the mother substrate may be used. Alternatively, a land having a convex portion formed on the main surface may be used.

【0014】図2(b)〜(d)は、図2(a)に示す
ランドの変形例を示す平面図である。図3(b)は、図
3(a)に示すランドの変形例であり、主面に凹部を形
成したランドを示す斜視図である。
FIGS. 2B to 2D are plan views showing modified examples of the land shown in FIG. 2A. FIG. 3B is a perspective view showing a modified example of the land shown in FIG. 3A and showing a land having a concave portion formed on the main surface.

【0015】図2(b)に示すように、第1の変形例
は、ランド17の主面に形成する凸部17aの平面形状
を「十文字」の形としたものである。
As shown in FIG. 2B, in the first modified example, the planar shape of the convex portion 17a formed on the main surface of the land 17 is a cross-shaped shape.

【0016】図2(c)に示すように、第2の変形例
は、ランド27の主面に形成する凸部27aの平面形状
を主面の中心部から放射状に延びる一定の太さを持つ線
の形としたものである。
As shown in FIG. 2C, in the second modification, the planar shape of the convex portion 27a formed on the main surface of the land 27 has a constant thickness extending radially from the center of the main surface. It is in the form of a line.

【0017】図2(d)に示すように、第3の変形例
は、ランド37の主面に形成する凸部37aの平面形状
を「まる」の形(一定の太さを持つ円の形)としたもの
である。
As shown in FIG. 2D, in the third modification, the planar shape of the convex portion 37a formed on the main surface of the land 37 is changed to a "maru" shape (a circular shape having a certain thickness). ).

【0018】図3(b)に示すように、第4の変形例
は、上述したようなランドの主面に凸部を形成するもの
ではなく、ランド47の主面に凹部47aを形成するも
の(逆に凹型にへこませたもの)である。この凹部47
aの平面形状は図2(b)に示す「十文字」の形と同様
である。
As shown in FIG. 3B, the fourth modification does not form a convex portion on the main surface of the land but forms a concave portion 47a on the main surface of the land 47 as described above. (Conversely, it is recessed). This recess 47
The planar shape of “a” is the same as the “cross-shaped” shape shown in FIG.

【0019】上記第1〜第4の変形例においても実施の
形態と同様の効果を得ることができる。
The same effects as those of the embodiment can be obtained in the first to fourth modifications.

【0020】尚、図2及び図3で示したランドの凸部又
は凹部の形状は、代表例を示したものであり、これ以外
の形状とすることも可能である。つまり、ランドの主面
に凸部又は凹部が形成されていれば、その凸部又は凹部
の形状については種々の形状を用いることが可能であ
り、その場合においても実施の形態と同様の効果を得る
ことができる。
The shapes of the convex portions or concave portions of the lands shown in FIG. 2 and FIG. 3 are representative examples, and other shapes are possible. That is, as long as a convex portion or a concave portion is formed on the main surface of the land, it is possible to use various shapes for the shape of the convex portion or the concave portion. Obtainable.

【0021】図4〜図7は、本実施の形態におけるラン
ドの形成方法を示す図である。まず、図4に示すよう
に、表面にランド20が形成された印刷配線基板22を
準備する。
FIGS. 4 to 7 are views showing a method of forming a land according to the present embodiment. First, as shown in FIG. 4, a printed wiring board 22 having a land 20 formed on the surface is prepared.

【0022】次に、図5(a),(b)に示すように、
ランド20の主面(表面)上に、平面形状が「一文字」
の形をしているレジスト膜24を形成する。
Next, as shown in FIGS. 5 (a) and 5 (b),
On the main surface (front surface) of the land 20, the planar shape is "one character"
Is formed.

【0023】この後、図6(a),(b)に示すよう
に、このレジスト膜24をマスクとしてランド20をエ
ッチングすることにより、ランド20の主面に凸部26
を形成する。この際、この凸部26の高さはエッチング
時間の長短により調整される。
Thereafter, as shown in FIGS. 6A and 6B, the land 20 is etched by using the resist film 24 as a mask, so that the projection 26 is formed on the main surface of the land 20.
To form At this time, the height of the convex portion 26 is adjusted according to the length of the etching time.

【0024】次に、図7(a),(b)に示すように、
レジスト膜24を除去することにより、一文字型の凸部
を備えたランド(凸型ランド)20を完成する。
Next, as shown in FIGS. 7A and 7B,
By removing the resist film 24, a land (convex land) 20 having a one-letter convex is completed.

【0025】なお、他のランドについても上記の方法と
同様な方法で形成される。
The other lands are formed in the same manner as described above.

【0026】上記ランドの形成方法においては、これま
での基板加工技術で十分に対応することができる。この
ため、ランドの製造コストの面においてのデメリットも
考えられない。
In the above-mentioned land forming method, the conventional substrate processing technology can sufficiently cope. For this reason, there is no demerit in the production cost of the land.

【0027】尚、上記実施の形態では、本発明をCSP
5に適用しているが、本発明をLGA(Land Grid Array
package) に適用することも可能である。
In the above embodiment, the present invention is applied to a CSP.
5, the present invention is applied to an LGA (Land Grid Array).
package).

【0028】また、CSP5とマザー基板1との間のは
んだ接合部9に本発明を適用しているが、インターポー
ザとマザー基板との間のはんだ接合部に本発明を適用す
ることも可能である。
Although the present invention is applied to the solder joint 9 between the CSP 5 and the mother board 1, the present invention can be applied to the solder joint between the interposer and the mother board. .

【0029】[0029]

【発明の効果】以上説明したように本発明によれば、ラ
ンドの表面に凸部又は凹部を形成している。したがっ
て、印刷配線基板に半導体装置を実装した際、半導体装
置と印刷配線基板との接合部の強度を向上させることが
できるランドを備えた半導体装置、印刷配線基板及びそ
の製造方法を提供することができる。
As described above, according to the present invention, a projection or a depression is formed on the surface of a land. Therefore, it is possible to provide a semiconductor device, a printed wiring board, and a method of manufacturing the semiconductor device having a land capable of improving the strength of a joint between the semiconductor device and the printed wiring board when the semiconductor device is mounted on the printed wiring board. it can.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態による印刷配線基板上に半
導体装置を実装した状態を示す断面図である。
FIG. 1 is a sectional view showing a state in which a semiconductor device is mounted on a printed wiring board according to an embodiment of the present invention.

【図2】図2(a)は、図1に示すランドの平面図であ
り、図2(b)〜(d)は、図2(a)に示すランドの
変形例を示す平面図である。
2A is a plan view of a land shown in FIG. 1, and FIGS. 2B to 2D are plan views showing a modification of the land shown in FIG. 2A. .

【図3】図3(a)は、図2(a)に示すランドの斜視
図であり、図3(b)は、図3(a)に示すランドの変
形例を示す斜視図である。
FIG. 3A is a perspective view of a land shown in FIG. 2A, and FIG. 3B is a perspective view showing a modification of the land shown in FIG. 3A.

【図4】本実施の形態におけるランドの形成方法を示す
断面図である。
FIG. 4 is a cross-sectional view showing a method of forming a land according to the embodiment.

【図5】本実施の形態におけるランドの形成方法を示す
ものであり、図5(a)は、図4の次の工程を示す断面
図であり、図5(b)は、図5(a)に示すランドの平
面図である。
5A and 5B show a method of forming a land according to the present embodiment. FIG. 5A is a cross-sectional view showing a step subsequent to that of FIG. 4, and FIG. FIG. 2 is a plan view of the land shown in FIG.

【図6】本実施の形態におけるランドの形成方法を示す
ものであり、図6(a)は、図5の次の工程を示す断面
図であり、図6(b)は、図6(a)に示すランドの平
面図である。
6A and 6B illustrate a method of forming a land according to the present embodiment. FIG. 6A is a cross-sectional view illustrating a step subsequent to that of FIG. 5, and FIG. FIG. 2 is a plan view of the land shown in FIG.

【図7】本実施の形態におけるランドの形成方法を示す
ものであり、図7(a)は、図6の次の工程を示す断面
図であり、図7(b)は、図7(a)に示すランドの平
面図である。
7A and 7B show a method of forming a land according to the present embodiment. FIG. 7A is a cross-sectional view showing a step subsequent to FIG. 6, and FIG. FIG. 2 is a plan view of the land shown in FIG.

【図8】従来の印刷配線基板上に半導体装置を実装した
状態を示す断面図である。
FIG. 8 is a cross-sectional view showing a state in which a semiconductor device is mounted on a conventional printed wiring board.

【符号の説明】[Explanation of symbols]

1…マザー基板、3…ランド、5…CSP、7…ラン
ド、7a…凸部、9…はんだ接合部、17…ランド、1
7a…凸部、20…ランド、22…印刷配線基板、24
…レジスト膜、26…凸部、27…ランド、27a…凸
部、37…ランド、37a…凸部、47…ランド、47
a…凹部、101…マザー基板、103…ランド、10
5…CSP、107…ランド、107a…側面、109
…はんだ。
DESCRIPTION OF SYMBOLS 1 ... Mother board, 3 ... Land, 5 ... CSP, 7 ... Land, 7a ... Convex part, 9 ... Solder joint part, 17 ... Land, 1
7a: convex portion, 20: land, 22: printed wiring board, 24
... Resist film, 26 ... Convex, 27 ... Land, 27a ... Convex, 37 ... Land, 37a ... Convex, 47 ... Land, 47
a: recess, 101: mother board, 103: land, 10
5 CSP, 107 land, 107a side surface, 109
... Solder.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 印刷配線基板に実装される際にはんだで
接合されるランドを有する半導体装置であって、 該ランドの表面に凸部又は凹部が形成されていることを
特徴とする半導体装置。
1. A semiconductor device having a land joined by solder when mounted on a printed wiring board, wherein a projection or a depression is formed on the surface of the land.
【請求項2】 上記凸部又は凹部の平面形状は、一文字
型、十文字型、放射状又はまるであることを特徴とする
請求項1記載の半導体装置。
2. The semiconductor device according to claim 1, wherein the planar shape of the convex portion or the concave portion is one-character, cross-shaped, radial or round.
【請求項3】 半導体装置を実装する際にはんだで接合
されるランドを有する印刷配線基板であって、 該ランドの表面に凸部又は凹部が形成されていることを
特徴とする印刷配線基板。
3. A printed wiring board having a land to be joined by solder when mounting a semiconductor device, wherein the land has a convex portion or a concave portion formed on a surface thereof.
【請求項4】 上記凸部又は凹部の平面形状は、一文字
型、十文字型、放射状又はまるであることを特徴とする
請求項3記載の印刷配線基板。
4. The printed wiring board according to claim 3, wherein the planar shape of the convex portion or the concave portion is one-character, cross-shaped, radial or round.
【請求項5】 半導体装置を実装する際にはんだで接合
されるランドを有する印刷配線基板の製造方法であっ
て、 円柱形状のランドが表面に形成された基板を準備する工
程と、 該ランドの主面上に所定のパターンを有するレジスト膜
を形成する工程と、 該レジスト膜をマスクとして該ランドをエッチングする
工程と、 を具備することを特徴とする印刷配線基板の製造方法。
5. A method for manufacturing a printed wiring board having lands joined by solder when mounting a semiconductor device, the method comprising: preparing a board having cylindrical lands formed on a surface thereof; A method of manufacturing a printed wiring board, comprising: a step of forming a resist film having a predetermined pattern on a main surface; and a step of etching the land using the resist film as a mask.
JP11356798A 1998-04-23 1998-04-23 Semiconductor device, printed wiring board mounted therewith and manufacture thereof Pending JPH11307683A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11356798A JPH11307683A (en) 1998-04-23 1998-04-23 Semiconductor device, printed wiring board mounted therewith and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11356798A JPH11307683A (en) 1998-04-23 1998-04-23 Semiconductor device, printed wiring board mounted therewith and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH11307683A true JPH11307683A (en) 1999-11-05

Family

ID=14615537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11356798A Pending JPH11307683A (en) 1998-04-23 1998-04-23 Semiconductor device, printed wiring board mounted therewith and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH11307683A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177295A (en) * 2007-01-17 2008-07-31 Olympus Corp Laminated mounting structure
JP2015220455A (en) * 2014-05-16 2015-12-07 インテル・コーポレーション Contact pads for integrated circuit packages
JP2018107302A (en) * 2016-12-27 2018-07-05 日立オートモティブシステムズ株式会社 Semiconductor device
US11217545B2 (en) 2019-06-20 2022-01-04 Samsung Electronics Co., Ltd. Semiconductor package
CN117156668A (en) * 2023-10-29 2023-12-01 天津光电惠高电子有限公司 Novel bonding pad structure and realization method for reducing heat dissipation bonding pad welding cavity

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177295A (en) * 2007-01-17 2008-07-31 Olympus Corp Laminated mounting structure
JP2015220455A (en) * 2014-05-16 2015-12-07 インテル・コーポレーション Contact pads for integrated circuit packages
JP2018107302A (en) * 2016-12-27 2018-07-05 日立オートモティブシステムズ株式会社 Semiconductor device
US11217545B2 (en) 2019-06-20 2022-01-04 Samsung Electronics Co., Ltd. Semiconductor package
CN117156668A (en) * 2023-10-29 2023-12-01 天津光电惠高电子有限公司 Novel bonding pad structure and realization method for reducing heat dissipation bonding pad welding cavity
CN117156668B (en) * 2023-10-29 2024-04-02 天津光电惠高电子有限公司 Chip packaging structure and realization method for reducing heat dissipation pad welding cavity

Similar Documents

Publication Publication Date Title
JP2001168125A (en) Semiconductor device
JP2005051240A (en) Semiconductor package having improved solder ball land structure
JP2003086739A (en) Semiconductor device and method of manufacturing the same
JP2000138313A (en) Semiconductor device and its manufacture
JP2001156203A (en) Printed wiring board for mounting semiconductor chip
JP2007158348A (en) Solder bonding structure using bridge type pattern
JPH11307683A (en) Semiconductor device, printed wiring board mounted therewith and manufacture thereof
JP2008118129A (en) Substrate for flip chip bonding and manufacturing method thereof
JP2002222824A (en) Semiconductor device and its manufacturing method
JP2007027576A (en) Semiconductor device
JP7200969B2 (en) electronic device
JP2007103681A (en) Semiconductor device and its manufacturing method
JPH08111578A (en) Manufacture of board for mounting ball grid array package
JP2006269796A (en) Pin structure of wiring board
JP2006032622A (en) Mounted structure of leadless package
JP2001044608A (en) Pad structure of semiconductor package
JPH06268086A (en) Semiconductor integrated circuit device and printed board mounted with same
JP2008141200A (en) Semiconductor module and its manufacturing method
JP2002076048A (en) Layout method of bump by flip chip connection
JP2004200187A (en) Printed-wiring board
JPH0831973A (en) Packaging method of flip-chip ic and semiconductor device
JP2885285B1 (en) Integrated circuit package
JPH10209207A (en) Method for mounting chip
JP2000150556A (en) Method for forming bump electrode
JP2869586B2 (en) Intermediate board for mounting circuit components and method of manufacturing the same