JPH11297901A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH11297901A JPH11297901A JP10315598A JP10315598A JPH11297901A JP H11297901 A JPH11297901 A JP H11297901A JP 10315598 A JP10315598 A JP 10315598A JP 10315598 A JP10315598 A JP 10315598A JP H11297901 A JPH11297901 A JP H11297901A
- Authority
- JP
- Japan
- Prior art keywords
- cavity
- semiconductor chip
- cap
- package substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
(57)【要約】
【課題】 半導体チップで発生する熱を効率よく外部に
放散させることができるパッケージを提供する。 【解決手段】 パッケージ基板１の上面にはキャビティ
３が設けられ、その内部に搭載された半導体チップ４
は、パッケージ基板１の上面を覆う金属製のキャップ５
によって封止されている。キャップ５の中央部には、キ
ャビティ３の内側方向に突出する突起部５ａが設けられ
ており、この突起部５ａの先端（下端）は、半導体チッ
プ４の上面（素子形成面）と接触した状態になってい
る。
放散させることができるパッケージを提供する。 【解決手段】 パッケージ基板１の上面にはキャビティ
３が設けられ、その内部に搭載された半導体チップ４
は、パッケージ基板１の上面を覆う金属製のキャップ５
によって封止されている。キャップ５の中央部には、キ
ャビティ３の内側方向に突出する突起部５ａが設けられ
ており、この突起部５ａの先端（下端）は、半導体チッ
プ４の上面（素子形成面）と接触した状態になってい
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に、半導体チップを封止するパ
ッケージの熱抵抗の低減に適用して有効な技術に関す
る。
その製造方法に関し、特に、半導体チップを封止するパ
ッケージの熱抵抗の低減に適用して有効な技術に関す
る。
【０００２】
【従来の技術】パッケージ基板の一部に設けたキャビテ
ィ内に半導体チップを搭載し、このキャビティをキャッ
プで覆うことによって半導体チップを気密封止するパッ
ケージ構造が、特開平４−１２３４６０号公報などに記
載されている。
ィ内に半導体チップを搭載し、このキャビティをキャッ
プで覆うことによって半導体チップを気密封止するパッ
ケージ構造が、特開平４−１２３４６０号公報などに記
載されている。
【０００３】上記公報に記載されたＬＳＩパッケージ
は、パッケージ基板を樹脂で構成することによって部品
コストの低減を図っている。しかし、樹脂製のパッケー
ジ基板は、セラミック製のパッケージ基板に比べて製造
コストが安価である反面、気密性が劣るため、水分など
の浸入による信頼性の低下が問題となる。その対策とし
て、上記公報では、半導体チップを搭載したキャビティ
内にシリコーン樹脂を充填することによって半導体チッ
プへの水分の浸入を防いでいる。
は、パッケージ基板を樹脂で構成することによって部品
コストの低減を図っている。しかし、樹脂製のパッケー
ジ基板は、セラミック製のパッケージ基板に比べて製造
コストが安価である反面、気密性が劣るため、水分など
の浸入による信頼性の低下が問題となる。その対策とし
て、上記公報では、半導体チップを搭載したキャビティ
内にシリコーン樹脂を充填することによって半導体チッ
プへの水分の浸入を防いでいる。
【０００４】
【発明が解決しようとする課題】ところが、上記した従
来のＬＳＩパッケージは、キャビティ内の半導体チップ
全体を樹脂で被覆しているために放熱性が悪く、特に、
高消費電力の半導体チップを封止した場合には、動作時
に半導体チップから発生する熱を効率よく外部に逃がす
ことが難しいという問題がある。
来のＬＳＩパッケージは、キャビティ内の半導体チップ
全体を樹脂で被覆しているために放熱性が悪く、特に、
高消費電力の半導体チップを封止した場合には、動作時
に半導体チップから発生する熱を効率よく外部に逃がす
ことが難しいという問題がある。
【０００５】本発明の目的は、半導体チップを封止する
パッケージの熱抵抗を低減する技術を提供することにあ
る。
パッケージの熱抵抗を低減する技術を提供することにあ
る。
【０００６】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００７】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【０００８】（１）本発明の半導体装置は、パッケージ
基板の一面に形成したキャビティの内部に半導体チップ
を搭載し、前記キャビティをキャップで覆うことによっ
て、前記半導体チップを前記キャビティの内部に封止し
たパッケージ構造を有し、前記キャップの一部には、そ
の先端が前記半導体チップの主面またはその近傍に達す
る突起部が設けられている。
基板の一面に形成したキャビティの内部に半導体チップ
を搭載し、前記キャビティをキャップで覆うことによっ
て、前記半導体チップを前記キャビティの内部に封止し
たパッケージ構造を有し、前記キャップの一部には、そ
の先端が前記半導体チップの主面またはその近傍に達す
る突起部が設けられている。
【０００９】（２）本発明の半導体装置は、前記（１）
の半導体装置において、前記キャビティの内部には、前
記半導体チップを覆う封止樹脂が充填されている。
の半導体装置において、前記キャビティの内部には、前
記半導体チップを覆う封止樹脂が充填されている。
【００１０】（３）本発明の半導体装置は、前記（２）
の半導体装置において、前記突起部は、前記キャビティ
の内部に充填された前記封止樹脂の一部を前記キャビテ
ィの外部に排出するための孔を備えている。
の半導体装置において、前記突起部は、前記キャビティ
の内部に充填された前記封止樹脂の一部を前記キャビテ
ィの外部に排出するための孔を備えている。
【００１１】（４）本発明の半導体装置は、前記（１）
〜（３）の半導体装置において、前記パッケージ基板
は、樹脂を主体として構成されている。
〜（３）の半導体装置において、前記パッケージ基板
は、樹脂を主体として構成されている。
【００１２】（５）本発明の半導体装置は、前記（１）
〜（４）の半導体装置において、前記キャップは、金属
からなる。
〜（４）の半導体装置において、前記キャップは、金属
からなる。
【００１３】（６）本発明の半導体装置の製造方法は、
以下の工程（ａ）〜（ｄ）を含んでいる； （ａ）一面にキャビティを形成したパッケージ基板を用
意し、前記キャビティの内部に半導体チップを搭載する
工程、（ｂ）前記キャビティの内部に未硬化の樹脂を注
入する工程、（ｃ）一部に突起部を備えたキャップを前
記パッケージ基板の一面に固着することにより、前記キ
ャップで前記キャビティを気密封止し、前記突起部の先
端を前記半導体チップの主面またはその近傍に配置する
工程、（ｄ）前記未硬化の樹脂を硬化させることによ
り、前記半導体チップの表面を前記樹脂で封止する工
程。
以下の工程（ａ）〜（ｄ）を含んでいる； （ａ）一面にキャビティを形成したパッケージ基板を用
意し、前記キャビティの内部に半導体チップを搭載する
工程、（ｂ）前記キャビティの内部に未硬化の樹脂を注
入する工程、（ｃ）一部に突起部を備えたキャップを前
記パッケージ基板の一面に固着することにより、前記キ
ャップで前記キャビティを気密封止し、前記突起部の先
端を前記半導体チップの主面またはその近傍に配置する
工程、（ｄ）前記未硬化の樹脂を硬化させることによ
り、前記半導体チップの表面を前記樹脂で封止する工
程。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
に基づいて詳細に説明する。
【００１５】（実施の形態１）図１は、本実施の形態の
ＢＧＡ（ボールグリッドアレイ）型パッケージを示す斜
視図、図２は、このパッケージのキャップを取り外した
状態を示す斜視図、図３は、このパッケージの断面図で
ある。
ＢＧＡ（ボールグリッドアレイ）型パッケージを示す斜
視図、図２は、このパッケージのキャップを取り外した
状態を示す斜視図、図３は、このパッケージの断面図で
ある。
【００１６】このＢＧＡのパッケージ基板１は、例えば
ガラス布基材エポキシ樹脂（ガラエポ）、ポリイミド樹
脂、ビスマレイミド−トリアジン樹脂（ＢＴレジン）な
どの合成樹脂板にＣｕなどの配線２を積層した多層配線
構造を有し、その上面の中央部にはキャビティ３が設け
られている。キャビティ３の内部には、半導体チップ４
が搭載され、接着剤１０によってキャビティ３の底面に
固着されている。このキャビティ３は、パッケージ基板
１の上面全体を覆うキャップ５によって内部の気密が保
たれるようになっている。キャップ５は、例えばＣｕや
Ａｌのような熱伝導性のよい金属板で構成されており、
接着剤６によってパッケージ基板１の上面に接合されて
いる。
ガラス布基材エポキシ樹脂（ガラエポ）、ポリイミド樹
脂、ビスマレイミド−トリアジン樹脂（ＢＴレジン）な
どの合成樹脂板にＣｕなどの配線２を積層した多層配線
構造を有し、その上面の中央部にはキャビティ３が設け
られている。キャビティ３の内部には、半導体チップ４
が搭載され、接着剤１０によってキャビティ３の底面に
固着されている。このキャビティ３は、パッケージ基板
１の上面全体を覆うキャップ５によって内部の気密が保
たれるようになっている。キャップ５は、例えばＣｕや
Ａｌのような熱伝導性のよい金属板で構成されており、
接着剤６によってパッケージ基板１の上面に接合されて
いる。
【００１７】上記キャビティ３の内部には、半導体チッ
プ４に外部から水分が浸入するのを防ぐために、半導体
チップ４の全体を覆うように封止樹脂７が充填されてい
る。この封止樹脂７は、例えばエポキシ樹脂やシリコー
ン樹脂からなる。また、キャビティ３の側面には配線２
の一端が露出しており、これらの配線２と半導体チップ
４とは、例えばＡｕやＡｌからなるワイヤ８を介して電
気的に接続されている。配線２の他端は、パッケージ基
板１の下面に接続された半田バンプ９と電気的に接続さ
れている。
プ４に外部から水分が浸入するのを防ぐために、半導体
チップ４の全体を覆うように封止樹脂７が充填されてい
る。この封止樹脂７は、例えばエポキシ樹脂やシリコー
ン樹脂からなる。また、キャビティ３の側面には配線２
の一端が露出しており、これらの配線２と半導体チップ
４とは、例えばＡｕやＡｌからなるワイヤ８を介して電
気的に接続されている。配線２の他端は、パッケージ基
板１の下面に接続された半田バンプ９と電気的に接続さ
れている。
【００１８】パッケージ基板１の上面に接合された上記
キャップ５の中央部には、キャビティ３の内側方向に突
出する突起部５ａが設けられており、この突起部５ａの
先端（下端）は、半導体チップ４の上面（素子形成面）
に軽く接触した状態になっている。また、突起部５ａの
先端には、孔５ｂが形成されており、この孔５ｂを通じ
てキャビティ３内の余分の封止樹脂７がキャビティ３の
外部に排出されるようになっている。
キャップ５の中央部には、キャビティ３の内側方向に突
出する突起部５ａが設けられており、この突起部５ａの
先端（下端）は、半導体チップ４の上面（素子形成面）
に軽く接触した状態になっている。また、突起部５ａの
先端には、孔５ｂが形成されており、この孔５ｂを通じ
てキャビティ３内の余分の封止樹脂７がキャビティ３の
外部に排出されるようになっている。
【００１９】上記の構成によれば、半導体チップ４の表
面が放熱性の低い封止樹脂７で覆われている場合でも、
半導体チップ４で発生する熱はキャップ５の突起部５ａ
を通じて外部に放散されるため、熱抵抗の小さいＢＧＡ
型パッケージを実現することができる。
面が放熱性の低い封止樹脂７で覆われている場合でも、
半導体チップ４で発生する熱はキャップ５の突起部５ａ
を通じて外部に放散されるため、熱抵抗の小さいＢＧＡ
型パッケージを実現することができる。
【００２０】本実施の形態のＢＧＡを製造するには、ま
ず図４に示すように、キャビティ３の側面に配線２の一
端を露出させたパッケージ基板１を用意する。次に、図
５に示すように、接着剤１０を使ってキャビティ３の底
面に半導体チップ４を接合した後、周知のワイヤボンデ
ィング装置を使って配線２と半導体チップ４とをワイヤ
８で接続する。
ず図４に示すように、キャビティ３の側面に配線２の一
端を露出させたパッケージ基板１を用意する。次に、図
５に示すように、接着剤１０を使ってキャビティ３の底
面に半導体チップ４を接合した後、周知のワイヤボンデ
ィング装置を使って配線２と半導体チップ４とをワイヤ
８で接続する。
【００２１】次に、図６に示すように、キャビティ３の
内部に液状の封止樹脂７を注入した後、図７に示すよう
に、接着剤６を使ってパッケージ基板１の上面にキャッ
プ５を接合し、このキャップ５の中央部に形成された突
起部５ａの下端を半導体チップ４の上面と接触させる。
キャビティ３の内部に充填された封止樹脂７の一部は、
突起部５ａの下端に形成された孔５ｂを通じてキャビテ
ィ３の外部に排出されるので、孔５ｂは封止樹脂７によ
って自動的に塞がれる。なお、突起部５ａの先端は、半
導体チップ４の上面と完全に密着していなくともよく、
少なくとも半導体チップ４の上面（素子形成面）の近傍
に位置していれば、半導体チップ４の熱を外部に逃がす
ことができる。
内部に液状の封止樹脂７を注入した後、図７に示すよう
に、接着剤６を使ってパッケージ基板１の上面にキャッ
プ５を接合し、このキャップ５の中央部に形成された突
起部５ａの下端を半導体チップ４の上面と接触させる。
キャビティ３の内部に充填された封止樹脂７の一部は、
突起部５ａの下端に形成された孔５ｂを通じてキャビテ
ィ３の外部に排出されるので、孔５ｂは封止樹脂７によ
って自動的に塞がれる。なお、突起部５ａの先端は、半
導体チップ４の上面と完全に密着していなくともよく、
少なくとも半導体チップ４の上面（素子形成面）の近傍
に位置していれば、半導体チップ４の熱を外部に逃がす
ことができる。
【００２２】その後、キャビティ３の内部に充填された
液状の封止樹脂６を加熱硬化させた後、パッケージ基板
１の下面に半田バンプ９を接続することにより、前記図
１〜図３に示すＢＧＡが完成する。なお、特に発熱量の
多い半導体チップ４を封止する場合には、図８に示すよ
うに、キャップ５の上面に金属製のフィン１１を接合し
て放熱面積をさらに増やしてもよい。フィン１１は、例
えば熱伝導性のシート状接着剤などを使ってキャップ５
の上面に接合する。あるいは、フィン１１とキャップ５
とを一体に形成してもよい。
液状の封止樹脂６を加熱硬化させた後、パッケージ基板
１の下面に半田バンプ９を接続することにより、前記図
１〜図３に示すＢＧＡが完成する。なお、特に発熱量の
多い半導体チップ４を封止する場合には、図８に示すよ
うに、キャップ５の上面に金属製のフィン１１を接合し
て放熱面積をさらに増やしてもよい。フィン１１は、例
えば熱伝導性のシート状接着剤などを使ってキャップ５
の上面に接合する。あるいは、フィン１１とキャップ５
とを一体に形成してもよい。
【００２３】（実施の形態２）図９は、本実施の形態の
ＰＧＡ（ピングリッドアレイ）型パッケージを示す断面
図である。
ＰＧＡ（ピングリッドアレイ）型パッケージを示す断面
図である。
【００２４】このＰＧＡのパッケージ基板１２はセラミ
ックで構成され、配線１３はＷ（タングステン）などの
高融点金属で構成されている。配線１３の一端はパッケ
ージ基板１２の上面中央部に設けられたキャビティ１４
の側面に露出し、ワイヤ８を介して半導体チップ４と電
気的に接続されている。また、配線１３の他端は、パッ
ケージ基板１２の下面に接続された金属製のリードピン
１５と電気的に接続されている。
ックで構成され、配線１３はＷ（タングステン）などの
高融点金属で構成されている。配線１３の一端はパッケ
ージ基板１２の上面中央部に設けられたキャビティ１４
の側面に露出し、ワイヤ８を介して半導体チップ４と電
気的に接続されている。また、配線１３の他端は、パッ
ケージ基板１２の下面に接続された金属製のリードピン
１５と電気的に接続されている。
【００２５】キャビティ１４は、パッケージ基板１２の
上面に接合された金属製のキャップ５によって内部の気
密が保たれるようになっている。セラミック製のパッケ
ージ基板１２は、プラスチック製のものに比べてキャビ
ティ１４の気密性が高いので、半導体チップ４を覆う封
止樹脂は特に必要はない。
上面に接合された金属製のキャップ５によって内部の気
密が保たれるようになっている。セラミック製のパッケ
ージ基板１２は、プラスチック製のものに比べてキャビ
ティ１４の気密性が高いので、半導体チップ４を覆う封
止樹脂は特に必要はない。
【００２６】パッケージ基板１２の上面に接合された上
記キャップ５の中央部には、キャビティ１４の内部方向
に突出する突起部５ａが設けられており、この突起部５
ａの先端を半導体チップ４の上面（素子形成面）と接触
させることによって、半導体チップ４の熱をこの突起部
５ａを通じて外部に逃がすようにしている点は、前記実
施の形態１のＢＧＡと同じである。
記キャップ５の中央部には、キャビティ１４の内部方向
に突出する突起部５ａが設けられており、この突起部５
ａの先端を半導体チップ４の上面（素子形成面）と接触
させることによって、半導体チップ４の熱をこの突起部
５ａを通じて外部に逃がすようにしている点は、前記実
施の形態１のＢＧＡと同じである。
【００２７】本実施の形態によれば、熱抵抗の小さいセ
ラミックパッケージを実現することができる。
ラミックパッケージを実現することができる。
【００２８】（実施の形態３）図１０は、本実施の形態
のＢＧＡ型パッケージを示す断面図である。前記実施の
形態１、２のパッケージは、いずれも半導体チップを搭
載するキャビティをパッケージ基板の上面に設ける、い
わゆるキャビティアップ構造を採用しているが、本実施
の形態のパッケージは、半導体チップ４を搭載するキャ
ビティ２１をパッケージ基板２０の下面に設ける、いわ
ゆるキャビティダウン構造を採用している。
のＢＧＡ型パッケージを示す断面図である。前記実施の
形態１、２のパッケージは、いずれも半導体チップを搭
載するキャビティをパッケージ基板の上面に設ける、い
わゆるキャビティアップ構造を採用しているが、本実施
の形態のパッケージは、半導体チップ４を搭載するキャ
ビティ２１をパッケージ基板２０の下面に設ける、いわ
ゆるキャビティダウン構造を採用している。
【００２９】このＢＧＡのパッケージ基板２０は、前記
実施の形態１のそれと同じく、合成樹脂板にＣｕなどの
配線２を積層した多層配線構造を有している。このパッ
ケージ基板２０の下面の中央部に設けられたキャビティ
２１の内部には、半導体チップ４が搭載されている。パ
ッケージ基板２０の上面には、ＣｕやＡｌなどの金属か
らなる放熱板２２が接着剤２３を介して接合されてお
り、半導体チップ４は、この放熱板２２の下面に接着剤
２３を介して接合されている。
実施の形態１のそれと同じく、合成樹脂板にＣｕなどの
配線２を積層した多層配線構造を有している。このパッ
ケージ基板２０の下面の中央部に設けられたキャビティ
２１の内部には、半導体チップ４が搭載されている。パ
ッケージ基板２０の上面には、ＣｕやＡｌなどの金属か
らなる放熱板２２が接着剤２３を介して接合されてお
り、半導体チップ４は、この放熱板２２の下面に接着剤
２３を介して接合されている。
【００３０】キャビティ２１の側面には配線２の一端が
露出しており、これらの配線２と半導体チップ４とは、
例えばＡｕやＡｌからなるワイヤ８を介して電気的に接
続されている。配線２の他端は、パッケージ基板１の下
面に接続された半田バンプ９と電気的に接続されてい
る。
露出しており、これらの配線２と半導体チップ４とは、
例えばＡｕやＡｌからなるワイヤ８を介して電気的に接
続されている。配線２の他端は、パッケージ基板１の下
面に接続された半田バンプ９と電気的に接続されてい
る。
【００３１】上記キャビティ２１は、パッケージ基板２
０の下面に接合された金属製のキャップ２４によって内
部の気密が保たれるようになっており、その内部には、
半導体チップ４全体を覆うように樹脂６が充填されてい
る。金属製のキャップ５の中央部には、キャビティ２１
の内部方向に突出する突起部２４ａが設けられており、
この突起部２４ａの先端は、半導体チップ４の下面（素
子形成面）と接触する（または近接して配置される）よ
うになっている。
０の下面に接合された金属製のキャップ２４によって内
部の気密が保たれるようになっており、その内部には、
半導体チップ４全体を覆うように樹脂６が充填されてい
る。金属製のキャップ５の中央部には、キャビティ２１
の内部方向に突出する突起部２４ａが設けられており、
この突起部２４ａの先端は、半導体チップ４の下面（素
子形成面）と接触する（または近接して配置される）よ
うになっている。
【００３２】本実施の形態によれば、半導体チップ４の
熱をその両面、すなわち放熱板２２と突起部２４ａとを
通じて外部に逃がすようにしているので、熱抵抗の極め
て小さい樹脂パッケージを実現することができる。
熱をその両面、すなわち放熱板２２と突起部２４ａとを
通じて外部に逃がすようにしているので、熱抵抗の極め
て小さい樹脂パッケージを実現することができる。
【００３３】以上、本発明者によってなされた発明を前
記実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることはいうまでもな
い。
記実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることはいうまでもな
い。
【００３４】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【００３５】本発明の半導体装置によれば、半導体チッ
プで発生する熱をキャップを通じて外部に効率よく放散
させることが可能となるので、熱抵抗の小さいパッケー
ジを実現することができる。
プで発生する熱をキャップを通じて外部に効率よく放散
させることが可能となるので、熱抵抗の小さいパッケー
ジを実現することができる。
【図１】本発明の実施の形態１であるＢＧＡを示す斜視
図である。
図である。
【図２】本発明の実施の形態１であるＢＧＡのキャップ
を取り外した状態を示す斜視図である。
を取り外した状態を示す斜視図である。
【図３】本発明の実施の形態１であるＢＧＡを示す断面
図である。
図である。
【図４】本発明の実施の形態１であるＢＧＡの製造方法
を示す斜視図である。
を示す斜視図である。
【図５】本発明の実施の形態１であるＢＧＡの製造方法
を示す断面図である。
を示す断面図である。
【図６】本発明の実施の形態１であるＢＧＡの製造方法
を示す断面図である。
を示す断面図である。
【図７】本発明の実施の形態１であるＢＧＡの製造方法
を示す断面図である。
を示す断面図である。
【図８】本発明の実施の形態１であるＢＧＡを示す斜視
図である。
図である。
【図９】本発明の実施の形態２であるＰＧＡを示す断面
図である。
図である。
【図１０】本発明の実施の形態３であるＢＧＡを示す断
面図である。
面図である。
１ パッケージ基板 ２ 配線 ３ キャビティ ４ 半導体チップ ５ キャップ ５ａ 突起部 ５ｂ 孔 ６ 接着剤 ７ 封止樹脂 ８ ワイヤ ９ 半田バンプ １０ 接着剤 １１ フィン １２ パッケージ基板 １３ 配線 １４ キャビティ １５ リードピン ２０ パッケージ基板 ２１ キャビティ ２２ 放熱板 ２３ 接着剤 ２４ キャップ ２４ａ 突起部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 黒田 宏 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 (72)発明者 飛田 昭博 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 (72)発明者 白井 優之 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 (72)発明者 三輪 孝志 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内
Claims (6)
- 【請求項１】 パッケージ基板の一面に形成したキャビ
ティの内部に半導体チップを搭載し、前記キャビティを
キャップで覆うことによって、前記半導体チップを前記
キャビティの内部に封止した半導体装置であって、前記
キャップの一部には、その先端が前記半導体チップの主
面またはその近傍に達する突起部が設けられていること
を特徴とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置であって、前
記キャビティの内部には、前記半導体チップを覆う封止
樹脂が充填されていることを特徴とする半導体装置。 - 【請求項３】 請求項２記載の半導体装置であって、前
記突起部は、前記キャビティの内部に充填された前記封
止樹脂の一部を前記キャビティの外部に排出するための
孔を備えていることを特徴とする半導体装置。 - 【請求項４】 請求項１、２または３記載の半導体装置
であって、前記パッケージ基板は、樹脂を主体として構
成されていることを特徴とする半導体装置。 - 【請求項５】 請求項１〜４のいずれか１項に記載の半
導体装置であって、前記キャップは、金属からなること
を特徴とする半導体装置。 - 【請求項６】 以下の工程（ａ）〜（ｄ）を含むことを
特徴とする半導体装置の製造方法； （ａ）一面にキャビティを形成したパッケージ基板を用
意し、前記キャビティの内部に半導体チップを搭載する
工程、（ｂ）前記キャビティの内部に未硬化の樹脂を注
入する工程、（ｃ）一部に突起部を備えたキャップを前
記パッケージ基板の一面に固着することにより、前記キ
ャップで前記キャビティを気密封止し、前記突起部の先
端を前記半導体チップの主面またはその近傍に配置する
工程、（ｄ）前記未硬化の樹脂を硬化させることによ
り、前記半導体チップの表面を前記樹脂で封止する工
程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10315598A JPH11297901A (ja) | 1998-04-14 | 1998-04-14 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10315598A JPH11297901A (ja) | 1998-04-14 | 1998-04-14 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11297901A true JPH11297901A (ja) | 1999-10-29 |
Family
ID=14346623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10315598A Pending JPH11297901A (ja) | 1998-04-14 | 1998-04-14 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11297901A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1524690A1 (en) * | 2003-10-13 | 2005-04-20 | Infineon Technologies AG | Semiconductor package with heat spreader |
-
1998
- 1998-04-14 JP JP10315598A patent/JPH11297901A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1524690A1 (en) * | 2003-10-13 | 2005-04-20 | Infineon Technologies AG | Semiconductor package with heat spreader |
| US7196403B2 (en) | 2003-10-13 | 2007-03-27 | Infineon Technologies Ag | Semiconductor package with heat spreader |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6432742B1 (en) | Methods of forming drop-in heat spreader plastic ball grid array (PBGA) packages | |
| US7196403B2 (en) | Semiconductor package with heat spreader | |
| US6853070B2 (en) | Die-down ball grid array package with die-attached heat spreader and method for making the same | |
| US7259457B2 (en) | Die-up ball grid array package including a substrate capable of mounting an integrated circuit die and method for making the same | |
| US6534859B1 (en) | Semiconductor package having heat sink attached to pre-molded cavities and method for creating the package | |
| US6486562B1 (en) | Circuit device with bonding strength improved and method of manufacturing the same | |
| US6630371B2 (en) | Chip on board and heat sink attachment methods | |
| TWI419243B (zh) | 一種積體電路封裝體及其製造方法 | |
| US6756684B2 (en) | Flip-chip ball grid array semiconductor package with heat-dissipating device and method for fabricating the same | |
| US20020109219A1 (en) | Semiconductor package with heat sink having air vent | |
| US6429513B1 (en) | Active heat sink for cooling a semiconductor chip | |
| US20020180035A1 (en) | Semiconductor package with heat sink | |
| JPH07254668A (ja) | 高熱放出用の半導体パッケージ | |
| JPH0964099A (ja) | 半導体装置及びその実装構造 | |
| JP2001267473A5 (ja) | ||
| US20020079570A1 (en) | Semiconductor package with heat dissipating element | |
| US20060076695A1 (en) | Semiconductor package with flash-absorbing mechanism and fabrication method thereof | |
| JPH11121643A (ja) | 半導体装置 | |
| US20080083981A1 (en) | Thermally Enhanced BGA Packages and Methods | |
| JP3655338B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2908330B2 (ja) | リードフレーム，半導体装置及び半導体装置の製造方法 | |
| JPH11297901A (ja) | 半導体装置およびその製造方法 | |
| JPH06125024A (ja) | 半導体装置及びその冷却方法 | |
| JPH11163229A (ja) | 半導体装置およびその製造方法 | |
| JP3058142B2 (ja) | 半導体装置とその製造方法 |