JPH11297630A - Manufacture of crystal and light-emitting element - Google Patents

Manufacture of crystal and light-emitting element

Info

Publication number
JPH11297630A
JPH11297630A JP10098841A JP9884198A JPH11297630A JP H11297630 A JPH11297630 A JP H11297630A JP 10098841 A JP10098841 A JP 10098841A JP 9884198 A JP9884198 A JP 9884198A JP H11297630 A JPH11297630 A JP H11297630A
Authority
JP
Japan
Prior art keywords
mask
crystal
gan
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10098841A
Other languages
Japanese (ja)
Other versions
JP3995790B2 (en
Inventor
Yuzo Tsuda
有三 津田
Shigetoshi Ito
茂稔 伊藤
Morichika Yano
盛規 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP09884198A priority Critical patent/JP3995790B2/en
Priority to US09/289,575 priority patent/US6294440B1/en
Publication of JPH11297630A publication Critical patent/JPH11297630A/en
Priority to US09/904,162 priority patent/US6765233B2/en
Priority to US10/087,889 priority patent/US6586316B2/en
Application granted granted Critical
Publication of JP3995790B2 publication Critical patent/JP3995790B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a crystal whose crystalline defect density is smaller than a predetermined value by forming growth preventing materials on different surfaces in different mask patterns which are reverse to each other so as to prevent the growth of through dislocations. SOLUTION: A GaN layer 101 is grown on a sapphire substrate 100 by using trimethylgallium and ammonia and then a SiO2 film is formed in a periodic stripe pattern as a growth preventing material on the GaN layer 101 by a sputtering method to form a first patterned SiO2 mask 102. Next, a GaN crystal film 103 is grown by an organometallic vapor growth method and then a SiO2 film is formed in a periodic stripe pattern on the GaN crystal film 103 to form a second patterned SiO2 mask 104 having a reverse mask pattern of the first SiO2 mask 102. Further, a GaN single crystal film 105 is grown by the organometallic vapor growth method.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、格子定数の異なる
基板の上に品質のよい結晶を成長させその上に発光素子
や電子デバイスを作製することにより、高性能で高信頼
性のデバイスを得るための結晶製造方法及びその方法を
用いた発光素子に関し、特に、高効率で高信頼性の窒化
ガリウム(GaN)系青色発光素子の作製するための結
晶製造方法及び発光素子に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention provides a high-performance and highly-reliable device by growing high-quality crystals on substrates having different lattice constants and manufacturing light-emitting elements and electronic devices thereon. More particularly, the present invention relates to a crystal manufacturing method and a light emitting device for manufacturing a highly efficient and highly reliable gallium nitride (GaN) -based blue light emitting device.

【0002】[0002]

【従来の技術】光電気集積回路(OEIC)は、光素子
とSi系LSIとの集積により、大量の情報を高速に処
理するためのデバイスであり、高度情報化社会には必須
のデバイスとして期待され研究されて来た。光デバイス
ではAlGaAsレーザをSi基板上に作製する技術の
開発が主目的であった。しかし、AlGaAs結晶とS
i基板の格子定数、および熱膨張係数の大きな差のた
め、良質なAlGaAs結晶が製造できず、完成には至
っていない。
2. Description of the Related Art An opto-electric integrated circuit (OEIC) is a device for processing a large amount of information at a high speed by integrating an optical element and a Si-based LSI, and is expected to be an essential device in an advanced information society. Has been researched. In optical devices, the main purpose was to develop a technology for producing an AlGaAs laser on a Si substrate. However, AlGaAs crystal and S
Due to the large difference between the lattice constant and the coefficient of thermal expansion of the i-substrate, a high-quality AlGaAs crystal cannot be manufactured and has not been completed.

【0003】Si系LSIでは超高速、低消費電力次世
代集積回路として、SOIやSIMOXが提案され、開
発が急がれている。
[0003] As Si-based LSIs, SOI and SIMOX have been proposed as ultrahigh-speed, low-power-consumption next-generation integrated circuits, and development has been rushed.

【0004】窒化ガリウム(GaN)系青色発光素子
は、その大きな分解圧のため、大きなバルク結晶が得ら
れていないため、サファイア等の異種材料を基板として
GaN結晶の製造が行われている。
In gallium nitride (GaN) -based blue light-emitting devices, large bulk crystals cannot be obtained due to their large decomposition pressure. Therefore, GaN crystals are manufactured using a different material such as sapphire as a substrate.

【0005】これらの代用基板では、窒化物半導体との
格子定数差または熱膨張係数差が大きいために、該当基
板直上に結晶欠陥、または結晶転位密度の少ない良好な
結晶をエピタキシャル成長させることは困難である。例
えば、窒化物半導体(GaN)の代用基板として、サフ
ァイア基板を使用した場合、該基板上に結晶成長した窒
化物半導体(GaN)層内には109〜1010cm-2
貫通転位が存在することが知られている。
In these substitute substrates, it is difficult to epitaxially grow a good crystal having a small crystal defect or a small crystal dislocation density directly on the substrate because of a large difference in lattice constant or thermal expansion coefficient from the nitride semiconductor. is there. For example, when a sapphire substrate is used as a substitute substrate for a nitride semiconductor (GaN), threading dislocations of 10 9 to 10 10 cm −2 exist in a nitride semiconductor (GaN) layer grown on the substrate. It is known to

【0006】この解決策として、図7に第58回応用物
理学会学術講演会予稿集2p−Q−14,No.1(1
997)p265に報告されている第1の従来例を示
す。
As a solution to this problem, FIG. 7 shows the 58th Annual Meeting of the Japan Society of Applied Physics, 2p-Q-14, No. 1 (1
997) A first conventional example reported in p265 is shown.

【0007】図において、700はサファイア基板、7
01はSiO2パターン、702はSiO2に設けられた
開口部、703はMOCVD法で成長されたGaN単結
晶膜である。本実施例に於いては、開口部から結晶成長
が開始されるようなSiO2パターンによる成長抑制効
果を用いたことにより、SiO2上のGaN単結晶70
4に於いてのみ、欠陥密度105〜106/cm2が得ら
れており、SiO2パターンを用いない上記結晶よりも
4桁程度欠陥密度が低減された。
In the figure, 700 is a sapphire substrate, 7
01 is an SiO 2 pattern, 702 is an opening provided in SiO 2 , and 703 is a GaN single crystal film grown by MOCVD. In the present embodiment, the GaN single crystal 70 on SiO 2 is formed by using the growth suppressing effect by the SiO 2 pattern such that the crystal growth starts from the opening.
Only in the case of No. 4, a defect density of 10 5 to 10 6 / cm 2 was obtained, and the defect density was reduced by about four orders of magnitude compared with the above crystal without using the SiO 2 pattern.

【0008】また図8は、第58回応用物理学会学術講
演会講演予稿集2p−Q−15,No.1(1997)
p266に報告された第2の実施例である。図におい
て、800はサファイア基板、801はMOCVD法で
成長されたGaN単結晶である。802はSiO2パタ
ーン、803はSiO2に設けられた開口部、804は
Hydride−VPE法で成長されたGaN結晶であ
る。本実施例においてもHydride−VPE法で成
長されたGaN結晶804の表面付近において、欠陥密
度6×107/cm2が得られており、従来得られていた
結晶よりも3桁程度欠陥密度が低減された。このよう
な、従来例に示されたGaN単結晶膜をGaN系半導体
デバイスの成長用基板として用いることによって、電子
デバイスの高性能化が期待された。
FIG. 8 shows the 58th Annual Meeting of the Japan Society of Applied Physics, 2p-Q-15, No. 1 (1997)
It is the second example reported in p.266. In the figure, 800 is a sapphire substrate, and 801 is a GaN single crystal grown by MOCVD. Reference numeral 802 denotes an SiO 2 pattern, reference numeral 803 denotes an opening provided in the SiO 2, and reference numeral 804 denotes a GaN crystal grown by a hydride-VPE method. Also in this example, a defect density of 6 × 10 7 / cm 2 was obtained in the vicinity of the surface of the GaN crystal 804 grown by the hydride-VPE method, and the defect density was about three orders of magnitude lower than that of a conventionally obtained crystal. Reduced. By using such a GaN single crystal film shown in the conventional example as a substrate for growing a GaN-based semiconductor device, higher performance of an electronic device was expected.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、上述の
従来例によっても、得られたGaN単結晶基板の品質
は、今だ十分なものでなかった。例えば、半導体レーザ
デバイスでは発光領域付近に欠陥が存在しなければ、製
品寿命に革新的な向上がもたらされるが、そのためには
欠陥密度105/cm2以下が要求される。この意味にお
いて、上述の欠陥密度の低減は不十分であった。望まし
くは、GaAs等の他のIII−V族半導体基板と同様
の欠陥密度104/cm2以下が求められる。
However, the quality of the obtained GaN single crystal substrate has not been sufficient even in the above-mentioned conventional example. For example, in the case of a semiconductor laser device, if there is no defect in the vicinity of the light emitting region, the life of the product is innovatively improved. For this purpose, a defect density of 10 5 / cm 2 or less is required. In this sense, the above-mentioned reduction of the defect density was insufficient. Desirably, a defect density of 10 4 / cm 2 or less similar to that of other III-V semiconductor substrates such as GaAs is required.

【0010】また、第1の従来例においては、欠陥密度
の低減された高品質結晶は、SiO2パターン上に限ら
れ、その他の領域は従来同様の結晶品質であって、結晶
成長用基板としては使い難いものであった。
In the first conventional example, the high-quality crystal having a reduced defect density is limited to the SiO 2 pattern, and the other regions have the same crystal quality as the conventional one. Was difficult to use.

【0011】第2の従来例においては、Hydride
−VPE法により、数10μmと、エピタキシャル成長
膜としては比較的厚い膜が成長されるため、その表面付
近ではSiO2パターンの影響が緩和されて欠陥が均一
に分布するので、このような問題が無いものの、欠陥密
度の点からは、第1の従来例に劣るものであった。本発
明は、このような従来の問題を解消することを目的とす
る。
In the second conventional example, a hybrid
By the -VPE method, a relatively thick film having a thickness of several tens of μm is grown as an epitaxially grown film, and the influence of the SiO 2 pattern is reduced near the surface to uniformly distribute defects. However, the defect density was inferior to that of the first conventional example. An object of the present invention is to solve such a conventional problem.

【0012】[0012]

【課題を解決するための手段】本発明(請求項1)に係
わる結晶成長方法は異なる面に第2成長抑制物質からな
るパターン化したマスクを用いている。
The crystal growth method according to the present invention (claim 1) uses a patterned mask made of a second growth-suppressing substance on different surfaces.

【0013】本発明(請求項2)に係わる第2のパター
ン化したマスクは光遮蔽部が第1のパターン化したマス
クによる成長結晶の上部に位置している。言い換えれ
ば、第1マスクと第2のマスクのパターンは相反したパ
ターンとなっている。
In the second patterned mask according to the present invention (claim 2), the light shielding portion is located above the crystal grown by the first patterned mask. In other words, the patterns of the first mask and the second mask are contradictory patterns.

【0014】本発明(請求項3)に係わる第2のマスク
の光遮蔽部分は第1のマスクの光開口部分より大きくな
っている。
The light shielding portion of the second mask according to the present invention (claim 3) is larger than the light opening portion of the first mask.

【0015】本発明(請求項4)に係わる第2のマスク
は大きさの異なる2層からなっている。
The second mask according to the present invention (claim 4) comprises two layers having different sizes.

【0016】本発明(請求項5)に係わる第2のマスク
はその下部が第1のマスクの上にあり且つL字型をして
いる。第2のマスクの下部は基板に懸かっていてもよ
い。
The second mask according to the present invention (claim 5) has a lower portion on the first mask and is L-shaped. The lower portion of the second mask may be suspended from the substrate.

【0017】本発明(請求項6)に係わる第2のマスク
はその下部が基板上にあり且つT字型をしている。第2
のマスクの下部は第1のマスクに懸かっていてもよい。
The second mask according to the present invention (claim 6) has a lower portion on the substrate and is T-shaped. Second
The lower portion of the mask may be suspended from the first mask.

【0018】本発明(請求項7)に係わる結晶成長方法
は基板から直上のマスクで垂直方向の成長が停止しその
成長方向を変更している。
In the crystal growth method according to the present invention (claim 7), the growth in the vertical direction is stopped by the mask immediately above the substrate, and the growth direction is changed.

【0019】本発明(請求項8)に係わる結晶成長方法
は第1のマスクを用いて第1の結晶を成長をマスクエッ
ジ部分のみに形成している。
In the crystal growth method according to the present invention (claim 8), the first crystal is grown only at the mask edge using the first mask.

【0020】本発明(請求項9)に係わる基板はサファ
イアを用いている。
The substrate according to the present invention (claim 9) uses sapphire.

【0021】本発明(請求項10)に係わるマスクはS
iO2、又はSiNxを用いている。
The mask according to the present invention (claim 10) is S
iO 2 or SiN x is used.

【0022】本発明(請求項11)に係わる結晶はIn
GaN,AlGaNである。
The crystal according to the present invention (claim 11) is In
GaN and AlGaN.

【0023】本発明(請求項12)に係わる発光素子は
前記成長結晶上に形成されている。
A light emitting device according to the present invention (claim 12) is formed on the grown crystal.

【0024】[0024]

【発明の実施の形態】〔実施の形態1〕図1を参照し
て、本実施の形態の結晶成長方法を解説する。
[Embodiment 1] A crystal growth method according to the present embodiment will be described with reference to FIG.

【0025】先ず、所定の成長炉内に設置された、C面
を表面として有するサファイア基板100上にトリメチ
ルガリウム(TMG)とアンモニア(NH3)を原料に
用いて、GaN層101を4μm厚成長させる。
First, a GaN layer 101 is grown to a thickness of 4 μm on a sapphire substrate 100 having a C-plane as a surface by using trimethylgallium (TMG) and ammonia (NH 3 ) as raw materials. Let it.

【0026】次いで、第1のパターン化したマスクを形
成するため、GaN層101上に成長抑制物質としてス
パッタ法にて厚さ200nmのSiO2膜を形成した。
SiO2膜の形成方法としてスパッタ法に限定されなく
て、他の方法例えば、真空蒸着法、CVD法でもよい。
また、成長抑制物質としては、SiO2以外にAl
23、TiO2等の酸化物やSiNxでもよい。次いで、
通常のフォトレジスト法によりSiO2膜をストライプ
幅7μmピッチ10μmの周期的ストライプ状パターン
とし、第1のSiO2マスク102を形成した。ストラ
イプの方向はGaN層101の結晶の〈1−100〉方
向が望ましかった。
Next, in order to form a first patterned mask, a 200 nm thick SiO 2 film was formed on the GaN layer 101 as a growth suppressing substance by a sputtering method.
The method for forming the SiO 2 film is not limited to the sputtering method, but may be another method, for example, a vacuum deposition method or a CVD method.
In addition, as a growth suppressing substance, other than SiO 2 , Al
Oxides such as 2 O 3 and TiO 2 and SiN x may be used. Then
The first SiO 2 mask 102 was formed by using a regular photoresist method to form the SiO 2 film into a periodic stripe pattern having a stripe width of 7 μm and a pitch of 10 μm. The direction of the stripe was desirably the <1-100> direction of the crystal of the GaN layer 101.

【0027】このような基板を用いて、MOVPE法
(有機金属気相成長法)でGaN結晶膜103を成長さ
せた。所定の成長炉内でトリメチルガリウム(TMG)
とアンモニア(NH3)を原料に用いて、成長温度10
50℃で厚さ3μmのGaN結晶膜103を成長させ
た。GaN結晶膜103は第1のマスクの開口部から成
長を始め、基板に垂直方向より水平方向の方が成長速度
が早いと言う異方性により、ほぼ基板全面に渡って平滑
に成長した。
Using such a substrate, a GaN crystal film 103 was grown by MOVPE (metal organic chemical vapor deposition). Trimethyl gallium (TMG) in a given growth furnace
And ammonia (NH 3 ) as raw materials, at a growth temperature of 10
A GaN crystal film 103 having a thickness of 3 μm was grown at 50 ° C. The GaN crystal film 103 began to grow from the opening of the first mask, and grew smoothly over substantially the entire surface of the substrate due to anisotropy that the growth rate was higher in the horizontal direction than in the vertical direction.

【0028】しかし、第1のマスク直上では欠陥密度は
105個/cm2以下であったが、マスク開口部のサファ
イア基板直上では依然として、欠陥密度が107個/c
2であった。従来例ではこのような場所を避けてレー
ザ素子を形成していたが、信頼性および歩留まりの点で
不十分であった。
However, the defect density was 10 5 / cm 2 or less directly above the first mask, but was still 10 7 / cm 2 immediately above the sapphire substrate at the mask opening.
m 2 . In the conventional example, the laser element was formed avoiding such a place, but was insufficient in reliability and yield.

【0029】次いで、前記GaN結晶膜103上に第2
のマスクを形成した。第1のマスク形成と同じ方法でス
パッタ法で200nmの厚さのSiO2膜を形成し、フ
ォトレジスト法でストライプ幅8μm、ピッチ10μm
の周期的ストライプ状パターンとし第2のSiO2マス
ク104を形成した。この時、第2のマスクの位置は第
1のマスクの開口部とほぼ一致させることが肝要であ
る。
Next, a second layer is formed on the GaN crystal film 103.
Was formed. A 200 nm thick SiO 2 film is formed by a sputtering method in the same manner as the first mask formation, and a stripe width of 8 μm and a pitch of 10 μm by a photoresist method.
The second SiO 2 mask 104 was formed in the form of a periodic stripe pattern. At this time, it is important that the position of the second mask substantially coincides with the opening of the first mask.

【0030】次いで、このような基板を用いて、MOV
PE法(有機金属気相成長法)でGaN単結晶膜105
を成長させた。所定の成長炉内でトリメチルガリウム
(TMG)とアンモニア(NH3)を原料に用いて、成
長温度1050℃で厚さ3μmのGaNを成長させた。
このように成長させたGaN単結晶膜105は全面に渡
って、欠陥密度が1500個/cm2以下に減少し、極
めて結晶性が向上した。
Next, using such a substrate, MOV
GaN single crystal film 105 by PE method (metal organic chemical vapor deposition)
Grew. GaN having a thickness of 3 μm was grown at a growth temperature of 1050 ° C. using trimethylgallium (TMG) and ammonia (NH 3 ) as raw materials in a predetermined growth furnace.
In the GaN single crystal film 105 thus grown, the defect density was reduced to 1500 / cm 2 or less over the entire surface, and the crystallinity was extremely improved.

【0031】上記実施形態において、第1のマスクと第
2のマスクを共にストライプ幅4μm、ピッチ10μm
とし、互いに半ピッチずれた位置に配した場合(第1の
マスクの欠如部より第2のマスク幅が小さい場合)にお
いては、欠陥密度は5000個/cm2になり、従来の
第1のマスクのみの場合に比べれば、十分に結晶欠陥の
低減効果が観測された。この低減効果は、第1のマスク
の欠如部より第2のマスク幅が大きく、両マスクにて完
全にサファイア基板100から直上に伸びる結晶貫通転
位をカバーしている場合に比べて、多少、欠陥密度は大
きくなっており、第1のマスクの欠如部を完全に覆うよ
うに第2のマスクを形成することが肝要であることが確
認できた。
In the above embodiment, both the first mask and the second mask have a stripe width of 4 μm and a pitch of 10 μm.
When the masks are arranged at positions shifted from each other by a half pitch (when the second mask width is smaller than the lacking portion of the first mask), the defect density becomes 5000 defects / cm 2 , and the conventional first mask Compared with the case of only, a sufficient effect of reducing crystal defects was observed. The effect of this reduction is that the second mask width is larger than the lack of the first mask, and the two masks completely cover the crystal dislocations extending directly above the sapphire substrate 100. The density has increased, and it has been confirmed that it is important to form the second mask so as to completely cover the missing portion of the first mask.

【0032】しかしながら、第1のマスクの欠如部より
第2のマスク幅が小さい場合にはある程度の欠陥低減
(約5000個/cm2)の効果と共に、GaN連続膜
のc軸配向性が向上することがX線回析測定により分か
った。第1のマスクの欠如部より第2のマスク幅が大き
い場合には配向のばらつきを示すX線回析のω値(半値
幅)は4〜6分程度であったが、本形状のマスクを使用
することにより、ウェハー面内における、結晶の配向の
ばらつき(ω値)を2分まで低減することが確認され
た。従って、第1のマスクの欠如部より第2のマスク幅
が小さい形状にてLEDや半導体レーザを作製した場
合、第1のマスクの欠如部より第2のマスク幅が大きい
場合に比べて、発光効率は多少劣るものの、ウェハー面
内の発光効率やレーザの閾値電流の均一性は向上し、素
子の作製歩留りは向上させることが可能であることが分
かった。従って、必要とされる発光素子の特性に会わせ
て、第1のマスクの欠如部と第2のマスクの幅の関係を
選択することが重要である。また、第1のマスクと第2
のマスクを同一材料で形成すれば、蒸着装置を統一化で
き、かつ同一の成長抑制効果により結晶膜の品質の安定
化が可能となる(発光効率を優先する場合には、第1の
マスクの欠如部より第2のマスクの幅を大きく選択し、
特性の均一性や歩留まりを優先する場合には、第1のマ
スクの欠如部より第2のマスクの幅を小さく選択すべき
である)。
However, when the width of the second mask is smaller than the missing portion of the first mask, the effect of reducing defects to some extent (about 5000 / cm 2 ) and the c-axis orientation of the GaN continuous film are improved. This was found by X-ray diffraction measurement. When the width of the second mask is larger than the missing portion of the first mask, the ω value (half width) of X-ray diffraction indicating the variation of the orientation is about 4 to 6 minutes. It was confirmed that the use reduced the variation (ω value) of the crystal orientation in the wafer plane to 2 minutes. Therefore, when an LED or a semiconductor laser is manufactured in a shape in which the second mask width is smaller than the lacking portion of the first mask, light emission is larger than when the second mask width is larger than the lacking portion of the first mask. Although the efficiency was somewhat inferior, it was found that the luminous efficiency in the wafer surface and the uniformity of the threshold current of the laser were improved, and the production yield of the device could be improved. Therefore, it is important to select the relationship between the lack of the first mask and the width of the second mask in accordance with the required characteristics of the light emitting element. In addition, the first mask and the second mask
If the masks are formed of the same material, the vapor deposition apparatus can be unified, and the quality of the crystal film can be stabilized by the same growth suppression effect. Select the width of the second mask larger than the missing part,
When giving priority to uniformity of characteristics and yield, the width of the second mask should be selected to be smaller than that of the first mask.)

【0033】〔実施の形態2〕図2に第2の実施の形態
を示す。前述の実施の形態1とは、第1のマスクを用い
て成長させたGaN結晶膜203が連続膜でなく、第2
のマスクが島状に成長したGaN結晶膜203の上面に
形成されるところが異なるだけである。
[Embodiment 2] FIG. 2 shows a second embodiment. The GaN crystal film 203 grown using the first mask is not a continuous film,
The only difference is that this mask is formed on the upper surface of the GaN crystal film 203 grown like an island.

【0034】まず、サファイア基板200上にGaN層
201を4μm、実施の形態1と同様に成長させる。実
施の形態2の場合、第1のSiO2マスク202を用い
て成長させた第1のGaN結晶膜203は、厚さ1μ
m、幅7μm、ピッチ10μmとした。次いで、第2の
SiO2マスク204(厚さ200μm)を用いて第2
のGaN単結晶膜205(厚さ)を成長させたところ欠
陥密度が800個/cm2以下であり、良好な結晶が得
られた。これは、GaN単結晶膜205が第1のGaN
結晶の欠陥の少ない側面206からのみ成長する効果で
ある。
First, a GaN layer 201 is grown on a sapphire substrate 200 by 4 μm in the same manner as in the first embodiment. In the case of the second embodiment, first GaN crystal film 203 grown using first SiO 2 mask 202 has a thickness of 1 μm.
m, width 7 μm, and pitch 10 μm. Next, a second SiO 2 mask 204 (200 μm thick) is used
When the GaN single crystal film 205 (thickness) was grown, the defect density was 800 / cm 2 or less, and a good crystal was obtained. This is because the GaN single crystal film 205 is the first GaN
This is an effect of growing only from the side surface 206 having few crystal defects.

【0035】〔実施の形態3〕図3を参照して、第2の
実施の形態を解説する。実施の形態1ではパターン化マ
スクへのGaNの結晶成長を2回の工程で行う必要があ
ったが、本発明では1回で済み、コスト的に有利であ
る。先ず、GaN層301を形成したサファイア基板3
00に実施の形態1と同様にスパッタ法でSiO2膜を
200nm形成する。これを通常のフォトレジスト法で
幅4μmピッチ8μmでストライプ状にエッチングし、
第1のSiO2マスク302を作製する。次いで、この
ような基板に同様にSiO2膜を形成し、第1のマスク
上に幅2μmピッチ8μmのストライプ状の第2の下部
SiO2マスク303を形成する。次に通常のホトリソ
グラフ法により下部SiO2マスク303以外をホトレ
ジスト膜で被覆する。この方法は全面に例えばシプレー
社のAZなどのホトレジストをスピンコートし、下部S
iO2マスク303部のみ露光、現像しレジスト膜を除
去すればよい。更に、SiO2膜を形成し幅5μmピッ
チ8μmのストライプ状の第2の上部SiO2マスク3
04を形成する。その後、前述のホトレジスト膜をアセ
トンなどの溶剤で除去する。この第2の下部SiO2
スク303と第2の上部SiO2マスク304とで第2
のマスクとし、L字型を形成している。このような基板
を用いて、MOVPE法でGaNを成長させた。所定の
成長炉内でトリメチルガリウム(TMG)とアンモニア
(NH3)を原料に用いて、成長温度1050℃で厚さ
3μmのGaN単結晶膜305を成長させた。成長は第
1のSiO2マスク302の開口部から開始し、第2の
上部SiO2マスクの304で基板に垂直方向の成長は
停止し、その後基板と平行方向に成長し、第2の上部S
iO2マスク304の開口部から基板に垂直方向へも成
長を始め、最終的に、基板全面に渡って均一に成長し
た。GaN層301とサファイア基板300の界面から
発生した該基板と垂直方向の転位は直上の第2の上部S
iO2マスク304で停止し、かつ、基板と平行方向へ
の転位は第2の下部SiO2マスク303によって停止
する。従って、得られたGaN単結晶膜305は欠陥密
度600/cm2以下と極めて良質のものであった。
[Embodiment 3] A second embodiment will be described with reference to FIG. In the first embodiment, the crystal growth of GaN on the patterned mask had to be performed in two steps. However, in the present invention, only one time was required, which is advantageous in cost. First, the sapphire substrate 3 on which the GaN layer 301 is formed
In the same manner as in the first embodiment, a 200 nm thick SiO 2 film is formed by sputtering. This is etched in a stripe pattern with a width of 4 μm and a pitch of 8 μm by a normal photoresist method,
A first SiO 2 mask 302 is manufactured. Next, an SiO 2 film is similarly formed on such a substrate, and a second lower SiO 2 mask 303 having a stripe shape with a width of 2 μm and a pitch of 8 μm is formed on the first mask. Next, a portion other than the lower SiO 2 mask 303 is covered with a photoresist film by a usual photolithography method. According to this method, a photoresist such as AZ of Shipley is spin-coated on the entire surface, and the lower S
Only the 303 portion of the iO 2 mask may be exposed and developed to remove the resist film. Further, a second upper SiO 2 mask 3 in the form of a stripe having an SiO 2 film formed thereon and having a width of 5 μm and a pitch of 8 μm is formed.
04 is formed. Thereafter, the above-mentioned photoresist film is removed with a solvent such as acetone. The second lower SiO 2 mask 303 and the second upper SiO 2 mask 304
L-shaped. GaN was grown by MOVPE using such a substrate. A 3 μm thick GaN single crystal film 305 was grown at a growth temperature of 1050 ° C. using trimethylgallium (TMG) and ammonia (NH 3 ) as raw materials in a predetermined growth furnace. The growth starts from the opening of the first SiO 2 mask 302, the growth in the second upper SiO 2 mask 304 stops in the direction perpendicular to the substrate, and then grows in the direction parallel to the substrate to form the second upper S 2.
Growth started in the direction perpendicular to the substrate from the opening of the iO 2 mask 304, and finally it grew uniformly over the entire surface of the substrate. Dislocations generated from the interface between the GaN layer 301 and the sapphire substrate 300 in the direction perpendicular to the substrate are caused by the second upper S
The dislocation in the direction parallel to the substrate is stopped by the iO 2 mask 304, and is stopped by the second lower SiO 2 mask 303. Therefore, the obtained GaN single crystal film 305 was of very good quality with a defect density of 600 / cm 2 or less.

【0036】〔実施の形態4〕図4を参照して、第4の
実施の形態を解説する。先ず、GaN層401を形成し
たサファイア基板400に実施の形態1と同様にスパッ
タ法でSiO2膜を200nm厚形成する。これを通常
のフォトレジスト法で幅4μmピッチ8μmでストライ
プ状にエッチングし、第1のSi02マスク402を作
製する。次いで、上記と同様の手法を用いて、GaN層
401上に幅2μmピッチ8μmの第2の下部SiO2
マスク403をストライプ状に形成する。次に通常のホ
トリソグラフ法により下部SiO2マスク403以外を
ホトレジスト膜で被覆する。この方法は全面に例えばシ
プレー社のAZなどのホトレジストをスピンコートし、
下部SiO2マスク403部のみ露光、現像しレジスト
膜を除去すればよい。更に、SiO2の幅5μmピッチ
8μmのストライプ状の第2の上部SiO2マスク40
4を、上記第2の下部SiO2マスク403上に形成す
る。この後、前述のホトレジスト膜をアセトンなどの溶
剤で除去する。このマスク第2の下部SiO2マスク4
03と第2の上部SiO2マスク404とで第2のマス
クとしT字型を形成している。このような基板を用い
て、MOVPE法でGaNを成長させた。所定の成長炉
内でトリメチルガリウム(TMG)とアンモニア(NH
3)を原料に用いて、成長温度1050℃で厚さ3μm
のGaN単結晶膜405を成長させた。成長は第1のS
iO2マスク402の開口部から開始し、第2の上部S
iO2マスク404で基板に垂直方向の成長は停止し、
その後基板と平行方向に成長し、第2の上部SiO2
スク404の開口部から基板に垂直方向へも成長を始
め、最終的に、基板全面に渡って均一に成長した。Ga
N層401とサファイア基板400の界面から発生した
該基板と垂直方向の転位は直上の第2の上部SiO2
スク404で停止し、基板と平行方向への転位は第2の
下部SiO2マスク403によって停止する。従って、
得られたGaN単結晶膜405は欠陥密度800/cm
2と極めて良質のものであった。
Fourth Embodiment A fourth embodiment will be described with reference to FIG. First, a 200 nm thick SiO 2 film is formed on the sapphire substrate 400 on which the GaN layer 401 is formed by the sputtering method as in the first embodiment. This is etched in a stripe shape with a width of 4 μm and a pitch of 8 μm by a normal photoresist method to produce a first SiO 2 mask 402. Next, the second lower SiO 2 having a width of 2 μm and a pitch of 8 μm is formed on the GaN layer 401 by using the same method as described above.
The mask 403 is formed in a stripe shape. Next, a portion other than the lower SiO 2 mask 403 is covered with a photoresist film by a usual photolithography method. In this method, a photoresist such as AZ of Shipley is spin-coated on the entire surface,
It is sufficient to expose and develop only the lower SiO 2 mask 403 to remove the resist film. Further, the second upper SiO 2 mask stripe width 5μm pitch 8μm of SiO 2 40
4 is formed on the second lower SiO 2 mask 403. Thereafter, the above-mentioned photoresist film is removed with a solvent such as acetone. This mask 2nd lower SiO 2 mask 4
03 and the second upper SiO 2 mask 404 form a T-shape as a second mask. GaN was grown by MOVPE using such a substrate. Trimethyl gallium (TMG) and ammonia (NH
Using 3 ) as a raw material, a growth temperature of 1050 ° C. and a thickness of 3 μm
GaN single crystal film 405 was grown. Growth is the first S
Starting from the opening in the iO 2 mask 402, the second upper S
The growth in the direction perpendicular to the substrate is stopped by the SiO 2 mask 404,
Thereafter, the substrate was grown in a direction parallel to the substrate, and began to grow also in the direction perpendicular to the substrate from the opening of the second upper SiO 2 mask 404, and finally, uniformly grown over the entire surface of the substrate. Ga
Dislocations generated from the interface between the N layer 401 and the sapphire substrate 400 in the direction perpendicular to the substrate are stopped by the second upper SiO 2 mask 404 immediately above, and dislocations in the direction parallel to the substrate are stopped by the second lower SiO 2 mask 403. Stop by Therefore,
The obtained GaN single crystal film 405 has a defect density of 800 / cm.
Very good quality of 2 .

【0037】〔実施の形態5〕図5を参照して第5の実
施の形態を解説する。始めに、第1のパターン化したマ
スクを形成するため、GaN層501を形成したC面を
表面とするサファイア基板500上に成長抑制物質とし
てスパッタ法にて厚さ200nmのSiO2膜を形成し
た。SiO2膜の成長方法としてスパッタ法に限定され
なくて、他の方法例えば、真空蒸着法、CVD法でもよ
い。また、成長抑制物質としては、SiO2以外にAl2
3、TiO2等の酸化物やSiNxでもよい。次いで、
通常のフォトレジスト法によりSiO2膜を幅3μmピ
ッチ100μmのストライプ状で開口部を設け、第1の
SiO2マスク502を形成した。ストライプの方向は
GaN層501に関して〈1−100〉が望ましかっ
た。
[Fifth Embodiment] A fifth embodiment will be described with reference to FIG. First, in order to form a first patterned mask, a 200-nm-thick SiO 2 film was formed by a sputtering method on a sapphire substrate 500 having a C-plane on which a GaN layer 501 was formed as a surface. . The method for growing the SiO 2 film is not limited to the sputtering method, but may be another method such as a vacuum evaporation method or a CVD method. Further, as a growth suppressing substance, other than SiO 2 , Al 2
An oxide such as O 3 or TiO 2 or SiN x may be used. Then
An opening was formed in the form of a stripe of SiO 2 film having a width of 3 μm and a pitch of 100 μm by an ordinary photoresist method, and a first SiO 2 mask 502 was formed. The desired direction of the stripe was <1-100> for the GaN layer 501.

【0038】このような基板を用いて、MOVPE法で
GaNを成長させた。所定の成長炉内でトリメチルガリ
ウム(TMG)とアンモニア(NH3)を原料に用い
て、成長温度1050℃で厚さ0.5μmのGaNを成
長させた。GaN503は第1のマスクのエッジ部のみ
に成長し、第1のSiO2マスク502を埋めるまでに
は至らなかった。このエッジ部は結晶成長に対してポテ
ンシャルの低い特異な点であるため、GaN503は欠
陥のない極めて良質なものであった。
Using such a substrate, GaN was grown by MOVPE. GaN having a thickness of 0.5 μm was grown at a growth temperature of 1050 ° C. using trimethylgallium (TMG) and ammonia (NH 3 ) as raw materials in a predetermined growth furnace. The GaN 503 grew only at the edge of the first mask and did not fill the first SiO 2 mask 502. Since this edge portion is a peculiar point having a low potential for crystal growth, the GaN 503 was of very good quality without defects.

【0039】次いで、このような基板上に第2のマスク
を形成した。第1のマスク形成と同じスパッタ法で20
0nmの厚さのSiO2を形成し、フォトレジスト法で
幅5μmピッチ100μmのストライプ状に第2のSi
2マスク504を形成した。遮光部の位置は第1のマ
スクの開口部とほぼ一致させることが肝要である。
Next, a second mask was formed on such a substrate. 20 with the same sputtering method as the first mask formation.
A SiO 2 layer having a thickness of 0 nm is formed, and the second Si layer is formed into a stripe shape with a width of 5 μm and a pitch of 100 μm by a photoresist method.
An O 2 mask 504 was formed. It is important that the position of the light-shielding portion be substantially coincident with the opening of the first mask.

【0040】次いで、このような基板を用いて、MOV
PE法でGaN単結晶膜505を成長させた。所定の成
長炉内でトリメチルガリウム(TMG)とアンモニア
(NH3)を原料に用いて、成長温度1050℃で厚さ
3μmのGaNを成長させた。このように成長させたG
aN単結晶膜505は全面に渡って、欠陥密度が100
0個/cm2以下に減少し、極めて結晶性が向上した。
Next, using such a substrate, MOV
A GaN single crystal film 505 was grown by the PE method. GaN having a thickness of 3 μm was grown at a growth temperature of 1050 ° C. using trimethylgallium (TMG) and ammonia (NH 3 ) as raw materials in a predetermined growth furnace. G grown in this way
The aN single crystal film 505 has a defect density of 100 over the entire surface.
The number was reduced to 0 / cm 2 or less, and the crystallinity was extremely improved.

【0041】ここで、第2のマスクの遮光部が第1のマ
スクの開口部を塞ぐことが肝要である。
Here, it is important that the light-shielding portion of the second mask covers the opening of the first mask.

【0042】〔実施の形態6〕図6を参照して第6の実
施の形態を解説する。図6は本発明の実施の形態の係わ
るサファイア基板600からGaN単結晶膜605は実
施の形態1で述べたものサファイア基板100からGa
N単結晶膜105と対応する。
[Sixth Embodiment] A sixth embodiment will be described with reference to FIG. FIG. 6 shows that the sapphire substrate 600 to the GaN single crystal film 605 according to the embodiment of the present invention is replaced by the sapphire substrate 100 described in the first embodiment.
This corresponds to the N single crystal film 105.

【0043】この図で606はn−GaNコンタクト
層、607はn−Al0.1Ga0.9Nクラッド層、608
はn−GaNガイド層、609は5層のIn0.2Ga0.8
N量子井戸層と6層のIn0.05Ga0.95N障壁層からな
る多重量子井戸構造活性層、610はAl0.2Ga0.8
蒸発防止層、611はp−GaNガイド層、612はp
−Al0.1Ga0.9Nクラッド層、613はp−GaNコ
ンタクト層、614はp型電極、615はn型電極、6
16はSiO2絶縁膜である。
In this figure, 606 is an n-GaN contact layer, 607 is an n-Al 0.1 Ga 0.9 N cladding layer, 608
Is an n-GaN guide layer, and 609 is five layers of In 0.2 Ga 0.8
An active layer having a multiple quantum well structure including an N quantum well layer and six In 0.05 Ga 0.95 N barrier layers, and 610 is an Al 0.2 Ga 0.8 N
Evaporation prevention layer, 611 is a p-GaN guide layer, 612 is p
-Al 0.1 Ga 0.9 N clad layer, 613 is a p-GaN contact layer, 614 is a p-type electrode, 615 is an n-type electrode, 6
Reference numeral 16 denotes a SiO 2 insulating film.

【0044】本発明において、サファイア基板600の
表面はa面、r面、m面等の他の面方位であっても構わ
ない。また、サファイア基板に限らずGaN基板、Si
C基板、スピネル基板、MgO基板、Si基板、GaA
s基板も用いることが出来る。特に、GaN基板の場合
にはサファイア基板に比べて基板に堆積した窒化ガリウ
ム系半導体材料との格子定数差が小さく良好な結晶性の
膜が得られ、さらに、劈開しやすいため、劈開によるレ
ーザ共振器の形成が容易であるという利点がある。n型
クラッド層およびp型クラッド層は、Al0.1Ga0.9
以外のAl組成をもつAlGaN3元混晶でも良い。こ
の場合、Al組成を大きくすると活性層とクラッド層と
のエネルギーギャップ差および屈折率差が大きくなり、
キャリアや光が活性層に閉じ込められてさらに発振閾値
電流の低減および温度特性の向上が図れる。また、キャ
リアや光の閉じ込めが保持される程度でAl組成を小さ
くしていくと、クラッド層におけるキャリアの移動度が
大きくなるため、半導体レーザ素子の素子抵抗を小さく
できる利点がある。さらにこれらのクラッド層は微量に
他の元素を含んだ4元混晶半導体でもよく、n−Al
0.1Ga0.9Nクラッド層607とp−Al0.1Ga0.9
クラッド層612とで混晶の組成が同一でなくても構わ
ない。
In the present invention, the surface of the sapphire substrate 600 may have another plane orientation such as a plane, r plane, or m plane. Moreover, not only sapphire substrate but also GaN substrate, Si
C substrate, spinel substrate, MgO substrate, Si substrate, GaAs
An s substrate can also be used. In particular, in the case of a GaN substrate, a good crystalline film having a small difference in lattice constant from a gallium nitride-based semiconductor material deposited on the substrate compared to a sapphire substrate can be obtained. There is an advantage that the container can be easily formed. The n-type cladding layer and the p-type cladding layer are made of Al 0.1 Ga 0.9 N
AlGaN ternary mixed crystals having Al compositions other than the above may be used. In this case, when the Al composition is increased, the energy gap difference and the refractive index difference between the active layer and the cladding layer increase,
Carriers and light are confined in the active layer, so that the oscillation threshold current can be further reduced and the temperature characteristics can be improved. Further, when the Al composition is reduced to such an extent that the confinement of carriers and light is maintained, the mobility of carriers in the cladding layer increases, and thus there is an advantage that the device resistance of the semiconductor laser device can be reduced. Further, these cladding layers may be quaternary mixed crystal semiconductors containing trace amounts of other elements.
0.1 Ga 0.9 N cladding layer 607 and p-Al 0.1 Ga 0.9 N
The composition of the mixed crystal in the cladding layer 612 may not be the same.

【0045】n−GaNガイド層608とp−GaNガ
イド層611は、そのエネルギーギャップが、多重量子
井戸構造活性層609を構成する量子井戸層のエネルギ
ーギャップとn−Al0.1Ga0.9Nクラッド層607、
p−Al0.1Ga0.9Nクラッド層612のエネルギーギ
ャップの間の値を持つような材料であればGaNにこだ
わらず他の材料、例えばInGaN、AlGaN3元混
晶等を用いてもよい。また、ガイド層全体にわたってド
ナー又はアクセプタをドーピングする必要はなく、多重
量子井戸構造活性層609側の一部のみをノンドープと
してもよく、さらにはガイド層全体をノンドープとして
もよい。この場合、ガイド層に存在するキャリアが少な
くなり、自由キャリアによる光の吸収が低減されて、さ
らに発振閾値電流が低減できるという利点がある。
The energy gaps of the n-GaN guide layer 608 and the p-GaN guide layer 611 are the same as the energy gap of the quantum well layer forming the multiple quantum well structure active layer 609 and the n-Al 0.1 Ga 0.9 N clad layer 607. ,
As long as the material has a value between the energy gaps of the p-Al 0.1 Ga 0.9 N cladding layer 612, other materials such as InGaN and AlGaN ternary mixed crystal may be used instead of GaN. Further, it is not necessary to dope the entire guide layer with the donor or acceptor, and only a part of the multiple quantum well structure active layer 609 side may be non-doped, and further, the entire guide layer may be non-doped. In this case, there are advantages that the number of carriers existing in the guide layer is reduced, light absorption by free carriers is reduced, and the oscillation threshold current can be further reduced.

【0046】多重量子井戸構造活性層609を構成する
In0.2Ga0.8N量子井戸層とIn0.05Ga0.95N障壁
層は、必要なレーザ発振波長に応じてその組成を設定す
ればよく、発振波長を長くしたい場合は量子井戸層のI
n組成を大きくし、短くしたい場合は量子井戸層のIn
組成を小さくする。また量子井戸層と障壁層はInGa
N3元混晶に微量の他の元素を含んだ4元以上の混晶半
導体でもよい。さらに障壁層は単にGaNを用いてもよ
い。
The composition of the In 0.2 Ga 0.8 N quantum well layer and the In 0.05 Ga 0.95 N barrier layer constituting the multi quantum well structure active layer 609 may be set according to the required laser oscillation wavelength. If you want to make it longer, I
To increase and shorten the n composition, the In of the quantum well layer
Reduce composition. The quantum well layer and the barrier layer are made of InGa.
A quaternary or higher mixed crystal semiconductor containing a trace amount of another element in an N ternary mixed crystal may be used. Further, the barrier layer may simply use GaN.

【0047】また、本実施の形態では、多重量子井戸構
造活性層609に接するようにAl0.2Ga0.8N蒸発防
止層610を形成しているが、これは多重量子井戸構造
活性層609が成長温度を上昇している間に蒸発してし
まうことを防ぐためである。従って、該多重量子井戸構
造活性層を保護するものであればAl0.2Ga0.8N蒸発
防止層610として用いることが出来、他のAl組成を
有するAlGaN3元混晶やGaNを用いてもよい。ま
た、このAl0.2Ga0.8N蒸発防止層610にMgをド
ーピングしてもよく、この場合はp−GaNガイド層6
11やp−Al0.1Ga0.9Nクラッド層612から正孔
が注入され易くなるという利点がある。さらに、該多重
量子構造活性層を構成している、量子井戸層のIn組成
が小さい場合はAl0.2Ga0.8N蒸発防止層610を形
成しなくても量子井戸層は蒸発しないため、特に、Al
0.2Ga0.8N蒸発防止層610を形成しなくても、本実
施の形態の窒化ガリウム系半導体レーザ素子の特性を損
なわれない。
In this embodiment, the Al 0.2 Ga 0.8 N evaporation preventing layer 610 is formed in contact with the multiple quantum well structure active layer 609. This is to prevent evaporation during the ascent. Therefore, as long as it protects the multi-quantum well structure active layer, it can be used as the Al 0.2 Ga 0.8 N evaporation preventing layer 610, and an AlGaN ternary mixed crystal having another Al composition or GaN may be used. The Al 0.2 Ga 0.8 N evaporation preventing layer 610 may be doped with Mg. In this case, the p-GaN guide layer 6
There is an advantage that the holes from 11 and p-Al 0.1 Ga 0.9 N cladding layer 612 are easily injected. Further, when the In composition of the quantum well layer constituting the multiple quantum structure active layer is small, the quantum well layer does not evaporate without forming the Al 0.2 Ga 0.8 N evaporation preventing layer 610.
Even if the 0.2 Ga 0.8 N evaporation preventing layer 610 is not formed, the characteristics of the gallium nitride based semiconductor laser device of the present embodiment are not impaired.

【0048】次に、図6を参照して、上記窒化ガリウム
系半導体レーザ作製方法を説明する。以下の説明では、
MOVPE法を用いた場合を示しているが、GaNをエ
ピタキシャル成長できる成長方法であればよく、MBE
やHVPE等の他の気相成長法を用いることも出来る。
Next, a method for manufacturing the above gallium nitride based semiconductor laser will be described with reference to FIG. In the following description,
Although the case where the MOVPE method is used is shown, a growth method capable of epitaxially growing GaN may be used.
Other vapor phase growth methods such as HVPE and HVPE can also be used.

【0049】先ず所定の成長炉に設置され、実施の形態
1で作製した、基板上にトリメチルガリウム(TMG)
とアンモニア(NH3)およびシランガス(SiH4)を
原料に用いて、成長温度1050℃で厚さ3μmのSi
をドープしたn−GaNコンタクト層606を成長す
る。さらに、続けてトリメチルアルミニウム(TMA)
を原料に加え、成長温度1050℃のままで0.4μm
のSiドープn−Al0.1Ga0.9Nクラッド層607を
成長する。続けて、TMAを原料から除いて、成長温度
は1050℃のままで厚さ0.1μmのSiをドープし
たn−GaNガイド層608を成長する。
First, a trimethylgallium (TMG) was set on a substrate and set on a substrate, which was prepared in the first embodiment.
And ammonia (NH 3 ) and silane gas (SiH 4 ) as raw materials, a growth temperature of 1050 ° C. and a thickness of 3 μm of Si.
A n-GaN contact layer 606 doped with is grown. Further, trimethyl aluminum (TMA)
Was added to the raw material, and 0.4 μm
The n-Al 0.1 Ga 0.9 N cladding layer 607 is grown. Subsequently, an n-GaN guide layer 608 doped with Si and having a thickness of 0.1 μm is grown at a growth temperature of 1050 ° C., excluding TMA from the raw material.

【0050】次に、成長温度を750℃に下げて、TM
GとNH3 、及びトリメチルインジウム(TMI)を原
料に用いて、In0.05Ga0.95N障壁層(厚さ5nm)
/In0.2Ga0.8N量子井戸層(厚さ2nm)を5周期
成長した後、In0.05Ga0.95N障壁層(厚さ5nm)
を成長することにより多重量子井戸構造活性層609
(トータルの厚さ40nm)を作製する。さらに続けて
TMG,TMAとNH3を原料に用いて、成長温度は7
50℃のままで厚さ20nmのAl0.2Ga0.8N蒸発防
止層610を成長する。
Next, the growth temperature was lowered to 750 ° C.
Using G, NH 3 , and trimethylindium (TMI) as raw materials, an In 0.05 Ga 0.95 N barrier layer (5 nm in thickness)
/ In 0.2 Ga 0.8 N quantum well layer after (thick 2 nm) of 5 cycles growth, In 0. 05 Ga 0.95 N barrier layer (thickness 5 nm)
Is grown to form a multiple quantum well structure active layer 609.
(Total thickness of 40 nm). Further, using TMG, TMA and NH 3 as raw materials, the growth temperature was 7
At 50 ° C., an Al 0.2 Ga 0.8 N evaporation preventing layer 610 having a thickness of 20 nm is grown.

【0051】次に、再び成長温度を1050℃に上昇し
て、TMGとNH3、およびビスエチルシクロペンタジ
エニルマグネシウム(FtCp2Mg)を原料に用い
て、厚さ0.1μmのMgドープp−GaNガイド層6
11を成長する。さらに続けてTMAを原料に加え、成
長温度は1050℃のままで厚さ0.4μmのMgドー
プp−Al0.1Ga0.9Nクラッド層612を成長する。
続けて、TMAを原料から除いて、成長温度は1050
℃のままで厚さ0.2μmのMgをドープしたp−Ga
Nコンタクト層613を成長して、窒化ガリウム系エピ
キシャルウエハーを完成する。その後、このウエハーを
800℃の窒素ガス雰囲気中でアニールして、Mgドー
プのp型層を低抵抗化する。
Next, the growth temperature was raised again to 1050 ° C., and TMG, NH 3 , and bisethylcyclopentadienyl magnesium (FtCp 2 Mg) were used as raw materials to form a 0.1 μm-thick Mg-doped p-type. -GaN guide layer 6
Grow 11 Subsequently, TMA is added to the raw material, and a 0.4 μm-thick Mg-doped p-Al 0.1 Ga 0.9 N clad layer 612 is grown at a growth temperature of 1050 ° C.
Subsequently, TMA was removed from the raw material, and the growth temperature was 1050.
P-Ga doped with 0.2 μm thick Mg
The gallium nitride based epitaxial wafer is completed by growing the N contact layer 613. Thereafter, the wafer is annealed in a nitrogen gas atmosphere at 800 ° C. to reduce the resistance of the Mg-doped p-type layer.

【0052】さらに、通常のフォトリソグラフィーとド
ライエッチング技術を用いて、200μm幅のストライ
プ状にp−GaNコンタクト層613の最表面から、n
−GaNコンタクト層606が露出するまでエッチング
を行いメサ構造を作製する。次に、上記と同様のフォト
リソグラフィーとドライエッチング技術を用いて、残っ
たp−GaNコンタクト層613、p−Al0.1Ga0.9
Nクラッド層612をエッチングする。この時、ストラ
イプ状のリッジ構造は、200μmの両端より3μm以
上離しておけばよく、本実施の形態ではn型電極615
を形成する側のメサ構造の端より10μm離れたところ
にストライプ状のリッジ構造を形成した。このようにn
型電極615に近付けるようにストライプ状のリッジ構
造を配置すれば、素子の電気抵抗が小さくなり動作電圧
が低減される。また、このドライエッチシグの際には多
重量子井戸構造活性層609に達しないようにエッチン
グを停止しているので、活性層へのエッチングダメージ
が抑えられており、信頼性の低下や発振閾値電流の増大
が防がれている。
Further, using the usual photolithography and dry etching techniques, a 200 μm-width stripe is formed from the outermost surface of the p-GaN contact layer 613 to n.
Etching until the GaN contact layer 606 is exposed to form a mesa structure; Next, the remaining p-GaN contact layer 613 and p-Al 0.1 Ga 0.9 are formed by using the same photolithography and dry etching technology as described above.
The N cladding layer 612 is etched. At this time, the stripe-shaped ridge structure may be separated by 3 μm or more from both ends of 200 μm. In this embodiment, the n-type electrode 615 is used.
A stripe-shaped ridge structure was formed at a distance of 10 μm from the end of the mesa structure on the side where the ridge was formed. Thus n
When a stripe-shaped ridge structure is arranged close to the mold electrode 615, the electric resistance of the element is reduced and the operating voltage is reduced. In addition, since the etching is stopped so as not to reach the multiple quantum well structure active layer 609 at the time of the dry etching sig, etching damage to the active layer is suppressed, thereby lowering the reliability and oscillating threshold current. Is prevented from increasing.

【0053】続いて、リッジの側面とリッジ以外のp型
層表面に厚さ200nmのSiO2絶縁膜616を電流
阻止層として形成する。このSiO2絶縁膜616とp
−GaNコンタクト層613の表面にニッケルと金から
なるp型電極614を形成し、エッチングにより露出し
たn−GaNコンタクト層606の表面にチタンとアル
ミニウムからなるn型電極615を形成して、窒化ガリ
ウム系LDウエハーを完成する。
Subsequently, a 200 nm thick SiO 2 insulating film 616 is formed as a current blocking layer on the side surfaces of the ridge and on the surface of the p-type layer other than the ridge. This SiO 2 insulating film 616 and p
Forming a p-type electrode 614 made of nickel and gold on the surface of the GaN contact layer 613 and forming an n-type electrode 615 made of titanium and aluminum on the surface of the n-GaN contact layer 606 exposed by etching; Complete system LD wafer.

【0054】その後、このウエハーをリッジストライプ
と垂直な方向に劈開してレーザの共振面を形成し、さら
に個々のチップに分割する。そして、各チップをステム
にマウントし、ワイヤーボンディングにより各電極とリ
ード端子とを接続して、窒化ガリウム系半導体レーザ素
子を完成する。
Thereafter, the wafer is cleaved in a direction perpendicular to the ridge stripe to form a laser resonance surface, and further divided into individual chips. Then, each chip is mounted on a stem, each electrode is connected to a lead terminal by wire bonding, and a gallium nitride based semiconductor laser device is completed.

【0055】以上のようにして作製された半導体レーザ
素子は、発振波長410nm、発振閾値20mAという
良好なレーザ特性が得られた。また、結晶欠陥の減少に
より、105時間(60℃)と極めて信頼性の高いレー
ザ素子であった。また、結晶欠陥を有するレーザ素子の
割合が極めて低下し、素子歩留まり80%以上が得られ
た。
The semiconductor laser device manufactured as described above had good laser characteristics of an oscillation wavelength of 410 nm and an oscillation threshold of 20 mA. Further, the decrease of the crystal defects was high laser device extremely reliable and 10 5 hours (60 ° C.). Further, the ratio of the laser element having a crystal defect was extremely reduced, and an element yield of 80% or more was obtained.

【0056】なお、本実施の形態では、多重量子井戸構
造活性層609を構成する量子井戸層と障壁の層厚をそ
れぞれ2nm,5nmとしたが、量子井戸層と障壁層の
各層厚を10nm以下とすれば、本実施の形態に拘ら
ず、他の層厚でも同等の効果が得られる。また、多重量
子井戸構造活性層609の量子井戸層数は4層や3層で
もよく、単一量子井戸構造活性層でも構わない。
In the present embodiment, the thicknesses of the quantum well layer and the barrier constituting the multi-quantum well structure active layer 609 are set to 2 nm and 5 nm, respectively. Then, regardless of the present embodiment, the same effects can be obtained with other layer thicknesses. The number of quantum well layers of the multiple quantum well structure active layer 609 may be four or three, or may be a single quantum well structure active layer.

【0057】さらに本実施の形態では絶縁体であるサフ
ァイアを基板として用いたため、エッチングにより露出
した、n−GaNコンタクト層606の表面にn型電極
615を形成しているが、n型導電性を有するGaN,
SiC,Si,GaAs等を用いれば、この基板の裏面
にn型電極615を形成してもよい。この場合、200
μm幅のストライプ状のリッジ構造は半導体レーザ素子
チップの両端より3μm以上離しておけばよい。また、
p型とn型の構成を逆にしても構わない。
Further, in this embodiment, since sapphire, which is an insulator, is used as the substrate, the n-type electrode 615 is formed on the surface of the n-GaN contact layer 606 exposed by etching. Having GaN,
If SiC, Si, GaAs, or the like is used, the n-type electrode 615 may be formed on the back surface of the substrate. In this case, 200
The μm-wide stripe-shaped ridge structure may be separated from the two ends of the semiconductor laser element chip by 3 μm or more. Also,
The p-type and n-type configurations may be reversed.

【0058】[0058]

【発明の効果】上述したように、本発明による窒化ガリ
ウム結晶では、成長抑制効果のある物質を異なる面に貫
通転位の成長が阻止されるように逆のマスクパターンで
形成することにより、結晶欠陥密度が104cm2以下と
極めて少ない結晶が得られた。このような結晶を用いて
作製した窒化ガリウム半導体レーザは信頼性が高くかつ
極めて歩留まりがよく低コストで生産できた。
As described above, in the gallium nitride crystal according to the present invention, a substance having a growth suppressing effect is formed on a different surface with a reverse mask pattern so as to prevent the growth of threading dislocations, thereby obtaining a crystal defect. Crystals having a very small density of 10 4 cm 2 or less were obtained. A gallium nitride semiconductor laser manufactured using such a crystal has high reliability, has a very high yield, and can be produced at low cost.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態を示す窒化ガリウム
半導体基体の断面図である。
FIG. 1 is a cross-sectional view of a gallium nitride semiconductor substrate showing a first embodiment of the present invention.

【図2】本発明の第2の実施の形態を示す窒化ガリウム
半導体基体の断面図である。
FIG. 2 is a cross-sectional view of a gallium nitride semiconductor substrate according to a second embodiment of the present invention.

【図3】本発明の第3の実施の形態を示す窒化ガリウム
半導体基体の断面図である。
FIG. 3 is a cross-sectional view of a gallium nitride semiconductor substrate showing a third embodiment of the present invention.

【図4】本発明の第4の実施の形態を示す窒化ガリウム
半導体基体の断面図である。
FIG. 4 is a cross-sectional view of a gallium nitride semiconductor substrate showing a fourth embodiment of the present invention.

【図5】本発明の第5の実施の形態を示す窒化ガリウム
半導体基体の断面図である。
FIG. 5 is a cross-sectional view of a gallium nitride semiconductor substrate showing a fifth embodiment of the present invention.

【図6】本発明の第6の実施の形態を示す窒化ガリウム
半導体基体の断面図である。
FIG. 6 is a cross-sectional view of a gallium nitride semiconductor substrate according to a sixth embodiment of the present invention.

【図7】本発明の第1の従来例のGaN結晶膜を示す断
面図である。
FIG. 7 is a sectional view showing a GaN crystal film according to a first conventional example of the present invention.

【図8】本発明の第2の従来例のGaN結晶膜を示す断
面図である。
FIG. 8 is a sectional view showing a GaN crystal film according to a second conventional example of the present invention.

【符号の説明】[Explanation of symbols]

100,200,300,400,500,600 サ
ファイア基板 101,201,301,401,501,601 G
aN層 102,202,302,402,502,602 第
1のSiO2 マスク 103,203,603 GaN結晶膜 104,204,504 第2のSiO2 マスク 105,205,305,405,505,605 G
aN単結晶膜 206 GaN 結晶膜203結晶の側面 303,403, 第2の下部SiO2マスク 304,404 第2の上部SiO2マスク 503 GaN 604 第2のSiO2マスク 606 n−GaNコンタクト層 607 n−Al0.1Ga0.9Nクラッド層 608 n−GaNガイド層 609 多重量子井戸構造活性層 610 Al0.2Ga0.8N蒸発防止層 611 p−GaNガイド層 612 p−Al0.1Ga0.9Nクラッド層 613 p−GaNコンタクト層 614 p型電極 615 n型電極 616 SiO2絶縁膜 700,800 サファイア基板 701,802 SiO2パターン 702,803 開口部 703 GaN単結晶膜 704 SiO2 上のGaN単結晶 801 MOCVD法で成長されたGaN単結晶 804 Hydride−VPE法で成長されたGaN
結晶
100, 200, 300, 400, 500, 600 Sapphire substrate 101, 201, 301, 401, 501, 601 G
aN layer 102, 202, 302, 402, 502, 602 First SiO 2 mask 103, 203, 603 GaN crystal film 104, 204, 504 Second SiO 2 mask 105, 205, 305, 405, 505, 605 G
aN single crystal film 206 GaN crystal film 203 Side surface 303, 403 of crystal, second lower SiO 2 mask 304, 404 second upper SiO 2 mask 503 GaN 604 second SiO 2 mask 606 n-GaN contact layer 607 n -Al 0.1 Ga 0.9 N cladding layer 608 n-GaN guide layer 609 Multiple quantum well structure active layer 610 Al 0.2 Ga 0.8 N evaporation preventing layer 611 p-GaN guide layer 612 p-Al 0.1 Ga 0.9 N cladding layer 613 p-GaN grown in the contact layer 614 p-type electrode 615 n-type electrode 616 SiO 2 insulating film 700, 800 sapphire substrate 701,802 SiO 2 pattern 702,803 openings 703 GaN single crystal 801 MOCVD method on a GaN single crystal film 704 SiO 2 GaN single crystal 804 Hydride GaN grown by VPE method
crystal

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 成長抑制効果のある物質からなる第1の
パターン化マスクを形成した基板を用いた結晶の製造方
法において、第1のパターン化マスクとは異なる面上に
成長抑制効果のある物質からなる第2のパターン化マス
クを用いて、前記結晶に連続して結晶を成長することを
特徴とする結晶製造方法。
1. A method of manufacturing a crystal using a substrate on which a first patterned mask made of a substance having a growth suppressing effect is formed, wherein a substance having a growth suppressing effect is formed on a surface different from the first patterned mask. Using a second patterned mask comprising: growing a crystal continuously from said crystal.
【請求項2】 第2のパターン化マスクが第1のパター
ン化マスクを用いて結晶成長させた結晶の上部に形成す
ることを特徴とする請求項1に記載の結晶製造方法。
2. The method according to claim 1, wherein the second patterned mask is formed on top of the crystal grown using the first patterned mask.
【請求項3】 第2のパターン化マスクが第1のパター
ン化マスクより大きいことを特徴とする請求項第1、2
のいずれかに記載の結晶製造方法。
3. The method according to claim 1, wherein the second patterned mask is larger than the first patterned mask.
The method for producing a crystal according to any one of the above.
【請求項4】 第2のパターン化マスクが幅の異なる2
層からなる構造をもつことを特徴とする請求項1記載の
単結晶製造方法。
4. The method according to claim 1, wherein the second patterned mask has two different widths.
The method for producing a single crystal according to claim 1, wherein the single crystal has a structure composed of layers.
【請求項5】 第2のパターン化マスクの下層が少なく
とも第1のパターン化マスク上部にありL字型であるこ
とを特徴とする請求項4記載の結晶製造方法。
5. The method according to claim 4, wherein a lower layer of the second patterned mask is at least above the first patterned mask and is L-shaped.
【請求項6】 第2のパターン化マスクの下層が少なく
とも基板上にあり、T字型であることを特徴とする請求
項4に記載の結晶製造方法。
6. The method according to claim 4, wherein the lower layer of the second patterned mask is at least on the substrate and is T-shaped.
【請求項7】 基板から直上で結晶成長が停止し成長の
方向を変更することを特徴とする請求項1、3〜6のい
ずれかに記載の結晶製造方法。
7. The crystal manufacturing method according to claim 1, wherein the crystal growth is stopped immediately above the substrate and the direction of growth is changed.
【請求項8】 第1のパターン化マスクを用いてマスク
のエッジのみに結晶成長させることを特徴とする請求項
1記載の結晶製造方法。
8. The crystal manufacturing method according to claim 1, wherein the crystal is grown only on the edge of the mask using the first patterned mask.
【請求項9】 基板がサファイアであること特徴とする
請求項1〜8のいずれかに記載の結晶製造方法。
9. The method for producing a crystal according to claim 1, wherein the substrate is sapphire.
【請求項10】 マスクがSiO2、又は、SiNxであ
ることを特徴とする請求項1〜8のいずれかに記載の結
晶製造方法。
10. The method according to claim 1, wherein the mask is made of SiO 2 or SiN x .
【請求項11】 製造する結晶がInGaN、AlGa
Nであることを特徴とする請求項1〜8のいずれかに記
載の結晶製造方法。
11. The crystal to be manufactured is InGaN, AlGa
The method for producing a crystal according to claim 1, wherein N is N.
【請求項12】 請求項1〜11のいずれかに記載の結
晶製造方法を用いて作製した基板を用いることを特徴と
する発光素子。
12. A light-emitting element using a substrate manufactured by using the method of manufacturing a crystal according to claim 1.
JP09884198A 1998-04-10 1998-04-10 Crystal manufacturing method Expired - Fee Related JP3995790B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP09884198A JP3995790B2 (en) 1998-04-10 1998-04-10 Crystal manufacturing method
US09/289,575 US6294440B1 (en) 1998-04-10 1999-04-09 Semiconductor substrate, light-emitting device, and method for producing the same
US09/904,162 US6765233B2 (en) 1998-04-10 2001-07-11 Semiconductor substrate, light emitting device, and method for producing the same
US10/087,889 US6586316B2 (en) 1998-04-10 2002-03-01 Method for producing a semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09884198A JP3995790B2 (en) 1998-04-10 1998-04-10 Crystal manufacturing method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006300554A Division JP4390797B2 (en) 2006-11-06 2006-11-06 Crystal manufacturing method

Publications (2)

Publication Number Publication Date
JPH11297630A true JPH11297630A (en) 1999-10-29
JP3995790B2 JP3995790B2 (en) 2007-10-24

Family

ID=14230492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09884198A Expired - Fee Related JP3995790B2 (en) 1998-04-10 1998-04-10 Crystal manufacturing method

Country Status (1)

Country Link
JP (1) JP3995790B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000021771A (en) * 1998-04-17 2000-01-21 Hewlett Packard Co <Hp> Epitaxial material to be grown sideways in trenches and its manufacture
JP2001158698A (en) * 1999-12-01 2001-06-12 Sony Corp Method for producing crystal of nitride-based iii-v compound, crystal substrate of nitride-based iii-v compound, film of nitride-based iii-v compound and method for producing device
JP2009295994A (en) * 2002-04-15 2009-12-17 Regents Of The Univ Of California Dislocation reduction in non-polar gallium nitride thin film
JP2016072631A (en) * 2014-09-26 2016-05-09 クヮンジュ・インスティテュート・オブ・サイエンス・アンド・テクノロジー Method for growing nitride-based semiconductor with high quality
JP2016092399A (en) * 2014-10-31 2016-05-23 セイコーエプソン株式会社 Substrate with silicon carbide film, method for producing substrate with silicon carbide film, and semiconductor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000021771A (en) * 1998-04-17 2000-01-21 Hewlett Packard Co <Hp> Epitaxial material to be grown sideways in trenches and its manufacture
JP2001158698A (en) * 1999-12-01 2001-06-12 Sony Corp Method for producing crystal of nitride-based iii-v compound, crystal substrate of nitride-based iii-v compound, film of nitride-based iii-v compound and method for producing device
JP4547746B2 (en) * 1999-12-01 2010-09-22 ソニー株式会社 Method for producing crystal of nitride III-V compound
JP2009295994A (en) * 2002-04-15 2009-12-17 Regents Of The Univ Of California Dislocation reduction in non-polar gallium nitride thin film
US9039834B2 (en) 2002-04-15 2015-05-26 The Regents Of The University Of California Non-polar gallium nitride thin films grown by metalorganic chemical vapor deposition
JP2016072631A (en) * 2014-09-26 2016-05-09 クヮンジュ・インスティテュート・オブ・サイエンス・アンド・テクノロジー Method for growing nitride-based semiconductor with high quality
JP2016092399A (en) * 2014-10-31 2016-05-23 セイコーエプソン株式会社 Substrate with silicon carbide film, method for producing substrate with silicon carbide film, and semiconductor device

Also Published As

Publication number Publication date
JP3995790B2 (en) 2007-10-24

Similar Documents

Publication Publication Date Title
JP5146481B2 (en) Nitride-based III-V compound semiconductor device and method for manufacturing semiconductor device
US6294440B1 (en) Semiconductor substrate, light-emitting device, and method for producing the same
JP3036495B2 (en) Method for manufacturing gallium nitride-based compound semiconductor
KR100829562B1 (en) Semiconductor laser diode having wafer-bonded structure and method of fabricating the same
JP2000040858A (en) Optical semiconductor device, manufacture thereof and semiconductor wafer
KR20000035610A (en) Semiconductor thin film, semiconductor element and semiconductor device, and fabrication methods thereof
JPH11126948A (en) Semiconductor device, its manufacture, and semiconductor light emitting device
JPWO2003025263A1 (en) Nitride semiconductor substrate, method of manufacturing the same, and semiconductor optical device using the same
JPH11135770A (en) Iii-v compd. semiconductor, manufacture thereof and semiconductor element
JP2000091253A (en) Method of producing gallium nitride based compound semiconductor
JP4015865B2 (en) Manufacturing method of semiconductor device
JP2000223417A (en) Growing method of semiconductor, manufacture of semiconductor substrate, and manufacture of semiconductor device
JP3446660B2 (en) Nitride semiconductor light emitting device
JPH11145057A (en) Manufacture of gallium nitride compound semiconductor substrate
JP4390797B2 (en) Crystal manufacturing method
JP4631214B2 (en) Manufacturing method of nitride semiconductor film
JP3995790B2 (en) Crystal manufacturing method
JP4255168B2 (en) Nitride semiconductor manufacturing method and light emitting device
JP2007184644A (en) Semiconductor device and method of manufacturing same
JP2000091252A (en) Gallium nitride based compound semiconductor and semiconductor device
US6855571B1 (en) Method of producing GaN-based semiconductor laser device and semiconductor substrate used therefor
JP3438675B2 (en) Method for growing nitride semiconductor
JP4394800B2 (en) Nitride III-V compound semiconductor device and manufacturing method thereof
JP2002076518A (en) Semiconductor laser, semiconductor device and production method therefor
JP4045785B2 (en) Nitride semiconductor laser diode and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050324

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050324

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060425

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060919

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070724

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070801

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110810

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110810

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120810

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120810

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130810

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees