JPH11297588A

JPH11297588A - 半導体装置の製造方法と測定装置

Info

Publication number: JPH11297588A
Application number: JP10096501A
Authority: JP
Inventors: Katsuhiro Masumori; 勝博益森
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1998-04-08
Filing date: 1998-04-08
Publication date: 1999-10-29
Anticipated expiration: 2018-04-08
Also published as: JP3196721B2

Abstract

(57)【要約】（修正有）【課題】微小寸法パターンにおける位置ずれを高信頼度
で検出し、高精度な補正を可能とする。【解決手段】製品ウェハ１１Ａには大寸法の位置ずれ
検出用パターンＬ１を形成し、このＬ１を光学式測定器
１７で観察して位置ずれを測定する。また、ダミーウェ
ハ１１Ｂの表面には、微小寸法と大寸法の各位置ずれ検
出用パターンＳ２，Ｌ２を形成し、大寸法の位置ずれ検
出用パターンＬ２を光学式測定器１７で観察して位置ず
れを測定し、かつ微小寸法の位置ずれ検出用パターンＳ
２を走査型電子顕微鏡１８を用いて観察して位置ずれを
測定し、さらにこれら大寸法と微小寸法の各パターンに
おける各位置ずれの相関を求めた上で、前記製品ウェハ
１１Ａで測定された大寸法パターンＬ１の位置ずれを、
求められた位置ずれ相関と照合することで、微小寸法パ
ターンＳ１の位置ずれを推定することができ、これに基
づいて露光位置を補正する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特にフォトリソグラフィ工程における上層パ
ターンと下層パターンの間の重ね合わせの位置ずれを補
正し、製造歩留りを向上した半導体装置の製造方法と、
その半導体装置における位置ずれを測定するための測定
装置に関するものである。

【０００２】

【従来の技術】一般に半導体装置の製造工程では、フォ
トマスクを用いたフォトリソグラフィ工程により半導体
基板に対して下層から上層に順次所要のパターンの導電
層、絶縁層を形成する。このフォトリソグラフィ工程で
は、半導体基板の表面にフォトレジストを塗布し、フォ
トマスクを用いて露光を行い、かつそのフォトレジスト
を現像してフォトレジストパターンを得た後、このフォ
トレジストパターンを利用して導電層や絶縁層をエッチ
ングして目的とするパターンを得ている。このため、順
次積層する下層パターンと、その上に形成する上層パタ
ーンとの間にパターンの重ね合わせの位置ずれが生じて
いると、目的とする特性の半導体素子を得ることが困難
になる。このため、前工程で形成した下層パターンに対
して、次工程の上層パターンを形成するためのフォトマ
スクを高精度に位置決めする必要があり、そのためには
上層パターンのフォトマスクを用いた露光を行う前に、
下層パターンとの位置ずれを測定し、露光装置において
上層パターンのフォトマスクの位置ずれを補正する必要
がある。

【０００３】このような位置ずれを測定する方法とし
て、従来では、形成された下層パターン上にフォトレジ
ストを塗布し、上層パターンのフォトマスクでの露光を
行い、かつフォトレジストを現像してフォトレジストパ
ターンを形成した時点で、下層パターンと、上層パター
ンのレジストパターンのそれぞれの間に画成される寸法
を測定することで両パターンの相対位置を検出し、位置
ずれを測定する方法が提案されている。例えば、図５
（ａ）及び（ｂ）はその一例を示す平面図と断面図であ
り、シリコンウェハ２１の表面上に形成されているゲー
ト絶縁膜２２上に多結晶シリコン等の導電膜を形成し、
かつこの導電膜を所要のパターンに形成して下層パター
ンとしてのゲート電極２３ａを形成する。また、前記ゲ
ート電極２３ａを覆うようにシリコン酸化膜からなる層
間絶縁膜２４を形成した後、この前記層間絶縁膜上にフ
ォトレジスト２５を塗布した後、このフォトレジスト２
５に上層パターンとしてのコンタクトホール開口用の図
外のフォトマスクによりコンタクトホールのパターンの
露光、現像を行ない、フォトレジストパターン２５ａを
形成している。そして、得られたコンタクトホールのフ
ォトレジストパターン２５ａと、前記ゲート電極２３ａ
に対して、例えば、高倍率の光学系を備えるＣＣＤカメ
ラ等の光学式測定器を用いて半導体基板の表面上から撮
像を行って前記フォトレジストパターン２５ａとゲート
電極２３ａの各パターン輪郭を撮像し、この撮像したパ
ターン輪郭を画像解析して各パターンの位置を測定し、
この測定結果に基づいて両半導体パターンの位置ずれを
測定している。

【０００４】しかしながら、近年における半導体素子の
微細化、高密度化に伴い、形成する半導体素子パターン
のパターン幅がサブμｍないしコンマ数μｍ以下にまで
縮小化されると、撮像装置の既存の光学系は可視光用に
できているので、各パターンの位置ずれを直接に測定す
ることができなくなる。前記した例では、ゲート電極の
パターン寸法が０．２５μｍ程度であり、かつコンタク
トホールの開口径はこれよりも微細であり、両パターン
の位置ずれ量を０．０６μｍ程度以内に管理する場合に
は、前記した光学方式の撮像装置では位置ずれを測定す
ることは極めて難しいものとなる。そのため、従来で
は、前記した半導体素子を構成するためのパターンとは
別に１０ないし３０μｍ程度の半導体素子パターンの寸
法に比較して大きな寸法の位置ずれ測定用パターンを形
成しておき、この位置ずれ測定用パターンを利用して位
置ずれ測定を行っている。図５に示した例では、半導体
基板の素子形成以外の領域に、ゲート電極を形成する導
電膜に矩形、例えば正方形の枠状パターン２３Ａを形成
し、かつこの枠状パターン２３Ａの中央位置に前記フォ
トレジスト２５の一部で矩形パターン２５Ａを形成す
る。これらの枠状パターン２３Ａと矩形パターン２５Ａ
は、前記ゲート電極２３ａ等に対して大きな寸法である
ため、前記した高倍率の光学式測定機での測定も可能で
あり、したがって、この大寸法の位置ずれ測定用のパタ
ーンで測定された位置ずれにより、平面Ｘ方向及びＹ方
向、さらには回転方向の位置ずれを演算し、その演算結
果に基づいて露光装置の位置補正を行っている。

【０００５】

【発明が解決しようとする課題】しかしながら、本願発
明者の検討によれば、前記したパターンを投影露光する
ための露光機の投影光学系に収差が生じた場合に、大寸
法のパターンと、半導体素子の一部で構成される微小寸
法パターンとでは収差の影響の程度が異なり、そのため
に前記した位置ずれ測定用パターンを利用して測定した
位置ずれの値が、そのまま微小寸法パターンでの位置ず
れの値として適用できないことが判明した。このため、
位置ずれ測定用パターンにおいて測定した位置ずれが予
め設定されている許容寸法以内である場合でも、微小寸
法パターンにおいては必ずしも許容寸法以内であるとは
保証されず、微小寸法パターンにおいて位置ずれの影響
によるリーク、ショート、オープン等の素子欠陥が発生
し、半導体装置の製造歩留りを低下させる要因となって
いた。

【０００６】そこで、微小寸法パターンでの位置ずれを
直接に測定することが要求されており、その一手法とし
てＳＥＭ（走査型電子顕微鏡）を用いて微小寸法パター
ンの位置ずれを測定することが提案されている。しかし
ながら、周知のようにＳＥＭは被観察体から放射される
二次電子を利用して被観察体の画像を得る原理であるた
め、ＳＥＭで観察されるパターンは導電体である必要が
ある。このため、半導体装置の製造工程においては、必
ずしもＳＥＭを用いた位置ずれ測定が可能とはされてい
ない。例えば、図５に示した例では、ゲート電極２３ａ
の上層に、これを覆うようにシリコン酸化膜からなる層
間絶縁膜２４が形成されているため、このシリコンウェ
ハをＳＥＭを用いて観察した場合には、下層のゲート電
極２３ａのパターンやシリコンウェハ２１の表面からの
二次電子は層間絶縁膜２４によって減衰され、あるいは
拡散、回折されてしまうため、鮮明なＳＥＭ画像を得る
ことは困難であり、前例の場合には微小寸法パターンと
して形成されているゲート電極２３ａとコンタクトホー
ルのフォトレジストパターン２５ａとの間の位置ずれを
高精度に測定することは困難となり、前記した問題を解
消することは難しい。

【０００７】本発明の目的は、微小寸法パターンにおけ
る位置ずれを高信頼度で検出し、露光機における高精度
な補正を可能として、製造歩留りの高い半導体装置の製
造を可能にした半導体装置の製造方法と、半導体装置に
おける位置ずれを測定する測定装置とを提供することに
ある。

【０００８】

【課題を解決するための手段】本発明の製造方法は、半
導体基板に下層パターンを形成する工程と、前記下層パ
ターンを覆う絶縁膜を形成する工程と、前記絶縁膜上に
上層パターンを形成するためのフォトレジストパターン
を形成する工程を含む半導体装置の製造方法において、
表面が導電性の基板の表面にフォトレジストを塗布し、
前記フォトレジストに対して前記下層パターン及び前記
上層パターンを形成するためのそれぞれのフォトマスク
を用いて前記フォトレジストで前記下層パターンと上層
パターンとの位置ずれを検出するための大寸法と微小寸
法の各位置ずれ検出用パターンを形成する工程と、前記
大寸法の位置ずれ検出用パターンを光学式測定器で観察
して位置ずれを測定する工程と、前記微小寸法の位置ず
れ検出用パターンを走査型電子顕微鏡で観察して位置ず
れを測定する工程と、前記測定された各位置ずれ検出用
パターンの位置ずれに基づいて前記大寸法と微小寸法に
おける各位置ずれの相関を求める工程と、前記半導体基
板に下層パターンと前記フォトレジストパターンの各一
部で大寸法の位置ずれ検出用パターンを形成し、この半
導体基板上の位置ずれ検出用パターンを光学式測定器で
観察して位置ずれを測定する工程と、前記半導体基板の
大寸法の位置ずれ検出用パターンから測定された位置ず
れを前記求められた位置ずれ相関と照合することで前記
半導体基板に形成される微小寸法パターンの位置ずれを
推定する工程と、この推定された位置ずれに基づいて前
記露光を行うための露光装置における露光位置を補正す
る工程を含んでいる。

【０００９】ここで、前記大寸法の位置ずれ検出用パタ
ーンは数μｍ以上のパターンとして形成され、前記微小
寸法の位置ずれ検出用パターンはコンマ数μｍのパター
ンとして形成される。また、前記大寸法及び微小寸法の
各位置ずれ検出用パターンは、前記下層パターンを形成
するためのフォトマスクを用いた露光現像により残され
た前記フォトレジストの一部と、前記上層パターンを形
成するためのフォトマスクを用いた露光現像により前記
残されたフォトレジストの一部が除去されたパターンと
して形成される。

【００１０】本発明の製造方法によれば、製品となる半
導体基板に大寸法の位置ずれ検出用パターンを形成して
光学式測定器で位置ずれを検出する一方、表面が導電性
の基板に同様な大寸法の位置ずれ検出用パターンと、微
小寸法の位置ずれ検出用パターンを形成し、大寸法の位
置ずれ検出用パターンを光学式測定器で測定してその位
置ずれを検出する一方、微小寸法の位置ずれ検出用パタ
ーンをＳＥＭで測定してその位置ずれを検出し、これら
大寸法と微小寸法の各位置ずれ検出用パターンにおける
位置ずれの相関を求めた上で、この相関に製品となる半
導体基板で測定された位置ずれを当てはめることで、当
該製品となる半導体基板における微小寸法パターンでの
位置ずれを推定し、露光装置における位置ずれを補正
し、高精度に位置決めされた半導体装置を製造すること
が可能となる。

【００１１】また、本発明の測定装置は、前記した本発
明の製造方法におけるパターンの位置ずれを測定するた
めに、表面が導電性の基板上に形成した、連続した２つ
のフォトリソグラフィ工程の重ね合わせパターンについ
て、数μｍ以上のパターンを測定する光学式測定器と、
コンマ数μｍのパターンを測定する走査型顕微鏡とを有
し、前記光学式測定器と前記走査型顕微鏡の位置ずれの
相関を表示する構成とされる。また、下層のパターンを
覆う絶縁膜上に上層パターンを形成するためのレジスト
パターンを有する半導体基板に対し、前記レジストパタ
ーンのうち数μｍ以上のパターンを測定し、前記光学式
測定器と走査型顕微鏡との測定値の相関関係から前記レ
ジストパターンのうちコンマ数μｍのパターン位置ずれ
を推定し表示する構成とされる。

【００１２】

【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１は本発明の実施形態における主
要工程を模式的に示す図である。製品ウェハ１１Ａの表
面にはシリコン酸化膜からなるゲート絶縁膜１２が形成
され、その上に多結晶シリコン等の導電膜１３が所要の
膜厚に形成される。そして、前記導電膜１３上にポジ型
のフォトレジスト１４を塗布し、かつゲート電極形成用
のフォトマスクを用いて露光装置により前記フォトレジ
スト１４に対してゲート電極パターンを露光し、かつ現
像し、前記フォトレジストをゲート電極パターン１４ａ
に残す。また、このとき、前記フォトレジスト１４の一
部には、一辺が１０〜３０μｍ程度の矩形、ここでは矩
形をした大寸法のパターン１４Ａを前記フォトレジスト
パターンの一部として形成している（ステップＳ１０
１）。

【００１３】このとき、一方では位置ずれを測定するた
めにのみ用いられるダミーウェハ１１Ｂを用意し、この
ダミーウェハ１１Ｂの表面に前記ポジ型のフォトレジス
ト１４を同時に塗布し、かつ前記ゲート電極形成用のフ
ォトマスクを用いて同様に露光装置によりゲート電極パ
ターンを露光し、かつ現像する。これにより、露光され
ない領域のフォトレジストが残され、ゲート電極パター
ンのフォトレジストパターン１４ｂが形成される。この
状態では、ゲート電極パターンの間に前記ダミーウェハ
１１Ｂの導電性の表面が露呈された状態となる。また、
このとき、前記フォトレジスト１４の一部で前記製品ウ
ェハに形成した前記パターン１４Ａと同じフォトレジス
トパターンを形成し、ダミーウェハにおける下層の大寸
法の矩形パターン１４Ｂとする（ステップＳ１０２）。

【００１４】しかる上で、前記製品ウェハ１１Ａにおい
ては、前記パターン形成されたフォトレジスト１４ａ，
１４Ａをマスクにして前記導電膜１３をエッチングし、
ゲート電極１３ａ及び下層の大寸法の矩形パターン１３
Ａを形成する。次いで、これらゲート電極１３ａ及び矩
形パターン１３Ａを形成した製品ウェハ上にＢＰＳＧ等
の層間絶縁膜１５を形成する。さらに、その上にポジ型
フォトレジスト１６を塗布する。そして、前記複数枚の
製品ウェハの１枚をパイロット露光用として選択し、コ
ンタクトホール形成用のフォトマスクを用いて露光装置
により前記フォトレジストに対してコンタクトホールパ
ターンを露光し、かつ現像する。これにより、コンタク
トホールのフォトレジストパターン１６ａが形成され、
微小寸法パターンＳ１が形成される。このとき、特に前
記矩形パターン１３Ａに対して、これよりも平面寸法が
小さい相似形をした矩形パターン１６Ａがフォトレジス
ト１６が存在しない抜きパターンとして形成され、これ
らで大寸法の位置ずれ検出用パターンＬ１が形成される
（ステップＳ１０３）。図２はこの状態の製品ウェハの
平面図と断面図である。

【００１５】一方、前記ダミーウェハ１１Ｂに対して
も、前記コンタクトホール形成用のフォトマスクを用い
て露光装置によりダミーウェハの表面上に残されている
フォトレジスト１４ｂに対してコンタクトホールパター
ンを露光し、かつ現像する。これにより、コンタクトホ
ールを開口する領域で前記フォトレジスト１４ｂが露光
され、その一部が現像により除去される。この結果、コ
ンタクトホールを開口する領域において前記ダミーウェ
ハ１１Ｂの導電性の表面が露呈された状態のフォトレジ
ストパターン１４ｂからなる微小寸法の位置ずれ検出用
パターンＳ２が形成される。また、このとき、前記矩形
パターン１４Ｂに対向する位置に、これよりも平面寸法
が小さい相似形をした矩形パターンを露光し、この露光
領域において前記矩形パターンのフォトレジストパター
ン１４Ｂの一部を除去し、この領域にフォトレジスト１
４が存在しない抜き構造の矩形パターン１４Ｃを形成
し、これらで前記ダミーウェハの導電性の表面を露呈さ
せた大寸法の位置ずれ検出用パターンＬ２が形成される
（ステップＳ１０４）。この状態のダミーウェハは、図
３に示したものとなる。

【００１６】しかる上で、前記ダミーウェハ１１Ｂを光
学式測定器１７にセットし、前記大寸法の位置ずれ検出
用パターンＬ２を撮像する。これにより、矩形パターン
１４Ｂの外形と、その内側の矩形パターン１４Ｃの外形
が撮像パターンとして得ることができ、例えば、図３に
示すように、各外形辺の横方向位置Ｘ１１，Ｘ１２およ
びＸ２１，Ｘ２２を測定し、かつ各パターンの位置の中
点の位置ずれ、すなわち（Ｘ１１とＸ１２の中点）と
（Ｘ２１とＸ２２の中点）を演算することで、両パター
ンのＸ方向の位置ずれを測定することができる。同様に
Ｙ方向の位置ずれも測定、演算することができ、さらに
これらから回転方向の位置ずれを演算することができ
る。このことから、ダミーウェハ１１Ｂにおける大寸法
の位置ずれ検出用パターンＬ２での位置ずれが測定され
る（ステップＳ１０５）。

【００１７】次いで、前記ダミーウェハ１１ＢをＳＥＭ
１８にセットし、前記ダミーウェハ１１Ｂに残されてい
る微小寸法の位置ずれ検出用パターンＳ２においてフォ
トレジスト１４ｂの間に露呈されているダミーウェハ１
１Ｂの導電面のパターンを観察する。この観察により、
前記ゲート電極の外形位置ｘ１１，ｘ１２及びコンタク
トホールの外形位置ｘ２１，ｘ２２をそれぞれ測定し、
大寸法の位置ずれ検出用パターンでの場合と同様の演算
を行うことにより、ゲート電極パターンに対するコンタ
クトホールパターンの平面Ｘ方向の位置ずれが求められ
る。すなわち、前記ゲート電極パターンとコンタクトホ
ールパターンとの位置ずれから、ダミーウェハ１１Ｂに
おける微小寸法の位置ずれ検出用パターンＳ２の位置ず
れが測定できる。この測定においては、微小寸法パター
ンでの平面Ｘ方向及びＹ方向の位置ずれと回転方向の位
置ずれが測定される（ステップＳ１０６）。

【００１８】そして、このようにＳＥＭ１８によって測
定された微小寸法位置ずれ検出用パターンＳ２での位置
ずれと、光学式測定器１７によって測定された大寸法位
置ずれ検出用パターンＬ２での位置ずれ量との相関を求
める（ステップＳ１０７）。図４は本発明者により求め
られた相関特性の一例を示す図であり、横軸ｘが大寸法
パターンにおける位置ずれ量、縦軸ｙが微小寸法パター
ンにおける位置ずれ量であり、ｙ＝ｋ・ｘ＋ａの関係が
得られる。なお、微小寸法パターンの寸法を０．２５μ
ｍ、大寸法パターンの寸法を２０μｍ、露光装置におけ
る投影光学系のＮＡ（開口数）＝０．６０、投影光学レ
ンズのσ（分散率）＝０．５０としている。この相関特
性から、前記露光装置における投影光学系の収差の影響
による微小寸法パターンＳ２と大寸法パターンＬ２の位
置ずれに偏差ａが生じている。この偏差ａは、露光装置
における前記ＮＡ，σや、微小寸法パターンの寸法、チ
ップ内のパターン位置等の種々の要因によって生じてい
るものと推測される。また、ｋはＳＥＭと光学式測定器
のスケール精度に依存する計数であるが、概略は１であ
る。いずれにしても、この相関特性から、大寸法パター
ンＬ２における位置ずれと、微小寸法パターンＳ２にお
ける位置ずれとが異なっており、かつ両者間に生じてい
る特定の相関が測定される。

【００１９】しかる上で、今度は、前記パイロット露光
により形成された製品ウェハ１１Ａを前記光学式測定器
１７にセットし、その製品ウェハ１１Ａに形成された導
電膜からなる矩形パターン１３Ａとフォトレジストの抜
きパターンからなる矩形パターン１６Ａとで構成されて
いる大寸法の位置ずれ検出用パターンＬ１を撮像し、矩
形パターン１３Ａの外形辺位置と、矩形パターン１６Ａ
の外形辺位置を撮像パターンとして得ることができ、各
パターンのＸ方向位置、Ｙ方向位置を測定し、かつ両パ
ターンの中心位置の位置ずれを測定することで、大寸法
の位置ずれ検出パターンＬ１における平面Ｘ方向及びＹ
方向の位置ずれと、回転方向の位置ずれを測定すること
ができる（ステップＳ１０８）。

【００２０】この場合、実際には、製品ウェハとダミー
ウェハとの間の基板構造の違いによって、製品ウェハ１
１Ａに形成された大寸法パターンＬ１のレジストパター
ンでの位置ずれと、ダミーウェハ１１Ｂに形成された大
寸法パターンＬ２での位置ずれとで若干の違いが生じる
ことがある。この場合には、製品ウェハ１１Ａで求めら
れた大寸法パターンＬ１の位置ずれの値を、図４に示し
た前記ダミーウェハ１１Ｂで求められた大寸法パターン
Ｌ２と微小寸法パターンＳ２の各位置ずれ相関における
大寸法パターンＬ２の対応する位置ずれの値に当てはめ
ることにより、製品ウェハ１１Ａでの微小寸法パターン
Ｓ１における位置ずれが推定されることになる（ステッ
プＳ１０９）。

【００２１】したがって、この推定される微小寸法パタ
ーンでの位置ずれに基づいて、図外の露光装置を補正す
ることで、以降の工程において製品ウェハ１１Ａに形成
される微小寸法パターンＳ１における位置ずれを許容範
囲内に抑えた製造を行うことができる（ステップＳ１１
０）。この露光装置における位置ずれの補正としては、
投影露光径においてはレンズの倍率の変更、あるいはレ
ンズ全体を交換する。あるいは、露光が行われるシリコ
ンウェハを載置しているテーブルの平面Ｘ，Ｙ方向の位
置調整、あるいは平面上でのθ方向の回転位置調整を行
う。また、このテーブルの位置調整に際しては、最小二
乗法により求められる最適位置に設定を行うことにな
る。これにより、パイロット露光以外の製品ウェハに対
して、前記コンタクトホール用のフォトマスクでの露光
を行うことで、ゲート電極に対して高精度に位置決めさ
れたコンタクトホールのレジストパターンが形成でき、
このレジストパターンを利用して前記層間絶縁膜をエッ
チングすることにより、ゲート電極に対して位置ずれの
ないコンタクトホールを開口することが可能となる。

【００２２】ここで、前記実施形態では、下層パターン
としてゲート電極を、上層パターンとして層間絶縁膜に
開口するコンタクトホールの場合を例示したが、これら
のパターンに限定されるものではなく、上層パターンを
形成する際にその下地が絶縁膜である場合には、本発明
の製造方法を同様に適用することが可能である。

【００２３】

【発明の効果】以上説明したように、本発明によれば、
製品となる半導体基板に大寸法の位置ずれ検出用パター
ンを形成して光学式測定器で位置ずれを検出する一方、
表面が導電性の基板に同様な大寸法の位置ずれ検出用パ
ターンと、微小寸法の位置ずれ検出用パターンを形成
し、大寸法の位置ずれ検出用パターンを光学式測定器で
測定してその位置ずれを検出する一方、微小寸法の位置
ずれ検出用パターンをＳＥＭで測定してその位置ずれを
検出し、これら大寸法と微小寸法の各位置ずれ検出用パ
ターンにおける位置ずれの相関を求めた上で、この相関
に製品となる半導体基板で測定された位置ずれを当ては
めることで、当該製品となる半導体基板の表面に絶縁膜
が存在して直接的にＳＥＭによる位置ずれの測定が困難
な場合においても、製品となる半導体基板における微小
寸法パターンでの位置ずれを推定し、露光装置における
位置ずれを補正し、高精度に位置決めされた半導体装置
を高い歩留りで製造することが実現できる。また、本発
明の測定装置を用いることで、前記した高精度に位置決
めされた半導体装置の製造が実現できる。

【図面の簡単な説明】

【図１】本発明の実施形態の製造方法の主要工程を説明
するための模式的な工程図である。

【図２】製品ウェハの平面図と断面図である。

【図３】ダミーウェハの平面図と断面図である。

【図４】大寸法の位置ずれ検出用パターンにおける位置
ずれと、微小寸法パターンにおける位置ずれとの相関を
示す図である。

【図５】従来の製造方法における位置ずれ検出用パター
ンを備えた製品ウェハの平面図と断面図である。

【符号の説明】

１１Ａ製品ウェハ１１Ｂダミーウェハ１３Ａ矩形パターン１３ａゲート電極１４フォトレジスト１４Ｂ矩形パターン１４Ｃ矩形パターン１５層間絶縁膜１６フォトレジスト１６Ａ矩形パターン１７光学式測定器１８走査型電子顕微鏡Ｌ１，Ｌ２大寸法の位置ずれ検出用パターンＳ１，Ｓ２微小寸法の位置ずれ検出用パターン

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号ＦＩＨ０１Ｌ 21/30 ５４１Ｋ５６４Ｚ

Claims

【特許請求の範囲】

【請求項１】半導体基板に下層パターンを形成する工
程と、前記下層パターンを覆う絶縁膜を形成する工程
と、前記絶縁膜上に上層パターンを形成するためのフォ
トレジストパターンを形成する工程を含む半導体装置の
製造方法において、表面が導電性の基板の表面にフォト
レジストを塗布し、前記フォトレジストに対して前記下
層パターン及び前記上層パターンを形成するためのそれ
ぞれのフォトマスクを用いて前記フォトレジストで前記
下層パターンと上層パターンとの位置ずれを検出するた
めの大寸法と微小寸法の各位置ずれ検出用パターンを形
成する工程と、前記大寸法の位置ずれ検出用パターンを
光学式測定器で観察して位置ずれを測定する工程と、前
記微小寸法の位置ずれ検出用パターンを走査型電子顕微
鏡で観察して前記位置ずれを測定する工程と、前記測定
された大寸法及び微小寸法の各位置ずれ検出用パターン
の位置ずれに基づいて前記大寸法と微小寸法における各
位置ずれの相関を求める工程と、前記半導体基板の前記
下層パターンとフォトレジストパターンの各一部で大寸
法の位置ずれ検出用パターンを形成し、この半導体基板
上の位置ずれ検出用パターンを光学式測定器で観察して
位置ずれを測定する工程と、前記半導体基板の大寸法の
位置ずれ検出用パターンから測定された位置ずれを前記
求められた位置ずれの相関と照合することで前記半導体
基板に形成される微小寸法パターンの位置ずれを推定す
る工程と、この推定された位置ずれに基づいて前記パタ
ーンを露光形成するための露光装置における位置ずれを
補正する工程を含むことを特徴とする半導体装置の製造
方法。
【請求項２】前記大寸法の位置ずれ検出用パターンは
数μｍ以上のパターンとして形成され、前記微小寸法の
位置ずれ検出用パターンはコンマ数μｍのパターンとし
て形成される請求項１に記載の半導体装置の製造方法。
【請求項３】前記大寸法及び微小寸法の各位置ずれ検
出用パターンは、前記下層パターンを形成するためのフ
ォトマスクを用いた露光、現像により残された前記フォ
トレジストの一部と、前記上層パターンを形成するため
のフォトマスクを用いた露光、現像により前記残された
フォトレジストの一部が除去されたパターンとして形成
される請求項１または２に記載の半導体装置の製造方
法。
【請求項４】前記下層パターンは、シリコン基板上に
形成された導電膜からなるゲート電極であり、前記絶縁
膜はシリコン酸化膜等の絶縁膜であり、前記上層パター
ンは前記層間絶縁膜に開設するコンタクトホールである
請求項１ないし３のいずれかに記載の半導体装置の製造
方法。
【請求項５】前記フォトレジストはポジ型であること
を特徴とする請求項１ないし４のいずれかに記載の半導
体装置の製造方法
【請求項６】表面が導電性の基板上に形成した、連続
した２つのフォトリソグラフィ工程の重ね合わせパター
ンについて、数μｍ以上のパターンを測定する光学式測
定器と、コンマ数μｍのパターンを測定する走査型顕微
鏡とを有し、前記光学式測定器と前記走査型顕微鏡の位
置ずれの相関を表示する半導体装置の測定装置。
【請求項７】下層のパターンを覆う絶縁膜上に上層パ
ターンを形成するためのレジストパターンを有する半導
体基板に対し、前記レジストパターンのうち数μｍ以上
のパターンを測定し、請求項６における相関関係から前
記レジストパターンのうちコンマ数μｍのパターン位置
ずれを推定し表示する半導体装置の測定装置。