JPH11295544A - Manufacture of buried planar optical wave circuit element - Google Patents

Manufacture of buried planar optical wave circuit element

Info

Publication number
JPH11295544A
JPH11295544A JP10103398A JP10103398A JPH11295544A JP H11295544 A JPH11295544 A JP H11295544A JP 10103398 A JP10103398 A JP 10103398A JP 10103398 A JP10103398 A JP 10103398A JP H11295544 A JPH11295544 A JP H11295544A
Authority
JP
Japan
Prior art keywords
film
core
etching
layer
cladding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10103398A
Other languages
Japanese (ja)
Other versions
JP4001416B2 (en
Inventor
Tomiyuki Arakawa
富行 荒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP10103398A priority Critical patent/JP4001416B2/en
Publication of JPH11295544A publication Critical patent/JPH11295544A/en
Application granted granted Critical
Publication of JP4001416B2 publication Critical patent/JP4001416B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Optical Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce propagation loss and to provide an optical wave circuit element having characteristics more corresponding to design in a buried planar optical wave circuit element provided with plural cores provided with a fine structure. SOLUTION: At the time of forming an upper clad layer 34 so as to cover the cores 48 having the fine structure, a film forming process and a film etching process are successively repeatedly performed. That is, a film being a part of the upper clad layer formed by the film forming process is anisotropically etched by the film etching process so as to widen the opening of the part pertinent to the upper side (viewing from the side of a lower clad layer 12) of the film. By repeating the film forming process and the film etching process for the plural number of times, the fine clearance of the cores 48 is covered and filled with the upper clad layer 34. Thus, the confinement of light to the cores 48 is improved, or desired propagation constant and coupling length are obtained.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、埋込プレーナ光
波回路素子の製造方法に関する。
The present invention relates to a method of manufacturing a buried planar lightwave circuit device.

【0002】[0002]

【従来の技術】従来より、方向性結合器とか光スイッチ
等の埋込プレーナ光波回路素子の開発が進められ、その
実用化が図られている。埋込プレーナ光波回路素子は光
導波路となるコアを平面内に配列して、これらコアの周
囲にクラッド層(下部クラッド層および上部クラッド
層)を設けた構造となっている。方向性結合器は2本の
光導波路を、波長の数倍以内という微細な間隔で配置さ
せた場合に、光導波路間でパワーが移行する、という現
象を利用した光波回路素子である。
2. Description of the Related Art Conventionally, embedded planar lightwave circuit elements such as directional couplers and optical switches have been developed and put to practical use. The buried planar lightwave circuit element has a structure in which cores serving as optical waveguides are arranged in a plane, and a cladding layer (a lower cladding layer and an upper cladding layer) is provided around these cores. The directional coupler is a lightwave circuit element utilizing a phenomenon that power is transferred between the optical waveguides when two optical waveguides are arranged at a minute interval within several times the wavelength.

【0003】一方、光スイッチは光導波路の伝搬定数を
意図的に変えることによって、それら光導波路の結合長
を変えて、光波パワーの移行の度合いを変える素子であ
る。結合長が制御されることにより、100%の光の移
行が行われたり、50%の光の移行が行われたりする。
On the other hand, an optical switch is an element that changes the degree of light wave power transfer by intentionally changing the propagation constant of an optical waveguide, thereby changing the coupling length of the optical waveguide. By controlling the bond length, 100% of light is transferred or 50% of light is transferred.

【0004】このような光の結合または分岐を用いた光
波回路素子一般に共通する構造上の特色は、複数のコア
がごく近接する構造を持つということ、すなわち、2つ
のコアが微細間隔で離間して設けられた構造を有してい
る点である。
A structural feature common to such light wave circuit elements using light coupling or branching is that a plurality of cores have a structure very close to each other, that is, two cores are separated at a fine interval. This is a point that it has a structure provided.

【0005】この発明の説明に先立ち、文献(NTT
R&D Vol.40,No.2,1991,第199
〜204項)に開示されている埋込プレーナ型光波回路
素子の従来の製造方法について説明する。ここでは図6
を参照して、特に2つのコアが微細間隔で離間して設け
られている光結合部の構成部分に注目して、説明する。
Prior to the description of the present invention, a reference (NTT)
R & D Vol. 40, no. 2,1991, 199th
To 204), a conventional method of manufacturing a buried planar lightwave circuit device will be described. Here, FIG.
, Description will be made focusing on the constituent part of the optical coupling part in which two cores are provided at a fine interval.

【0006】図6は、石英系埋込プレーナ光波回路素子
の製造方法を説明するための工程図である。この従来の
製造方法によると、光ファイバー製造技術の応用である
火炎堆積法(Flame Hydrolysis De
position:以下FHD法と略称することもあ
る)を用いて光波回路素子を製造している。
FIG. 6 is a process chart for explaining a method for manufacturing a quartz-based embedded planar lightwave circuit device. According to this conventional manufacturing method, a flame deposition method (Flame Hydrolysis De), which is an application of an optical fiber manufacturing technique, is used.
(hereinafter, may be abbreviated as the FHD method).

【0007】まず、四塩化シリコンガスなどを、酸水素
バーナ30の酸水素炎中で加熱加水分解して得られるガ
ラス微粒子(粒径〜0.1μm)を、下部クラッド層と
なるガラス微粒子層24およびコア層となるガラス微粒
子層22として、シリコンウェハなどの基板26上に降
り積もらせる。このとき、下部クラッド層に対しコアの
屈折率は高くしておく必要があるため、例えばコア層と
なるガラス微粒子層22に酸化ゲルマニウムを含ませる
ようにして降り積もらせるか、あるいは、下部クラッド
層となるガラス微粒子層24に屈折率を低くする不純物
を含ませるようにして降り積もらせても良い。この工程
により、下部クラッド層となるガラス微粒子層24およ
びコア層となるガラス微粒子層22が形成される(図6
(A))。
First, glass fine particles (particle diameter: 0.1 μm) obtained by heating and hydrolyzing silicon tetrachloride gas or the like in an oxyhydrogen flame of an oxyhydrogen burner 30 are converted into a glass fine particle layer 24 serving as a lower cladding layer. Further, the glass fine particle layer 22 serving as a core layer is deposited on a substrate 26 such as a silicon wafer. At this time, since the refractive index of the core needs to be higher than that of the lower cladding layer, for example, germanium oxide is contained in the glass fine particle layer 22 serving as the core layer, and The glass fine particle layer 24 to be formed may contain impurities for lowering the refractive index, and may be deposited. By this step, a glass fine particle layer 24 serving as a lower clad layer and a glass fine particle layer 22 serving as a core layer are formed.
(A)).

【0008】次に降り積もった2層のガラス微粒子層2
4および22を透明ガラス化する。そのためガラス微粒
子層が形成された基板を電気炉などに入れ、高温(約1
250℃)で加熱する。この加熱処理でそれぞれの微粒
子層は下部クラッド層12とコア層28に変わる(図6
(B))。
[0008] Next, two layers of glass fine particles 2
4 and 22 are vitrified transparently. Therefore, the substrate on which the glass fine particle layer is formed is placed in an electric furnace or the like, and is subjected to high temperature (about
(250 ° C.). By this heat treatment, each fine particle layer is changed into the lower clad layer 12 and the core layer 28 (FIG. 6).
(B)).

【0009】続いて、コア層28を加工するためにフォ
トリソグラフィによりエッチングマスクを形成した後、
反応性イオンエッチング装置などにより、エッチングを
行う。このエッチングによって、2つの離間した、リッ
ジ状(突出した線条)のコア48が形成される(図6
(C))。
Subsequently, after forming an etching mask by photolithography to process the core layer 28,
Etching is performed by a reactive ion etching apparatus or the like. This etching forms two spaced, ridge-shaped (projecting lines) cores 48.
(C)).

【0010】再びFHD法を用いて、上部クラッド層と
なるガラス微粒子層32を、コア48および下部クラッ
ド層12を覆うように降り積もらせる(図6(D))。
Using the FHD method again, the glass fine particle layer 32 serving as the upper cladding layer is deposited so as to cover the core 48 and the lower cladding layer 12 (FIG. 6D).

【0011】最後に、上部クラッド層を透明ガラス化す
るために、上述と同様に電気炉などに入れ高温に加熱す
る。この工程により、下部クラッド層12と同じ屈折率
の上部クラッド層34が形成される(図6(E))。
Finally, in order to make the upper clad layer transparent vitrified, it is placed in an electric furnace or the like and heated to a high temperature as described above. By this step, an upper clad layer 34 having the same refractive index as the lower clad layer 12 is formed (FIG. 6E).

【0012】以上の工程により、埋込プレーナ光波回路
素子のうち光の結合または分岐を用いる構造のものが形
成される。
Through the above steps, a buried planar lightwave circuit element having a structure using light coupling or branching is formed.

【0013】単一モード光導波路の一般的な寸法の目安
としては、コアの幅が4〜10μmで、コアの高さが4
〜10μmである。またマッハツェンダー干渉計光スイ
ッチの最小となるコアの間隔は、光の結合または分岐を
おこなえる程度、すなわち4μm以下として製造される
必要がある。
As a general rule of thumb for a single mode optical waveguide, the width of the core is 4 to 10 μm and the height of the core is 4 μm.
〜1010 μm. Further, the minimum interval between the cores of the Mach-Zehnder interferometer optical switch must be such that light can be coupled or branched, that is, 4 μm or less.

【0014】[0014]

【発明が解決しようとする課題】ところで、光波回路素
子においては、伝搬定数が重要な意味を持つ。コアを透
過する光の波長、コアの屈折率、クラッド層の屈折率な
どにより決定される伝搬定数を設計に応じた値に作製す
る必要がある。一方、既に説明したように光波回路素子
一般に共通する性質として、複数のコアが微細な間隔で
近接するあるいは交差する構造をもつ必要がある。
In the lightwave circuit element, the propagation constant has an important meaning. It is necessary to produce a propagation constant determined by the wavelength of light passing through the core, the refractive index of the core, the refractive index of the cladding layer, and the like to a value according to the design. On the other hand, as described above, as a property common to lightwave circuit elements in general, it is necessary to have a structure in which a plurality of cores come close to or intersect at minute intervals.

【0015】しかし、上述のFHD法によると、この要
件を満たし光波回路素子を作製することが困難であっ
た。その理由は、特に段差のある角の部分において、ガ
ラス微粒子は気体ほどの回り込みがないので、ガラス微
粒子を溶融してガラス化したとしても、その隅の部分に
は溶融ガラスが流れ込まずに空孔ができてしまうからで
ある。このような”空き”ができる現象はアスペクト比
が約4以上となると特に顕著である。
However, according to the above-mentioned FHD method, it has been difficult to satisfy this requirement and produce a lightwave circuit device. The reason is that glass particles do not wrap around as much as gas, especially at corners with steps, so even if glass particles are melted and vitrified, molten glass does not flow into the corners and pores This is because Such a phenomenon of "vacancy" is particularly remarkable when the aspect ratio is about 4 or more.

【0016】このように、コアの間隙にクラッド層が満
たされていないと、設計に応じた伝搬定数が得られな
い、すなわち設計に応じた結合長の制御ができない。ま
たコアへの光の閉じ込めが悪くなり、伝搬損失をも引き
起こす。
As described above, if the gap between the cores is not filled with the cladding layer, a propagation constant according to the design cannot be obtained, that is, the coupling length cannot be controlled according to the design. In addition, the confinement of the light in the core becomes worse, causing a propagation loss.

【0017】一方、高温によりガラス微粒子を溶融しガ
ラス化すると、コアの間隙を埋めることもできる。しか
し、このような高温(約1250℃)で熱処理を行う
と、コアあるいはクラッド層の屈折率調整にドープした
不純物が拡散してしまう。このように、コアあるいはク
ラッド層の不純物が、それぞれ隣接するクラッド層ある
いはコアに拡散してしまうと、コア−クラッド層間で急
峻な屈折率分布が得られない。それは設計に応じた伝搬
定数が得られないということ、すなわち目的とする光波
回路素子の特性を得られないということを意味してい
る。また伝搬損失も増大する。
On the other hand, when the glass particles are melted and vitrified at a high temperature, the gap between the cores can be filled. However, when heat treatment is performed at such a high temperature (about 1250 ° C.), impurities doped for adjusting the refractive index of the core or the cladding layer diffuse. As described above, when the impurities in the core or the cladding layer diffuse into the adjacent cladding layer or the core, a steep refractive index distribution cannot be obtained between the core and the cladding layer. This means that a propagation constant according to the design cannot be obtained, that is, the characteristics of the intended lightwave circuit element cannot be obtained. Also, the propagation loss increases.

【0018】このように、FHD法によると、設計に応
じた特性を持つ光波回路素子を得ることが困難であっ
た。また、FHD法は高温でのガラス細工のような窯業
的な側面を持ち、実施を一層困難なものにしていた。
As described above, according to the FHD method, it is difficult to obtain a lightwave circuit element having characteristics according to the design. Also, the FHD method has a ceramic aspect, such as glasswork at high temperatures, making it more difficult to implement.

【0019】また、これらコアおよびクラッド層の形成
に化学気相成長法も検討されたが、この出願に係る発明
者の知る限りにおいて、アスペクト比2.5以上の下地
に良質なクラッド層の成膜を保証する化学気相成長装置
は無かった。
Further, a chemical vapor deposition method was also studied for forming the core and the cladding layer. However, as far as the inventor of the present application knows, formation of a good-quality cladding layer on an underlayer having an aspect ratio of 2.5 or more is considered. There was no chemical vapor deposition apparatus to guarantee the film.

【0020】そこで、従来より、コア間の微細な間隔
(又は間隙)をクラッド層で満たすことのできる光波回
路素子の製造方法の出現が望まれていた。
Therefore, there has been a demand for a method of manufacturing a light-wave circuit device capable of filling a fine gap (or gap) between cores with a cladding layer.

【0021】また、製造工程中に光波回路素子の特性に
悪影響を及ぼすような処理を含まない光波回路素子の製
造方法の出現が望まれていた。
There has been a demand for a method of manufacturing a lightwave circuit device that does not include processing that adversely affects the characteristics of the lightwave circuit device during the manufacturing process.

【0022】[0022]

【課題を解決するための手段】このため、この発明によ
れば、基板上に下部クラッド層を形成する第1工程と、
前述の下部クラッド層上にコア層を形成する第2工程
と、前述のコア層をエッチングすることにより互いに微
細な間隔で近接したコアをリッジ状に形成する第3工程
と、前述のコアと下部クラッド層とを覆うように上部ク
ラッド層を形成する第4工程とを含み、その第4工程
は、コアと下部クラッド層とを覆う膜を形成する膜形成
工程と、その膜をエッチングする膜エッチング工程とを
順次に繰り返し行って、得られた積層膜を前述の上部ク
ラッド層として形成することを特徴とする。
According to the present invention, there is provided a first step of forming a lower cladding layer on a substrate,
A second step of forming a core layer on the lower cladding layer, a third step of forming cores adjacent to each other at a fine interval by etching the core layer, and forming a ridge shape; A fourth step of forming an upper clad layer so as to cover the clad layer, the fourth step being a film forming step of forming a film covering the core and the lower clad layer, and a film etching step of etching the film The above steps are sequentially repeated to form the obtained laminated film as the above-mentioned upper clad layer.

【0023】この構成によれば、コア間の微細な間隙を
上部クラッド層によって埋め込む第4工程が、膜形成工
程と膜エッチング工程とからなるため、コア間の微細な
間隙を、上部クラッド層で満たすことができる。
According to this configuration, since the fourth step of filling the fine gap between the cores with the upper cladding layer includes the film forming step and the film etching step, the fine gap between the cores is formed by the upper cladding layer. Can be satisfied.

【0024】すなわち、1回目の膜形成工程において、
コアの壁面からの膜の成長により、コア間の微細な間隙
が閉塞されてしまうことがある。閉塞されると予想でき
たかあるいは閉塞したときに1回目の膜形成を終了させ
る。次に、膜エッチング工程を行って、成膜の上面側か
ら厚みの方向に部分的にエッチング除去する。このエッ
チングは基板面に垂直な方向であってコア側から行う異
方性エッチングとする。その際、異方性の高いエッチン
グとすることにより、膜の上面に露出している部分ほど
エッチングされやすい。このため、このエッチングによ
り残存した膜は実質的にコアの壁面に等厚で残存する
か、或いは上側ほど膜厚が薄くなるように残存する。従
って、コア間の凹部の上部の開口は、凹部の底部分の開
口とほぼ同程度か、それ以上にまで広がっている。従っ
て、次の膜形成工程により、コア間の微細な間隙を二層
目の膜で満たすことが容易となる。それでもなおコアの
微細な間隙を二層目の膜で満たすことができないで空孔
ができてしまうおそれがある場合には、それらのエッチ
ングおよび膜形成工程を繰り返し行う。
That is, in the first film forming step,
The minute gap between the cores may be closed by the growth of the film from the wall surface of the core. The first film formation is terminated when it is expected to be occluded or when occlusion occurs. Next, a film etching step is performed to partially remove the film from the upper surface side in the thickness direction. This etching is anisotropic etching performed in the direction perpendicular to the substrate surface and from the core side. At this time, by performing etching with high anisotropy, the portion exposed to the upper surface of the film is more likely to be etched. For this reason, the film remaining by this etching substantially remains on the wall surface of the core with an equal thickness, or remains so as to become thinner toward the upper side. Therefore, the opening at the top of the recess between the cores is approximately the same as or larger than the opening at the bottom of the recess. Therefore, in the next film forming step, it is easy to fill the minute gap between the cores with the second film. If the minute gaps in the core still cannot be filled with the second layer film and there is a possibility that voids may be formed, the etching and film forming steps are repeated.

【0025】この構成における工程により、最終的に積
層された積層膜によってコア間の微細な間隙を隙間なく
満たすことができる。そして、この積層膜が上部クラッ
ド層となる。従って、この上部クラッド層はコア間に空
孔を有していないので、この上部クラッド層を具えた光
波回路素子は、設計に応じた伝搬定数を得ることが出来
るため、設計に応じたように結合長の制御が可能とな
る。
According to the steps of this configuration, the minute gaps between the cores can be filled without gaps by the finally laminated film. Then, this laminated film becomes an upper clad layer. Therefore, since the upper cladding layer does not have a hole between the cores, the lightwave circuit device including the upper cladding layer can obtain a propagation constant according to the design. It is possible to control the bond length.

【0026】これは特に、従来の形成技術では困難であ
ったアスペクト比が3以上のものについて好適である。
This is particularly suitable for those having an aspect ratio of 3 or more, which has been difficult with conventional forming techniques.

【0027】また、前述の第1工程または第2工程また
は膜形成工程の少なくとも一つに、プラズマ化学気相成
長法を用いると、より好適である。この場合には、堆積
ガスがプラズマにより励起されるため、基板の温度を膜
が形成される程度の温度という低い温度、すなわち、約
300〜500℃の範囲内の温度に設定して成膜が可能
となる。すなわち、コアあるいはクラッド層の屈折率調
整のためにドープしていた不純物の拡散の低減が見込め
るため、コアとクラッド層との間に急峻な屈折率を得る
ことができる。
It is more preferable to use a plasma enhanced chemical vapor deposition method in at least one of the first step, the second step, and the film forming step. In this case, since the deposition gas is excited by the plasma, the film is formed by setting the substrate temperature to a temperature as low as the temperature at which the film is formed, that is, a temperature in the range of about 300 to 500 ° C. It becomes possible. That is, since diffusion of impurities doped for adjusting the refractive index of the core or the cladding layer can be reduced, a sharp refractive index can be obtained between the core and the cladding layer.

【0028】また、前述の第4工程での膜エッチング工
程を、不活性ガス含有ガスを用いたドライエッチング法
で行い、前述の膜形成工程および膜エッチング工程の繰
り返しの回数に併せて、この不活性ガス含有ガス中にお
ける不活性ガスの含有量を減少させていくと良い。この
含有量の減少調整は、これらの工程の処理を行うチャン
バ内への不活性ガスの流量を減少させることにより、行
うことが可能である。不活性ガスの割合を減少させるこ
とで、エッチングは、不活性ガスイオンによる物理的
(異方的)なものから、中性活性種による化学的(等方
的)なものへと変わっていく。すなわち、不活性ガス含
有ガス中における不活性ガスの含有量を減少させること
によって、エッチングをより等方的とすることができ
る。
The film etching step in the fourth step is performed by a dry etching method using an inert gas-containing gas, and the number of times of the repetition of the film forming step and the film etching step is increased. It is preferable to reduce the content of the inert gas in the active gas-containing gas. This content reduction adjustment can be performed by reducing the flow rate of the inert gas into the chamber in which these processes are performed. By decreasing the proportion of the inert gas, the etching is changed from a physical (anisotropic) one by inert gas ions to a chemical (isotropic) one by neutral active species. That is, the etching can be made more isotropic by reducing the content of the inert gas in the inert gas containing gas.

【0029】また、不活性ガス含有ガスを用いることに
よって、形成された膜の表面が不活性ガスイオンによっ
て衝撃される。そのため、未結合手の密度が少なく多韻
環構造の少ない、密度の大きい膜を形成することができ
る。
By using an inert gas-containing gas, the surface of the formed film is bombarded with inert gas ions. Therefore, a high-density film having a low density of dangling bonds and a low polycyclic structure can be formed.

【0030】また、前述の膜エッチング工程を、ドライ
エッチング法で行うのが好ましい。このドライエッチン
グは、広く使用されているエッチングガスを用いて、前
述の膜形成工程および膜エッチング工程の繰り返しの回
数に併せて、このエッチングガスのチャンバ内での圧力
を上昇させていくと良い。圧力を上昇させることによ
り、より等方的なエッチングが可能となる。
It is preferable that the above-mentioned film etching step is performed by a dry etching method. In this dry etching, it is preferable to increase the pressure of the etching gas in the chamber in accordance with the number of repetitions of the film forming step and the film etching step using a widely used etching gas. Increasing the pressure enables more isotropic etching.

【0031】また、前述の膜形成工程にプラズマ化学気
相成長法を用い、かつ膜エッチング工程にドライエッチ
ング法を用い、このプラズマ化学気相成長法とドライエ
ッチング法とを同一の装置の同一のチャンバで行うと良
い。それぞれプラズマを用いた化学気相成長法とドライ
エッチングとを同一の装置で行うことにより、チャンバ
間の移動が省略できるので、製造がより簡略化される。
Further, the plasma chemical vapor deposition method is used in the film forming step and the dry etching method is used in the film etching step, and the plasma chemical vapor deposition method and the dry etching method are used in the same apparatus and the same apparatus. It is good to do in a chamber. By performing the chemical vapor deposition method using plasma and the dry etching with the same apparatus, the movement between chambers can be omitted, so that the manufacturing is further simplified.

【0032】また、好ましくは、前述のコア層およびク
ラッド層(下部クラッド層および上部クラッド層)のい
ずれか一方または双方の層を、酸化シリコンを含む層と
すると良い。なぜなら、酸化シリコンガラスは、光の伝
搬損失が少ない、加工特性に優れる、加工技術の研究が
進んでいるなど、物理的および化学的に優れた性質を有
するためである。
Preferably, one or both of the core layer and the cladding layer (the lower cladding layer and the upper cladding layer) are layers containing silicon oxide. This is because silicon oxide glass has excellent physical and chemical properties, such as low light propagation loss, excellent processing characteristics, and research on processing technology is in progress.

【0033】また、そのように酸化シリコンを含む層を
形成する場合、化学気相成長法を用い、かつトリエトキ
シシラン(Triethoxysilane 以下TR
IESと略称することもある)を含むガスを用いると良
い。TRIESを用いると、モノシランなどを用いる場
合に比べ、パーティクルが混入しにくいためである。
When a layer containing silicon oxide is formed in such a manner, a chemical vapor deposition method is used, and triethoxysilane (TR) is used.
It may be preferable to use a gas containing IES. This is because particles are less likely to be mixed when TRIES is used than when monosilane or the like is used.

【0034】また、好ましくは、前述の下部クラッド層
と上部クラッド層とを構成する積層膜とを酸化シリコン
を含む膜とするとき、前述の第1工程および膜形成工程
を有機フッ化物ガスを用いたプラズマ化学気相成長法で
行い、および前述の膜エッチング工程をそれと同一の有
機フッ化物ガスを用いたドライエッチング法で行うと好
適である。同一のガスを複数の工程に用いることによ
り、ガス配管や有害ガス等の除害設備などを簡略化する
ことができる。
Preferably, when the laminated film forming the lower clad layer and the upper clad layer is a film containing silicon oxide, the first step and the film forming step are performed using an organic fluoride gas. It is preferable to perform the plasma chemical vapor deposition method and to perform the film etching step by a dry etching method using the same organic fluoride gas. By using the same gas for a plurality of processes, gas piping, a facility for removing harmful gas and the like can be simplified.

【0035】あるいは、前述の下部クラッド層と上部ク
ラッド層とを構成する積層膜とを酸化シリコンを含む膜
とするとき、前述の第1工程および膜形成工程を有機フ
ッ化物ガスを用いたプラズマ化学気相成長法で行い、お
よび前述の第3工程をそれと同一の有機フッ化物ガスを
用いたドライエッチング法で行うと好適である。同一の
ガスを複数の工程に用いることにより、ガス配管や有害
ガス等の除害設備などを簡略化することができる。
Alternatively, when the laminated film forming the lower clad layer and the upper clad layer is a film containing silicon oxide, the first step and the film forming step may be performed by a plasma chemical method using an organic fluoride gas. It is preferable to carry out the vapor phase growth method and to carry out the third step by a dry etching method using the same organic fluoride gas. By using the same gas for a plurality of processes, gas piping, a facility for removing harmful gas and the like can be simplified.

【0036】[0036]

【発明の実施の形態】以下、図を参照して、この発明の
実施の形態につき説明する。なお、各図はこの発明を理
解できる程度に、各構成成分の形状、大きさおよび配置
関係を概略的に示してあるに過ぎず、従って、この発明
を図示例に限定するものではない。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. Note that the drawings merely schematically show the shapes, sizes, and arrangements of the components to the extent that the present invention can be understood, and therefore, the present invention is not limited to the illustrated examples.

【0037】図1、図2および図3〜図5は、この出願
の各発明の実施の形態の説明に供する図である。図1
(A)は、図2のA−A線に沿って切って取った断面の
切り口を示す図および図1(B)は図2のB−B線に沿
って切って取った断面の切り口を示す図である。図2
は、この発明の製造方法による、並設されたコア間の微
細な間隙を有する素子であって、光の結合または分岐を
用いる光波回路素子の一つの例であるマッハツェンダー
干渉計光スイッチの構成例を示す平面図である。図3〜
図5は、埋込プレーナ光波回路素子の製造方法の説明に
供する製造工程図である。
FIGS. 1, 2 and 3 to 5 are views for explaining embodiments of each invention of this application. FIG.
2A is a diagram showing a cross-section cut along the line AA in FIG. 2 and FIG. 1B is a cross-section cut along the line BB in FIG. FIG. FIG.
Is a configuration of a Mach-Zehnder interferometer optical switch according to the manufacturing method of the present invention, which is an element having a fine gap between cores arranged in parallel and which is an example of a lightwave circuit element using light coupling or branching. It is a top view showing an example. FIG. 3-
FIG. 5 is a manufacturing process chart for explaining a method of manufacturing a buried planar lightwave circuit element.

【0038】以下の説明では、図2に示すマッハツェン
ダー干渉計光スイッチ(以下、MZ光スイッチと略記す
る)38を例に挙げて説明する。このMZ光スイッチ3
8の構成は、2本の光導波路であるコア48(48a、
48b)を具えていて、これら光導波路である第1コア
48aおよび第2コア48bの中途に光結合部50が二
つ設けられている構成となっている。
In the following description, the Mach-Zehnder interferometer optical switch (hereinafter abbreviated as MZ optical switch) 38 shown in FIG. 2 will be described as an example. This MZ optical switch 3
8 has a core 48 (48a, 48a,
48b), and two optical coupling portions 50 are provided in the middle of the first core 48a and the second core 48b which are the optical waveguides.

【0039】この二つの光結合部50は、周知の通り光
のパワーを等しく分岐するカプラとなっている。例えば
光信号入出力端40から光導波路である第1コア48a
に光信号が入力されたとする。その光信号は一方の光結
合部50によって、第1コア48aおよび第2コア48
bに光パワーが等しくなるように分岐する。第1コア4
8aおよび第2コア48bにおいて光の位相差がない場
合、すなわち薄膜ヒーター52による伝搬定数の制御を
行わない場合には、光信号が入力された光導波路である
第1コア48aから第2コア48bに乗り移り、もう一
方の光信号入出力端46から出力される。また、薄膜ヒ
ーター52により二つの光導波路である第1コア48a
および第2コア48bに位相差πを与えた場合は、光信
号が入力された光導波路である第1コア48aから乗り
移ることなく、そのまま光信号入出力端44から出力さ
れる。また、光信号入出力端42から光導波路である第
2コア48bに光信号が入力された場合も同様である。
As is well known, the two optical couplers 50 are couplers for equally dividing the optical power. For example, from the optical signal input / output end 40 to the first core 48a which is an optical waveguide
It is assumed that an optical signal has been input to. The optical signal is transmitted to the first core 48a and the second core 48 by one optical coupling unit 50.
Branch so that the optical power becomes equal to b. First core 4
In the case where there is no phase difference between the light in the second core 48a and the second core 48b, that is, when the propagation constant is not controlled by the thin film heater 52, the first core 48a to the second core 48b, which are the optical waveguides into which the optical signal is input, are provided. And output from the other optical signal input / output terminal 46. Further, the first core 48a, which is two optical waveguides, is formed by the thin film heater 52.
When the phase difference π is given to the second core 48b and the second core 48b, the optical signal is output from the optical signal input / output terminal 44 without being transferred from the first core 48a which is the optical waveguide to which the optical signal is input. The same applies when an optical signal is input from the optical signal input / output terminal 42 to the second core 48b, which is an optical waveguide.

【0040】図3〜図5は、MZ光スイッチ38の製造
方法として、本発明の特徴部分である、上部クラッド層
の形成までの工程を、図2のA−A線に沿って切って取
って示した断面の切り口に対応する部分で示した図であ
る。
FIGS. 3 to 5 show a process of forming the upper clad layer, which is a feature of the present invention, along the line AA in FIG. It is the figure shown by the part corresponding to the cut of the cross section shown.

【0041】ここで、基板、コアおよびクラッド層を形
成する材料は、この発明での目的とする光波回路素子が
形成できる材料であれば、特にそれぞれの形成材料は限
定されるものではない。ただし、コアと基板との間の下
部クラッド層の厚さが、コアと基板との相互作用が無視
できる程度に厚ければ良い。ただし、下部クラッド層が
そのような厚さとしない場合は、使用する光の波長に対
する基板の吸収係数および屈折率に留意して基板の材料
を決めれば良い。
Here, the material for forming the substrate, the core and the cladding layer is not particularly limited as long as it is a material capable of forming the lightwave circuit element intended in the present invention. However, it is sufficient that the thickness of the lower cladding layer between the core and the substrate is so large that the interaction between the core and the substrate can be ignored. However, when the lower clad layer does not have such a thickness, the material of the substrate may be determined in consideration of the absorption coefficient and the refractive index of the substrate with respect to the wavelength of light to be used.

【0042】コアまたはクラッド層を形成する材料とし
て、酸化シリコンを含んでなる石英系ガラス、ポリメチ
ルメタクリレート(以下、PMMAと略称することもあ
る)、ポリウレタン、エポキシなどを含んでなる有機系
ガラス、その他の多成分ガラスまたは結晶化ガラスなど
がある。また、コアとクラッド層で材料を同一にしても
異ならしめても良い。
As a material for forming the core or the cladding layer, quartz glass containing silicon oxide, polymethyl methacrylate (hereinafter sometimes abbreviated as PMMA), organic glass containing polyurethane, epoxy, or the like; Other multi-component glass or crystallized glass. Further, the material may be the same or different between the core and the cladding layer.

【0043】また、コア層およびクラッド層(下部クラ
ッド層および上部クラッド層)のいずれか一方または双
方を、酸化シリコンを含む層として形成するのが好適で
ある。酸化シリコンは加工特性に優れていることから、
より微細な加工が可能となり、よって光波回路素子の一
般的な特性の向上を望むことができる。
Preferably, one or both of the core layer and the cladding layer (the lower cladding layer and the upper cladding layer) are formed as a layer containing silicon oxide. Because silicon oxide has excellent processing characteristics,
Finer processing becomes possible, and it is therefore possible to improve the general characteristics of the lightwave circuit device.

【0044】また、特に、少なくともコア層を酸化シリ
コンを含む層として形成すると、更に好適である。光導
波を行うコアが酸化シリコンを含んでなる場合、酸化シ
リコンの光透過性の高さ、および広く用いられている石
英系光ファイバーと同様の材料からコアが形成されるこ
とにより、より伝搬損失の少ない、より光ファイバーと
の整合性に優れた光波回路素子を得ることができる。
It is particularly preferable that at least the core layer is formed as a layer containing silicon oxide. When the core that conducts optical waveguides includes silicon oxide, the core is formed of the same material as the silica-based optical fiber, which has high light transmittance of silicon oxide and widely used, so that the propagation loss is further reduced. It is possible to obtain a small number of lightwave circuit elements having better matching with the optical fiber.

【0045】酸化シリコンを含む層を形成するときは、
原料ガスとしてTRIES(トリエトキシシラン)を含
有するガスを用いた化学気相成長法を用いると良い。T
RIESを含有するガスとは、例えば、O2 、O3 、N
2 Oなどを含み、そのほか屈折率の調整用などの不純物
ガスを含むガスのことである。TRIESはモノシラン
などを用いる場合に比べ、基板などの被形成物の表面付
近で反応が進行するため、中間生成物などのパーティク
ルが、形成される層または膜の中に混入しにくいためで
ある。そのため伝搬損失が低減され、所望とする伝搬定
数も得られ易くなる。また、PMMAを主成分とする層
を形成するときは、スピンコート法やディップ法などの
従来周知の方法をとれば良い。
When forming a layer containing silicon oxide,
It is preferable to use a chemical vapor deposition method using a gas containing TRIES (triethoxysilane) as a source gas. T
The gas containing RIES is, for example, O 2 , O 3 , N
A gas containing 2 O and the like, and also containing an impurity gas for adjusting the refractive index. In TRIES, a reaction proceeds near the surface of an object to be formed such as a substrate as compared with the case of using monosilane or the like, and thus particles such as intermediate products are less likely to be mixed into a layer or a film to be formed. Therefore, the propagation loss is reduced, and a desired propagation constant is easily obtained. When a layer mainly composed of PMMA is formed, a conventionally known method such as a spin coating method or a dipping method may be used.

【0046】まず、製造の前処理として、基板26の洗
浄を行う(図3(A))。
First, the substrate 26 is cleaned as a pretreatment for manufacturing (FIG. 3A).

【0047】第1工程として、基板26の上に下部クラ
ッド層12の形成を行う(図3(B))。続いて、コア
層28の形成を行う(図3(C))。この第1工程およ
び第2工程に用いる形成方法としては、特に限定しな
い。例えば、蒸着法、スパッタ法、化学気相成長法(以
下、CVD法と略記することもある)、FHD法、ゾル
−ゲル法、スピンコート法、ディップ法などである。下
部クラッド層12、コア層28、それぞれの材料に応じ
た形成方法をとることとする。
As a first step, the lower cladding layer 12 is formed on the substrate 26 (FIG. 3B). Subsequently, the core layer 28 is formed (FIG. 3C). The formation method used in the first step and the second step is not particularly limited. For example, a vapor deposition method, a sputtering method, a chemical vapor deposition method (hereinafter sometimes abbreviated as a CVD method), an FHD method, a sol-gel method, a spin coating method, a dip method, and the like. The lower clad layer 12 and the core layer 28 are formed according to the respective materials.

【0048】ただし、コア層またはクラッド層に不純物
をドープするときは、不本意な不純物の拡散が生じない
ような形成方法をとることが望ましい。また、形成する
際、使用する光に対し吸収をもつ不純物などが混入して
しまう場合があるが、そのようなときに、熱処理などを
行う場合があっても良い。
However, when doping the core layer or the cladding layer with an impurity, it is desirable to adopt a forming method that does not cause undesired diffusion of the impurity. In the formation, impurities or the like that absorb light to be used may be mixed. In such a case, heat treatment or the like may be performed.

【0049】続いて、フォトリソグラフィなどにより、
コア層28を加工するためのレジストパターン36をコ
ア層28の表面に形成する(図3(D))。なお、レジ
ストのみを用いてレジストパターン36を形成しても、
レジストの下にアモルファスシリコン、タングステンシ
リコン、アルミニウムやクロム等の膜とレジストとを用
いて多層レジスト構造のレジストパターン36を形成し
ても良い。
Subsequently, by photolithography or the like,
A resist pattern 36 for processing the core layer 28 is formed on the surface of the core layer 28 (FIG. 3D). Even if the resist pattern 36 is formed using only the resist,
A resist pattern 36 having a multilayer resist structure may be formed using a film of amorphous silicon, tungsten silicon, aluminum, chromium, or the like and a resist under the resist.

【0050】次に、第3工程として、レジストパターン
36間に露出しているコア層28の領域に対しエッチン
グを行って、コア48が形成される(図4(A))。こ
の第3工程に用いるエッチング法は、特に限定されな
い。ウェットエッチングまたはドライエッチングを用い
ることができる。ただし、コア48の側壁が基板26の
上面に垂直またはほぼ垂直となるようにエッチングでき
る方法であれば良い。好適にはプラズマを利用したドラ
イエッチングであって、異方性エッチングの可能なも
の、例えば反応性イオンエッチング法、反応性イオンビ
ームエッチング法などを用いると良い。このエッチング
工程により、2本の互いに平行な、ストライプ状のコア
48を得る。従って、これら隣接する2つのコア48の
互いに対向している側壁も実質的に平行となっている。
Next, as a third step, a region of the core layer 28 exposed between the resist patterns 36 is etched to form a core 48 (FIG. 4A). The etching method used in the third step is not particularly limited. Wet etching or dry etching can be used. However, any method may be used as long as it can be etched so that the side wall of the core 48 is perpendicular or almost perpendicular to the upper surface of the substrate 26. Preferably, dry etching using plasma, which can perform anisotropic etching, such as reactive ion etching or reactive ion beam etching, is preferably used. Through this etching step, two parallel, stripe-shaped cores 48 are obtained. Therefore, the opposing side walls of these two adjacent cores 48 are also substantially parallel.

【0051】次に、第4工程の膜形成工程として、上部
クラッド層の一部となる膜13の形成を行う(図4
(B))。この膜形成工程には、CVD法、スパッタ法
または材料に応じたその他の任意好適な方法を用いるこ
とができるが、それ以外であっても、外部から膜の原料
または膜を構成する材料が供給されることにより、その
膜厚がおおむね均一となるように表面から徐々に膜の形
成が行われるような形成方法であれば良い。また、この
膜形成工程は、コアの壁面からの膜の成長により、コア
間の微細な間隙が閉塞されたとき、或いは閉塞されると
予測できたとき、膜形成工程を終了させればよい。
Next, as a film forming step of a fourth step, a film 13 to be a part of the upper clad layer is formed (FIG. 4).
(B)). In this film forming step, a CVD method, a sputtering method, or any other suitable method depending on the material can be used. However, in other cases, the material of the film or the material constituting the film is supplied from outside. Accordingly, any method may be used as long as the film is formed gradually from the surface so that the film thickness is substantially uniform. In addition, the film forming step may be completed when the fine gap between the cores is closed or predicted to be closed by the growth of the film from the wall surface of the core.

【0052】これらの形成方法によって膜の形成を行う
とき、下地の形状によって、または表面の各部位におけ
る膜形成の速度の違いによって、ある部位に膜の原料ま
たは膜を構成する材料が外部から供給されなくなり、そ
の部位に不本意な空隙が形成されてしまうこととなる。
より具体的に説明すると、図4(B)に概略的に示され
ているように、コア48の向かい合って突出した角の部
分からの膜成長が、コア48の平坦な側壁のより基板2
6に近い下側の部分からの膜成長と比べ、その成長速度
が速くなることがある。そのまま膜の形成を継続する
と、先ず、角の部分からの基板に平行な方向への膜によ
りコアの微細な間隙が閉塞されてしまい、それよりも下
側にある部位に膜の形成が行われなくなり、2つのコア
48の間の間隙に不本意な空隙が形成されることとな
る。
When a film is formed by these forming methods, the material of the film or the material constituting the film is supplied from an external source to a certain site depending on the shape of the base or the difference in the speed of film formation at each site on the surface. And an unintended void is formed in that part.
More specifically, as schematically shown in FIG. 4B, the film growth from the corners of the core 48 protruding opposite to each other causes the substrate 2 on the flat side wall of the core 48 to twist.
The growth rate may be higher than that of the film growth from the lower part close to 6. If the formation of the film is continued as it is, the fine gap of the core is first closed by the film in the direction parallel to the substrate from the corner, and the film is formed in a portion below it. As a result, an undesired gap is formed in the gap between the two cores 48.

【0053】そのため、第4工程の膜エッチング工程と
して、上部クラッド層の一部となる膜13をエッチング
し、膜14を形成する(図4(C))。膜エッチング工
程に用いるエッチングは、特に限定されない。ウェット
エッチング或いはドライエッチングを用いることができ
る。ただし、異方性の高いエッチングをすることが望ま
しいため、反応性イオンエッチングや反応性イオンビー
ムエッチングを用いることが望ましい。
Therefore, as a fourth film etching step, the film 13 which is to be a part of the upper clad layer is etched to form a film 14 (FIG. 4C). The etching used in the film etching step is not particularly limited. Wet etching or dry etching can be used. However, since it is desirable to perform etching with high anisotropy, it is desirable to use reactive ion etching or reactive ion beam etching.

【0054】また、エッチングの異方性を制御できるこ
とが望ましい。なぜなら、膜形成工程および膜エッチン
グ工程の繰り返しの回数に併せて、エッチングの異方性
を低くした、すなわちより等方的なエッチングを行うこ
とができるからである。このようにすると、膜のエッチ
ングの方向が、基板に垂直な方向に優位のエッチングか
ら、より等方的なエッチングとなるため、基板に垂直な
向きの余分なエッチングが低減でき、従って、効率の良
いエッチングが可能となる。
It is desirable that the anisotropy of etching can be controlled. This is because the anisotropy of etching can be reduced, that is, more isotropic etching can be performed in accordance with the number of repetitions of the film forming step and the film etching step. In this case, the direction of etching of the film becomes more isotropic since the etching direction is superior to the direction perpendicular to the substrate, so that unnecessary etching in the direction perpendicular to the substrate can be reduced. Good etching becomes possible.

【0055】エッチングの異方性を低くしていくために
は、膜形成工程および膜エッチング工程の繰り返し毎
に、チャンバ内の圧力を上昇させていくと良い。
In order to reduce the etching anisotropy, the pressure in the chamber may be increased every time the film forming step and the film etching step are repeated.

【0056】あるいは、エッチングに不活性ガスを用
い、エッチングの異方性を低くしていくために、膜形成
工程および膜エッチング工程の繰り返し毎に、不活性ガ
スのチャンバ内への流量を減少させていくと良い。ま
た、不活性ガスとしては、アルゴンガスが経済的である
ため好適である。
Alternatively, in order to reduce the anisotropy of the etching by using an inert gas for the etching, the flow rate of the inert gas into the chamber is reduced every time the film forming step and the film etching step are repeated. Good to go. As the inert gas, an argon gas is preferable because it is economical.

【0057】また、下部クラッド層12と上部クラッド
層34を構成する積層膜(上部クラッド層の一部となる
膜14、16、18…)とを酸化シリコンを含んでなる
膜とするとき、上述の第1工程および膜形成工程をプラ
ズマ化学気相成長法で行い、かつそのときの下部クラッ
ド層12および上部クラッド層34の屈折率をコア28
の屈折率よりも低くするために添加する不純物添加用ガ
スとして有機フッ化物ガスを用い、および上述の膜エッ
チング工程をそれと同一の有機フッ化物ガスを用いたド
ライエッチング法で行うと好適である。あるいは、下部
クラッド層12と上部クラッド層34を構成する積層膜
(上部クラッド層の一部となる膜14、16、18…)
とを酸化シリコンを含んでなる膜とするとき、上述の第
1工程および膜形成工程をプラズマ化学気相成長法で行
い、かつそのときの下部クラッド層12および上部クラ
ッド層34の屈折率をコア28の屈折率よりも低くする
ために添加する不純物添加用ガスとして有機フッ化物ガ
スを用い、および前述の第3工程をそれと同一の有機フ
ッ化物ガスを用いたドライエッチング法で行うと好適で
ある。
When the laminated films (the films 14, 16, 18,... Forming a part of the upper clad layer) constituting the lower clad layer 12 and the upper clad layer 34 are made of a film containing silicon oxide, Is performed by plasma enhanced chemical vapor deposition, and the refractive indices of the lower cladding layer 12 and the upper cladding layer
It is preferable to use an organic fluoride gas as an impurity-adding gas to be added to make the refractive index lower than the refractive index, and to carry out the above-mentioned film etching step by a dry etching method using the same organic fluoride gas. Alternatively, a laminated film constituting the lower clad layer 12 and the upper clad layer 34 (films 14, 16, 18,... Which are part of the upper clad layer)
Is a film containing silicon oxide, the first step and the film forming step are performed by a plasma enhanced chemical vapor deposition method, and the refractive indices of the lower cladding layer 12 and the upper cladding layer 34 at that time are set to the core. It is preferable to use an organic fluoride gas as an impurity-adding gas to be added to make the refractive index lower than 28, and to carry out the third step by a dry etching method using the same organic fluoride gas. .

【0058】例えば、このような有機フッ化物ガスとし
ては、CF4 、C26 、C48、CHF3 を用いる
ことができるが、この中ではC26 が好適である。こ
のように、同一のガスを、不純物添加用のガスとして、
またエッチングガスとして、複数の工程に用いること
で、ガス配管や有害ガス等の除害設備や漏洩探知機など
を簡略化することができる。また、プラズマ化学気相成
長法とドライエッチング法を同一の装置で行うと工程の
簡略化を図ることができるため、更に好適である。
For example, CF 4 , C 2 F 6 , C 4 F 8 , and CHF 3 can be used as such an organic fluoride gas. Among them, C 2 F 6 is preferable. Thus, the same gas is used as a gas for adding impurities.
In addition, by using the etching gas in a plurality of steps, a gas pipe, a harmful gas and other abatement equipment, a leak detector, and the like can be simplified. In addition, it is more preferable to perform the plasma chemical vapor deposition method and the dry etching method with the same apparatus because the process can be simplified.

【0059】次に、2回目の膜形成工程を行う。1回目
の膜形成工程および膜エッチング工程を行って形成され
た上部クラッド層の一部となる膜14を覆うように、上
部クラッド層の一部となる膜15を形成する(図5
(A))。2回目の膜形成工程は、上述した1回目の膜
形成工程と同様の形成方法をとることができる。
Next, a second film forming step is performed. A film 15 to be a part of the upper clad layer is formed so as to cover the film 14 to be a part of the upper clad layer formed by performing the first film forming step and the film etching step (FIG. 5).
(A)). In the second film forming step, the same forming method as in the above-described first film forming step can be employed.

【0060】2回目の膜形成工程によっても、まだコア
の間隙が上部クラッド層で満たされない場合は、2回目
の膜エッチング工程を行う。すなわち、上部クラッド層
の一部となる膜15をエッチングして、上部クラッド層
の一部となる膜16を形成する。その際、上述したよう
に、エッチングの異方性を低くすると良い。2回目の膜
エッチング工程は、上述した1回目の膜エッチング工程
と同様の、より好適には圧力を上昇させるという条件あ
るいは不活性ガスの流量を減少させるという条件を付加
した、形成方法をとれば良い。
If the gap between the cores is not yet filled with the upper cladding layer by the second film forming step, the second film etching step is performed. That is, the film 15 that becomes a part of the upper clad layer is etched to form the film 16 that becomes a part of the upper clad layer. At that time, as described above, it is preferable to lower the anisotropy of the etching. In the second film etching step, a formation method similar to the first film etching step described above, more preferably under the condition of increasing the pressure or decreasing the flow rate of the inert gas is added. good.

【0061】また、3回目の膜形成工程によっても、ま
だコアの間隙が上部クラッド層で満たされない場合は、
上述の膜エッチング工程および膜形成工程により、上部
クラッド層の一部となる膜の形成を行う。図においては
3回目の膜形成工程により、コアの間隙が上部クラッド
層34(膜14、膜16および膜18)で満たされてお
り、形成工程は終了している(図5(B))。
If the core gap is not yet filled with the upper cladding layer even by the third film forming step,
Through the above-described film etching step and film forming step, a film to be a part of the upper clad layer is formed. In the figure, the gap between the cores is filled with the upper cladding layer 34 (the film 14, the film 16, and the film 18) by the third film forming process, and the forming process is completed (FIG. 5B).

【0062】膜形成工程および膜エッチング工程は、コ
アの微細な間隙が上部クラッド層で満たされ、かつコア
の上面からの上部クラッド層が十分な厚さとなるまで繰
り返される。ただし本発明の主旨から明らかなように、
膜形成工程により第4工程は終了する。
The film forming step and the film etching step are repeated until the fine gap of the core is filled with the upper clad layer and the upper clad layer from the upper surface of the core has a sufficient thickness. However, as is clear from the gist of the present invention,
The fourth step is completed by the film forming step.

【0063】このように、膜形成工程と膜エッチング工
程とを繰り返すことで、コア間の微細な間隙を上部クラ
ッド層により隙間無く満たすことができる。
As described above, by repeating the film forming step and the film etching step, the fine gap between the cores can be filled with the upper cladding layer without any gap.

【0064】先に述べたように、少なくとも膜形成工程
および膜エッチング工程を、それぞれプラズマCVD法
およびドライエッチング法を用いて行う場合は、それら
プラズマCVD法とドライエッチング法を同一装置の同
一チャンバ内で行うと、より好適である。なぜならチャ
ンバ間の移動が無くなるため、製造工程をより短くでき
るためである。例えば、陰極結合型の平行平板型プラズ
マCVD装置(または陰極結合型の平行平板型プラズマ
反応性イオンエッチング装置)、電子サイクロトロン共
鳴CVD装置(電子サイクロトロン共鳴を利用した反応
性イオンビームエッチング装置)を用いれば良い。な
お、陰極結合型とは、基板側にプラズマシースが形成さ
れるように、基板ステージとチャンバが電気的に絶縁さ
れ、基板ステージに自己バイアスが印加される構造を指
す。
As described above, when at least the film forming step and the film etching step are performed using the plasma CVD method and the dry etching method, respectively, the plasma CVD method and the dry etching method are performed in the same chamber of the same apparatus. Is more preferable. This is because there is no movement between the chambers, so that the manufacturing process can be shortened. For example, a cathode-coupled parallel-plate plasma CVD apparatus (or a cathode-coupled parallel-plate plasma reactive ion etching apparatus) or an electron cyclotron resonance CVD apparatus (reactive ion beam etching apparatus using electron cyclotron resonance) is used. Good. Note that the cathode-coupled type refers to a structure in which the substrate stage and the chamber are electrically insulated so that a plasma sheath is formed on the substrate side, and a self-bias is applied to the substrate stage.

【0065】図2のMZ光スイッチの光導波部分は以上
のように形成される。その後、これにクロムからなる薄
膜ヒーターなどの制御用の部品を形成すれば、MZ光ス
イッチを得ることができる。また、方向性結合器、Y分
岐素子、アレイ導波路格子(AWG)なども同様に製造
することができることは明らかである。
The optical waveguide portion of the MZ optical switch shown in FIG. 2 is formed as described above. After that, if a control part such as a thin film heater made of chromium is formed thereon, an MZ optical switch can be obtained. It is apparent that a directional coupler, a Y-branch element, an arrayed waveguide grating (AWG), and the like can be similarly manufactured.

【0066】上述のことから理解できるように、光の結
合または分岐を行うための並設されたコア間の微細な間
隙をクラッド層で覆うことが、より可能となったため、
コアへの光の閉じ込めが向上する。すなわち、伝搬損失
が低減する。
As can be understood from the above description, it is more possible to cover the fine gap between the juxtaposed cores for coupling or branching light with the cladding layer.
Light confinement in the core is improved. That is, the propagation loss is reduced.

【0067】また、光の結合または分岐を行うための並
設されたコア間の微細な間隙をクラッド層で満たすこと
が、より可能となったため、光波回路を構成する光導波
路の設計通りの伝搬定数を得られ易くなる。すなわち、
結合長の制御など設計に応じた光波回路素子の特性を得
られ易くなる。
Further, since it is possible to fill the fine gap between the cores arranged in parallel for coupling or branching light with the cladding layer, the propagation of the optical waveguide constituting the lightwave circuit as designed. It becomes easier to obtain a constant. That is,
It becomes easy to obtain characteristics of the lightwave circuit element according to the design such as control of the coupling length.

【0068】また、これら光の結合または分岐を用いた
光波回路素子以外にも、交差するコアの構造を有する埋
込光波回路の上部クラッド層の形成に、上述の膜形成工
程と膜エッチング工程とを繰り返すことによって、少な
くともコアに対するクラッド層のカバレージが向上する
ことは明らかである。それにより、コアへの光の閉じ込
めが向上するため、伝搬損失の低減が見込める。
In addition to the lightwave circuit device using the light coupling or branching, the above-mentioned film forming step and film etching step are used for forming the upper cladding layer of the embedded lightwave circuit having a crossing core structure. It is clear that by repeating the above, at least the coverage of the cladding layer with respect to the core is improved. Thereby, the confinement of light in the core is improved, so that a reduction in propagation loss can be expected.

【0069】また、コア層またはクラッド層をプラズマ
化学気相成長法を用いて形成する場合など、すなわち低
温での形成が可能な形成方法をとると好適である。なぜ
なら、屈折率調整用などの不純物が、それぞれクラッド
層またはコア層に拡散しないため、コアとクラッド層の
間で急峻な屈折率を得ることができるので、設計の通り
の伝搬定数を得られ易くなる。
It is preferable to form the core layer or the clad layer by using a plasma enhanced chemical vapor deposition method, that is, to adopt a method capable of forming at a low temperature. This is because impurities for adjusting the refractive index do not diffuse into the cladding layer or the core layer, respectively, so that a steep refractive index can be obtained between the core and the cladding layer. Become.

【0070】[0070]

【実施例】以下、実施例として、図1および図2および
図3〜図5を参照にして、具体的な製造方法を説明す
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a specific manufacturing method will be described as an embodiment with reference to FIGS. 1 and 2 and FIGS.

【0071】ただし、この実施例で述べる使用材料、装
置、数値条件などはこの発明の範囲内の一例に過ぎな
い。したがって、この発明は、以下の使用材料、装置、
数値条件などに限定されない。
However, the materials used, devices, numerical conditions, and the like described in this embodiment are merely examples within the scope of the present invention. Accordingly, the present invention provides the following materials, devices,
It is not limited to numerical conditions.

【0072】光波回路素子の性質上、低伝搬損失のコア
が要求される。そこで以下の実施例では、酸化シリコン
を主成分とするコアおよびクラッド層である光波回路素
子をプラズマCVD法により形成した。
Due to the nature of the lightwave circuit element, a core having a low propagation loss is required. Therefore, in the following examples, a lightwave circuit element serving as a core and a cladding layer containing silicon oxide as a main component was formed by a plasma CVD method.

【0073】この実施例においては、陰極結合型の平行
平板型プラズマCVD装置を用いた。この装置は、TR
IES、酸素、C26 およびアルゴンが、チャンバ内
に導入可能となっている。また基板を加熱するためのヒ
ーターを具えている。チャンバ内の圧力は、ロータリポ
ンプおよびターボ分子ポンプにより、1×10-5Paま
で下げることができる。上部電極の表面には、多数の穴
が開けられており、ガスがシャワー状に基板表面に供給
されるようになっている。ガスは流量コントローラーに
より所望の流量に制御される。チャンバ内の圧力の制御
には、チャンバに設置された圧力計およびバタフライバ
ルブにより、所望の一定値に制御することができる。ま
た、基板ステージと上部電極との間に13.56MHz
の高周波を印加することにより、チャンバ内にプラズマ
が発生する。このような装置を用い形成をおこなう。ま
た、シリコンウェハを基板26として用いることとし
た。
In this embodiment, a cathode-coupled parallel plate type plasma CVD apparatus was used. This device uses TR
IES, oxygen, C 2 F 6 and argon, and can introduce into the chamber. In addition, a heater for heating the substrate is provided. The pressure in the chamber can be reduced to 1 × 10 −5 Pa by a rotary pump and a turbo molecular pump. Many holes are formed in the surface of the upper electrode, so that gas is supplied to the substrate surface in a shower shape. The gas is controlled to a desired flow rate by a flow controller. The pressure in the chamber can be controlled to a desired constant value by a pressure gauge and a butterfly valve installed in the chamber. 13.56 MHz between the substrate stage and the upper electrode
By applying the high frequency, plasma is generated in the chamber. The formation is performed using such an apparatus. In addition, a silicon wafer is used as the substrate 26.

【0074】まず、基板26を、硫酸と過酸化水素を
3:1に混合した温度85℃の溶液により5分間洗浄し
た。続いて純水により洗浄した。次に純水により1%に
希釈したフッ化水素溶液により20分間洗浄した。再び
純水により洗浄した(図3(A))。
First, the substrate 26 was washed with a solution of sulfuric acid and hydrogen peroxide mixed at a ratio of 3: 1 at a temperature of 85 ° C. for 5 minutes. Subsequently, the substrate was washed with pure water. Next, the substrate was washed with a hydrogen fluoride solution diluted to 1% with pure water for 20 minutes. The substrate was washed again with pure water (FIG. 3A).

【0075】次に上述のプラズマCVD装置のチャンバ
内に基板26を設置した。基板26は400℃となるま
で加熱した。チャンバ内をロータリポンプにより1Pa
となるまで排気した後、ターボ分子ポンプにより1×1
-5Paまで排気した。TRIESを12sccm、酸
素を400sccm、C26 を10sccmなる流量
で、上部電極からチャンバ内に導入する。TRIESは
あらかじめ、80℃とし気化させておく。C26 はコ
アに対するクラッド層の屈折率を約0.3%程度、小さ
くする目的でドープする。チャンバ内の圧力を30Pa
に保持し、13.56MHzの高周波を上部電極と基板
ステージ間に電力密度1.6W/cm2で印加した。チ
ャンバ内にプラズマが発生し、3時間30分で基板26
の上に膜厚約25μm、屈折率1.452の石英膜から
なる下部クラッド層12が形成された(図3(B))。
Next, the substrate 26 was set in the chamber of the above-mentioned plasma CVD apparatus. The substrate 26 was heated to 400 ° C. 1Pa inside the chamber by rotary pump
After evacuating to 1 x 1 by a turbo molecular pump
It was evacuated to 0 -5 Pa. TRIES is introduced into the chamber from the upper electrode at a flow rate of 12 sccm, oxygen at a flow rate of 400 sccm, and C 2 F 6 at a flow rate of 10 sccm. TRIES is vaporized at 80 ° C. in advance. C 2 F 6 is doped for the purpose of reducing the refractive index of the cladding layer with respect to the core by about 0.3%. The pressure in the chamber is 30Pa
, And a high frequency of 13.56 MHz was applied between the upper electrode and the substrate stage at a power density of 1.6 W / cm 2 . Plasma is generated in the chamber, and the substrate 26
A lower clad layer 12 made of a quartz film having a thickness of about 25 μm and a refractive index of 1.452 was formed thereon (FIG. 3B).

【0076】引き続いて同一装置内で、チャンバ内の圧
力をロータリポンプおよびターボ分子ポンプにより1×
10-3Paまで排気した。TRIESを12sccm、
酸素を400sccmなる流量でチャンバ内に導入す
る。基板26は400℃となるまで加熱されている。T
RIESはあらかじめ温度を80℃とし気化させておい
た。チャンバ内の圧力を30Paに保持して、13.5
6MHzの高周波を上部電極と基板ステージの間に1.
6W/cm2 で印加した。チャンバ内にプラズマが発生
し、1時間10分で下部クラッド層12上に膜厚約8μ
m、屈折率1.456のコア層28が形成された(図3
(C))。その後、高周波の放電およびガスの導入を止
め、ロータリポンプおよびターボ分子ポンプを順に用い
て、チャンバ内の圧力を1×10-3Paまで排気した。
排気後、窒素をチャンバ内に導入し大気圧とし、基板2
6を取り出した。
Subsequently, in the same apparatus, the pressure in the chamber was increased to 1 × by a rotary pump and a turbo molecular pump.
Evacuation was performed to 10 −3 Pa. TRIES 12sccm,
Oxygen is introduced into the chamber at a flow rate of 400 sccm. The substrate 26 is heated up to 400.degree. T
RIES was previously vaporized at a temperature of 80 ° C. The pressure in the chamber was maintained at 30 Pa and 13.5
A high frequency of 6 MHz is applied between the upper electrode and the substrate stage.
The voltage was applied at 6 W / cm 2 . Plasma is generated in the chamber, and a film thickness of about 8 μm is formed on the lower clad layer 12 in 1 hour and 10 minutes.
m, the core layer 28 having a refractive index of 1.456 was formed.
(C)). Thereafter, the high-frequency discharge and the introduction of gas were stopped, and the pressure in the chamber was evacuated to 1 × 10 −3 Pa using a rotary pump and a turbo molecular pump in this order.
After evacuation, nitrogen was introduced into the chamber to atmospheric pressure, and the substrate 2
6 was taken out.

【0077】次にコア層28を加工するための、光波回
路素子である光の結合または分岐をおこなう部分の光導
波路のパターンが形成されているマスクを用い、一般的
に広く用いられている露光法により、コア層28上にレ
ジストパターン36を形成する。具体的にはコア層28
を覆うようにレジストをスピンコートを用いて厚さ約1
μm塗布した。次にレジストを塗布した基板26を約9
0℃の恒温槽に10分間保持したのち、水銀ランプのi
線を用いた縮小投影露光器にマスクと基板26を設置し
た。次にコア層28の上のレジストにi線を所定の露光
量照射した。現像後、温度80℃の恒温槽内に10分間
保持することにより、コア層28上に光波回路素子の光
導波路のレジストパターン36が形成された(図3
(D))。
Next, using a mask on which a pattern of an optical waveguide, which is a light wave circuit element, which couples or branches light, is formed for processing the core layer 28, a light exposure generally used widely is used. A resist pattern 36 is formed on the core layer 28 by a method. Specifically, the core layer 28
The resist is spin-coated to a thickness of about 1
μm was applied. Next, the substrate 26 coated with the resist is
After being kept in a thermostat at 0 ° C. for 10 minutes, the mercury lamp i
The mask and the substrate 26 were set in a reduction projection exposure device using lines. Next, the resist on the core layer 28 was irradiated with i-line at a predetermined exposure dose. After the development, the resist pattern 36 of the optical waveguide of the lightwave circuit element was formed on the core layer 28 by holding the substrate in a constant temperature bath at a temperature of 80 ° C. for 10 minutes (FIG. 3).
(D)).

【0078】次に、一般的に広く用いられている反応性
イオンエッチング装置のチャンバ内に、レジストパター
ン36を形成した基板26を設置した。ロータリポンプ
によりチャンバ内の圧力が1Paとなるまで排気したの
ち、ターボ分子ポンプを用いて1×10-3Paまで排気
した。次に、CHF3 をチャンバ内に100sccmの
流量で導入した。チャンバ内の圧力を2Paに保持し、
周波数13.56MHzの高周波を1W/cm2 の電力
密度で印加した。レジストパターン36をマスクとして
コア層28がエッチングされる。40分後に、高周波の
放電およびCHF3 の導入を止め、ロータリポンプおよ
びターボ分子ポンプを用いて、チャンバ内の圧力を1×
10-3まで排気した。排気後、窒素を導入しチャンバ内
の圧力を大気圧とした後、基板26を含む下地を取り出
した。次に一般的に広く使用されている酸素プラズマア
ッシャー法と、それに続く硫酸と過酸化水素を3:1に
混合した温度85℃の溶液による洗浄とにより、レジス
トパターン36を剥離した。続いて純水により洗浄し
た。この工程により、コアの線幅が8μm、高さが8μ
m、コアの最小の距離が1μmである1組のコア48が
形成された(図4(A))。
Next, the substrate 26 on which the resist pattern 36 was formed was placed in a chamber of a reactive ion etching apparatus generally used widely. After the chamber was evacuated to a pressure of 1 Pa by a rotary pump, the gas was evacuated to 1 × 10 −3 Pa using a turbo molecular pump. Next, CHF 3 was introduced into the chamber at a flow rate of 100 sccm. Hold the pressure in the chamber at 2Pa,
A high frequency of 13.56 MHz was applied at a power density of 1 W / cm 2 . The core layer 28 is etched using the resist pattern 36 as a mask. After 40 minutes, the high-frequency discharge and the introduction of CHF 3 were stopped, and the pressure in the chamber was reduced to 1 × using a rotary pump and a turbo molecular pump.
Evacuated to 10 -3 . After evacuation, the pressure in the chamber was adjusted to atmospheric pressure by introducing nitrogen, and then the base including the substrate 26 was taken out. Next, the resist pattern 36 was peeled off by an oxygen plasma asher method which is generally widely used, followed by washing with a solution of sulfuric acid and hydrogen peroxide mixed at a temperature of 85 ° C. in a ratio of 3: 1. Subsequently, the substrate was washed with pure water. By this step, the core has a line width of 8 μm and a height of 8 μm.
m, a set of cores 48 having a minimum core distance of 1 μm was formed (FIG. 4A).

【0079】次に、プラズマ化学気相成長装置内に、コ
アを加工した基板26を設置して、膜形成工程をおこな
う。基板26の温度が400℃となるまで加熱し、チャ
ンバ内をロータリポンプおよびターボ分子ポンプにより
1×10-5まで排気した。TRIESを12sccm、
酸素を400sccm、C26 を10sccm、それ
ぞれの流量で上部電極からチャンバ内に導入した。TR
IESはあらかじめ温度を80℃として気化させておい
た。チャンバ内の圧力を30Paに保持し、13.56
MHzの高周波を上部電極と基板ステージ間に電力密度
1.6W/cm2 で印加した。チャンバ内にプラズマが
発生し、52分でコア48の上面に膜厚約5μm、屈折
率1.452の上部クラッド層の一部となる膜13が形
成された(図4(B))。形成後、高周波の印加を止め
た。
Next, the core-processed substrate 26 is set in the plasma enhanced chemical vapor deposition apparatus, and a film forming step is performed. The substrate 26 was heated until the temperature reached 400 ° C., and the inside of the chamber was evacuated to 1 × 10 −5 by a rotary pump and a turbo molecular pump. TRIES 12sccm,
Oxygen was introduced into the chamber at a flow rate of 400 sccm and C 2 F 6 at a flow rate of 10 sccm from the upper electrode. TR
The IES was vaporized at a temperature of 80 ° C. in advance. The pressure in the chamber was maintained at 30 Pa and 13.56
A high frequency of MHz was applied between the upper electrode and the substrate stage at a power density of 1.6 W / cm 2 . Plasma was generated in the chamber, and a film 13 which was a part of an upper clad layer having a thickness of about 5 μm and a refractive index of 1.452 was formed on the upper surface of the core 48 in 52 minutes (FIG. 4B). After the formation, the application of the high frequency was stopped.

【0080】次に、形成された上部クラッド層の一部と
なる膜13を、コア48の側面部に膜を残すように異方
性エッチングするため、膜形成工程で用いた装置と同一
のチャンバ内において引き続き膜エッチング工程をおこ
なう。まず、ロータリポンプとターボ分子ポンプとを用
いてチャンバ内の圧力が1×10-3となるまで排気し
た。次にC26 を50sccm、酸素を100scc
m、アルゴンを50sccmの流量で導入した。チャン
バ内の圧力を2Paに保持し、周波数13.56MHz
の高周波を1.6W/cm2 の電力密度で印加すると、
上部クラッド層の一部となる膜13が異方性エッチング
され、上部クラッド層の一部となる膜14が形成され
た。コア48の上面および下部クラッドの上面にある膜
のエッチング速度が、コアの側面にある膜のエッチング
速度よりも、3倍以上大きいので、コア側面部以外の膜
厚が減少する(図4(C))。10分後に高周波の印加
を止め、C26 、酸素、アルゴンの導入を止め、ロー
タリポンプおよびターボ分子ポンプを用いてチャンバ内
の圧力を1×10-3まで排気した。
Next, in order to anisotropically etch the formed film 13 which becomes a part of the upper clad layer so as to leave the film on the side surface of the core 48, the same chamber as that used in the film forming process is used. Subsequently, a film etching process is performed. First, the chamber was evacuated using a rotary pump and a turbo molecular pump until the pressure in the chamber became 1 × 10 −3 . Next, 50 sccm of C 2 F 6 and 100 sccc of oxygen
m and argon were introduced at a flow rate of 50 sccm. The pressure in the chamber is maintained at 2 Pa and the frequency is 13.56 MHz.
Is applied at a power density of 1.6 W / cm 2 ,
The film 13 to be a part of the upper clad layer was anisotropically etched to form a film 14 to be a part of the upper clad layer. Since the etching rate of the film on the upper surface of the core 48 and the upper surface of the lower clad is three times or more higher than the etching rate of the film on the side surface of the core, the film thickness other than the side surface of the core decreases (FIG. )). After 10 minutes, the application of the high frequency was stopped, the introduction of C 2 F 6 , oxygen and argon was stopped, and the pressure in the chamber was evacuated to 1 × 10 −3 using a rotary pump and a turbo molecular pump.

【0081】続いて、同一チャンバ内で、2回目の膜形
成工程により、上部クラッド層の一部となる膜15の形
成を行う。これは1回目の膜形成工程と同様に行った
(図5(A))。
Subsequently, in the same chamber, a film 15 to be a part of the upper clad layer is formed by a second film forming step. This was performed in the same manner as in the first film forming step (FIG. 5A).

【0082】この2回目の膜形成工程により、コア48
の間隙が上部クラッド層により満たされなかったため、
1回目の膜エッチング工程と同様に2回目の膜エッチン
グ工程を行い、上部クラッド層の一部となる膜16が形
成された。
In the second film forming step, the core 48
Was not filled by the upper cladding layer,
A second film etching step was performed in the same manner as the first film etching step, and a film 16 to be a part of the upper clad layer was formed.

【0083】ただし、膜形成工程および膜エッチング工
程を重ねるにつれ、エッチングの異方性を緩やかにして
いくと好適であるため、この2回目の膜エッチング工程
ではアルゴンの流量を30sccmとした。このように
エッチングを異方的なものから等方的なものとすること
により、コア間の埋め込みは更に容易となっている。
However, as the film forming step and the film etching step are repeated, it is preferable that the anisotropy of the etching is moderated. Therefore, the flow rate of argon was set to 30 sccm in the second film etching step. By changing the etching from the anisotropic one to the isotropic one, the embedding between the cores is further facilitated.

【0084】次に、同一チャンバ内で、3回目の膜形成
工程により、上部クラッド層の一部となる膜18の形成
をおこなう。この3回目の膜形成工程により、コア48
の間隙に上部クラッド層が満たされた(図5(B))。
Next, in the same chamber, a film 18 to be a part of the upper clad layer is formed by a third film forming step. By this third film forming step, the core 48
Was filled with the upper cladding layer (FIG. 5B).

【0085】最後にチャンバ内の圧力をロータリポンプ
およびターボ分子ポンプを用いて1×10-3まで排気し
た。排気後チャンバ内に窒素を導入し大気圧とし基板2
6を取り出した。
Finally, the pressure in the chamber was evacuated to 1 × 10 -3 using a rotary pump and a turbo molecular pump. After evacuation, nitrogen is introduced into the chamber to atmospheric pressure and the substrate 2
6 was taken out.

【0086】以上で、埋込プレーナ光波回路素子の、光
の結合または分岐をおこなう、並設されたコアの部分が
形成された。このようにアスペクト比が8なるコアの間
隙もクラッドガラスが満たされることにより、設計に応
じた伝搬定数を得ることができるため、結合長の制御を
設計通りに行うことが可能となる。またこのように、コ
アの微細な間隙にクラッドガラスが満たされることによ
り、伝搬損失も低減する。また、400℃でコア層とク
ラッド層の形成をおこなっているため、クラッド層にド
ープした不純物が拡散せず、コア―クラッド層で急峻な
屈折率が得られ、設計に応じた伝搬定数が得られること
が期待でき、また伝搬損失も低減する。また酸化シリコ
ンを主成分とするコアおよびクラッド層の形成に、TR
IESを用いているため、モノシランなどを用いた場合
に比べ、被堆積物表面付近の反応が中心となり、堆積膜
の中に中間生成物などのパーティクルが混入しにくくな
る。そのため、そのパーティクルによる光の吸収などが
低減される。
As described above, the juxtaposed core portions of the buried planar lightwave circuit element for coupling or branching light are formed. Since the gap between the cores having the aspect ratio of 8 is filled with the cladding glass, a propagation constant according to the design can be obtained, so that the coupling length can be controlled as designed. Further, by filling the fine gaps between the cores with the clad glass, the propagation loss is also reduced. Further, since the core layer and the cladding layer are formed at 400 ° C., the impurity doped in the cladding layer does not diffuse, and a sharp refractive index is obtained in the core-cladding layer, and the propagation constant according to the design is obtained. And the propagation loss is reduced. In addition, for forming a core and a clad layer mainly composed of silicon oxide, TR
Since IES is used, the reaction in the vicinity of the surface of the object to be deposited is centered compared to the case where monosilane or the like is used, and particles such as intermediate products are less likely to be mixed into the deposited film. Therefore, the absorption of light by the particles is reduced.

【0087】このように微細なコアの間隙をクラッドガ
ラスで満たすことが可能となることにより、光波回路素
子としての特性が向上する。
As described above, the gap between the fine cores can be filled with the clad glass, so that the characteristics of the lightwave circuit element are improved.

【0088】[0088]

【発明の効果】上述した説明から明らかなように、この
発明によれば、係合するコアの微細な間隙にクラッドガ
ラスを満たすことができる。
As is apparent from the above description, according to the present invention, it is possible to fill the small gaps between the engaging cores with the cladding glass.

【0089】また、プラズマ化学気相成長装置を用いる
場合、低温でクラッド層またはコア層の形成が可能とな
る。
When a plasma enhanced chemical vapor deposition apparatus is used, a clad layer or a core layer can be formed at a low temperature.

【0090】以上のことにより、設計に応じた特性を有
する光波回路素子を得ることができる。また、伝搬損失
を低減することができる。
As described above, it is possible to obtain a lightwave circuit device having characteristics according to the design. In addition, propagation loss can be reduced.

【0091】また、膜の形成とその膜のエッチングとを
同一装置で行うこと、あるいは複数の工程に同一のガス
を用いることで、製造工程の簡略化およびコスト低減な
どを図ることができる。
Further, by performing the film formation and the etching of the film by the same apparatus, or by using the same gas in a plurality of processes, the manufacturing process can be simplified and the cost can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】実施の形態の説明に供する、図2のマッハツェ
ンダー干渉計光スイッチのA−AおよびB−Bにおける
断面の切り口を表す図である。
FIG. 1 is a diagram illustrating a cross-section of the Mach-Zehnder interferometer optical switch taken along the line AA and BB of FIG. 2 for explaining the embodiment;

【図2】実施の形態の説明に供する、埋込プレーナ光波
回路素子の例であるマッハツェンダー干渉計光スイッチ
の概略的な図である。
FIG. 2 is a schematic diagram of a Mach-Zehnder interferometer optical switch, which is an example of a buried planar lightwave circuit element, for describing the embodiment.

【図3】埋込プレーナ光波回路素子の製造方法のうち、
光結合部の製造工程を示す工程断面図である。
FIG. 3 shows a method of manufacturing a buried planar lightwave circuit element.
It is a process sectional view showing a manufacturing process of an optical coupling part.

【図4】図3に続く埋込プレーナ光波回路素子の製造方
法のうち、光結合部の製造工程を示す工程断面図であ
る。
FIG. 4 is a process cross-sectional view showing a manufacturing process of an optical coupling portion in the method of manufacturing the buried planar lightwave circuit device following FIG. 3;

【図5】図4に続く埋込プレーナ光波回路素子の製造方
法のうち、光結合部の製造工程を示す工程断面図であ
る。
FIG. 5 is a process cross-sectional view showing a manufacturing process of an optical coupling portion in the method of manufacturing the buried planar lightwave circuit device following FIG. 4;

【図6】従来の製造工程図である。FIG. 6 is a conventional manufacturing process diagram.

【符号の説明】[Explanation of symbols]

12:下部クラッド層 13:上部クラッド層の一部となる膜(1回目の膜形成
工程後) 14:上部クラッド層の一部となる膜(1回目の膜エッ
チング工程後) 15:上部クラッド層の一部となる膜(2回目の膜形成
工程後) 16:上部クラッド層の一部となる膜(2回目の膜エッ
チング工程後) 18:上部クラッド層の一部となる膜(3回目の膜エッ
チング工程後) 22:コア層となるガラス微粒子層 24:下部クラッド層となるガラス微粒子層 26:基板 28:コア層 30:酸水素バーナ 32:上部クラッド層となるガラス微粒子層 34:上部クラッド層 36:レジストパターン 38:マッハツェンダー干渉計光スイッチ 40、42、44、46:光信号入出力端 48:コア 48a:第1コア 48:b第2コア 50:光結合部 52:薄膜ヒーター
12: Lower clad layer 13: Film to be a part of upper clad layer (after the first film forming step) 14: Film to be part of the upper clad layer (after the first film etching step) 15: Upper clad layer 16: A film that becomes a part of the upper cladding layer (after the second film etching step) 18: A film that becomes a part of the upper cladding layer (after the third film forming step) 22: glass fine particle layer to be a core layer 24: glass fine particle layer to be a lower clad layer 26: substrate 28: core layer 30: oxyhydrogen burner 32: glass fine particle layer to be an upper clad layer 34: upper clad Layer 36: resist pattern 38: Mach-Zehnder interferometer optical switch 40, 42, 44, 46: optical signal input / output terminal 48: core 48a: first core 48: b second core 50: optical coupling unit 52: Thin film heater

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 下部クラッド層と、コアと上部クラッド
層とを具える埋込プレーナ光波回路素子を製造するに当
たり、 基板上に下部クラッド層を形成する第1工程と、 該下部クラッド層上にコア層を形成する第2工程と、 該コア層をエッチングすることにより互いに微細な間隔
で近接したコアをリッジ状に形成する第3工程と、 該コアと前記下部クラッド層とを覆うように上部クラッ
ド層を形成する第4工程とを含み、 該第4工程は、前記コアと前記下部クラッド層とを覆う
膜を形成する膜形成工程と、該膜をエッチングする膜エ
ッチング工程とを順次に繰り返し行って、得られた積層
膜を前記上部クラッド層として形成することを特徴とす
る埋込プレーナ光波回路素子の製造方法。
In manufacturing a buried planar lightwave circuit device having a lower cladding layer, a core and an upper cladding layer, a first step of forming a lower cladding layer on a substrate; A second step of forming a core layer, a third step of forming the cores adjacent to each other at a fine interval in a ridge shape by etching the core layer, and an upper part covering the core and the lower clad layer. A fourth step of forming a clad layer, wherein the fourth step sequentially repeats a film forming step of forming a film covering the core and the lower clad layer, and a film etching step of etching the film. And forming the obtained laminated film as the upper cladding layer.
【請求項2】 請求項1に記載の埋込プレーナ光波回路
素子の製造方法において、 前記膜エッチング工程は、不活性ガス含有ガスを用いた
ドライエッチング法で行い、および前記膜形成工程およ
び膜エッチング工程の繰り返し毎に前記不活性ガス含有
ガス中における該不活性ガスの含有量を減少させていく
ことを特徴とする埋込プレーナ光波回路素子の製造方
法。
2. The method of manufacturing a buried planar lightwave circuit device according to claim 1, wherein the film etching step is performed by a dry etching method using an inert gas-containing gas, and the film forming step and the film etching are performed. A method of manufacturing a buried planar lightwave circuit device, wherein the content of the inert gas in the inert gas-containing gas is reduced every time the process is repeated.
【請求項3】 請求項1に記載の埋込プレーナ光波回路
素子の製造方法において、 前記膜エッチング工程は、任意のエッチングガスを用い
たドライエッチング法で行い、および前記膜形成工程お
よび膜エッチング工程の繰り返し毎に前記エッチングガ
スの圧力を上昇させていくことを特徴とする埋込プレー
ナ光波回路素子の製造方法。
3. The method for manufacturing a buried planar lightwave circuit device according to claim 1, wherein the film etching step is performed by a dry etching method using an arbitrary etching gas, and the film forming step and the film etching step are performed. Wherein the pressure of the etching gas is increased each time the process is repeated.
【請求項4】 請求項1に記載の埋込プレーナ光波回路
素子の製造方法において、 前記膜形成工程にプラズマ化学気相成長法を用い、かつ
前記膜エッチング工程にドライエッチング法を用い、該
プラズマ化学気相成長法および該ドライエッチング法を
同一のチャンバ内で行うことを特徴とする埋込プレーナ
光波回路素子の製造方法。
4. The method of manufacturing a buried planar lightwave circuit device according to claim 1, wherein said film forming step uses a plasma chemical vapor deposition method and said film etching step uses a dry etching method. A method for manufacturing a buried planar lightwave circuit device, wherein the chemical vapor deposition method and the dry etching method are performed in the same chamber.
【請求項5】 請求項1に記載の埋込プレーナ光波回路
素子の製造方法において、 前記コア層およびクラッド層(前記下部クラッド層およ
び前記上部クラッド層)のいずれか一方または双方の層
を、酸化シリコンを含む層として形成することを特徴と
する埋込プレーナ光波回路素子の製造方法。
5. The method for manufacturing a buried planar lightwave circuit device according to claim 1, wherein one or both of the core layer and the cladding layer (the lower cladding layer and the upper cladding layer) are oxidized. A method for manufacturing a buried planar lightwave circuit element, wherein the method is formed as a layer containing silicon.
JP10103398A 1998-04-13 1998-04-13 Method for manufacturing buried planar lightwave circuit element Expired - Lifetime JP4001416B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10103398A JP4001416B2 (en) 1998-04-13 1998-04-13 Method for manufacturing buried planar lightwave circuit element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10103398A JP4001416B2 (en) 1998-04-13 1998-04-13 Method for manufacturing buried planar lightwave circuit element

Publications (2)

Publication Number Publication Date
JPH11295544A true JPH11295544A (en) 1999-10-29
JP4001416B2 JP4001416B2 (en) 2007-10-31

Family

ID=14289868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10103398A Expired - Lifetime JP4001416B2 (en) 1998-04-13 1998-04-13 Method for manufacturing buried planar lightwave circuit element

Country Status (1)

Country Link
JP (1) JP4001416B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001290040A (en) * 2000-04-04 2001-10-19 Furukawa Electric Co Ltd:The Method for manufacturing optical waveguide parts and optical waveguide parts
JP2002214464A (en) * 2001-01-16 2002-07-31 Hitachi Cable Ltd Method for manufacturing optical waveguide
JPWO2019098208A1 (en) * 2017-11-17 2020-04-02 三井化学株式会社 Semiconductor element intermediate, metal-containing film forming composition, method of manufacturing semiconductor element intermediate, method of manufacturing semiconductor element

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001290040A (en) * 2000-04-04 2001-10-19 Furukawa Electric Co Ltd:The Method for manufacturing optical waveguide parts and optical waveguide parts
JP2002214464A (en) * 2001-01-16 2002-07-31 Hitachi Cable Ltd Method for manufacturing optical waveguide
JPWO2019098208A1 (en) * 2017-11-17 2020-04-02 三井化学株式会社 Semiconductor element intermediate, metal-containing film forming composition, method of manufacturing semiconductor element intermediate, method of manufacturing semiconductor element
US11487205B2 (en) 2017-11-17 2022-11-01 Mitsui Chemicals, Inc. Semiconductor element intermediate, composition for forming metal-containing film, method of producing semiconductor element intermediate, and method of producing semiconductor element

Also Published As

Publication number Publication date
JP4001416B2 (en) 2007-10-31

Similar Documents

Publication Publication Date Title
US6768828B2 (en) Integrated optical circuit with dense planarized cladding layer
JP2002323633A (en) Optical waveguide device and method for manufacturing the same
JP2000039532A (en) Process for producing planar type waveguide structure and waveguide structure
CN109541745A (en) A kind of follow-on micro-ring resonator in coupled zone and preparation method thereof
US6732550B2 (en) Method for performing a deep trench etch for a planar lightwave circuit
JP4001416B2 (en) Method for manufacturing buried planar lightwave circuit element
JPH10319263A (en) Optical waveguide and its production as well as optical device
JPS592008A (en) Production of embedding type quartz optical waveguide
KR100361097B1 (en) Fabricating method of optical waveguide using inductively coupled plasma etcher
JP3771034B2 (en) Manufacturing method of optical waveguide
JP2003084252A (en) Waveguide type optical component and its manufacturing method
JP3108212B2 (en) Manufacturing method of grating waveguide
JPH05181031A (en) Optical waveguide and its production
JPS59218406A (en) Optical guide and its production
JP2010122350A (en) Method for manufacturing optical waveguide
JP2005043497A (en) Optical waveguide
JP4670145B2 (en) Fabrication method of optical waveguide device
WO2020129664A1 (en) Optical waveguide and method for manufacturing same
JPH08179144A (en) Production of optical waveguide
JP2000075156A (en) Production of quartz optical waveguide
JP2001337241A (en) Method for manufacturing optical waveguide
CN116009145A (en) E based on silica/polymer embedded waveguide 10 /E 01 Mode rotator and method of making the same
JP2000089053A (en) Manufacture of optical waveguide circuit
JP2001290040A (en) Method for manufacturing optical waveguide parts and optical waveguide parts
JPH06331844A (en) Quartz optical waveguide and its production

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050316

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070718

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070814

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100824

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100824

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100824

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110824

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120824

Year of fee payment: 5

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120824

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120824

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130824

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term