JPH11289494A

JPH11289494A - シエーデイング補正回路

Info

Publication number: JPH11289494A
Application number: JP10110231A
Authority: JP
Inventors: Koji Kurosawa; 宏司黒沢
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1998-04-05
Filing date: 1998-04-05
Publication date: 1999-10-19
Anticipated expiration: 2018-04-05
Also published as: JP4045516B2

Abstract

(57)【要約】【課題】回路規模の大型化を伴うことなく水平方向及び
垂直方向に相関のないシエーデイング補正を有効に行う
ことができるシエーデイング補正回路を提案する。【解決手段】撮像素子１０２Ｒ、１０２Ｇ、１０２Ｂの
各画素の撮像出力信号Ｓ１０２Ｒ、Ｓ１０２Ｇ、Ｓ１０
２Ｂのシエーデイング成分に応じた離散的なシエーデイ
ング補正データ間を補間することにより、離散的なシエ
ーデイング補正データを連続的なシエーデイング補正デ
ータに変換し、当該連続的なシエーデング補正データに
基づいて撮像素子の出力信号をシエーデイング補正する
ことにより、水平及び垂直方向に相関のないシエーデイ
ング成分を小さな回路規模で有効に除去することができ
る。

Description

【発明の詳細な説明】

【０００１】

【目次】以下の順序で本発明を説明する。

【０００２】発明の属する技術分野従来の技術発明が解決しようとする課題課題を解決するための手段発明の実施の形態（１）第１の実施の形態（図１〜図１２）（２）第２の実施の形態（図９〜図１３）発明の効果

【０００３】

【発明の属する技術分野】本発明はシエーデイング補正
回路に監視、例えばビデオカメラにおいて撮像素子が出
力する映像信号のシエーデイング成分を除去するシエー
デイング補正回路に適用して好適なものである。

【０００４】

【従来の技術】従来、ビデオカメラによつて被写体を撮
像した際にＣＣＤ(Charge Coupled DevicE) 等の撮像素
子から出力される撮像信号は、撮像素子の感度むらや水
平転送レジスタに転送される時間に比例した暗電流等種
々の原因により画面の比較的広い範囲にわたる明暗の歪
み（シエーデイング）が発生することが知られている。

【０００５】シエーデイングには、画面周辺部において
出力が小さくなる白（変調）シエーデイングと、黒レベ
ルが画面全体にわたつて均一でない黒（重畳）シエーデ
イングとがある。白シエーデイングに対しては乗算器を
用い、黒シエーデイングに対しては加算器を用いてシエ
ーデイング補正信号を撮像信号に混合することにちよ
り、シエーデイング補正処理が行われる。

【０００６】かかるシエーデイング補正処理では、水
平、垂直両方向の鋸歯状波信号とパラボラ波信号を発生
し、これらを合成することによりシエーデイング補正信
号を生成する。この場合、鋸歯状波信号及びパラボラ波
信号の各信号発生器においてボリユーム等のレベル調整
器が設けられ、このレベル調整器を手作業で調整するこ
とにより鋸歯状波信号及びパラボラ波信号の各出力レベ
ルを調整するようになされている。オペレータは波形モ
ニタを見ながら各信号発生器の出力レベルを調整して、
適正なシエーデイング補正が行われるような補正信号を
生成する。

【０００７】また、被写体の色成分を、例えば赤色成
分、緑色成分、青色成分に色分解して、各色成分の画素
を３枚の撮像素子により個別に撮像する３板式のカラー
撮像装置では、各撮像素子ごとにシエーデイング補正処
理が行われる。

【０００８】

【発明が解決しようとする課題】ところで、従来のシエ
ーデイング補正回路では、適正なシエーデイング補正処
理が行われるように、波形モニタを見ながら鋸歯状波信
号及びパラボラ波信号の各信号発生器の出力レベルを手
動操作により調整することにより、その調整作業には熟
練が必要であると共に多大な手間と時間が必要であつ
た。

【０００９】かかる問題点を解決するための一つの方法
として、複数の画素がマトリクス状に配置された撮像素
子の撮像出力信号のシエーデイング成分を除去するシエ
ーデイング補正回路において、撮像素子により得られる
撮像出力信号からシエーデイング補正に必要な水平方向
及び垂直方向のシエーデイング補正データを形成してメ
モリ等の記憶手段に記憶し、実際の撮像時に記憶手段か
らシエーデイング補正データを読み出すと共に当該シエ
ーデイング補正データを用いて、各撮像素子の撮像出力
信号に黒シエーデイング補正や白シエーデイング補正を
施すようにしたシエーデイング補正回路が提案されてい
る（特開平3-262282号公報、特開平7-135600号公報) 。

【００１０】これらのシエーデイング補正回路では、画
面中央部分のレベルと、水平方向及び垂直方向の画素の
平均レベルとのレベル差を算出して、シエーデイング補
正に必要な水平方向及び垂直方向のシエーデイング補正
データを形成する処理を行うことにより、水平方向及び
垂直方向に相関が高いシエーデイングに対して有効に補
正処理が行われる。

【００１１】ところが、かかるシエーデイング補正回路
では、水平方向及び垂直方向の補正データを用いてシエ
ーデイング補正を行うことにより水平及び垂直方向に相
関があるシエーデイングに対しては有効に補正し得るの
に対して、点単位でのシエーデイング補正をおこなおう
とすると、水平及び又は垂直方向に対して補正による変
化が生じ、違和感のある画面となることを避け得ない。

【００１２】また、かかるシエーデイング補正回路にお
いては、水平及び垂直方向の補正データをメモリ等の記
憶手段に記憶する必要があり、記憶手段を設ける分、回
路規模が大型化する問題があつた。

【００１３】本発明は以上の点を考慮してなされたもの
で、回路規模の大型化を伴うことなく水平方向及び垂直
方向に相関のないシエーデイング補正を有効に行うこと
ができるシエーデイング補正回路を提案しようとするも
のである。

【００１４】

【課題を解決するための手段】かかる課題を解決するた
め本発明においては、撮像素子の各画素の撮像出力信号
のシエーデイング成分に応じた離散的なシエーデイング
補正データ間を補間することにより、離散的なシエーデ
イング補正データを連続的なシエーデイング補正データ
に変換し、当該連続的なシエーデング補正データに基づ
いて撮像素子の出力信号をシエーデイング補正すること
により、水平及び垂直方向に相関のないシエーデイング
成分を小さな回路規模で有効に除去することができる。

【００１５】

【発明の実施の形態】以下図面について、本発明の一実
施の形態を詳述する。（１）第１の実施の形態図１において１００は全体としてシエーデイング補正部
１００Ａを有する撮像装置を示し、光学系１０１に入射
された被写体からの光は、光学系１０１に設けられたプ
リズムによる赤色成分光ＬＡＲ、緑色成分光ＬＡＧ及び
青色成分光ＬＡＢに色分解され、それぞれの原色成分光
は赤色成分用の撮像素子（ＣＣＤ）１０２Ｒ、緑色成分
用の撮像素子（ＣＣＤ）１０２Ｇ及び青色成分用の撮像
素子（ＣＣＤ）１０２Ｂの各撮像面に結像する。

【００１６】撮像素子１０２Ｒは赤色成分光ＬＡＲを光
電変換することにより赤色撮像信号Ｓ１０２Ｒを生成
し、これをアナログ信号処理回路１０３Ｒに送出する。
撮像素子１０２Ｇは緑成分光ＬＡＧを光電変換すること
により緑色撮像信号Ｓ１０２Ｇを生成し、これをアナロ
グ信号処理回路１０３Ｇに送出する。また、撮像素子１
０２Ｂは青色成分光ＬＡＢを光電変換することにより青
色撮像信号Ｓ１０２Ｂを生成し、これをアナログ信号処
理回路１０３Ｂに送出する。

【００１７】アナログ信号処理回路１０３Ｒは、赤色撮
像信号Ｓ１０２Ｒに対して、ＣＤＳ回路やトラツプフイ
ルタ等でノイズ除去処理を施すと共に増幅回路等でレベ
ル調整を行つた後、これを加算器１０４Ｒに送出し、黒
シエーデイング補正信号発生回路１１２から供給される
シエーデイング補正信号Ｓ１１２Ｒと加算することによ
り黒シエーデイング補正が行われる。

【００１８】加算器１０４Ｒの加算器出力信号Ｓ１０４
Ｒは、続く乗算器１０５Ｒにおいて白シエーデイング補
正信号発生回路１１３から供給されるシエーデイング補
正信号Ｓ１１３Ｒと乗算されることにより白シエーデイ
ング補正が行われ、その結果が乗算器出力信号Ｓ１０５
Ｒとしてローパスフイルタ（ＬＰＦ）１０６Ｒに送出さ
れる。ローパスフイルタ１０６Ｒは、乗算器出力信号Ｓ
１０５Ｒの不要な高域周波数成分を除去する。

【００１９】ローパスフイルタ１０６Ｒの出力信号は、
アナログ／デイジタル変換回路１０７Ｒにおいてデイジ
タル信号（赤色デイジタル信号Ｓ１０７Ｒ）に変換さ
れ、デイジタル信号処理回路１０８Ｒに送出される。デ
イジタル信号処理回路１０８Ｒは、赤色デイジタル信号
Ｓ１０７Ｒに対して輪郭強調、ガンマ補正、ニー補正、
ホワイトバランス等の処理を行つた後、これをエンコー
ダ１０９に送出する。

【００２０】また、これと同様にして、アナログ信号処
理回路１０３Ｇは、緑色撮像信号Ｓ１０２Ｇに対して、
ＣＤＳ回路やトラツプフイルタ等でノイズ除去処理を施
すと共に増幅回路等でレベル調整を行つた後、これを加
算器１０４Ｇに送出し、黒シエーデイング補正信号発生
回路１１２から供給されるシエーデイング補正信号Ｓ１
１２Ｇと加算することにより、黒シエーデイング補正が
行われる。

【００２１】加算器１０４Ｇの加算器出力信号Ｓ１０４
Ｇは、続く乗算器１０５Ｇにおいて白シエーデイング補
正信号発生回路１１３から供給されるシエーデイング補
正信号Ｓ１１３Ｇと乗算されることにより白シエーデイ
ング補正が行われ、その結果が乗算器出力信号Ｓ１０５
Ｇとしてローパスフイルタ（ＬＰＦ）１０６Ｇに送出さ
れる。ローパスフイルタ１０６Ｇは、乗算器出力信号Ｓ
１０５Ｇの不要な高域周波数成分を除去する。

【００２２】ローパスフイルタ１０６Ｇの出力信号は、
アナログ／デイジタル変換回路１０７Ｇにおいてデイジ
タル信号（緑色デイジタル信号Ｓ１０７Ｇ）に変換さ
れ、デイジタル信号処理回路１０８Ｇに送出される。デ
イジタル信号処理回路１０８Ｇは、緑色デイジタル信号
Ｓ１０７Ｇに対して輪郭強調、ガンマ補正、ニー補正、
ホワイトバランス等の処理を行つた後、これをエンコー
ダ１０９に送出する。

【００２３】また、これと同様にして、アナログ信号処
理回路１０３Ｂは、青色撮像信号Ｓ１０２Ｂに対して、
ＣＤＳ回路やトラツプフイルタ等でノイズ除去処理を施
すと共に増幅回路等でレベル調整を行つた後、これを加
算器１０４Ｂに送出し、黒シエーデイング補正信号発生
回路１１２から供給されるシエーデイング補正信号Ｓ１
１２Ｂと加算することにより黒シエーデイング補正が行
われる。

【００２４】加算器１０４Ｂの加算器出力信号Ｓ１０４
Ｂは、続く乗算器１０５Ｂにおいて白シエーデイング補
正信号発生回路１１３から供給されるシエーデング補正
信号Ｓ１１３Ｂと乗算されることにより白シエーデイン
グ補正が行われ、その結果が乗算器出力信号Ｓ１０５Ｂ
としてローパスフイルタ（ＬＰＦ）１０６Ｂに送出され
る。ローパスフイルタ１０６Ｂは、乗算器出力信号Ｓ１
０５Ｂの不要な高域周波数成分を除去する。

【００２５】ローパスフイルタ１０６Ｂの出力信号は、
アナログ／デイジタル変換回路１０７Ｂにおいてデイジ
タル信号（青色デイジタル信号Ｓ１０７Ｂ）に変換さ
れ、デイジタル信号処理回路１０８Ｂに送出される。デ
イジタル信号処理回路１０８Ｂは、青色デイジタル信号
Ｓ１０７Ｂに対して輪郭強調、ガンマ補正、ニー補正、
ホワイトバランス等の処理を行つた後、これをエンコー
ダ１０９に送出する。

【００２６】エンコーダ１０９は、デイジタル信号処理
回路１０８Ｒ、１０８Ｇ及び１０８Ｂから出力される赤
色デイジタル信号Ｓ１０７Ｒ、緑色デイジタル信号Ｓ１
０７Ｇ及び青色デイジタル信号Ｓ１０７ＢをＮＴＳＣ方
式のデイジタル映像信号Ｓ１０９に変換する。このデイ
ジタル映像信号Ｓ１０９は、続くデイジタル／アナログ
変換回路１１０においてアナログ信号Ｓ１１０に変換さ
れると共に、続くローパスフイルタ１１１において、ビ
デオテープレコーダやモニタ等に出画させる際に不要と
なる高域周波数成分を除去され、出力映像信号Ｓ１１１
として出力される。

【００２７】ここで、アナログ／デイジル変換回路１０
７Ｒ、１０７Ｇ及び１０７Ｂから出力される赤色デイジ
タル信号Ｓ１０７Ｒ、緑色デイジタル信号Ｓ１０７Ｇ及
び青色デイジタル信号Ｓ１０７Ｂは、シエーデイング検
出回路１１５に供給される。シエーデイング検出回路１
１５は、赤色デイジタル信号Ｓ１０７Ｒ、緑色デイジタ
ル信号Ｓ１０７Ｇ及び青色デイジタル信号Ｓ１０７Ｂに
基づいてこのとき撮像されている画面のシエーデイング
レベルを各画素について検出し、これをシエーデイング
レベル検出信号Ｓ１１５としてシステムコントローラ１
１４に送出する。

【００２８】システムコントローラ１１４はシエーデイ
ングレベル検出信号Ｓ１１５に基づいてシエーデイング
補正データＳ１１４Ａを算出し、これを黒シエーデイン
グ補正信号発生回路１１２及び白シエーデイング補正信
号発生回路１１３にそれぞれ送出する。

【００２９】また、これと共にシステムコントローラ１
１４は光学系制御信号Ｓ１１４Ｂによつて光学系１０１
のレンズ絞りを制御したり、シエーデイング検出の実行
受付等の処理を含む撮像装置全体の制御を行う。

【００３０】黒シエーデイング補正信号発生回路１１２
は、シエーデイング補正データＳ１１４Ａから黒シエー
デイング補正信号Ｓ１１２Ｒ、Ｓ１１２Ｇ及びＳ１１２
Ｂを生成し、これらを加算器１０４Ｒ、１０４Ｇ及び１
０４Ｂに送出することにより、アナログ信号処理回路１
０３Ｒ、１０３Ｇ及び１０３Ｂから出力される赤色撮像
信号Ｓ１０２Ｒ、緑色撮像信号Ｓ１０２Ｇ及び青色撮像
信号Ｓ１０２Ｂに対して黒シエーデイング補正を行う。

【００３１】また、白シエーデイング補正信号発生回路
１１３は、シエーデイング補正データＳ１１４Ａから黒
シエーデイング補正信号Ｓ１１３Ｒ、Ｓ１１３Ｇ及びＳ
１１３Ｂを生成し、これらを乗算器１０５Ｒ、１０５Ｇ
及び１０５Ｂに送出することにより、加算器出力信号Ｓ
１０４Ｒ、Ｓ１０４Ｇ及びＳ１０４Ｂに対して白シエー
デイング補正を行う。

【００３２】ここで、図２及び図３において、水平方向
に２５画素、垂直方向に１５画素、全３７５画素の撮像
素子について、撮像装置１００の例えば使用前の調整処
理において、黒シエーデイング補正を行う場合を説明す
る。黒シエーデイング補正では、レンズ絞りが完全に閉
じていて、撮像素子には光が入射していない状態での各
画素に対応する映像信号レベルをシエーデイング検出回
路１１５において検出する。

【００３３】このとき検出された各画素の映像信号レベ
ルは、図２において各画素に対応した「○」印内に付さ
れた数字である。この場合、多くの画素（特に中心付
近）はレベル１０であるので、シエーデイング検出回路
１１５は、各画素とレベル１０との差分をシエーデイン
グレベルとして検出する。例えば、画素（ＰＨ１、ＰＶ
１）の映像信号レベルは１６であるので、これから１０
を減算した＋６がシエーデイングレベルとなる。

【００３４】シエーデイング検出回路１１５は、このよ
うにして検出された各画素のシエーデイングレベルを、
水平方向に５画素、垂直方向に３画素ごとに区切つた領
域Ａ〔ｘ、ｙ〕（図３）内で積分し、当該積分結果をそ
の領域Ａ〔ｘ、ｙ〕のシエーデイングレベルとして、シ
ステムコントローラ１１４に送出する。すなわち、図３
に示すように、領域Ａ〔１、１〕を画素（ＰＨ１〜ＰＨ
５、ＰＶ１〜ＰＶ３）、領域Ａ〔２、１〕を画素（ＰＨ
６〜ＰＨ１０、ＰＶ１〜ＰＶ３）、……、領域Ａ〔１、
２〕を画素（ＰＨ１〜ＰＨ５、ＰＶ４〜ＰＶ６）、…
…、領域Ａ〔５、５〕を画素（ＰＨ２１〜ＰＨ２５、Ｐ
Ｖ１３〜ＰＶ１５）に分割して、それぞれの領域の各画
素に対応するシエーデイングレベルを積分する。従つ
て、例えば領域Ａ〔１、１〕のシエーデイングレベルは
＋３．９となる。

【００３５】このようにしてシエーデイング検出回路１
１５において得られた各領域のシエーデイングレベル
は、システムコントローラ１１４において図４に示すよ
うに、各領域の中心画素のシエーデイングレベルとして
扱われる。すなわち、システムコントローラ１１４は領
域Ａ〔１、１〕の中心画素（ＰＨ３、ＰＶ２）における
シエーデイングレベルを＋３．９として扱うことによ
り、当該中心画素（ＰＨ３、ＰＶ２）における補正デー
タＣ〔３、２〕のシエーデイング補正データを−３．９
とし、これを加算器１０４Ｒ、１０４Ｇ及び１０４Ｂに
おいて赤色撮像信号Ｓ１０２Ｒ、緑色撮像信号Ｓ１０２
Ｇ及び青色撮像信号Ｓ１０２Ｂにそれぞれ加算すること
により、領域Ａ〔１、１〕の中心画素におけるシエーデ
イング補正が行われ、多くの画素の映像レベル１０にほ
ぼ一致した映像信号レベルが得られる。

【００３６】このようにして、システムコントローラ１
１４は、各領域Ａ〔１、１〕〜Ａ〔５、５〕の中心画素
（合計２５画素）におけるシエーデイング補正を行うこ
とができるが、各領域Ａ〔１、１〕〜Ａ〔５、５〕の中
心画素以外の画素については、黒シエーデイング補正信
号発生回路１１２において、各領域Ａ〔１、１〕〜Ａ
〔５、５〕の中心画素（合計２５画素）である水平方向
に５画素ごと、垂直方向に３画素ごとの離散的なシエー
デイング補正データを補間することにより、連続的なす
べての画素に対応するシエーデイング補正データを算出
する。

【００３７】この場合、各領域Ａ〔１、１〕〜Ａ〔５、
５〕の中心画素についてシエーデイング補正データが与
えられていることにより、図４に示すように、撮像領域
として与えられている全領域のうち、補正データＣ
〔３、２〕、Ｃ〔２３、２〕、Ｃ〔３、１４〕及びＣ
〔２３、１４〕で囲まれた領域の外側の画素のシエーデ
イング補正データを生成することが困難となる。従つ
て、システムコントローラ１１４は、全領域の外側に架
空の領域を想定し、当該架空の外側領域の中心画素につ
いてそのシエーデイング補正データＣ〔−２、−１〕、
Ｃ〔３、−１〕、Ｃ〔８、−１〕、……、Ｃ〔−２、
２〕、……、Ｃ〔２８、１７〕を算出する。

【００３８】この算出方法としては、システムコントロ
ーラ１１４は領域内のシエーデイング補正データＣ
〔３、２〕〜Ｃ〔２３、１４〕から、その連続性を重視
して、領域内のシエーデイング補正データ間の変化量を
一定に保つような算出を行う。

【００３９】例えば、領域外のシエーデイング補正デー
タＣ〔３−１〕を算出する場合、システムコントローラ
１１４は、実在するシエーデイング補正データＣ〔３、
２〕とＣ〔３、５〕との間の変化量と同じ変化量だけシ
エーデイング補正データＣ〔３、２〕及びＣ〔３、−
１〕間の変化量を与えるように領域外のシエーデイング
補正データＣ〔３、−１〕を算出すると、次式、

【００４０】

【数１】

【００４１】によつてシエーデイング補正データＣ
〔３、−１〕が算出される。

【００４２】また、システムコントローラ１１４は水平
方向も同様にして領域外の架空の領域の各中心画素のシ
エーデイング補正データを算出する。例えば、シエーデ
イング補正データＣ〔２、−２〕について、次式、

【００４３】

【数２】

【００４４】によつて算出が行われる。

【００４５】また領域外の架空の領域のうち、４つの角
にある架空領域の中心画素のシエーデイング補正データ
Ｃ〔−２、−１〕、Ｃ〔２８、−１〕、Ｃ〔−２、１
７〕、Ｃ〔２８、１７〕については、システムコントロ
ーラ１１４は、斜め方向に算出する。例えばシエーデイ
ング補正データＣ〔−２、−１〕については、次式、

【００４６】

【数３】

【００４７】によつて算出が行われる。

【００４８】かくしてシステムコントローラ１１４は、
このようにして算出した各領域の中心画素のシエーデイ
ング補正データを、黒シエーデイング補正信号発生回路
１１２に送出する。

【００４９】黒シエーデイング補正信号発生回路１１２
は、同一構成の赤色用補正信号発生回路と緑色用補正信
号発生回路と青色用補正信号発生回路とを有し、赤色用
補正信号発生回路は、図５に示すように、システムコン
トローラ１１４から出力されるシエーデイング補正デー
タＳ１１４Ａを補正データ記憶用メモリ（ＲＡＭ）２０
１に記憶される。

【００５０】ここで、補正データ記憶用メモリ２０１に
記憶されるシエーデイング補正データＳ１１４Ａは、図
４について上述したように、各領域の中心画素について
の補正データである。従つて黒シエーデイング補正信号
発生回路１１２の垂直補間回路２０２はローダ２０４に
よつてこれらのシエーデイング補正データＳ１１４Ａか
ら、水平垂直に隣接する４つの領域のシエーデイング補
正データ（Ｃ０、Ｃ１、Ｃ２、Ｃ３）（図６）を補正デ
ータ記憶用メモリ２０１から読み出して、データホール
ド回路２０５、２０６、２０７及び２０８に送出する。

【００５１】ここで、図６は、図３及び図４について上
述した全画素領域のうち、４つの領域を抽出した拡大図
であり、ローダ２０４によつて補正データ記憶用メモリ
２０１から読み出された４つのシエーデイング補正デー
タＣ０〜Ｃ３は、図６に示すように、水平方向に４つの
画素を挟み、垂直方向に２つの画素を挟んだ状態であ
る。

【００５２】そして４つのシエーデイング補正データＣ
０（Ｃ〔ｍ、ｎ〕）〜Ｃ３（Ｃ〔ｍ＋５、ｎ＋３〕）に
よつて囲まれた領域の各画素のシエーデイング補正デー
タＣ〔ｍ、ｎ〕〜Ｃ〔ｍ＋５、ｎ＋３〕は、補正データ
記憶用メモリ２０１から読み出された４つのシエーデイ
ング補正データＣ０〜Ｃ３に基づいて補間される。

【００５３】この場合、映像信号は垂直方向には不連続
な信号であるので、垂直方向に離散的なシエーデイング
補正信号を発生するためには、同じ領域内の各ライン毎
に同じシエーデイング補正データを読み出すことにな
る。すなわち、Ｃ〔ｍ、ｎ〕〜Ｃ〔ｍ＋４、ｎ〕を出力
する場合においても、Ｃ〔ｍ、ｎ＋１〕〜Ｃ〔ｍ＋４、
ｎ＋１〕を出力する場合においても、またＣ〔ｍ、ｎ＋
２〕を出力する場合においても、Ｃ〔ｍ、ｎ〕、Ｃ〔ｍ
＋５、ｎ〕、Ｃ〔ｍ、ｎ＋３〕、Ｃ〔ｍ＋５、ｎ＋３〕
を補正データ記憶用メモリ２０１から読み出すことにな
る。

【００５４】そして、これら４点のシエーデイング補正
データから、先ず、垂直補間したシエーデイング補正デ
ータを算出する。例えば、Ｃ〔ｍ、ｎ＋１〕〜Ｃ〔ｍ＋
４、ｎ〕を出力する場合には、Ｃ０（Ｃ〔ｍ、ｎ〕）と
Ｃ１（Ｃ〔ｍ、ｎ＋３〕）からＶ０（Ｃ〔ｍ、ｎ＋
１〕）を算出し、Ｃ２（Ｃ〔ｍ＋５、ｎ〕）とＣ３（Ｃ
〔ｍ＋５、ｎ＋３〕）からＶ１（Ｃ〔ｍ＋５、ｎ＋
１〕）を算出する（図６）。

【００５５】この算出方法としては、直線補間が用いら
れ、次式、

【００５６】

【数４】

【００５７】及び、

【００５８】

【数５】

【００５９】となる。

【００６０】この（４）式の演算は、データホールド回
路２０５及び２０６と、乗算器２１１及び２１２と、こ
れら乗算器２１１及び２１２の出力を加算する加算器２
１３と、当該加算器２１３の加算結果を除算する除算器
２１７とによつて実行され、この結果（Ｖ０）はデータ
ホールド回路２１９に保持される。

【００６１】また（５）式の演算は、データホールド回
路２０７及び２０８と、乗算器２１４及び２１５と、こ
れら乗算器２１４及び２１５の出力を加算する加算器２
１６と、当該加算器２１６の加算結果を除算する除算器
２１８とによつて実行され、この結果（Ｖ１）はデータ
ホールド回路２２０に保持される。

【００６２】乗算器２１１、２１２、２１４及び２１５
に対して入力される係数は、映像信号に同期してシステ
ムコントローラ１１４から出力されるパラメータｖｉｐ
であり、これによりシエーデイング補正データ間の位置
関係が規定される。

【００６３】このようにして垂直補間されたシエーデイ
ング補正データＶ０及びＶ１は、水平補間回路２０３に
出力される。水平補間回路２０３は、これら垂直補間さ
れたシエーデイング補正信号に水平補間を行い、連続的
に出力する。例えば、Ｃ〔ｍ、ｎ＋〕（＝Ｖ０）〜Ｃ
〔ｍ＋５、ｎ＋１〕（＝Ｖ１）を出力する場合には、次
式、

【００６４】

【数６】

【００６５】

【数７】

【００６６】

【数８】

【００６７】

【数９】

【００６８】

【数１０】

【００６９】となる。

【００７０】この（６）式〜（１０）式の演算は、乗算
器２２１及び２２２と、これら乗算器２２１及び２２２
の出力を加算する加算器２２３と、当該加算器２２３の
加算結果を除算する除算器２２４とによつて実行され、
この結果（Ｈ０＝Ｃ〔ｍ、ｎ＋１〕、Ｃ〔ｍ＋１、ｎ＋
１〕、Ｃ〔ｍ＋２、ｎ＋１〕、Ｃ〔ｍ＋３、ｎ＋１〕、
Ｃ〔ｍ＋４、ｎ＋１〕）はフリツプフロツプ回路２２５
に順次保持され、出力される。

【００７１】このようにして、垂直補間回路２０２にお
いて垂直方向の２つのシエーデイング補正データに基づ
いてその間の各画素のシエーデイング補正データが直線
補間によつて算出され、当該算出されたシエーデイング
補正データのうち、水平方向に隣合う補正データ間をさ
らに水平補間回路２０３において直線補間することによ
り、全ての画素についてシエーデイング補正データが求
まる。

【００７２】このようにして求められたシエーデイング
補正データＳ２２５（図５）は、フリツプフロツプ回路
２２５からブランキング回路２３４に送出され、図４に
ついて上述した領域外に設けられた架空の領域のシエー
デイング補正データが取り除かれ、デイジタル／アナロ
グ変換回路２３５に送出される。

【００７３】デイジタル／アナログ変換回路２３５はシ
エーデイング補正データをアナログ信号に変換し、これ
をローパスフイルタ２３６に送出する。ローパスフイル
タ２３６はアナログのシエーデイング補正信号の不要な
高域周波数成分を除去し、これをシエーデイング補正信
号Ｓ１１２Ｒとして図１の加算器１０４Ｒに送出し、赤
色撮像信号Ｓ１０２Ｒに加算することにより、シエーデ
イング補正を行う。

【００７４】因みに、図７は黒シエーデイング補正信号
発生回路１１２における全画素についてのシエーデイン
グ補正データの算出例を示す。また図８は、シエーデイ
ング補正信号発生回路１１２の垂直補間回路２０２及び
水平補間回路２０３におけるタイミングチヤートを示
し、クロツク信号ＣＬＫによつて各回路部が動作すると
共に、垂直補間回路２０２のデータホールド回路２０５
〜２０８に対して映像信号に同期したホールド制御信号
ｖ−ｈｐがシステムコントローラ１１４から供給され、
これにより各データホールド回路２０５〜２０８に補正
データ記憶メモリ２０１からシエーデイング補正データ
（Ｃ０〜Ｃ３）が保持される。

【００７５】また映像信号に同期してシステムコントロ
ーラ１１４から供給されるパラメータｖｉｐによつて乗
算器２１１、２１２、２１４及び２１５の演算が行わ
れ、垂直補間回路２０２の演算結果（Ｖ０、Ｖ１）がシ
ステムコントローラ１１４から映像信号に同期して供給
される制御信号ｈ−ｈｐによつてホールド回路２１９及
び２２０に保持される。

【００７６】また水平補間回路２０３においては、シス
テムコントローラ１１４から映像信号に同期して供給さ
れる制御信号ｈｉｐによつて乗算器２２１及び２２２の
演算が実行され、各画素についての演算結果（シエーデ
イング補正データ）Ｈ０が求まる。

【００７７】かくして、赤色撮像信号Ｓ１０２Ｒ（図
１）に対するシエーデイング補正データＳ１１２Ｒが図
５に示す黒シエーデイング補正信号発生回路１１２にお
いて生成される。また、黒シエーデイング補正データ発
生回路１１２は、図５について上述した垂直補間回路２
０２及び水平補間回路２０３と同様構成の緑色撮像信号
Ｓ１０２Ｇに対するシエーデイング補正信号発生回路と
青色撮像信号Ｓ１０２Ｂに対するシエーデイング補正信
号発生回路と有し、各補間回路において生成されたシエ
ーデイング補正信号Ｓ１１２Ｒ、Ｓ１１２Ｇ及びＳ１１
２Ｂは、撮像装置１００を用いた実際の撮影時におい
て、それぞれ加算器１０４Ｒ、１０４Ｇ及び１０４Ｂ
（図１）に供給され、シエーデイング補正が自動で行わ
れる。

【００７８】また白シエーデイング補正信号発生回路１
１３は、図５について上述した黒シエーデイング補正信
号発生回路１１２と同様の構成を有し、白シエーデイン
グ補正データ作成時において、撮像素子（ＣＣＤ）１０
２Ｒ、１０２Ｇ及び１０２Ｂに対して均一な光量の光を
入射させ、この状態で、シエーデイングレベル検出回路
１１５及びシステムコントローラ１１４において算出さ
れたシエーデイング補正データＳ１１４Ａに基づき、黒
シエーデイングの場合と同様にして白シエーデイング補
正データＳ１１３Ｒ、Ｓ１１３Ｇ及びＳ１１３Ｂが算出
される。かくして実際の撮影時において、これらの白シ
エーデイング補正データＳ１１３Ｒ、Ｓ１１３Ｇ及びＳ
１１３Ｂが乗算器１１５Ｒ、１１５Ｇ及び１１５Ｂに供
給され白シエーデイング補正が行われる。

【００７９】以上の構成において、シエーデイングレベ
ル検出回路１１５において所定画素数ごとの領域ごとに
シエーデイングレベルを積分した値を当該領域のシエー
デイングレベルとしてシステムコントローラ１１４に送
出し、システムコントローラ１１４はこのシエーデング
レベルを当該領域の中心画素のシエーデイングレベルと
して、補正データを算出する。このときシステムコント
ローラ１１４は領域外の架空の領域の中心のシエーデイ
ング補正データを算出して黒シエーデイング補正信号発
生回路１１２及び白シエーデイング補正信号発生回路１
１３にそれぞれ供給する。

【００８０】かくして黒シエーデイング補正信号発生回
路１１２及び白シエーデイング補正信号発生回路１１３
では、入力された所定画素おきの間欠位置ごとのシエデ
イング補正データに基づいて全ての画素のシエーデイン
グ補正信号を補間演算によつて算出する。

【００８１】このとき、補正データ記憶メモリ２０１に
記憶されたシエーデイング補正データは、各領域の中心
画素に対応した数のデータであり、そのデータ量はすべ
ての画素のデータを記憶する場合に比べて格段的に少な
くなる。また、各領域の中心画素ごとに算出されたシエ
ーデイング補正データを用いて垂直方向及び水平方向に
補間演算することにより、水平方向及び垂直方向に相関
のないシエーデイング波形を発生させることができ、こ
の分、水平方向及び垂直方向に相関のないシエーデイン
グを有効に補正し得る。

【００８２】かくして以上の構成によれば、垂直及び水
平方向に相関のないシエーデングを少ないシエーデング
補正データ量で有効に補正できる。

【００８３】なお上述の第１の実施の形態においては、
垂直方向に３画素、水平方向に５画素で１つの領域を形
成する場合について述べたが、本発明はこれに限らず、
他の種々の画素数による領域を設定することができる。

【００８４】また上述の第１の実施の形態においては、
本発明を２板式の撮像装置１００に用いられるシエーデ
イング補正回路に適用した場合に付いて述べたが、本発
明はこれに限らず、単板式の撮像装置においても適用す
ることができる。この場合、黒シエーデイング補正信号
発生回路１１２及び白シエーデイング補正信号発生回路
１１３における回路を一系統のみとすれば良い。

【００８５】（２）第２の実施の形態図１について上述した撮像装置１００では、黒シエーデ
イング補正回路１１２及び白シエーデイング補正回路１
１３として、各色成分ごとに同一構成の垂直補間回路２
０２及び水平補間回路２０３（図５）を用いる場合につ
いて述べたが、本発明はこれに限らず、各色成分ごとの
シエーデイング補正信号を一つの回路で生成することが
できる。

【００８６】すなわち、図９は黒シエーデイング回路１
１２（図１）の第２の実施の形態を示し、撮像装置１０
０のシエーデイング補正データ生成処理時において、撮
像素子に光を入射しない状態において、システムコント
ローラ１１４から供給されるシエーデイング補正データ
Ｓ１１４Ａを補正データ記憶メモリ（ＲＡＭ）７０１に
入力する。この実施の形態の場合、システムコントロー
ラ１１４はシエーデイング補正データＳ１１４Ａとし
て、例えば図１０に示すように、水平方向に３２画素
毎、垂直方向に８画素毎のデータＣ０、Ｃ１、Ｃ２及び
Ｃ３とする。

【００８７】垂直補間回路７０２は、先ず、出力するラ
インの上下にあるシエーデイング補正データを入力す
る。図１０において、例えばＣ〔ｍ−３２、ｎ＋３〕〜
Ｃ〔ｍ、ｎ＋３〕の画素のシエーデイング補正データを
算出する場合、垂直補間回路７０２のローダ７０５は、
補正データ記憶メモリ７０１から、Ｃ０（＝Ｃ〔ｍ−３
２、ｎ〕）及びＣ１（＝Ｃ〔ｍ−３２、ｎ＋８〕）を補
正データ記憶メモリ７０１（図９）から読み出し、映像
信号に同期してシステムコントローラ１１４から供給さ
れる制御信号ｖ−ｈｐによつてデータホールド回路７０
６及び７０７に保持する。

【００８８】そして垂直補間回路７０２はこれらのシエ
ーデイング補正データＣ０及びＣ１に基づいてシエーデ
イング補正データＶ０（＝Ｃ〔ｍ−３２、ｎ＋３〕）
を、次式、

【００８９】

【数１１】

【００９０】の演算式によつて算出する。

【００９１】この（１１）式の演算は、乗算器７０８及
び７０９と、これら乗算器７０８及び７０９の出力を加
算する加算器７１０と、当該加算器７１０の加算結果を
除算する除算器７１１とによつて実行され、この演算結
果（Ｖ０）は垂直補間出力信号Ｓ７０２としてＰＳ変換
回路７０３のデータホールド回路７１５に保持される。

【００９２】ここで、図１に示すシエーデイングレベル
検出回路１１５は各画素について赤色、緑色及び青色ご
とにシエーデイングレベルを検出しており、この結果得
られる各色成分ごとのシエーデイングレベルを順次シエ
ーデイングレベル検出信号Ｓ１１５としてシステムコン
トローラ１１４に送出するようになされている。またシ
ステムコントローラ１１４は当該各色成分ごとのシエー
デイングレベル検出信号Ｓ１１５に基づいて、各色成分
ごとの離散的なシエーデイング補正データを算出し、こ
れを各色成分（赤色、緑色、青色）ごとに黒シエーデイ
ング補正回路にシエーデイング補正データＳ１１４Ａと
して供給するようになされている。

【００９３】従つて、黒シエーデイング補正回路１１２
の垂直補間回路７０２は、各画素について各色成分ごと
に補正データ記憶メモリ７０１に格納されたシエーデイ
ング補正データを各画素について順次赤色成分、緑色成
分及び青色成分の順に読み出して、垂直補間演算を実行
する。

【００９４】従つて垂直補間回路７０２から垂直補間出
力信号Ｓ７０２として出力される演算結果（Ｖ０）とし
て、先ず赤色成分の演算結果が得られ、これに続いて緑
色成分の演算結果が得られ、さらにこれに続いて青色成
分の演算結果が得られる。

【００９５】従つて、これらを順次データホールド回路
７１５に供給することにより、当該データホールド回路
７１５は、映像信号に同期したシステムコントローラ１
１４からの制御信号ｖ−ｓｐによつて各色成分の演算結
果（Ｖ０）を順次データホールド回路７１４及び７１３
に転送する。

【００９６】かくしてデータホールド回路７１３に赤色
用の垂直補間演算結果（Ｖ０）が保持され、データホー
ルド回路７１４に緑色用の垂直補間演算結果（Ｖ０）が
保持され、さらにデータホールド回路７１５に青色用の
垂直補間演算結果（Ｖ０）が保持された状態を得る。

【００９７】そして、この状態において各データホール
ド回路７１３〜７１５に保持された各色成分ごとの垂直
補間演算結果（Ｖ０）は、垂直補間データ用のデータホ
ールド回路７２１、７２３及び７２５にそれぞれ転送さ
れる。垂直補間データ用のデータホールド回路７２１、
７２３及び７２５は、それぞれ保持している各色成分ご
との垂直補間演算結果（ＶＯ）を、映像信号に同期して
システムコントローラ１１４から供給される制御信号ｈ
−ｈｐに基づいて第２段目のデータホールド回路７２
２、７２４及び７２６にそれぞれ転送する。

【００９８】このとき、第１段目のデータホールド回路
７２１、７２３及び７２５には、各色成分ごとの第１の
垂直補間演算結果（Ｖ０）に続く第２の垂直補間演算結
果（図１０に示すＶ１（Ｃ〔ｍ、ｎ＋３〕））が保持さ
れる状態となる。

【００９９】そして、これら各色成分（赤色、緑色及び
青色）ごとの各垂直補間演算結果（Ｖ０及びＶ１）は、
続く切換回路ＳＷ１及びＳＷ２によつて赤色、緑色、青
色及びデータ「０」の順に制御信号ｓｅｌによつて切り
換えられることにより、それぞれ４画素おきに水平補間
回路７０４に供給される。

【０１００】水平補間回路７０４は、図５について上述
した水平補間回路２０３の場合と同様にして、ＶＯ（Ｃ
〔ｍ−３２、ｎ＋３〕）及びＶ１（Ｃ〔ｍ、ｎ＋３〕）
の間における水平方向の補間演算を行う。この場合、４
画素おきの各シエーデイング補正データが算出される。
この水平補間回路７０４においては、システムコントロ
ーラ１１４から映像信号に同期して供給される制御信号
ｈｉｐ及び８−ｈｉｐによつて乗算器７３１及び７３２
の演算が実行され、当該乗算結果は、加算器７３３にお
いて加算される。そして当該加算結果は除算器７３４に
おいて除算された後、フリツプフロツプ７３５に保持さ
れる。

【０１０１】かかる垂直補間回路７０２及びＰＳ変換回
路７０３における補間動作を図１１に示す。図１１にお
いて、垂直補間回路７０２及びＰＳ変換回路７０３は、
クロツク信号ＣＬＫによつて動作し、制御信号ｖ−ｈｐ
に基づいてデータホールド回路７０６及び７０７が垂直
方向のシエーデイング補正データＣ０及びＣ１の保持を
行う。

【０１０２】そして制御信号ｖｉｐによるパラメータに
基づいて乗算器７０８及び７０９での演算が行われる。
垂直補間回路７０２における演算結果（Ｖ０）は、制御
信号ｖ−ｓｐに基づいてＰＳ変換回路７０３のデータホ
ールド回路７１５、７１４及び７１３に保持される。こ
の状態を図１１（Ｇ）、（Ｈ）及び（Ｉ）に示す。

【０１０３】そして制御信号ｈ−ｈｐによつてデータホ
ールド回路７２１〜７２６のデータ保持動作が制御さ
れ、図１１（Ｋ）〜（Ｐ）に示すように、データホール
ド回路７２１〜７２６には水平方向に２つのシエーデイ
ング補正データ（Ｖ０及びＶ１）が各色成分ごとに同時
に存在することになる。そして、これらのシエーデイン
グ補正データ（Ｖ０及びＶ１）を切換回路ＳＷ１０及び
ＳＷ１１において制御信号ｓｅｌによつて順次切り換え
ることにより、４画素おきの補間データに振り分けら
れ、制御信号ｈｉｐによつて与えられるパラメータによ
つて水平補間回路７０４の乗算を行うことにより、図１
１（Ｓ）に示すように、水平方向に４画素おきの各画素
について各色成分のシエーデイング補正データＨ０（Ｓ
７３５）が順次連続して水平補間回路７０４から図１２
に示す水平補間回路８０１に送出される。このように水
平補間回路７０４においては、１つの画素について３つ
の色成分についてのシエーデイング補正データＨ０を順
次出力する必要があることにより（実際にはデータ
「０」を含めて４つのデータ）４画素おきの画素ごとの
シエーデイング補正データＨ０が水平補間回路８０１に
出力されることになる。

【０１０４】図１２に示すように、水平補間回路８０１
は水平補間回路７０４（図９）から出力されるシエーデ
イング補正データＳ７３５（Ｈ０）を４画素おきから２
画素おきのデータに補間しながら分離する回路であり、
当該水平補間回路８０１に順次供給される赤色成分のシ
エーデイング補正データと、緑色成分のシエーデイング
補正データと、青色成分のシエーデイング補正データ
と、データ「０」とがフリツプフロツプ８１１〜８１４
において同時に存在する状態となる。この場合の水平補
間回路８０１に入力されるシエーデイング補正データ
（Ｈ０）と、フリツプフロツプ８１２及び８１４に格納
されるデータとを図１３（Ａ）、（Ｂ）及び（Ｃ）に示
す。

【０１０５】そしてフリツプフロツプ８１３及び８１４
に保持されているデータと、新たに水平補間回路８０１
に入力されるデータとを加算器８１５で加算すると共に
続く除算器８１６において除算することにより、水平補
間演算を行う。

【０１０６】除算器８１６の出力と、フリツプフロツプ
８１２の出力は、それぞれ切換回路ＳＷ２１及びＳＷ２
２の切換入力端に送出され、映像信号に同期してシステ
ムコントローラ１１４から供給される制御信号ｉｐ４２
ｐ（図１３（Ｄ））に基づいて切り換えられる。

【０１０７】これによりフリツプフロツプ８２１には、
図１３（Ｅ）に示すように赤色成分のシエーデイング補
正データ及び緑色成分のシエーデイング補正データが交
互に保持される。また、フリツプフロツプ８２２には、
図１３（Ｆ）に示すように青色成分のシエーデイング補
正データ及びデータ「０」が交互に保持される。

【０１０８】そしてフリツプフロツプ８２１の出力デー
タは、水平補間回路８０２のプリツプフロツプ８２３及
び８２４に順次入力され、フリツプフロツプ８２４の出
力と、新たにフリツプフロツプ８２３に入力されるデー
タとが加算器８２７において加算された後、さらに除算
器８２９で除算されることにより、水平補間が行われ
る。

【０１０９】そして、フリツプフロツプ８２３の出力デ
ータ及び除算器８２９の出力データは切換回路ＳＷ３１
及びＳＷ３２の各切換入力端に送出される。因みに、フ
リツプフロツプ８２３の保持データは、図１３（Ｇ）に
示すように赤色成分のシエーデイング補正データと緑色
成分のシエーデイング補正データとが交互に入れ代わ
る。また、フリツプフロツプ８２４の保持データは、図
１３（Ｈ）に示すように赤色成分のシエーデイング補正
データと緑色成分のシエーデイング補正データとがフリ
ツプフロツプ８２３のデータに対して遅延した状態で保
持される。

【０１１０】これに対して、フリツプフロツプ８２２の
出力データは、水平補間回路８０２のプリツプフロツプ
８２５及び８２６に順次入力され、フリツプフロツプ８
２６の出力と、新たにフリツプフロツプ８２５に入力さ
れるデータとが加算器８２８において加算された後、さ
らに除算器８３０で除算されることにより、水平補間が
行われる。

【０１１１】そして、フリツプフロツプ８２５の出力デ
ータ及び除算器８３０の出力データは切換回路ＳＷ３３
の切換入力端に送出される。因みに、フリツプフロツプ
８２５の保持データは、図１３（Ｉ）に示すように青色
成分のシエーデイング補正データとデータ「０」とが交
互に入れ代わる。また、フリツプフロツプ８２６の保持
データは、図１３（Ｊ）に示すように青色成分のシエー
デイング補正データとデータ「０」とがフリツプフロツ
プ８２５のデータに対して遅延した状態で保持される。

【０１１２】切換回路ＳＷ３１、ＳＷ３２及びＳＷ３３
は、映像信号に同期してシステムコントローラ１１４か
ら供給される制御信号ｉｐ２１ｐ（図１３（Ｋ））に基
づいて切り換え制御され、切換回路ＳＷ３１から出力さ
れる赤色成分のシエーデイング補正データは、３つのフ
リツプフロツプ８３１、８３２及び８３３を介して３画
素分遅延され、また、切換回路ＳＷ３２から出力される
緑色成分のシエーデイング補正データは、２つのフリツ
プフロツプ８３４及び８３５を介して２画素分遅延さ
れ、さらに切換回路ＳＷ３３から出力される青色成分の
シエーデイング補正データは、１つのフリツプフロツプ
８３６で保持される。かくして、各色成分（赤色、緑色
及び青色）のシエーデイング補正データは、図１３
（Ｌ）、（Ｍ）及び（Ｎ）に示すように、各フリツプフ
ロツプ８３１〜８３６において位相が合わせられ、それ
ぞれブランキング回路８０３Ｒ、８０３Ｇ及び８０３Ｂ
において必要領域外の不要部分が取り除かれ、デイジタ
ル／アナログ変換回路８０４Ｒ、８０４Ｇ及び８０４Ｂ
においてアナログ信号に変換され、さらにローパスフイ
ルタ８０５Ｒ、８０５Ｇ及び８０５Ｂにおいて不要な高
域周波数成分が除去されることにより、赤色成分用のシ
エーデイング補正信号Ｓ１１２Ｒと緑色成分用のシエー
デイング補正データＳ１１２Ｇと青色成分用のシエーデ
イング補正データＳ１１２Ｂとが得られ、撮像装置１０
０を用いた実際に撮影時において、図１に示した加算器
１０４Ｒ、１０４Ｇ及び１０４Ｂにおいて赤色撮像信号
Ｓ１０２Ｒ、緑色撮像信号Ｓ１０２Ｇ及び青色撮像信号
Ｓ１０２Ｂと加算されることにより、黒シエーデイング
補正が自動で行われる。

【０１１３】また、白シエーデイング補正信号発生回路
１１３も、図９及び図１２について上述した黒シエーデ
イング補正信号発生回路１１２と同様構成でなり、撮像
素子に対して均一な光量の光を照射して白シエーデイン
グ補正信号Ｓ１１３Ｒ、Ｓ１１３Ｇ及びＳ１１３Ｂを生
成し、撮像装置１００を用いた実際の撮影時において、
図１について上述した乗算器１０５Ｒ、１０５Ｇ及び１
０５Ｂで加算出力信号Ｓ１０４Ｒ、Ｓ１０４Ｇ及びＳ１
０４Ｂと乗算することにより白シエーデイング補正を自
動で行うことができる。

【０１１４】以上の構成において、黒シエーデイング補
正信号発生回路１１２及び白シエーデイング補正信号発
生回路１１３は、それぞれ複数のフリツプフロツプを用
いて赤色用のシエーデイング補正データ、緑色用のシエ
ーデイング補正データ及び青色用のシエーデイング補正
データを補間しながら分離し、位相を合わせた状態で出
力することにより、１つの回路構成で各色成分ごとのシ
エーデイング補正信号を生成することができる。

【０１１５】かくして以上の構成によれば、水平及び垂
直方向に相関を持たないシエーデイング補正を小さな回
路規模で実現することができる。

【０１１６】なお上述の実施の形態においては、システ
ムコントローラ１１４において垂直方向に８画素、水平
方向に３２画素おきにシエーデイング補正データを求め
た場合について述べたが、本発明はこれに限らず、種々
の画素間隔で求めたシエーデイング補正データを用いる
ようにしても良い。

【０１１７】

【発明の効果】上述のように本発明によれば、撮像素子
の各画素の撮像出力信号のシエーデイング成分に応じた
離散的なシエーデイング補正データ間を補間することに
より、離散的なシエーデイング補正データを連続的なシ
エーデイング補正データに変換し、当該連続的なシエー
デング補正データに基づいて撮像素子の出力信号をシエ
ーデイング補正することにより、水平及び垂直方向に相
関のないシエーデイング成分を小さな回路規模で有効に
除去することができる。

【図面の簡単な説明】

【図１】本発明によるシエーデイング補正回路を用いた
撮像装置の一実施の形態を示すブロツク図である。

【図２】各画素の映像信号レベルを示す略線図である。

【図３】領域ごとのシエーデイングレベルの積分の説明
に供する略線図である。

【図４】領域外の画素のシエーデイング補正データを示
す略線図である。

【図５】第１の実施の形態による黒シエーデイング補正
信号発生回路の構成を示すブロツク図である。

【図６】シエーデイング補正データの算出方法の説明に
供する略線図である。

【図７】シエーデイング補正データの算出例を示す略線
図である。

【図８】シエーデイング補正信号発生回路の動作を示す
タイミングチヤートである。

【図９】第２の実施の形態による黒シエーデイング補正
信号発生回路を示すブロツク図である。

【図１０】シエーデイング補正信号の生成の説明に供す
る略線図である。

【図１１】第２の実施の形態によるシエーデイング補正
データの補間処理動作を示すタイミングチヤートであ
る。

【図１２】第２の実施の形態による黒シエーデイング補
正信号発生回路の水平補間回路の構成を示すブロツク図
である。

【図１３】水平補間処理動作を示すタイミングチヤート
である。

【符号の説明】

１００……撮像装置、１０２Ｒ、１０２Ｇ、１０２Ｂ…
…撮像素子、１０４Ｒ、１０４Ｇ、１０４Ｂ……加算
器、１０５Ｒ、１０５Ｇ、１０５Ｂ……乗算器、１１５
……シエーデイング検出回路、１１４……システムコン
トローラ、１１２……黒シエーデイング補正信号発生回
路、１１３……白シエーデイング補正信号発生回路、２
０１、７０１……補正データ記憶メモリ、２０２、７０
２……垂直補間回路、２０３、７０４、８０１、８０２
……水平補間回路、７０３……ＰＳ変換回路。

Claims

【特許請求の範囲】

【請求項１】複数の画素がマトリスク状に配置された撮
像素子の撮像出力信号のシエーデイング成分を除去する
シエーデイング補正回路において、上記撮像素子の各画素の撮像出力信号のシエーデイング
成分に応じた離散的なシエーデイング補正データが記憶
される記憶手段と、上記記憶手段から読み出された上記シエーデイング補正
データ間を補間することにより上記離散的なシエーデイ
ング補正データを連続的なシエーデイング補正データに
変換するシエーデイング補正データ変換手段と、上記シエーデイング補正データ変換手段から出力される
上記連続的なシエーデング補正データに基づいて上記撮
像素子の撮像出力信号を補正する補正手段とを具えるこ
とを特徴とするシエーデイング補正回路。
【請求項２】上記記憶手段に記憶される離散的なシエー
デイング補正データは、上記撮像素子の各画素の撮像出力信号のレベルデータを
画面の水平方向及び垂直方向に複数分割した領域内にお
いて積分してなることを特徴とする請求項１に記載のシ
エーデイング補正回路。
【請求項３】上記記憶手段に記憶される離散的なシエー
デイング補正データは、上記撮像素子の撮像面への光の入射を遮蔽した状態での
上記撮像素子から出力される撮像出力信号のレベルに基
づいて生成されてなることを特徴とする請求項１に記載
のシエーデイング補正回路。
【請求項４】上記記憶手段に記憶される離散的なシエー
デイング補正データは、上記撮像素子の撮像面の全面に均一な光量の光を入射さ
せた状態での上記撮像素子から出力される撮像出力信号
のレベルに基づいて生成されてなることを特徴とする請
求項１に記載のシエーデイング補正回路。
【請求項５】複数の画素がマトリスク状に配置された撮
像素子の撮像出力信号のシエーデイング成分を除去する
シエーデイング補正回路において、上記撮像素子の各画素の撮像出力信号のシエーデイング
成分に応じて上記撮像素子の撮像画面内での離散的な第
１のシエーデイング補正データを生成する第１のシエー
デング補正データ生成手段と、上記撮像画面内での離散的な第１のシエーデイング補正
データに基づいて、上記撮像画面外の架空の領域におけ
る離散的な第２のシエーデイング補正データを生成する
第２のシエーデイング補正データ生成手段と、上記第１のシエーデイング補正データ及び上記第２のシ
エーデイング補正データからなる複数の離散的なシエー
デイング補正データ間を補間することにより上記離散的
な第１及び第２のシエーデイング補正データを連続的な
シエーデイング補正データに変換するシエーデイング補
正データ変換手段と、上記シエーデイング補正データ変換手段から出力される
上記連続的なシエーデング補正データに基づいて上記撮
像素子の撮像出力信号を補正する補正手段とを具えるこ
とを特徴とするシエーデイング補正回路。