JPH11284406A - 積層型誘電体フィルタ - Google Patents

Abstract

(57)【要約】 【課題】積層型誘電体フィルタにおいて、各種電極の寸
法を小さくするにも拘らず電極間に大きな静電容量が構
成され、低周波数化、低損失化が可能であり、通過低域
巾の調整範囲を広くする。 【解決手段】それぞれが、誘電体層を２３を介して重ね
て配置された第１および第２の共振素子４１ａ，４１ｂ
および４２ａ，４２ｂを有する第１および第２の対称型
ストリップライン共振器を並べて配置する。入力端子を
第１の対称型ストリップライン共振器に結合する入力電
極３３を、第１の対称型ストリップライン共振器の第１
および第２の共振素子４１ａおよび４１ｂの間に挟むと
ともに第２の対称型ストリップライン共振器を出力端子
に結合する出力電極３４を、第２の対称型ストリップラ
イン共振器の共振素子４２ａと４２ｂとの間に挟むよう
に配置する。入、出力電極と共振素子との間の静電容量
を増大することにより、低周波数化および低損失化が可
能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、誘電体中に、所定
のパターンを有する入力電極、出力電極、内層アース電
極、共振器を構成する共振電極、結合電極などを所定の
位置関係で配置して構成した積層型誘電体フィルタに関
するものである。

【０００２】

【従来の技術】このような積層型誘電体フィルタは既知
であり、例えば特開平６−１２０７０３号公報に開示さ
れている。この従来の積層型誘電体フィルタを図１およ
び２に示す。積層型誘電体フィルタは、表面に導体パタ
ーンにより各種の電極を形成した複数の誘電体基板を積
層し、積層体の上下の表面および入出力部分を除く側面
に導電層を被覆した後、全体を加熱して誘電体基板を焼
成して一体とすることにより製造されるので、製造され
た積層型誘電体フィルタにおいては、誘電体層の境界は
存在しておらず、各種電極が誘電体ブロックの中に所定
の位置関係で埋設された構造を有している。しかし、説
明の便宜上、本明細書においては、図１に示すように、
一体の誘電体ブロックを、各種電極が表面に形成されて
いる複数の誘電体層に分割して示すことにする。また、
図２には焼成した積層型誘電体フィルタの外観を示す。

【０００３】図１に示すように従来の積層型誘電体フィ
ルタは、第１〜第４の誘電体層１〜４を有し、第１およ
び第４の誘電体層１および４の外側表面にそれぞれ第１
および第２のアース電極５および６が形成され、第１の
誘電体層１の内側表面に入力電極７および出力電極８
が、それぞれの一端が積層型誘電体フィルタの側面から
外部に露出するように形成されている。これらの入力電
極７および出力電極８は、図２に示すように積層型誘電
体フィルタの側面に設けられた入力端子７ａおよび出力
端子８ａにそれぞれ接続されている。

【０００４】また、第２の誘電体層２の表面には、それ
ぞれストリップライン共振器のストリップライン電極に
よって構成された共振素子９および１０が、それらの一
端が積層型誘電体フィルタの側面に形成され、上述した
アース電極５および６とも接続されているアース電極１
１（図２参照）に接続され、他端が開放するように形成
されている。

【０００５】さらに、第３の誘電体層３の表面には、こ
れらの共振素子９および１０を電磁誘導結合するための
結合電極１２が、誘電体層３を介してこれらの共振素子
と重なるような位置に形成されている。また、第１およ
び第３の誘電体層１および３には、共振素子９および１
０の開放端側の部分と誘電体層を介して重なるような位
置に内層アース電極１３〜１６が形成されている。これ
らの内層アース電極１３〜１６端縁は、積層型誘電体フ
ィルタの側面においてアース電極１１と接続されてい
る。

【０００６】このような積層型誘電体フィルタにおいて
は、共振素子９と内層アース電極１３および１５との間
並びに共振素子１０と内層アース電極１４および１６と
の間との間に４つの静電容量が得られ、これらの静電容
量は共振素子９および１０と並列に接続されることにな
るので、共振素子の長さが一定であっても、共振周波数
を下げることができるという利点がある。

【０００７】また、共振素子９および１０の間の誘導結
合の度合いを結合電極１２によって調整することができ
るので、積層型誘電体フィルタを小型化する目的で共振
素子９および１０と内層アース電極１３〜１６との間の
静電容量を増大させても共振素子同士の結合が強くなり
過ぎるといった不具合はなくなり、フィルタの帯域が広
くなり過ぎるのを防止できるという利点がある。

【０００８】結合電極１２と共振素子９，１０との間で
得られる静電容量が隣接する共振器間に形成される誘導
結合と並列に接続され、隣接する共振器間には静電容量
とインダクタンスとからなる並列共振回路が挿入された
ことになる。この静電容量とインダクタンスとからなる
並列共振回路のインピーダンスは並列共振点の前後で誘
導性から容量性へと変化するので、隣接する共振器と結
合電極との間にそれぞれ形成される静電容量を調整する
ことで共振器間の結合を誘導性に容量性にもすることが
できる。誘導性の場合には、通過域より高域側に減衰極
を有するフィルタが得られ、静電容量を増加させると通
過帯域巾が狭くなり、容量性の場合には、通過域よりも
低域側に減衰極を有するフィルタが得られ、静電容量を
増加させると通過帯域巾が広くなる。フィルタの中心周
波数を低くすると、隣接する共振器間の結合がより誘導
性となるため、低周波数側に減衰極を持ったフィルタの
場合は通過帯域巾が狭くなり、高周波数側に減衰極を持
ったフィルタの場合は通過帯域巾が広くなってしまう
が、静電容量を大きくすることによって通過帯域巾を調
整することができる。

【０００９】上述したストリップライン共振器を具える
積層型誘電体フィルタにおいては、入力端子７ａを初段
の共振素子９に容量を介して結合する入力電極７と、最
終段の共振素子１０を出力端子８ａに容量を介して結合
する出力電極８とを設ける構成になったいる。このよう
な所定の容量を介しての入出力方式では、入出力インピ
ーダンスが、そのコンデンサの容量により決定されると
ころから、この容量を大きくすると入出力インピーダン
スの調整範囲を広くすることができ、要求に応じたフィ
ルタを容易に実現できる。

【００１０】

【発明が解決しようとする課題】無線通信システムの小
型化、多様化に伴って、図１に示したような従来の積層
型誘電体フィルタについても、小型、軽量化が要求され
るようになって来ているとともに種々の周波数帯域特性
を有するものが要求されるようになって来ている。例え
ば、このような積層型誘電体フィルタは携帯電話機に組
み込まれているが、携帯電話機は小型、軽量化が強く要
求されており、したがって積層型誘電体フィルタもさら
に小型化することが要求されるようになって来ている
が、積層型誘電体フィルタを小型、軽量化すると、各種
電極も小さくする必要があり、電極間の重なり部分の面
積も当然減少し、共振素子９，１０と内層アース電極１
３〜１６との間の静電容量、共振素子９，１０と結合電
極１２との間の静電容量、共振素子９，１０と入、出力
電極７，８との間の静電容量がそれぞれ小さくなり、所
望の周波数特性が得られなくなってしまうという問題が
ある。

【００１１】フィルタを小型化すると、共振素子９，１
０の寸法が小さくなり、共振素子と内層アース電極との
間の静電容量が減少し、通過帯域周波数が高くなってし
まう。また、結合電極１２を小さくすると、共振素子
９，１０と結合電極１２との間に形成される静電容量が
減少するため、共振器間の結合が容量性の場合にはフィ
ルタの通過帯域巾が狭くなり過ぎ、また誘導性の場合に
は通過帯域が広くなり過ぎ、通過帯域巾の調整範囲が狭
くなってしまい、必要とする通過帯域巾を有する積層型
誘電体フィルタを得ることができなくなってしまう。さ
らに、共振素子９，１０と入、出力電極７，８との間の
静電容量が小さくなると、リターンロスを大きくするこ
とができず、フィルタ特性の低周波数化や低損失化が難
しいという問題がある。

【００１２】一方、フィルタを小さくすることなく通過
帯域の周波数を下げるという要求を満たすためには、共
振素子９，１０と内層アース電極１３〜１６との間の静
電容量を増加させる必要があるが、構造上この静電容量
を大きくするには限界があるため、対応できる周波数帯
域が限定されてしまう。また、周波数を下げるとより誘
導性となり、容量性結合の場合には通過帯域巾が狭くな
り、誘導性結合の場合には広くなってしまう。所望の通
過帯域巾を得るにはより大きな静電容量が必要となる
が、共振器と結合電極との間で得られる静電容量にも限
界があるため、通過帯域巾の調整が困難となる。

【００１３】このように、小型、軽量化や同一形状で通
過帯域の周波数を下げるという要求を満たすためには、
共振素子９，１０と内層アース電極１３〜１６との間の
静電容量、共振素子９，１０と結合電極１２との間の静
電容量および共振素子９，１０と入、出力電極７，８と
の間の静電容量をさらに増加させる必要がある。また、
これらの電極の間の静電容量を大きくすることができれ
ば、静電容量を小さくすることは容易であるので、広く
調整範囲に亘って所望のフィルタ特性を持った積層型誘
電体フィルタを提供することができる。

【００１４】上述したように電極間の静電容量を増大さ
せるために、従来は電極の重なり部分の面積を広げると
いう方法が採られている。例えば、内層アース電極１３
〜１６と重なる共振素子９，１０の巾を部分的に広くし
たり、共振素子と重なる結合電極１２を部分的に大きく
することが考えられる。しかしながら、このような方法
で電極間の重なり部分の面積を広くするには限界がある
ため、通過帯域の調整範囲が狭いという問題がある。

【００１５】また、電極間の静電容量を増大させる他の
方法として、これらの間に介在する誘電体層２，３の膜
厚を薄くする方法が考えられるが、誘電体層の膜厚を薄
くすると絶縁破壊や物理的な強度不足、製造工程での取
扱いの困難さによるコストアップの問題がある。

【００１６】さらに、共振素子９，１０と入、出力電極
７，８との間の静電容量を増大させる方法として、特開
平７−２２６６０２号公報には、２つの入力電極を共振
素子を挟むように配置するとともに２つの出力電極を共
振素子を挟むように配置することが提案されているが、
小型化するために内層アース電極を配置するとともに減
衰特性を改善するために結合電極を配置すると、２つの
入力電極および２つの出力電極を共振素子を挟むように
配置する余地がないという問題がある。

【００１７】したがって、本発明の目的は、共振素子と
種々の電極との間の静電容量を増大させることができ、
これによって小型、軽量化ができるとともに低周波数
化、低損失化ができ、しかも広い範囲に亘って通過帯域
を調整することができ、その結果として広範な要求に応
えることが可能な積層型誘電体フィルタを提供しようと
するものである。

【００１８】

【課題を解決するための手段】本発明による積層型誘電
体フィルタの基本的な構成は、少なくとも２つの共振素
子を、順次の共振素子の間に誘電体層を介在させて対向
配置した少なくとも２組の対称型ストリップライン共振
器を、積層方向と直交する方向に並べて配置したことを
特徴とするものである。本発明による積層型誘電体フィ
ルタを実施する際には、各組の対称型ストリップライン
共振器の少なくとも２つの順次の共振素子の間に、内層
アース電極、隣接する対称型ストリップライン共振器の
間を結合する結合電極、入力端子を初段の対称型ストリ
ップライン共振器に結合する入力電極および最終段の対
称型ストリップライン共振器を出力端子に結合する出力
電極の内の少なくとも１種類の電極を誘電体層を介して
配置する。

【００１９】このような本発明による積層型誘電体フィ
ルタにおいては、各ストリップライン共振器を、少なく
とも２つの共振素子を誘電体層を挟んで対向配置した対
称型ストリップライン共振器を以て構成したので、２つ
の共振素子の間に各種電極を配置することによってこれ
らの電極の間の静電容量を大きくすることができる。例
えば、２つの共振素子の間に内層アース電極を配置する
ことによって共振素子と内層アース電極との間の静電容
量を大きくすることができ、２つの共振素子の間に結合
電極を配置することによって共振素子と結合電極との間
の静電容量を大きくすることができ、２つの共振素子の
間に入、出力電極を配置することによって共振素子と
入、出力電極との間の静電容量を大きくすることができ
る。さらに、２つの共振素子の間に内層アース電極、結
合電極、入、出力電極の内の２つを配置することもでき
る。

【００２０】さらに本発明においては、ストリップライ
ン電極を積層状に配置した対称型ストリップライン共振
器とすることで、各ストリップライン電極の特性インピ
ーダンスを増大させることができ、より大きい静電容量
を得ることができる。したがって、２つの共振素子の間
に結合電極を配置してこれらの間の静電容量を大きくす
る場合には、共振器間が容量性の場合には通過帯域巾を
広くすることができ、誘導性の場合には通過帯域巾を狭
くすることができる。勿論、結合電極と共振素子との間
の静電容量を減少させることは容易に実施できるので、
通過帯域の周波数および通過帯域巾の調整範囲を広くす
ることができる。また、通過帯域巾を過度に狭くした
り、広くしたりすることなく各電極の寸法を小さくする
ことができるので、小型、軽量化に十分応えることがで
きる。

【００２１】さらに、本発明による積層型誘電体フィル
タは、少なくとも２つの共振素子を、順次の共振素子の
間に誘電体層を介在させて対向配置した少なくとも２組
の対称型ストリップライン共振器を、積層方向と直交す
る方向に並べて配置し、各組の対称型ストリップライン
共振器の少なくとも最外側の共振素子の外側にそれぞれ
誘電体層を介して内層アース電極を配置したことを特徴
とするものである。

【００２２】このような積層型誘電体フィルタにおいて
は、各対称型ストリップライン共振器の最外側の共振素
子と、その外側に配置した内層アース電極との間２静電
容量が得られるので、積層型誘電体フィルタの平面寸法
を大きくすることなく、共振素子と内層アース電極との
間の静電容量を尚一層大きくすることができる。

【００２３】さらに、本発明による積層型誘電体フィル
タは、少なくとも２つの共振素子を、順次の共振素子の
間に誘電体層を介在させて対向配置した少なくとも２組
の対称型ストリップライン共振器を、積層方向と直交す
る方向に並べて配置し、入力端子を初段の対称型ストリ
ップライン共振器に結合する入力電極を、初段の対称型
ストリップライン共振器の２つの順次の共振素子の間に
誘電体層を介して配置し、最終段の対称型ストリップラ
イン共振器を出力端子に結合する出力電極を、最終段の
対称型ストリップライン共振器の２つの順次の共振素子
の間に誘電体層を介して配置したことを特徴とするもの
である。

【００２４】このような本発明による積層型誘電体フィ
ルタにおいては、入力電極を初段の対称型ストリップラ
イン共振器の２つの共振素子の間に配置し、出力電極を
最終段の対称型ストリップライン共振器の２つの共振素
子の間に配置したので、入力電極と共振素子との間およ
び出力電極と共振素子との間の静電容量を大きくするこ
とができる。さらに、ストリップライン電極を積層状に
配置した対称型ストリップライン共振器とすることで、
各ストリップライン電極の特性インピーダンスを増大さ
せ、単位面積当たりの静電容量が増大し、フィルタ特性
を改善することができる。

【００２５】このような本発明による積層型誘電体フィ
ルタにおいては、各々が、誘電体層を介して対向配置し
た第１および第２の共振素子を具える第１および第２の
対称型ストリップライン共振器を積層方向と直交する方
向に並べて配置し、入力端子を第１の対称型ストリップ
ライン共振器に結合する入力電極を、この第１の対称型
ストリップライン共振器の第１および第２の共振素子の
間に誘電体層を介して配置し、第２の対称型ストリップ
ライン共振器を出力端子に結合する出力電極を、この第
２の対称型ストリップライン共振器の第１および第２の
共振素子の間に誘電体層を介して配置する。

【００２６】また、本発明による積層型誘電体フィルタ
の他の好適な実施例においては、各々が、誘電体層を介
して対向配置された第１および第２の共振素子を具える
第１、第２および第３の対称型ストリップライン共振器
を、積層方向と直交する方向に並べて配置し、入力端子
を第１の対称型ストリップライン共振器に結合する入力
電極を、第１の対称型ストリップライン共振器の第１お
よび第２の共振素子の間に誘電体層を介して配置し、第
３の対称型ストリップライン共振器を出力端子に結合す
る出力電極を、第３の対称型ストリップライン共振器の
第１および第２の共振素子の間に誘電体層を介して配置
し、第１の対称型ストリップライン共振器と第２の対称
型ストリップライン共振器とを結合する第１の結合電極
を、第１および第２の対称型ストリップライン共振器の
第１の共振素子の外側に誘電体層を介して配置し、第２
の対称型ストリップライン共振器と第３の対称型ストリ
ップライン共振器とを結合する第２の結合電極を、第２
および第３の対称型ストリップライン共振器の第２の共
振素子の外側に誘電体層を介して配置する。

【００２７】本発明による積層型誘電体フィルタのさら
に他の好適な実施例においては、各々が第１、第２およ
び第３の共振素子を具える第１、第２および第３の対称
型ストリップライン共振器を順次に並べて設け、入力端
子を第１の対称型ストリップライン共振器に結合する入
力電極を、この第１の対称型ストリップライン共振器の
第１および第２の共振素子の間に誘電体層を介して配置
し、第３の対称型ストリップライン共振器を出力端子に
結合する出力電極を、この第３の対称型ストリップライ
ン共振器の第２および第３の共振素子の間に誘電体層を
介して配置し、第１の対称型ストリップライン共振器と
第２の対称型ストリップライン共振器とを結合する第１
の結合電極を、第１および第２の対称型ストリップライ
ン共振器の第２および第３の共振素子の間に誘電体層を
介して配置し、第２の対称型ストリップライン共振器と
第３の対称型ストリップライン共振器とを結合する第２
の結合電極を、第２および第３の対称型ストリップライ
ン共振器の第１および第２の共振素子の間に誘電体層を
介して配置する。

【００２８】

【発明の実施の形態】図３は本発明による積層型誘電体
フィルタの第１の実施例を示すものであり、説明の便宜
上、図１と同様に、各種電極を仮想的な誘電体層の表面
に形成したものとして示した。本例においては、第１〜
第６の誘電体層２１〜２６を順次に積層した構造を持
ち、第１および第６の誘電体層２１および２６の外側表
面にはそれぞれアース電極３１および３２を配置し、第
３の誘電体層２３の表面には入力電極３３および出力電
極３４を配置し、第２および第４の誘電体層２２および
２４の表面には、共振素子４１ａ，４２ａおよび４１
ｂ，４２ｂをそれぞれ配置する。また、第５の誘電体層
２５の表面には結合電極３５を配置する。第１の誘電体
層２１には、第２の誘電体層２２に設けた共振素子４１
ａおよび４２ａとそれぞれ対向する内層アース電極５１
ａおよび５２ａを設け、第５の誘電体層２５には、第４
の誘電体層２４に設けた共振素子４１ｂおよび４２ｂと
それぞれ対向する内層アース電極５１ｂおよび５２ｂを
設ける。

【００２９】共振素子４１ａおよび４１ｂは第３の誘電
体層２３を挟んで対向し、第１の対称型のストリップラ
イン共振器を構成し、共振素子４２ａおよび４２ｂは誘
電体層２３を挟んで対向し、第２の対称型のストリップ
ライン共振器を構成している。すなわち、本例において
は、各々が２つの共振素子を有する２組の対称型ストリ
ップライン共振器を配置したものである。このように、
誘電体層を挟んで上下に対向させた共振素子によって対
称型ストリップライン共振器を構成すること自体は既知
であり、例えば特開平４−４３７０３号公報に記載され
ている。しかしながら、この公報には、このような対称
型ストリップライン共振器を用いて積層型誘電体フィル
タをどのように構成するかについては開示されていな
い。

【００３０】本発明においては、入力端子を第１の対称
型ストリップライン共振器に結合する入力電極３３を、
第１の対称型ストリップライン共振器の第１および第２
の共振素子４１ａおよび４１ｂの間に配置し、第２の対
称型ストリップライン共振器を出力端子に結合する出力
電極３４を、第２の対称型ストリップライン共振器を構
成する２つの共振素子４２ａと４２ｂとの間に配置した
ため、入力電極と共振素子との間の静電容量および出力
電極と共振素子との間の静電容量を大きくすることがで
きる。その結果として、電極の寸法を大きくすることな
く、低周波数化、低損失化が達成できる。また、対称型
ストリップライン共振器の共振素子を誘電体層を介して
積層することによって共振素子の特性インピーダンスを
増大することができ、フィルタ特性を向上することがで
きる。

【００３１】図４は、図３に示した本発明による積層型
誘電体フィルタの通過特性および反射特性と、図１およ
び２に示した従来の積層型誘電体フィルタの通過特性と
反射特性とを対比して示すものである。図４において、
実線ＡおよびＢは、本発明による積層型誘電体フィルタ
の通過特性および反射特性をそれぞれ示し、破線Ｃおよ
びＤは、従来の積層型誘電体フィルタの通過特性および
反射特性をそれぞれ示すものであり、両者共通過帯域の
低周波数に減衰のピークを有する容量性結合型としたも
のである。

【００３２】これらの曲線から分かるように、曲線Ａで
示す本発明による積層型誘電体フィルタの通過帯域巾
は、曲線Ｃで示す従来の積層型誘電体フィルタの通過帯
域巾とほぼ等しいが、従来のものでは通過帯域内に波打
ちがあるが、本発明のものではそのような波打ちは見ら
れない。このことは、曲線ＢおよびＤで示す反射特性か
らも窺い知ることができる。

【００３３】図５は、本発明による積層型誘電体フィル
タの第２の実施例を示すものである。上述した図３に示
した本発明の積層型誘電体フィルタの実施例と同様、本
例においても各対称型ストリップライン共振器の一対の
共振素子４１ａ，４１ｂ：４２ａ，４２ｂの外側にそれ
ぞれ内層アース電極５１ａ，５１ｂ；５２ａ，５２ｂを
配置するだけで、図１に示した従来の積層型誘電体フィ
ルタにおけるのと同等の周波数とすることができるの
で、第３の誘電体層２３の表面には内層アース電極を配
置する必要はない。本例ではこのような特長を利用し
て、第３の誘電体層２３の表面に配置する入力電極３３
の長さを長くして共振素子４１ａおよび４１ｂと重なる
面積を一層大きくするとともに出力電極３４の長さも長
くして共振素子４２ａおよび４２ｂと重なる面積を一層
大きくしたものである。このように、入力電極３３およ
び出力電極３４の長さを長くすることによって、入力電
極と共振素子４１ａおよび４１ｂとの間の静電容量を一
層大きくするとともに出力電極３４の長さを長くするこ
とによって出力電極３４と共振素子４２ａおよび４２ｂ
との間の静電容量を一層大きくすることができる。

【００３４】図３および５から明らかなように、本発明
においては、共振素子４１ａ，４１ｂの間に挟まれる入
力電極３３の大きさを調整するとともに共振素子４２
ａ，４２ｂの間に挟まれる出力電極３４の大きさを調整
することによって、これらの間の静電容量を調整するこ
とができ、所望の特性を有する積層型誘電体フィルタを
容易に提供することができる。

【００３５】図６は本発明による積層型誘電体フィルタ
の第３の実施例の構成を示すものである。本例において
は、図５に示す第２の実施例において、第５の誘電体層
２５の表面に共振素子４１ｂおよび４２ｂと重なるよう
に第１の結合電極３５ａを設けるとともに、第１の誘電
体層２１の表面に共振素子４１ａおよび４２ａとそれぞ
れ重なるように第２の結合電極３５ｂを設けたものであ
る。このように構成することによって、結合電極と共振
素子との間の静電容量を大きくすることができ、通過帯
域の平坦化とともに通過帯域巾の調整巾を大きくするこ
とができる。すなわち、第１および第２の対称型ストリ
ップライン共振器間の結合を容量性とする場合には、通
過帯域巾を狭くすることができ、誘導性とする場合には
通過帯域巾を広くすることができる。

【００３６】図７は本発明による積層型誘電体フィルタ
の第４の実施例の構成を示すものである。本例は、図５
に示した第２の実施例において、第３の誘電体層２３の
表面に第１の入力電極３３ａおよび第１の出力電極３４
ａを設けるとともに第１の誘電体層２１の表面に第２の
入力電極３３ｂおよび第２の出力電極３４ｂを設けたも
のである。このように構成することによって、入力電極
と共振素子との間の静電容量および出力電極と共振素子
との間の静電容量を尚一層増大させることができる。

【００３７】図８は本発明による積層型誘電体フィルタ
の第５の実施例の構成を示すものである。本例は、図３
に示した第１の実施例において、第３の誘電体層２３の
表面にも、内層アース電極５１ｃおよび５２ｃを設けた
ものである。すなわち、共振素子４１ａ，４１ｂおよび
４２ａ，４２ｂの各々を、内層アース電極５１ａ，５１
ｂ，５１ｃおよび５２ａ，５２ｂ，５２ｃで挟むように
構成され、共振素子と内層アース電極との間の静電容量
を著しく大きくすることができ、通過帯域の平坦化とと
もに通過帯域の低周波数化が達成できる。

【００３８】図９は本発明による積層型誘電体フィルタ
の第６の実施例の構成を示すものである。本例では、そ
れぞれが３つの共振素子を有する３組の対称型ストリッ
プライン共振器を配列したものである。すなわち、第２
および第４の誘電体層２２および２４の表面には、第１
〜第３の対称型ストリップライン共振器の第１および第
２の共振素子４１ａ，４２ａ，４３ａおよび４１ｂ，４
２ｂ，４３ｂをそれぞれ配置し、第３の誘電体層２３の
表面には、入力端子を第１の対称型ストリップライン共
振器に結合する入力電極３３を配置するとともに第３の
対称型ストリップライン共振器を出力端子に結合する出
力電極３４を配置する。

【００３９】また、第５の誘電体層２５の表面には第１
の対称型ストリップライン共振器と第２の対称型ストリ
ップライン共振器とを結合する第１の結合電極３５ａを
配置し、第１の誘電体層２１の表面には第２の対称型ス
トリップライン共振器と第３の対称型ストリップライン
共振器とを結合する第２の結合電極３５ｂを配置する。
さらに、第１、第３および第５の誘電体層２１、２３お
よび２５の表面には、内層アース電極５１ａ，５２ａ，
５３ａ；５１ｂ，５２ｂ，５３ｂおよびを５１ｃ，５２
ｃ，５３ｃをそれぞれ配置する。

【００４０】本例においては、第１〜第３の対称型スト
リップライン共振器の共振素子４１ａ，４２ａ，４３ａ
および４１ｂ，４２ｂ，４３ｂの各々を、内層アース電
極５１ａ，５２ａ，５３ａ；５１ｂ，５２ｂ，５３ｂお
よびを５１ｃ，５２ｃ，５３ｃで挟むように構成したの
で、これらの間の静電容量を大きくすることができると
ともに入力電極３３および出力電極３４を共振素子４１
ａと４１ｂとの間および共振素子４３ａと４３ｂとの間
で挟むように構成したので、これらの間の静電容量を大
きくすることができる。

【００４１】図１０は本発明による積層型誘電体フィル
タの第７の実施例の構成を示すものである。本例では、
各々が３つの共振素子を有する３組の対称型ストリップ
ライン共振器を並べて配置したものである。すなわち、
第２、第４および第６の誘電体層２２、２４および２６
の表面には、第１〜第３の対称型ストリップライン共振
器の第１、第２および第３の共振素子４１ａ，４２ａ，
４３ａ；４１ｂ，４２ｂ，４３ｂ；４１ｂ，４２ｂ，４
３ｂをそれぞれ配置し、第３の誘電体層２３の表面に
は、入力端子を第１の対称型ストリップライン共振器に
結合する入力電極３３を配置し、第５の誘電体層２５の
表面には第３の対称型ストリップライン共振器を出力端
子に結合する出力電極３４を配置する。

【００４２】また、第５の誘電体層２５の表面には第１
の対称型ストリップライン共振器と第２の対称型ストリ
ップライン共振器とを結合する第１の結合電極３５ａを
配置し、第３の誘電体層２３の表面には第２の対称型ス
トリップライン共振器と第３の対称型ストリップライン
共振器とを結合する第２の結合電極３５ｂを配置する。
さらに、第１、第３、第５および第７の誘電体層２１、
２３、２５および２７の表面には、内層アース電極５１
ａ，５２ａ，５３ａ；５１ｂ，５２ｂ，５３ｂ；５１
ｃ，５２ｃ，５３ｃおよび５１ｄ，５２ｄ，５３ｄをそ
れぞれ配置する。

【００４３】本例では、入力電極３３は共振素子４１ａ
と４１ｂとの間に挟まれ、出力電極３４は共振素子４３
ｂと４３ｃとの間に挟まれているので、これらの間の静
電容量を大きくすることができ、低周波数化および低損
失化が達成できる。また、各対称型ストリップライン共
振器の共振素子は内層アース電極によってそれぞれ挟ま
れているので、これらの間の静電容量を大きくすること
ができ、低周波数化が達成できる。さらに、結合電極３
５ａおよび３５ｂも共振素子によって挟まれているの
で、これらの間の静電容量も大きくすることができ、通
過帯域巾の調整が可能となる。このようにして、所望の
フィルタ特性を有する積層型誘電体フィルタを得ること
ができるとともに小型、軽量化も可能となる。

【００４４】図１１は本発明による積層型誘電体フィル
タの第８の実施例の構成を示すものである。本例は、図
１０に示す第７の実施例において、第３および第５の誘
電体層２３および２５の表面に形成した内層アース電極
５１ｂおよび５３ｃを省き、入力電極３３および出力電
極３４の長さを長くしたものである。その他の構成は図
１０の実施例と同様である。本例では、入力電極３３お
よび出力電極３４の長さを長くしたので、共振素子と重
なる部分の面積が大きくなるので、これらの間の静電容
量はそれだけ大きくなる。本発明においては、このよう
に同一のレベルの誘電体層に配置する電極の種類や大き
さを任意に変えることによって種々のフィルタ特性を有
する積層型誘電体フィルタを得ることができる。

【００４５】上述したように、対称型ストリップライン
共振器の各共振素子を内層アース電極で挟むことによっ
てこれらの間の静電容量を大きくすることができ、低周
波数化が可能であるが、一般に、積層型誘電体フィルタ
を容量性とする場合には、通過帯域の周波数を低くする
と通過帯域巾が狭くなる傾向がある。本例では、結合電
極を共振素子で挟むことによりこらの間の静電容量を大
きくすることができ、したがって通過帯域巾を広くする
ことができるので、通過帯域巾を狭くすることなく、通
過帯域の周波数を低くすることができる。また、静電容
量を減少させることは容易であるので、広い周波数範囲
に亘って通過帯域の周波数を調整することができる。

【００４６】本発明は上述した実施例にのみ限定される
ものではなく、幾多の変更や変形が可能である。例え
ば、上述した実施例では、各々が２つの共振素子を有す
る対称型ストリップライン共振器を２組配置したもの
と、各々が２つの共振素子を有する対称型ストリップラ
イン共振器を３組配置したものと、各々が３つの共振素
子を有する対称型ストリップライン共振器を３組配置し
たものとを示したが、各対称型ストリップライン共振器
を構成する共振素子の個数は２個または３個に限られる
ものではなく、４個以上の共振素子を有するものとする
ことができる。また、対称型ストリップライン共振器の
組数も２組または３組に限られるものではなく、４組以
上とすることもできる。さらに、誘電体層を挟んで共振
素子と隣接する箇所には、共振器との間で静電容量を必
要とする電極を配置することができるので、入力電極、
出力電極の形状や配置位置、結合電極の形状や配置位置
および配置する電極の個数は種々のものが考えられる。

【００４７】

【発明の効果】上述したように、本発明による積層型誘
電体フィルタにおいては、２つ以上の共振素子を誘電体
層を挟んで対向配置した対称型ストリップライン共振器
を２組以上配置したので、共振器の特性インピーダンス
を大きくすることができ、単位面積当たりの静電容量を
増大し、フィルタ特性を向上することができる。

【００４８】さらに、各組の対称型ストリップライン共
振器の少なくとも２つの順次の共振素子の間に、内層ア
ース電極、隣接する対称型ストリップライン共振器の間
を結合する結合電極、入力端子を初段の対称型ストリッ
プライン共振器に結合する入力電極および最終段の対称
型ストリップライン共振器を出力端子に結合する出力電
極の内の少なくとも１種類の電極を誘電体層を介して配
置することによって、これらの電極の間の静電容量を増
大させることができる。これによって、積層型誘電体フ
ィルタの小型、軽量化が可能であるとともに、低周波数
化、低損失化が可能となり、さらに通過帯域巾を広い範
囲に亘って調整することができる。

【００４９】特に、共振器間が容量性結合の場合には低
周波数化するとフィルタの帯域巾が狭くなる傾向がある
が、結合電極と共振素子との間の静電容量を大きくする
ことによってフィルタの通過帯域巾を広くすることがで
き、誘導性接合の場合には通過帯域が広くなる傾向があ
るが、結合電極と共振素子との間の静電容量を大きくす
ることによってフィルタの通過帯域巾を狭くすることが
できる。一方、共振素子と結合電極との間の静電容量を
減少させることは容易に行なうことができるので、通過
帯域巾の調整範囲を広くすることができる。このように
して、多様な要求に応える積層型誘電体フィルタを提供
することができる。

【図面の簡単な説明】

【図１】従来の積層型誘電体フィルタを分解して示す図
である。

【図２】従来の積層型誘電体フィルタの外観を示す斜視
図である。

【図３】本発明による積層型誘電体フィルタの第１の実
施例を示す図である。

【図４】本発明による積層型誘電体フィルタと従来の積
層型誘電体フィルタの特性を対比して示すグラフであ
る。

【図５】本発明による積層型誘電体フィルタの第２の実
施例を示す図である。

【図６】本発明による積層型誘電体フィルタの第３の実
施例を示す図である。

【図７】本発明による積層型誘電体フィルタの第４の実
施例を示すである。

【図８】本発明による積層型誘電体フィルタの第５の実
施例を示す図である。

【図９】本発明による積層型誘電体フィルタの第６の実
施例を示す図である。

【図１０】本発明による積層型誘電体フィルタの第７の
実施例を示す図である。

【図１１】本発明による積層型誘電体フィルタの第８の
実施例を示す図である。

【符号の説明】 ２１〜２８ 誘電体層、 ３１，３２ アース電極、
３３，３３ａ，３３ｂ 入力電極、 ３４，３４ａ，３
４ｂ 出力電極、 ３５，３５ａ，３５ｂ 結合電極、
４１〜４３ 共振素子、 ５１〜５３ 内層アース電
極

Claims (12)

【特許請求の範囲】
1. 【請求項１】少なくとも２つの共振素子を、順次の共振
   素子の間に誘電体層を介在させて対向配置した少なくと
   も２組の対称型ストリップライン共振器を、積層方向と
   直交する方向に並べて配置したことを特徴とする積層型
   誘電体フィルタ。
2. 【請求項２】前記各組の対称型ストリップライン共振器
   の少なくとも２つの順次の共振素子の間に、内層アース
   電極、隣接する対称型ストリップライン共振器の間を結
   合する結合電極、入力端子を初段の対称型ストリップラ
   イン共振器に結合する入力電極および最終段の対称型ス
   トリップライン共振器を出力端子に結合する出力電極の
   内の少なくとも１種類の電極を誘電体層を介して配置し
   たことを特徴とする請求項１に記載の積層型誘電体フィ
   ルタ。
3. 【請求項３】前記各組の対称型ストリップライン共振器
   の少なくとも最外側の共振素子の外側にそれぞれ誘電体
   層を介して内層アース電極を配置したことを特徴とする
   請求項１および２の何れかに記載の積層型誘電体フィル
   タ。
4. 【請求項４】少なくとも２つの共振素子を、順次の共振
   素子の間に誘電体層を介在させて対向配置した少なくと
   も２組の対称型ストリップライン共振器を、積層方向と
   直交する方向に並べて配置し、入力端子を初段の対称型
   ストリップライン共振器に結合する入力電極を、初段の
   対称型ストリップライン共振器の２つの順次の共振素子
   の間に誘電体層を介して配置し、最終段の対称型ストリ
   ップライン共振器を出力端子に結合する出力電極を、最
   終段の対称型ストリップライン共振器の２つの順次の共
   振素子の間に誘電体層を介して配置したことを特徴とす
   る積層型誘電体フィルタ。
5. 【請求項５】各々が、誘電体層を介して対向配置した第
   １および第２の共振素子を具える第１および第２の対称
   型ストリップライン共振器を積層方向と直交する方向に
   並べて配置し、入力端子を第１の対称型ストリップライ
   ン共振器に結合する入力電極を、この第１の対称型スト
   リップライン共振器の第１および第２の共振素子の間に
   誘電体層を介して配置し、第２の対称型ストリップライ
   ン共振器を出力端子に結合する出力電極を、この第２の
   対称型ストリップライン共振器の第１および第２の共振
   素子の間に誘電体層を介して配置したことを特徴とする
   請求項４に記載の積層型誘電体フィルタ。
6. 【請求項６】前記第１および第２の対称型ストリップラ
   イン共振器の各々の第１および第２の共振素子の間に誘
   電体層を介して内層アース電極をも配置したことを特徴
   とする請求項５に記載の積層型誘電体フィルタ。
7. 【請求項７】前記第１および第２の対称型ストリップラ
   イン共振器間を結合する結合電極を、これら対称型スト
   リップライン共振器の第１および第２の共振素子の少な
   くとも一方の外側に誘電体層を介して配置したことを特
   徴とする請求項５および６の何れかに記載の積層型誘電
   体フィルタ。
8. 【請求項８】前記第１の対称型ストリップライン共振器
   の一方の共振素子の外側に誘電体層を介して別の入力電
   極を配置するとともに、前記第２の対称型ストリップラ
   イン共振器の一方の共振素子の外側に誘電体層を介して
   別の出力電極を配置したことを特徴とする請求項５〜７
   の何れかに記載の積層型誘電体フィルタ。
9. 【請求項９】各々が、誘電体層を介して対向配置された
   第１および第２の共振素子を具える第１、第２および第
   ３の対称型ストリップライン共振器を、積層方向と直交
   する方向に並べて配置し、入力端子を第１の対称型スト
   リップライン共振器に結合する入力電極を、第１の対称
   型ストリップライン共振器の第１および第２の共振素子
   の間に誘電体層を介して配置し、第３の対称型ストリッ
   プライン共振器を出力端子に結合する出力電極を、第３
   の対称型ストリップライン共振器の第１および第２の共
   振素子の間に誘電体層を介して配置し、第１の対称型ス
   トリップライン共振器と第２の対称型ストリップライン
   共振器とを結合する第１の結合電極を、第１および第２
   の対称型ストリップライン共振器の第１の共振素子の外
   側に誘電体層を介して配置し、第２の対称型ストリップ
   ライン共振器と第３の対称型ストリップライン共振器と
   を結合する第２の結合電極を、第２および第３の対称型
   ストリップライン共振器の第２の共振素子の外側に誘電
   体層を介して配置したことを特徴とする請求項４に記載
   の積層型誘電体フィルタ。
10. 【請求項１０】前記第１および第２の対称型ストリップ
    ライン共振器の各々の第１および第２の共振素子の間に
    誘電体層を介して内層アース電極をも配置したことを特
    徴とする請求項９に記載の積層型誘電体フィルタ。
11. 【請求項１１】各々が第１、第２および第３の共振素子
    を具える第１、第２および第３の対称型ストリップライ
    ン共振器を順次に並べて設け、入力端子を第１の対称型
    ストリップライン共振器に結合する入力電極を、この第
    １の対称型ストリップライン共振器の第１および第２の
    共振素子の間に誘電体層を介して配置し、第３の対称型
    ストリップライン共振器を出力端子に結合する出力電極
    を、この第３の対称型ストリップライン共振器の第２お
    よび第３の共振素子の間に誘電体層を介して配置し、第
    １の対称型ストリップライン共振器と第２の対称型スト
    リップライン共振器とを結合する第１の結合電極を、第
    １および第２の対称型ストリップライン共振器の第２お
    よび第３の共振素子の間に誘電体層を介して配置し、第
    ２の対称型ストリップライン共振器と第３の対称型スト
    リップライン共振器とを結合する第２の結合電極を、第
    ２および第３の対称型ストリップライン共振器の第１お
    よび第２の共振素子の間に誘電体層を介して配置したこ
    とを特徴とする請求項４に記載の積層型誘電体フィル
    タ。
12. 【請求項１２】前記第１の対称型ストリップライン共振
    器の第１および第２の共振素子の間に誘電体層を介して
    内層アース電極をも配置し、前記第３の対称型ストリッ
    プライン共振器の第２および第３の共振素子の間に誘電
    体層を介して内層アース電極をも配置したことを特徴と
    する請求項１１に記載の積層型誘電体フィルタ。