JPH11284188A - 薄膜トランジスタ、薄膜トランジスタの製造方法及び表示装置 - Google Patents
薄膜トランジスタ、薄膜トランジスタの製造方法及び表示装置Info
- Publication number
- JPH11284188A JPH11284188A JP8362698A JP8362698A JPH11284188A JP H11284188 A JPH11284188 A JP H11284188A JP 8362698 A JP8362698 A JP 8362698A JP 8362698 A JP8362698 A JP 8362698A JP H11284188 A JPH11284188 A JP H11284188A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- amorphous silicon
- film
- thickness
- silicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 ＴＦＴの能動層の厚みを所望とする電界移動
度が得られる厚みとすることにより、異なる特性を要求
されるＴＦＴを同一基板上に実現することができるとと
もに、開口率の高いＴＦＴ、その製造方法及び表示装置
を提供する。 【解決手段】 同一基板１上に表示画素を駆動する表示
画素部のＴＦＴと、表示画素の周辺に表示画素部のＴＦ
Ｔを駆動する周辺ドライバ部のＴＦＴとを形成し、その
周辺ドライバ部のＴＦＴの能動層厚みをエッチングによ
り表示画素部のＴＦＴの能動層厚みよりも薄くする。
度が得られる厚みとすることにより、異なる特性を要求
されるＴＦＴを同一基板上に実現することができるとと
もに、開口率の高いＴＦＴ、その製造方法及び表示装置
を提供する。 【解決手段】 同一基板１上に表示画素を駆動する表示
画素部のＴＦＴと、表示画素の周辺に表示画素部のＴＦ
Ｔを駆動する周辺ドライバ部のＴＦＴとを形成し、その
周辺ドライバ部のＴＦＴの能動層厚みをエッチングによ
り表示画素部のＴＦＴの能動層厚みよりも薄くする。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
（Thin Film Transistor、以下、「ＴＦＴ」と称す
る。）に関し、特に電界移動度を容易に制御できるＴＦ
Ｔに関する。
（Thin Film Transistor、以下、「ＴＦＴ」と称す
る。）に関し、特に電界移動度を容易に制御できるＴＦ
Ｔに関する。
【０００２】
【従来の技術】近年、同一基板上にＴＦＴを複数設けた
表示装置、例えばアクティブマトリクス型液晶表示装置
（Liquid Crystal Display、以下、「ＬＣＤ」と称す
る。）のドライバ素子及び表示画素駆動素子として用い
たいわゆるドライバ一体型ＬＣＤの開発が進められてい
る。
表示装置、例えばアクティブマトリクス型液晶表示装置
（Liquid Crystal Display、以下、「ＬＣＤ」と称す
る。）のドライバ素子及び表示画素駆動素子として用い
たいわゆるドライバ一体型ＬＣＤの開発が進められてい
る。
【０００３】以下に従来のドライバ一体型ＬＣＤについ
て説明する。図５に従来のドライバ一体型のブロック図
を示す。絶縁性基板１の中央部付近には表示電極がマト
リクス状に配列された表示画素部が設けられており、そ
の表示電極はそれぞれの表示画素に設けられたＴＦＴの
ソース電極と接続されている。即ち表示画素部の各表示
電極はＴＦＴによって駆動されている。
て説明する。図５に従来のドライバ一体型のブロック図
を示す。絶縁性基板１の中央部付近には表示電極がマト
リクス状に配列された表示画素部が設けられており、そ
の表示電極はそれぞれの表示画素に設けられたＴＦＴの
ソース電極と接続されている。即ち表示画素部の各表示
電極はＴＦＴによって駆動されている。
【０００４】また、表示画素部の周辺には表示画素部の
ＴＦＴに走査信号及び映像信号を供給するＸ軸ドライバ
及びＹ軸ドライバからなる周辺ドライバ部が設けられて
いる。この周辺ドライバ部はシフトレジスタから成って
おり、そのシフトレジスタもＴＦＴから成っている。こ
うして表示画素部及び周辺ドライバ部にはそれぞれＴＦ
Ｔが設けられている。
ＴＦＴに走査信号及び映像信号を供給するＸ軸ドライバ
及びＹ軸ドライバからなる周辺ドライバ部が設けられて
いる。この周辺ドライバ部はシフトレジスタから成って
おり、そのシフトレジスタもＴＦＴから成っている。こ
うして表示画素部及び周辺ドライバ部にはそれぞれＴＦ
Ｔが設けられている。
【０００５】ところで、これらのＴＦＴのうち、周辺ド
ライバ部を構成するＴＦＴは、高速信号処理が必要なこ
とから高電界移動度、即ち高いオン電流が要求されるた
め、この高速処理のための高電界移動度を優先する必要
がある。そのため、表示画素部及び周辺ドライバ部のＴ
ＦＴが同じ半導体膜、例えば多結晶シリコン膜を能動層
として用いて形成される場合には周辺ドライバ部のオン
電流が高くなるように能動層の多結晶化が行われること
になる。
ライバ部を構成するＴＦＴは、高速信号処理が必要なこ
とから高電界移動度、即ち高いオン電流が要求されるた
め、この高速処理のための高電界移動度を優先する必要
がある。そのため、表示画素部及び周辺ドライバ部のＴ
ＦＴが同じ半導体膜、例えば多結晶シリコン膜を能動層
として用いて形成される場合には周辺ドライバ部のオン
電流が高くなるように能動層の多結晶化が行われること
になる。
【０００６】
【発明が解決しようとする課題】ところが、そうすると
オン電流が高い反面、オフ電流も高くなってしまう。従
って表示画素部のＴＦＴはリーク電流が発生することに
なる。そこでこのリーク電流を防止するために、図６に
示すように１つのＴＦＴに２つのゲートを設けて抵抗を
高くしたいわゆるダブルゲート電極構造を有するＴＦＴ
構造とすることが提案されている。
オン電流が高い反面、オフ電流も高くなってしまう。従
って表示画素部のＴＦＴはリーク電流が発生することに
なる。そこでこのリーク電流を防止するために、図６に
示すように１つのＴＦＴに２つのゲートを設けて抵抗を
高くしたいわゆるダブルゲート電極構造を有するＴＦＴ
構造とすることが提案されている。
【０００７】しかし、１つの表示画素にゲートが２つ形
成されると、表示画素に対する表示領域の割合、即ち開
口率が低下してしまうという欠点があるとともに、２つ
のゲートを形成することからＴＦＴの歩留まりが低下す
るという欠点があった。なお、周辺ドライバ部のＴＦＴ
の電界移動度を向上させるために周辺ドライバ部のＴＦ
Ｔの能動層を多結晶シリコンで形成し、表示画素部のＴ
ＦＴの能動層を非晶質シリコンで形成することも提案さ
れているが、そのためには表示画素部を駆動させるため
の配線及びドライバ回路を新たに設ける必要があるの
で、表示に関わらない周辺ドライバ部の面積を小さくす
るいわゆる狭額縁化の妨げになるとともにプロセスの増
大となるという欠点もあった。
成されると、表示画素に対する表示領域の割合、即ち開
口率が低下してしまうという欠点があるとともに、２つ
のゲートを形成することからＴＦＴの歩留まりが低下す
るという欠点があった。なお、周辺ドライバ部のＴＦＴ
の電界移動度を向上させるために周辺ドライバ部のＴＦ
Ｔの能動層を多結晶シリコンで形成し、表示画素部のＴ
ＦＴの能動層を非晶質シリコンで形成することも提案さ
れているが、そのためには表示画素部を駆動させるため
の配線及びドライバ回路を新たに設ける必要があるの
で、表示に関わらない周辺ドライバ部の面積を小さくす
るいわゆる狭額縁化の妨げになるとともにプロセスの増
大となるという欠点もあった。
【０００８】そこで本発明は、上記の従来の欠点に鑑み
て為されたものであり、能動そうの厚みを複数種類とす
ることで、異なる電界移動度を要求されるＴＦＴを同一
基板上に実現することができるとともに、開口率の高い
ＴＦＴ、その製造方法及び表示装置を提供することを目
的とする。
て為されたものであり、能動そうの厚みを複数種類とす
ることで、異なる電界移動度を要求されるＴＦＴを同一
基板上に実現することができるとともに、開口率の高い
ＴＦＴ、その製造方法及び表示装置を提供することを目
的とする。
【０００９】
【課題を解決するための手段】本発明のＴＦＴは、同一
基板上に形成してなる複数の薄膜トランジスタであっ
て、該複数の薄膜トランジスタは、所定の厚みを有する
能動層を備えた薄膜トランジスタと、前記所定の厚みと
異なる厚みを有する能動層を備えた薄膜トランジスタか
ら成っている。
基板上に形成してなる複数の薄膜トランジスタであっ
て、該複数の薄膜トランジスタは、所定の厚みを有する
能動層を備えた薄膜トランジスタと、前記所定の厚みと
異なる厚みを有する能動層を備えた薄膜トランジスタか
ら成っている。
【００１０】本発明の表示装置は、同一基板上に、複数
の表示画素と、該表示画素を駆動する第１の薄膜トラン
ジスタと、前記表示画素の周辺に第１の薄膜トランジス
タを駆動する第２の薄膜トランジスタとを備えて成り、
前記第１の薄膜トランジスタの能動層の厚みが第２の薄
膜トランジスタの能動層の厚みよりも厚いものである。
の表示画素と、該表示画素を駆動する第１の薄膜トラン
ジスタと、前記表示画素の周辺に第１の薄膜トランジス
タを駆動する第２の薄膜トランジスタとを備えて成り、
前記第１の薄膜トランジスタの能動層の厚みが第２の薄
膜トランジスタの能動層の厚みよりも厚いものである。
【００１１】本発明の薄膜トランジスタの製造方法は、
基板上に非晶質半導体膜を形成する工程と、該非晶質半
導体膜の一部を被覆物によって被覆領域を形成する工程
と、該被覆領域以外の非晶質半導体膜をエッチングして
薄くする工程と、前記被覆物を除去する工程と、前記被
覆領域及び非被覆領域にレーザを照射して多結晶化して
能動層とする工程とを含むものである。
基板上に非晶質半導体膜を形成する工程と、該非晶質半
導体膜の一部を被覆物によって被覆領域を形成する工程
と、該被覆領域以外の非晶質半導体膜をエッチングして
薄くする工程と、前記被覆物を除去する工程と、前記被
覆領域及び非被覆領域にレーザを照射して多結晶化して
能動層とする工程とを含むものである。
【００１２】また、基板上に非晶質半導体膜を形成する
工程と、該非晶質半導体膜の一部を被覆物によって被覆
領域を形成する工程と、該被覆領域以外の非晶質半導体
膜上に非晶質半導体膜を更に積層する工程と、前記被覆
物を除去する工程と、前記被覆領域及び非被覆領域にレ
ーザを照射して多結晶化して能動層とする工程とを含む
ものである。
工程と、該非晶質半導体膜の一部を被覆物によって被覆
領域を形成する工程と、該被覆領域以外の非晶質半導体
膜上に非晶質半導体膜を更に積層する工程と、前記被覆
物を除去する工程と、前記被覆領域及び非被覆領域にレ
ーザを照射して多結晶化して能動層とする工程とを含む
ものである。
【００１３】
【発明の実施の形態】以下に本発明のＴＦＴについて説
明する。図１に本発明のＴＦＴの製造工程断面図を示
し、図２に表示画素部のＴＦＴの平面図を示す。図１
は、その左側には表示画素部、右側には周辺ドライバ部
の製造工程断面図を示している。
明する。図１に本発明のＴＦＴの製造工程断面図を示
し、図２に表示画素部のＴＦＴの平面図を示す。図１
は、その左側には表示画素部、右側には周辺ドライバ部
の製造工程断面図を示している。
【００１４】工程１（図１（ａ））：石英ガラス、無ア
ルカリガラス等からなる絶縁性基板１上に、Ｃｒ、Ｍｏ
等の高融点金属からなるゲート電極２、ＳｉＮ膜及びＳ
ｉＯ２膜から成るゲート絶縁膜３及び非晶質シリコン膜
４を順に形成する。 工程２（図１（ｂ））：周辺ドライバ部領域の非晶質シ
リコン膜を形成した領域以外が被覆されるようにレジス
トパターン５を形成する。
ルカリガラス等からなる絶縁性基板１上に、Ｃｒ、Ｍｏ
等の高融点金属からなるゲート電極２、ＳｉＮ膜及びＳ
ｉＯ２膜から成るゲート絶縁膜３及び非晶質シリコン膜
４を順に形成する。 工程２（図１（ｂ））：周辺ドライバ部領域の非晶質シ
リコン膜を形成した領域以外が被覆されるようにレジス
トパターン５を形成する。
【００１５】その後、ＲＩＥ（Reactive Ion Etching：
反応性イオンエッチング）等のドライエッチングによっ
て周辺ドライバ部の非晶質シリコン膜をエッチングす
る。これによって、周辺ドライバ部の非晶質シリコン膜
の厚みが表示画素部の非晶質シリコン膜の厚みより薄く
する。 工程３（図１（ｃ））：レジストパターン５を除去し、
表示画素部及び周辺ドライバ部の非晶質シリコン膜にレ
ーザ６を照射する。このとき、表示画素部と周辺ドライ
バ部には同時にレーザを照射するので表示画素部と周辺
ドライバ部には同一のエネルギーのレーザを照射するこ
とになる。そして非晶質シリコン膜を多結晶化して多結
晶シリコン膜にする。これがＴＦＴの能動層４となる。
反応性イオンエッチング）等のドライエッチングによっ
て周辺ドライバ部の非晶質シリコン膜をエッチングす
る。これによって、周辺ドライバ部の非晶質シリコン膜
の厚みが表示画素部の非晶質シリコン膜の厚みより薄く
する。 工程３（図１（ｃ））：レジストパターン５を除去し、
表示画素部及び周辺ドライバ部の非晶質シリコン膜にレ
ーザ６を照射する。このとき、表示画素部と周辺ドライ
バ部には同時にレーザを照射するので表示画素部と周辺
ドライバ部には同一のエネルギーのレーザを照射するこ
とになる。そして非晶質シリコン膜を多結晶化して多結
晶シリコン膜にする。これがＴＦＴの能動層４となる。
【００１６】工程４（図１（ｄ））：その能動層４に
は、ゲート電極２上方のチャネル７と、そのチャネル７
の両側にイオン注入されて形成されたソース８及びドレ
イン９とが設けられている。チャネル７の上には、ソー
ス８及びドレイン９を形成する際のイオン注入時にチャ
ネル７にイオンが入らないようにチャネル７を覆うマス
クとして機能するＳｉＯ２膜から成るストッパ１０が設
けられる。
は、ゲート電極２上方のチャネル７と、そのチャネル７
の両側にイオン注入されて形成されたソース８及びドレ
イン９とが設けられている。チャネル７の上には、ソー
ス８及びドレイン９を形成する際のイオン注入時にチャ
ネル７にイオンが入らないようにチャネル７を覆うマス
クとして機能するＳｉＯ２膜から成るストッパ１０が設
けられる。
【００１７】そして、ゲート絶縁膜３、能動層４及びス
トッパ８上の全面に、ＳｉＯ２膜、ＳｉＮ膜及びＳｉＯ
２膜の順に積層された層間膜１１を形成する。またドレ
イン９に対応してその層間膜１１に設けたコンタクトホ
ールにＡｌ等の金属を充填してドレイン電極１２を形成
する。そして全面に例えば有機樹脂からなる平坦化膜１
３を形成する。
トッパ８上の全面に、ＳｉＯ２膜、ＳｉＮ膜及びＳｉＯ
２膜の順に積層された層間膜１１を形成する。またドレ
イン９に対応してその層間膜１１に設けたコンタクトホ
ールにＡｌ等の金属を充填してドレイン電極１２を形成
する。そして全面に例えば有機樹脂からなる平坦化膜１
３を形成する。
【００１８】表示画素部においては、この平坦化膜１３
のソース８に対応した位置にコンタクトホールを形成
し、ソース８にコンタクトしたＩＴＯ等の透明導電材料
から成りソース電極１４を兼ねた透明電極である表示電
極１５を形成する。こうして、同一基板上で能動層の厚
みが異なる表示画素部及び周辺ドライバ部の各ＴＦＴが
完成する。
のソース８に対応した位置にコンタクトホールを形成
し、ソース８にコンタクトしたＩＴＯ等の透明導電材料
から成りソース電極１４を兼ねた透明電極である表示電
極１５を形成する。こうして、同一基板上で能動層の厚
みが異なる表示画素部及び周辺ドライバ部の各ＴＦＴが
完成する。
【００１９】なお、図２に示すように、ゲート信号線Ｇ
とドレイン信号Ｄとの交差点付近に、表示電極１５を接
続したＴＦＴが設けられているが、そのＴＦＴはゲート
が１つであるいわゆるシングルゲート構造をなしてい
る。ここで、能動層４の非晶質シリコン膜の厚みと結晶
粒径について説明する。図３に照射するレーザの照射エ
ネルギーと結晶粒径との関係を示す。
とドレイン信号Ｄとの交差点付近に、表示電極１５を接
続したＴＦＴが設けられているが、そのＴＦＴはゲート
が１つであるいわゆるシングルゲート構造をなしてい
る。ここで、能動層４の非晶質シリコン膜の厚みと結晶
粒径について説明する。図３に照射するレーザの照射エ
ネルギーと結晶粒径との関係を示す。
【００２０】同図において、横軸は非晶質シリコン膜に
照射するエキシマレーザの照射エネルギーを示し、縦軸
はそのレーザの照射エネルギーに応じて形成される結晶
粒径を示している。また、図中の黒塗りの四角（■）は
非晶質シリコン膜の膜厚が４００オングストロームの場
合を示し、黒塗りの丸（●）は非晶質シリコン膜の膜厚
が３５０オングストロームの場合を示し、黒塗りの三角
（▲）は非晶質シリコン膜の膜厚が３００オングストロ
ームの場合を示している。
照射するエキシマレーザの照射エネルギーを示し、縦軸
はそのレーザの照射エネルギーに応じて形成される結晶
粒径を示している。また、図中の黒塗りの四角（■）は
非晶質シリコン膜の膜厚が４００オングストロームの場
合を示し、黒塗りの丸（●）は非晶質シリコン膜の膜厚
が３５０オングストロームの場合を示し、黒塗りの三角
（▲）は非晶質シリコン膜の膜厚が３００オングストロ
ームの場合を示している。
【００２１】同図において、例えばエキシマレーザのエ
ネルギーを５９５ｍＪとした場合には、非晶質シリコン
膜の膜厚が４００オングストロームの場合には結晶粒径
が１９０ｎｍ程度と小さく、非晶質シリコン膜の膜厚が
３００オングストロームの場合には結晶粒径が４００ｎ
ｍ程度に大きくなる。即ち、同じ照射エネルギーにした
場合、非晶質シリコン膜の膜厚を小さくした方が結晶粒
径が大きくなる。従って、非晶質シリコンの厚みを小さ
くした方が電界移動度を高くすることができる。
ネルギーを５９５ｍＪとした場合には、非晶質シリコン
膜の膜厚が４００オングストロームの場合には結晶粒径
が１９０ｎｍ程度と小さく、非晶質シリコン膜の膜厚が
３００オングストロームの場合には結晶粒径が４００ｎ
ｍ程度に大きくなる。即ち、同じ照射エネルギーにした
場合、非晶質シリコン膜の膜厚を小さくした方が結晶粒
径が大きくなる。従って、非晶質シリコンの厚みを小さ
くした方が電界移動度を高くすることができる。
【００２２】従来、表示画素部及び周辺ドライバ部のＴ
ＦＴの電界移動度は８０平方センチメートル／（ボルト
・秒）であったが、表示画素部の非晶質シリコン膜厚み
を３００オングストロームとし、周辺ドライバ部のそれ
を４００オングストロームとすることによって、表示画
素部の電界移動度は４０平方センチメートル／（ボルト
・秒）に、また周辺ドライバ部は８０平方センチメート
ル／（ボルト・秒）とすることができた。
ＦＴの電界移動度は８０平方センチメートル／（ボルト
・秒）であったが、表示画素部の非晶質シリコン膜厚み
を３００オングストロームとし、周辺ドライバ部のそれ
を４００オングストロームとすることによって、表示画
素部の電界移動度は４０平方センチメートル／（ボルト
・秒）に、また周辺ドライバ部は８０平方センチメート
ル／（ボルト・秒）とすることができた。
【００２３】このように、高い電界移動度が要求される
周辺ドライバ部のＴＦＴにおいてはそのＴＦＴの能動層
の厚みを薄くし、周辺ドライバ部のＴＦＴに比べて低い
電界移動度でもよい表示画素部のＴＦＴにおいては能動
層の厚みを周辺ドライバ部のそれより厚くすることによ
り、同時にレーザ照射した場合にも表示画素部及び周辺
ドライバ部のＴＦＴの電界移動度を調整することができ
る。
周辺ドライバ部のＴＦＴにおいてはそのＴＦＴの能動層
の厚みを薄くし、周辺ドライバ部のＴＦＴに比べて低い
電界移動度でもよい表示画素部のＴＦＴにおいては能動
層の厚みを周辺ドライバ部のそれより厚くすることによ
り、同時にレーザ照射した場合にも表示画素部及び周辺
ドライバ部のＴＦＴの電界移動度を調整することができ
る。
【００２４】また、非晶質シリコンの厚みが厚く電界移
動度がそれほど高くない表示画素部のＴＦＴは、その特
性、特にリーク電流を小さくすることができるので表示
画素部のＴＦＴの電圧保持率を向上させることができる
とともに、表示画素部のＴＦＴをダブルゲート構造とす
る必要がなくなるので表示画素の開口率を向上させるこ
とができる。
動度がそれほど高くない表示画素部のＴＦＴは、その特
性、特にリーク電流を小さくすることができるので表示
画素部のＴＦＴの電圧保持率を向上させることができる
とともに、表示画素部のＴＦＴをダブルゲート構造とす
る必要がなくなるので表示画素の開口率を向上させるこ
とができる。
【００２５】なお、上述のＴＦＴをＬＣＤに用いた場合
の断面図を図４に示す。ＴＦＴの構造は、上述の図１に
記載のように、表示画素部の能動層の厚みが周辺ドライ
バ部の能動層よりも厚い構造であり、またＬＣＤの構造
は、そのＴＦＴを備えた絶縁性基板１と、この基板１に
対向した対向電極１６を有する対向基板１７とを周辺を
シール接着剤１８により接着し、両基板１，１７によっ
て形成された空隙に液晶１９を充填した構造である。
の断面図を図４に示す。ＴＦＴの構造は、上述の図１に
記載のように、表示画素部の能動層の厚みが周辺ドライ
バ部の能動層よりも厚い構造であり、またＬＣＤの構造
は、そのＴＦＴを備えた絶縁性基板１と、この基板１に
対向した対向電極１６を有する対向基板１７とを周辺を
シール接着剤１８により接着し、両基板１，１７によっ
て形成された空隙に液晶１９を充填した構造である。
【００２６】なお、本実施の形態においては、ＴＦＴの
能動層の厚みを２種類とした場合について説明したが、
本発明はそれに限定されるものではなく、３種類以上の
能動層の厚みであっても良い。また、本実施の形態にお
いては、非晶質シリコン膜を絶縁性基板上に形成し、そ
して非晶質シリコン膜を薄くする箇所をレジストパター
ンの開口部としてその開口部をエッチングして薄くした
場合を示したが、非晶質シリコン膜を絶縁性基板上に形
成し、そして非晶質シリコン膜を厚くする箇所に部分的
に更に非晶質シリコン膜を形成して厚みを制御しても良
い。
能動層の厚みを２種類とした場合について説明したが、
本発明はそれに限定されるものではなく、３種類以上の
能動層の厚みであっても良い。また、本実施の形態にお
いては、非晶質シリコン膜を絶縁性基板上に形成し、そ
して非晶質シリコン膜を薄くする箇所をレジストパター
ンの開口部としてその開口部をエッチングして薄くした
場合を示したが、非晶質シリコン膜を絶縁性基板上に形
成し、そして非晶質シリコン膜を厚くする箇所に部分的
に更に非晶質シリコン膜を形成して厚みを制御しても良
い。
【００２７】
【発明の効果】本発明によれば、ＴＦＴの能動層の厚み
を所望とする電界移動度が得られる厚みとするだけで、
異なる特性を要求されるＴＦＴを同一基板上に実現する
ことができるとともに開口率の高いＴＦＴ、その製造方
法及び表示装置が得られる。
を所望とする電界移動度が得られる厚みとするだけで、
異なる特性を要求されるＴＦＴを同一基板上に実現する
ことができるとともに開口率の高いＴＦＴ、その製造方
法及び表示装置が得られる。
【図１】本発明の実施の形態を示すＴＦＴの製造工程断
面図である。
面図である。
【図２】本発明の実施の形態を示すＴＦＴの平面図であ
る。
る。
【図３】本発明の実施の形態のレーザの照射エネルギー
と結晶粒径との関係を示すグラフである。
と結晶粒径との関係を示すグラフである。
【図４】本発明の実施の形態を示すＬＣＤの断面図であ
る。
る。
【図５】従来のＬＣＤのブロック図である。
【図６】従来のＴＦＴの平面図である。
１ 絶縁性基板 ２ ゲート電極 ４ 能動層 ５ レジストパターン ８ ソース ９ ドレイン ７ チャネル １０ ストッパ １１ 層間膜 １３ 平坦化膜 １５ 表示電極
Claims (4)
- 【請求項１】 同一基板上に形成してなる複数の薄膜ト
ランジスタであって、該複数の薄膜トランジスタは、所
定の厚みを有する能動層を備えた薄膜トランジスタと、
前記所定の厚みと異なる厚みを有する能動層を備えた薄
膜トランジスタから成っていることを特徴とする薄膜ト
ランジスタ。 - 【請求項２】 同一基板上に、複数の表示画素と、該表
示画素を駆動する第１の薄膜トランジスタと、前記表示
画素の周辺に第１の薄膜トランジスタを駆動する第２の
薄膜トランジスタとを備えて成り、前記第１の薄膜トラ
ンジスタの能動層の厚みが第２の薄膜トランジスタの能
動層の厚みよりも厚いことを特徴とする表示装置。 - 【請求項３】 基板上に非晶質半導体膜を形成する工程
と、該非晶質半導体膜の一部を被覆物によって被覆領域
を形成する工程と、該被覆領域以外の非晶質半導体膜を
エッチングして薄くする工程と、前記被覆物を除去する
工程と、前記被覆領域及び非被覆領域にレーザを照射し
て多結晶化して能動層とする工程とを含む薄膜トランジ
スタの製造方法。 - 【請求項４】 基板上に非晶質半導体膜を形成する工程
と、該非晶質半導体膜の一部を被覆物によって被覆領域
を形成する工程と、該被覆領域以外の非晶質半導体膜上
に非晶質半導体膜を更に積層する工程と、前記被覆物を
除去する工程と、前記被覆領域及び非被覆領域にレーザ
を照射して多結晶化して能動層とする工程とを含む薄膜
トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8362698A JP4017240B2 (ja) | 1998-03-30 | 1998-03-30 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8362698A JP4017240B2 (ja) | 1998-03-30 | 1998-03-30 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11284188A true JPH11284188A (ja) | 1999-10-15 |
| JP4017240B2 JP4017240B2 (ja) | 2007-12-05 |
Family
ID=13807694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8362698A Expired - Fee Related JP4017240B2 (ja) | 1998-03-30 | 1998-03-30 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4017240B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6509602B2 (en) * | 1997-09-20 | 2003-01-21 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile memory and manufacturing method thereof |
| JP2003298069A (ja) * | 2002-01-30 | 2003-10-17 | Sanyo Electric Co Ltd | 半導体表示装置、その製造方法及びアクティブマトリクス型表示装置 |
| US6927418B2 (en) | 2003-03-28 | 2005-08-09 | Fujitsu Display Technologies Corporation | Thin film transistor substrate and manufacturing method thereof |
| US7385223B2 (en) | 2003-04-24 | 2008-06-10 | Samsung Sdi Co., Ltd. | Flat panel display with thin film transistor |
| JP5443588B2 (ja) * | 2010-06-22 | 2014-03-19 | パナソニック株式会社 | 発光表示装置及びその製造方法 |
| JP2015111684A (ja) * | 2009-07-31 | 2015-06-18 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9947797B2 (en) | 2009-05-29 | 2018-04-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US10079306B2 (en) | 2009-07-31 | 2018-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4585523B2 (ja) * | 2004-12-28 | 2010-11-24 | 独立行政法人科学技術振興機構 | 自己組織化材料または微粒子を基板上に固定化する方法、および当該方法を用いて作製した基板 |
-
1998
- 1998-03-30 JP JP8362698A patent/JP4017240B2/ja not_active Expired - Fee Related
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7368338B2 (en) | 1997-09-20 | 2008-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile memory and manufacturing method thereof |
| US6756640B2 (en) | 1997-09-20 | 2004-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile memory and manufacturing method thereof |
| US7989873B2 (en) | 1997-09-20 | 2011-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile memory and manufacturing method thereof |
| US6509602B2 (en) * | 1997-09-20 | 2003-01-21 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile memory and manufacturing method thereof |
| US7078769B2 (en) | 1997-09-20 | 2006-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile memory and manufacturing method thereof |
| JP2003298069A (ja) * | 2002-01-30 | 2003-10-17 | Sanyo Electric Co Ltd | 半導体表示装置、その製造方法及びアクティブマトリクス型表示装置 |
| US7015081B2 (en) | 2003-03-28 | 2006-03-21 | Sharp Kabushiki Kaisha | Thin film transistor substrate and manufacturing method thereof |
| US6927418B2 (en) | 2003-03-28 | 2005-08-09 | Fujitsu Display Technologies Corporation | Thin film transistor substrate and manufacturing method thereof |
| US7385223B2 (en) | 2003-04-24 | 2008-06-10 | Samsung Sdi Co., Ltd. | Flat panel display with thin film transistor |
| US9947797B2 (en) | 2009-05-29 | 2018-04-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2015111684A (ja) * | 2009-07-31 | 2015-06-18 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9362416B2 (en) | 2009-07-31 | 2016-06-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor wearable device |
| US9741779B2 (en) | 2009-07-31 | 2017-08-22 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor device |
| US10079306B2 (en) | 2009-07-31 | 2018-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US10680111B2 (en) | 2009-07-31 | 2020-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor device |
| US11106101B2 (en) | 2009-07-31 | 2021-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US11947228B2 (en) | 2009-07-31 | 2024-04-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP5443588B2 (ja) * | 2010-06-22 | 2014-03-19 | パナソニック株式会社 | 発光表示装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4017240B2 (ja) | 2007-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3525316B2 (ja) | アクティブマトリクス型表示装置 | |
| US7078277B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR100355713B1 (ko) | 탑 게이트 방식 티에프티 엘시디 및 제조방법 | |
| KR100436099B1 (ko) | 전자-광학장치및그제조방법 | |
| JPH09311342A (ja) | 表示装置 | |
| JP4472064B2 (ja) | 半導体装置の製造方法 | |
| US6627471B2 (en) | Method of manufacturing an array substrate having drive integrated circuits | |
| JP2001007342A (ja) | 半導体装置およびその作製方法 | |
| US20070176180A1 (en) | Polysilicon structure, thin film transistor panel using the same, and manufacturing method of the same | |
| US20070254415A1 (en) | Thin film transistor substrate, method of manufacturing the same and method of manufacturing liquid crystal display panel including the same | |
| US5523865A (en) | Liquid-crystal display top gate thin film transistor with particular connection between the drain and the display electrode | |
| JPH11284188A (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法及び表示装置 | |
| JP2000150904A (ja) | 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法 | |
| US20030092224A1 (en) | Semiconductor doping method and liquid crystal display device fabricating method using the same | |
| JP3005918B2 (ja) | アクティブマトリクスパネル | |
| JP2002176179A (ja) | 電気光学装置および電気光学装置の製造方法、並びに半導体装置 | |
| JP2008098653A (ja) | 半導体装置の作製方法 | |
| JP3438178B2 (ja) | 薄膜トランジスタアレイとこれを用いた液晶表示装置 | |
| KR100425159B1 (ko) | 폴리실리콘 박막트랜지스터의 제조방법 및 이를 적용한액정표시소자 | |
| JP3071964B2 (ja) | 液晶表示装置の製造方法 | |
| KR101087750B1 (ko) | 두가지 타입의 박막트랜지스터를 포함하는 액정표시장치용어레이기판 및 그 제조방법 | |
| JP2934717B2 (ja) | マトリクス回路駆動装置およびその製造方法 | |
| JP2000036602A (ja) | 薄膜トランジスタ及びその製造方法と表示装置 | |
| JP2001156295A (ja) | 半導体装置の作製方法 | |
| KR100459211B1 (ko) | 폴리실리콘 박막트랜지스터 및 그 제조방법 그리고, 이를적용한 액정표시소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050304 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070511 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070522 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070719 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070821 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070918 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130928 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |