JPH11274198A - 金属配線膜およびその製造方法 - Google Patents
金属配線膜およびその製造方法Info
- Publication number
- JPH11274198A JPH11274198A JP7174798A JP7174798A JPH11274198A JP H11274198 A JPH11274198 A JP H11274198A JP 7174798 A JP7174798 A JP 7174798A JP 7174798 A JP7174798 A JP 7174798A JP H11274198 A JPH11274198 A JP H11274198A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- wiring
- film
- solder
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 パッド部から配線側への半田の侵食を防止し
た金属配線膜およびその製造方法を提供する。 【解決手段】 半導体基板に金属薄膜配線を行うに際
し、半田となじみ難い金属を形成後、半田となじみやす
い金属を積層するとともにパッド部の周囲部分の前記半
田となじみやすい金属を除去した。
た金属配線膜およびその製造方法を提供する。 【解決手段】 半導体基板に金属薄膜配線を行うに際
し、半田となじみ難い金属を形成後、半田となじみやす
い金属を積層するとともにパッド部の周囲部分の前記半
田となじみやすい金属を除去した。
Description
【０００１】
【発明の属する技術分野】本発明は、第1半導体基板に
配線された複数の金属膜のパッド部分へ半田を付着さ
せ、この第1半導体基板のパッドに対応して形成された
第2半導体基板の複数のパッド部分を合わせて接合する
フリップチップボンドに用いて好適な金属配線膜および
その製造方法に関するものである。
配線された複数の金属膜のパッド部分へ半田を付着さ
せ、この第1半導体基板のパッドに対応して形成された
第2半導体基板の複数のパッド部分を合わせて接合する
フリップチップボンドに用いて好適な金属配線膜および
その製造方法に関するものである。
【０００２】
【従来の技術】図８〜１４はフリップチップボンドに用
いられている従来例の金属配線膜とその製造工程を示す
ものである。図に従って説明する。図8において、基板
１の表面にパッシベーション膜（シリコン基板の場合は
ＳｉＯ2）２を形成する。
いられている従来例の金属配線膜とその製造工程を示す
ものである。図に従って説明する。図8において、基板
１の表面にパッシベーション膜（シリコン基板の場合は
ＳｉＯ2）２を形成する。
【０００３】図９において、リフトオフ用レジスト３を
パッシベーション膜２上に形成し、パッド部を含む配線
部分をフオトリソグラフィとエッチングにより除去す
る。図１０において、スパッタや蒸着によりチタン／金
／白金の順に金属膜４を積層する。
パッシベーション膜２上に形成し、パッド部を含む配線
部分をフオトリソグラフィとエッチングにより除去す
る。図１０において、スパッタや蒸着によりチタン／金
／白金の順に金属膜４を積層する。
【０００４】図１１において、リフトオフにより配線パ
ターン４ａ以外の部分を除去する。図12において、配線
パターン４ａを含む基板上に感光性ポリイミド５を塗布
する。図13において、パッド部分４ｂの感光性ポリイミ
ドを除去する（配線部４ｃはポリイミドにより保護され
た状態となる）。
ターン４ａ以外の部分を除去する。図12において、配線
パターン４ａを含む基板上に感光性ポリイミド５を塗布
する。図13において、パッド部分４ｂの感光性ポリイミ
ドを除去する（配線部４ｃはポリイミドにより保護され
た状態となる）。
【０００５】
【発明が解決しようとする課題】このような配線基板を
電子機器のデバイスとして用いる場合、基板の大きさは
例えば一辺１０ｍｍ程度の矩形とされ、基板上には数百
の素子とパッド部が形成される。そしてこの様な基板を
一対として対称に形成し、一方の基板のパッド部に半田
を付着させ配線部を非接触状態で張り合わせる（フリッ
プチップボンディング）場合がある。
電子機器のデバイスとして用いる場合、基板の大きさは
例えば一辺１０ｍｍ程度の矩形とされ、基板上には数百
の素子とパッド部が形成される。そしてこの様な基板を
一対として対称に形成し、一方の基板のパッド部に半田
を付着させ配線部を非接触状態で張り合わせる（フリッ
プチップボンディング）場合がある。
【０００６】そのような場合、半田を付着する金属は半
田となじみやすい金属（例えば金）を用いる必要がある
が、薄膜であることからパッド部の全面に金属が付着す
るとともに配線部まで侵食するという現象が生じる。従
って前述のように配線部４ｃにポリイミド樹脂を塗布し
ているが、配線部への侵食を完全に防止することはでき
ず、パッド部から１００μｍ程度の侵食は免れないこと
が分かった。
田となじみやすい金属（例えば金）を用いる必要がある
が、薄膜であることからパッド部の全面に金属が付着す
るとともに配線部まで侵食するという現象が生じる。従
って前述のように配線部４ｃにポリイミド樹脂を塗布し
ているが、配線部への侵食を完全に防止することはでき
ず、パッド部から１００μｍ程度の侵食は免れないこと
が分かった。
【０００７】ところで、フリップチップボンディングを
行う場合は、複数個形成された直径例えば１４０μｍ程
度のパッド部に一定量の半田を盛り、２枚の基板の対向
する隙間が一定になるようにするが、前記パッド部から
の侵食の度合いが異なると平行面が保てないばかりでな
く、未接合のパッドも出てくるという問題があった。本
発明の目的は配線部への半田の侵食を防止した金属配線
膜を提供することにある。
行う場合は、複数個形成された直径例えば１４０μｍ程
度のパッド部に一定量の半田を盛り、２枚の基板の対向
する隙間が一定になるようにするが、前記パッド部から
の侵食の度合いが異なると平行面が保てないばかりでな
く、未接合のパッドも出てくるという問題があった。本
発明の目的は配線部への半田の侵食を防止した金属配線
膜を提供することにある。
【０００８】
【課題を解決するための手段】このような目的を達成す
るために本発明では、請求項１においては、半導体基板
に金属薄膜配線を行うに際し、半田となじみ難い金属を
形成後、半田となじみやすい金属を積層するとともにパ
ッド部の周囲部分の半田となじみやすい金属を除去した
ことを特徴とするものである。
るために本発明では、請求項１においては、半導体基板
に金属薄膜配線を行うに際し、半田となじみ難い金属を
形成後、半田となじみやすい金属を積層するとともにパ
ッド部の周囲部分の半田となじみやすい金属を除去した
ことを特徴とするものである。
【０００９】請求項２においては、金属となじみ難い層
の下地層として半導体基板となじみやすい金属を形成し
たとことを特徴とするものである。請求項３において
は、半導体基板への金属層をチタン／金／白金の順に積
層したことを特徴とするするものである。請求項４にお
いては、 １）基板の表面にパッシベーションを形成する工程。 ２）リフトオフ用レジスト３をパッシベーション膜上に
形成し、パッド部を含む配線部分をフオトリソグラフィ
とエッチングにより除去する工程。 ３）スパッタや蒸着によりチタン／金／白金の順に金属
薄膜を積層する工程。 ４）リフトオフにより配線パターン以外の部分を除去す
る工程。 ５）配線パターンを含む基板上にエッチング用レジスト
を塗布し、パッドの周囲に相当する部分のレジストを除
去する工程。 ６）除去したレジスト部分の下層の金薄膜を除去する工
程。 ７）エッチング用レジストを除去する工程。 を含む金属配線膜の製造方法である。
の下地層として半導体基板となじみやすい金属を形成し
たとことを特徴とするものである。請求項３において
は、半導体基板への金属層をチタン／金／白金の順に積
層したことを特徴とするするものである。請求項４にお
いては、 １）基板の表面にパッシベーションを形成する工程。 ２）リフトオフ用レジスト３をパッシベーション膜上に
形成し、パッド部を含む配線部分をフオトリソグラフィ
とエッチングにより除去する工程。 ３）スパッタや蒸着によりチタン／金／白金の順に金属
薄膜を積層する工程。 ４）リフトオフにより配線パターン以外の部分を除去す
る工程。 ５）配線パターンを含む基板上にエッチング用レジスト
を塗布し、パッドの周囲に相当する部分のレジストを除
去する工程。 ６）除去したレジスト部分の下層の金薄膜を除去する工
程。 ７）エッチング用レジストを除去する工程。 を含む金属配線膜の製造方法である。
【００１０】
【発明の実施の形態】以下図面を用いて本発明を詳しく
説明する。図１は本発明の実施の形態の１例を示すもの
で、半導体基板１上にパッシベーション膜２が形成さ
れ、このパッシベーション膜２上に金属配線膜 ４が形
成されている。この金属配線膜 ４はチタン（図示省
略）／白金／金の順に薄膜が形成されたもので、パッド
部４ｂ、配線部４ｃ が形成されている。
説明する。図１は本発明の実施の形態の１例を示すもの
で、半導体基板１上にパッシベーション膜２が形成さ
れ、このパッシベーション膜２上に金属配線膜 ４が形
成されている。この金属配線膜 ４はチタン（図示省
略）／白金／金の順に薄膜が形成されたもので、パッド
部４ｂ、配線部４ｃ が形成されている。
【００１１】次にこの様な金属配線膜の製造工程を図２
〜図６を用いて説明する。図２において、基板１の表面
にパッシベーション膜（シリコン基板の場合はＳｉＯ
2）２を形成する。
〜図６を用いて説明する。図２において、基板１の表面
にパッシベーション膜（シリコン基板の場合はＳｉＯ
2）２を形成する。
【００１２】図３において、リフトオフ用レジスト３を
パッシベーション膜２上に形成し、パッド部を含む配線
部分をフオトリソグラフィとエッチングにより除去す
る。図４において、スパッタや蒸着によりチタン／金／
白金の順に金属配線膜４を積層する。
パッシベーション膜２上に形成し、パッド部を含む配線
部分をフオトリソグラフィとエッチングにより除去す
る。図４において、スパッタや蒸着によりチタン／金／
白金の順に金属配線膜４を積層する。
【００１３】図５において、リフトオフにより配線パタ
ーン４ａ以外の金属膜配線膜４を除去する。図６におい
て、配線パターン４ａを含む基板上にエッチング用レジ
ストを塗布し、パッドの周囲に相当する部分のレジスト
を除去する。図７において、図６で除去したレジスト部
分の下層の金薄膜を除去する。次に図１に示すように、
エッチング用レジストを除去する。
ーン４ａ以外の金属膜配線膜４を除去する。図６におい
て、配線パターン４ａを含む基板上にエッチング用レジ
ストを塗布し、パッドの周囲に相当する部分のレジスト
を除去する。図７において、図６で除去したレジスト部
分の下層の金薄膜を除去する。次に図１に示すように、
エッチング用レジストを除去する。
【００１４】上記の構成によれば、金薄膜を除去した部
分は白金薄膜が露出した状態となる。 従って、このパ
ッド部分４ｂに半田を盛った場合半田は金薄膜側に引き
寄せられ白金（配線部）側への侵食が抑制される。
分は白金薄膜が露出した状態となる。 従って、このパ
ッド部分４ｂに半田を盛った場合半田は金薄膜側に引き
寄せられ白金（配線部）側への侵食が抑制される。
【００１５】本発明の以上の説明は、説明および例示を
目的として特定の好適な実施例を示したに過ぎない。し
たがって本発明はその本質から逸脱せずに多くの変更、
変形をなし得ることは当業者に明らかである。例えば基
板はシリコンに限らず、Ｇａ／Ａｓ等の化合物半導体で
あってもよい。本実施例ではフリップチップボンディン
グに用いる場合について説明したが、一般的な電子機器
にも適用可能であり、白金／金の組み合せでなくても同
様の機能を有するものであれば他の金属でもよい。特許
請求の範囲の欄の記載により定義される本発明の範囲
は、その範囲内の変更、変形を包含するものとする。
目的として特定の好適な実施例を示したに過ぎない。し
たがって本発明はその本質から逸脱せずに多くの変更、
変形をなし得ることは当業者に明らかである。例えば基
板はシリコンに限らず、Ｇａ／Ａｓ等の化合物半導体で
あってもよい。本実施例ではフリップチップボンディン
グに用いる場合について説明したが、一般的な電子機器
にも適用可能であり、白金／金の組み合せでなくても同
様の機能を有するものであれば他の金属でもよい。特許
請求の範囲の欄の記載により定義される本発明の範囲
は、その範囲内の変更、変形を包含するものとする。
【００１６】
【発明の効果】以上説明したように本発明によれば、半
導体基板に金属薄膜配線を行うに際し、半田となじみ難
い金属を形成後、半田となじみやすい金属を積層すると
ともにパッド部の周囲部分の半田となじみやすい金属を
除去したので、パッド部から配線側への半田の侵食を防
止した金属配線膜およびその製造方法を実現することが
できる。
導体基板に金属薄膜配線を行うに際し、半田となじみ難
い金属を形成後、半田となじみやすい金属を積層すると
ともにパッド部の周囲部分の半田となじみやすい金属を
除去したので、パッド部から配線側への半田の侵食を防
止した金属配線膜およびその製造方法を実現することが
できる。
【図１】本発明の実施の形態の１例を示す図である。
【図２】パッシベーション膜形成工程を示す図である。
【図３】リフトオフ用レジスト形成工程を示す図であ
る。
る。
【図４】金属膜積層工程を示す図である。
【図５】リフトオフ工程を示す図である。
【図６】エッチング用レジストを塗布しパッド部分のエ
ッチング工程を示す図である。
ッチング工程を示す図である。
【図７】金薄膜のエッチング工程を示す図である
【図８】パッシベーション膜形成工程を示す図である。
【図９】リフトオフ用レジスト形成工程を示す図であ
る。
る。
【図１０】金属膜積層工程を示す図である。
【図１１】リフトオフ工程を示す図である。
【図１２】基板上に感光性ポリイミドを塗布する工程を
示す図である。
示す図である。
【図１３】パッド部分の感光性ポリイミドの除去工程を
示す図である。
示す図である。
１ 基板 ２ パッシベーション膜 ３ リフトオフ用レジスト ４ 金属配線膜 ４ａ 配線パターン ４ｂ パッド部 ４ｃ 配線部 ５ 感光性ポリイミド ６ エッチング用レジスト
Claims (4)
- 【請求項１】半導体基板に金属薄膜配線を行うに際し、
半田となじみ難い金属を形成後、半田となじみやすい金
属を積層するとともにパッド部の周囲部分の前記半田と
なじみやすい金属を除去したことを特徴とする金属配線
膜。 - 【請求項２】前記金属となじみ難い層の下地層として半
導体基板となじみやすい金属を形成したとことを特徴と
する請求項1記載の金属配線膜。 - 【請求項３】前記半導体基板への金属層をチタン／金／
白金の順に積層したことを特徴とする請求項1記載の金
属配線膜。 - 【請求項４】下記製造工程を含む金属配線膜の製造方
法。 １）基板の表面にパッシベーションを形成する工程。 ２）リフトオフ用レジスト３をパッシベーション膜上に
形成し、パッド部を含む配線部分をフオトリソグラフィ
とエッチングにより除去する工程。 ３）スパッタや蒸着によりチタン／金／白金の順に金属
薄膜を積層する工程。 ４）リフトオフにより配線パターン以外の部分を除去す
る工程。 ５）配線パターンを含む基板上にエッチング用レジスト
を塗布し、パッドの周囲に相当する部分のレジストを除
去する工程。 ６）除去したレジスト部分の下層の金薄膜を除去する工
程。 ７）エッチング用レジストを除去する工程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07174798A JP3438197B2 (ja) | 1998-03-20 | 1998-03-20 | 金属配線膜およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07174798A JP3438197B2 (ja) | 1998-03-20 | 1998-03-20 | 金属配線膜およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11274198A true JPH11274198A (ja) | 1999-10-08 |
| JP3438197B2 JP3438197B2 (ja) | 2003-08-18 |
Family
ID=13469442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07174798A Expired - Fee Related JP3438197B2 (ja) | 1998-03-20 | 1998-03-20 | 金属配線膜およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3438197B2 (ja) |
-
1998
- 1998-03-20 JP JP07174798A patent/JP3438197B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3438197B2 (ja) | 2003-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050242446A1 (en) | Integrated circuit package with different hardness bump pad and bump and manufacturing method therefor | |
| US7288486B2 (en) | Method for manufacturing semiconductor device having via holes | |
| TW200945462A (en) | Fabricating low cost solder bumps on integrated circuit wafers | |
| US20040222520A1 (en) | Integrated circuit package with flat metal bump and manufacturing method therefor | |
| US7183190B2 (en) | Semiconductor device and fabrication method therefor | |
| US5731547A (en) | Circuitized substrate with material containment means and method of making same | |
| JP2004158758A (ja) | 半導体装置およびその製造方法 | |
| JPH1092865A (ja) | 半導体装置およびその製造方法 | |
| JP2003218148A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH01266786A (ja) | 混成集積回路の製造方法 | |
| JP3394696B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11274198A (ja) | 金属配線膜およびその製造方法 | |
| JP2003168700A (ja) | 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3032692B2 (ja) | 三次元実装モジュール及びその製造方法 | |
| JP3147698B2 (ja) | バンプ電極及びその製造方法 | |
| JPH11354578A (ja) | 半導体装置及びその製造方法 | |
| JPS63122248A (ja) | 半導体装置の製造方法 | |
| JP2004172163A (ja) | 半導体装置及びその製造方法 | |
| JPH03268385A (ja) | はんだバンプとその製造方法 | |
| JPS6031245A (ja) | 半導体装置 | |
| JPH10340907A (ja) | 突起電極の形成方法 | |
| JPH04250628A (ja) | 半導体装置の製造方法 | |
| JPH02244722A (ja) | 半導体素子のバンプ電極形成方法 | |
| JP3039137B2 (ja) | 半導体装置の製造方法 | |
| JPH05326527A (ja) | バンプ形成用アンダバリヤメタルリボン |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080613 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090613 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100613 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |