JPH11267952A - 製造工程の生産管理システム - Google Patents

製造工程の生産管理システム

Info

Publication number
JPH11267952A
JPH11267952A JP7277298A JP7277298A JPH11267952A JP H11267952 A JPH11267952 A JP H11267952A JP 7277298 A JP7277298 A JP 7277298A JP 7277298 A JP7277298 A JP 7277298A JP H11267952 A JPH11267952 A JP H11267952A
Authority
JP
Japan
Prior art keywords
inspection
product
processing
polishing
manufacturing process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7277298A
Other languages
English (en)
Other versions
JP2994321B2 (ja
Inventor
Kazumi Fujito
一三 藤戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP7277298A priority Critical patent/JP2994321B2/ja
Publication of JPH11267952A publication Critical patent/JPH11267952A/ja
Application granted granted Critical
Publication of JP2994321B2 publication Critical patent/JP2994321B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/30Computing systems specially adapted for manufacturing

Landscapes

  • Multi-Process Working Machines And Systems (AREA)
  • General Factory Administration (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Control By Computers (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

(57)【要約】 【課題】 各工程において、複数の装置を有する場合
に、得られた製品の膜厚のバラツキを低減し、品質及び
歩留を向上させることができる製造工程の生産管理シス
テムを提供する。 【解決手段】 各加工工程について複数設けられた加工
装置A1〜A3、C1〜C3と、各工程での出来栄えを
検査・測定する検査装置B1〜B3、D1〜D3と、各
装置間の製品の移動を行う搬送手段C1〜C4と、製造
工程を管理するホストコンピュータHCと、製造工程か
らの情報を記憶する外部記憶装置Mとを有する。外部記
憶装置Mは複数の加工工程における加工のでき栄えを最
適とする組み合わせ情報、及び生産される製品の各検査
工程での検査・測定結果情報を記憶している。ホストコ
ンピュータHCは搬送手段を制御し、製造物の特性が最
良となるように各工程の加工装置の組み合わせを決定す
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置の製造工
程等において、製造物の特性が最良となるように、各工
程の製造装置の組み合わせを決定する製造工程の生産管
理システムに関する。
【0002】
【従来の技術】従来のこの種の生産管理システムが、特
開平7−178654に開示されている。この従来技術
においては、コンピュータを使用して生産情報を管理す
るという方法が採用されている。図9はこの公知文献に
記載された生産管理システムを示すブロック図である。
この従来技術においては、製造プロセス工程に設けた測
定検査装置2a〜2n及び読取判別装置3a〜3cによ
り、プロセス製造物8の検査が行われ、得られた検査デ
ータがプロセス製造物8の管理番号に対応して検査デー
タ記憶手段に格納され、この記憶手段から検査データ及
び管理番号データが読み出され、測定データとしてホス
トコンピュータ1に伝送されて、外部記憶装置4に格納
され、監視端末装置5の指令により、測定データに基づ
いて、工程での製造の進捗情報及び製品の品質情報を含
む管理情報が作成され、管理情報が監視端末装置5に取
り込まれてモニタ5aに表示され、製造プロセス工程の
監視と生産管理とが行われるようになっている。
【0003】
【発明が解決しようとする課題】しかしながら、この従
来方法は、抽出された検査データが生産管理にのみ用い
られているため、製造物の品質向上に関し、十分とはい
えない。例えば、半導体装置の製造工程においては、半
導体ウェハは複数の成膜機のうちの何れかにより成膜さ
れ、その後、複数の研磨機のうちの何れかにより、前の
工程で成膜された層間絶縁膜の表面が研磨される。
【0004】このような構成において、成膜工程及び研
磨工程は複数の装置を有しているが、各装置における成
膜又は研磨量は毎回の作業毎にバラツキをもち、かつ、
そのバラツキも装置毎に異なる分布を有している。この
とき、成膜工程と研磨工程の各装置の組み合わせにより
研磨後の膜厚のバラツキは、各装置毎のバラツキ量の総
和となる。
【0005】この研磨後の膜厚のバラツキは、半導体製
品の品質及び歩留まりを低下させる要因となり得るた
め、半導体製品の品質向上及び歩留向上のためには、こ
の膜厚のバラツキを低減させることが要望されている。
【0006】本発明はかかる問題点に鑑みてなされたも
のであって、各工程において、複数の装置を有する場合
に、得られた製品の膜厚のバラツキを低減し、品質及び
歩留を向上させることができる製造工程の生産管理シス
テムを提供することを目的とする。
【0007】
【課題を解決するための手段】本発明に係る製造工程の
生産管理システムは、各加工工程について複数設けられ
た加工装置と、各工程での出来栄えを検査・測定する検
査装置と、各装置間の製品の移動を行う搬送手段と、製
造工程を管理するホストコンピュータと、製造工程から
の情報を記憶する外部記憶装置とを有し、前記外部記憶
装置は複数の加工工程における加工のでき栄えを最適と
する組み合わせ情報、及び生産される製品の各検査工程
での検査・測定結果情報を記憶しており、前記ホストコ
ンピュータは前記搬送手段を制御し、製造物の特性が最
良となるように各工程の加工装置の組み合わせを決定す
ることを特徴とする。
【0008】この製造工程の生産管理システムにおい
て、前記各加工工程は、搬送手段と、複数の加工装置と
を有し、前記各検査工程は、搬送手段と、複数の検査測
定器とを有することができる。なお、本発明は半導体装
置の層間絶縁膜の成膜工程及び研磨工程に適用すること
ができる。
【0009】本発明においては、製造工程において、複
数の工程の相互作用が製造物の特性を決定し、かつ、こ
の特性決定工程が複数の製造装置を有する場合、生産管
理システムが各々の製造装置での出来映え情報に基づ
き、製造物の特性が最良となるように、各々の工程の製
造装置の組合せを決定する。これにより、本発明におい
ては、高品質の製品を製造することが可能になる。
【0010】
【発明の実施の形態】以下、本発明の実施例について添
付の図面を参照して具体的に説明する。図1は、本発明
の実施例に係る製造工程の生産管理システムを示すブロ
ック図である。本実施例による生産管理システムにおい
ては、半導体ウエハ等の製品に対し、加工工程Aにて複
数の加工設備A1,A2,A3・・・のいずれかにより
加工を行い、次の検査工程Bにて複数の検査機B1,B
2,B3・・・のいずれかの検査機により検査を行い、
更にその次の加工工程Cにて、複数の加工設備C1,C
2,C3・・・のいずれかにより加工を行い、更にその
後の検査工程Dにて検査機D1,D2,D3・・・によ
り検査を行うようになっている。例えば、加工工程Aに
おいては、層間絶縁膜を形成し、加工工程Cにおいて
は、その研磨を行う。また、検査工程B、Dにおいて
は、各加工工程でのでき栄えを検査し、測定する。ま
た、各加工工程A、C及び検査工程B、Dには、加工設
備及び検査機等の複数の装置間の製品の移動を行う搬送
手段C1,C2,C3,C4が設けられている。更に、
生産管理システムにおいては、製造工程を管理するホス
トコンピュータHC及び製造工程からの情報を記憶する
外部記憶装置Mが設けられている。
【0011】本実施例においては、外部記憶装置Mは前
述の複数工程における製品の出来栄えを最適とする組み
合わせ情報、及び生産される製品の各工程での検査・測
定結果情報を記憶している。また、ホストコンピュータ
HCは、外部記憶装置Mに記憶された情報を基に、各装
置間の製品の搬送を行う搬送手段C1,C2,C3,C
4を制御し、製造物の特性が最良となるように、各工程
の製造装置の組合せを決定する。
【0012】図2(a)、(b)は、本発明を半導体装
置の層間絶縁膜の形成工程に適用した実施例を示す断面
図である図2(a)に示すように、半導体基板1上に
は、ゲート電極2が形成されており、更にこのゲート電
極2の上に層間絶縁膜3が形成されている。このとき、
層間絶縁膜3上には、ゲート電極の形に沿って段差が生
じており、この段差は、半導体装置の製造過程において
品質を低下させる要因となる。このため、図2(b)に
示す次の工程にて、層間絶縁膜3の表面を研磨し、段差
を低減して表面を平坦にし、平坦な層間絶縁膜4を得
る。従って、図1の加工工程Aが層間絶縁膜3の形成工
程であり、加工工程Cが層間絶縁膜3の研磨工程であ
る。
【0013】この層間絶縁膜の製造工程において、半導
体ウェハはゲート電極2上に層間絶縁膜3を成膜するた
めに、搬送機(搬送手段C1)により成膜工程(加工工
程A)に搬送され、成膜機(加工設備A1、A2、A
3,・・・)の何れかの装置により成膜が行われ、その
後、搬送機(搬送手段C2)により膜厚測定工程(検査
工程B)に搬送され、成膜工程Aにより成膜された層間
絶縁膜の膜厚d1(図2(a)参照)が測定され、その
後、搬送機(搬送手段C3)により研磨工程(加工工程
C)に搬送され、研磨機(加工設備C1、C2、C3、
・・・)の何れかにより、前の工程で成膜された層間絶
縁膜3の表面が研磨され、その後、搬送機(搬送手段C
4)により膜厚測定工程(検査工程D)に搬送され、表
面研磨後の層間絶縁膜の膜厚d2が測定される。このと
き、研磨工程Cでの研磨量d3は(初期膜厚d1)−
(研磨後膜厚d2)で表される。
【0014】次に、図3乃至図6を使用して、この工程
により生じる研磨後の膜厚バラツキについて説明する。
このような構成において、成膜工程A及び研磨工程Cは
複数の装置を有しているが、図3及び図4に示すよう
に、各装置における成膜量及び研磨量は毎回の作業毎に
バラツキをもち、かつ、そのバラツキも装置毎に異なる
分布を有している。
【0015】このとき、本実施例による生産管理システ
ムでは、膜厚測定機より製品毎の膜厚測定結果データが
ホストコンピュータHCに送られ、ホストコンピュータ
HCは製品毎の測定結果を外部記憶装置Mに記憶すると
共に、各研磨装置毎の研磨量の分布データも記憶してお
り、このデータに基づきホストコンピュータHCは、成
膜工程での成膜膜厚に応じて、研磨後の膜厚が目標とな
る膜厚に近づくように適切な研磨装置を選択し、製品を
この研磨装置に搬入するように搬送機に指示する。
【0016】この制御方法を図7及び図8を使用して説
明する。なお、図7に示すように、研磨装置(設備C
1)の処置毎の研磨量の分布が目標とすべき研磨量より
も少ない量を中心に分布し、研磨装置(設備C2)の処
置毎の研磨量の分布が目標とすべき研磨量を中心に分布
し、研磨装置(設備C3)の処置毎の研磨量の分布が目
標とすべき研磨量よりも多い量を中心に分布しているも
のと仮定する。このとき、図8に示すように、ある半導
体ウェハ上に成膜された膜厚が目標とすべき膜厚よりも
厚くなっていた場合、ホストコンピュータは研磨量が多
くなるように研磨装置C3を選択し、研磨後の膜厚d2
が目標値以上に厚くなり過ぎるのを防ぎ、成膜された膜
厚が薄い場合には研磨量が少なくなるように研磨装置C
1を選択し、研磨後の膜厚d2が目標値以下に薄くなり
過ぎるのを防ぐ。また、成膜された膜厚が目標膜厚から
大きくずれていなかった場合には、研磨装置C2を選択
し、成膜された膜厚が研磨装置毎の研磨量差で修復でき
ないほど目標膜厚から大きくずれていた場合には、製品
を異常として警告を発する。
【0017】以上の動作により、本実施例の生産管理シ
ステムでは、研磨後の膜厚バラツキを小さく抑えること
ができる。
【0018】図5は従来システムの研磨後の膜厚のバラ
ツキを示し、図6は本発明の研磨後の膜厚のバラツキを
示す。この図5と図6との比較から明らかなように、本
発明の場合に膜厚のバラツキが低減されている。
【0019】上記実施例において、検査結果データは製
品毎の検査結果のみではなく、各加工装置の日常管理と
して行われる検査結果データとしてもよい。また、搬送
装置は、人による搬送に対し、コンピュータが指示を与
える形態でも良い。
【0020】
【発明の効果】以上説明したように、本発明において
は、外部記憶装置が複数の加工工程における加工のでき
栄えを最適とする組み合わせ情報及び生産される製品の
各検査工程での検査・測定結果情報を記憶し、ホストコ
ンピュータは前記搬送手段を制御し、製造物の特性が最
良となるように各工程の加工装置の組み合わせを決定す
るから、高品質の製品を製造することができるという効
果を奏する。
【図面の簡単な説明】
【図1】本発明の実施例に係る製造工程の生産管理シス
テムを示す図である。
【図2】層間絶縁膜の形成工程を示す半導体装置の断面
図である。
【図3】成膜時の装置毎の膜厚バラツキを示すグラフ図
である。
【図4】研磨時の装置毎の研磨量バラツキを示すグラフ
図である。
【図5】従来の研磨後膜厚バラツキを示すグラフ図であ
る。
【図6】本発明の研磨後膜厚バラツキを示すグラフ図で
ある。
【図7】研磨機毎の研磨量のバラツキを示す図である。
【図8】研磨機の選択基準を示す図である。
【図9】従来のシステムを示す図である。
【符号の説明】
C1〜C4:搬送手段 A1〜A3、C1〜C3:加工設備 B1〜B3、D1〜D3:検査機 HC:ホストコンピュータ M:外部記憶装置 1:半導体基板 2:ゲート電極 3、4:層間絶縁膜
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成11年6月21日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0002
【補正方法】変更
【補正内容】
【0002】
【従来の技術】従来のこの種の生産管理システムが、特
開平7−178654に開示されている。この従来技術
においては、コンピュータを使用して生産情報を管理す
るという方法が採用されている。図9はこの公知文献に
記載された生産管理システムを示すブロック図である。
この従来技術においては、製造プロセス工程に設けた測
定検査装置2a〜2n及び読取判別装置3a〜3によ
り、プロセス製造物8の検査が行われ、得られた検査デ
ータがプロセス製造物8の管理番号に対応して検査デー
タ記憶手段に格納され、この記憶手段から検査データ及
び管理番号データが読み出され、測定データとしてホス
トコンピュータ1に伝送されて、外部記憶装置4に格納
され、監視端末装置5の指令により、測定データに基づ
いて、工程での製造の進捗情報及び製品の品質情報を含
む管理情報が作成され、管理情報が監視端末装置5に取
り込まれてモニタ5aに表示され、製造プロセス工程の
監視と生産管理とが行われるようになっている。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0007
【補正方法】変更
【補正内容】
【0007】
【課題を解決するための手段】本発明に係る製造工程の
生産管理システムは、製造工程における各加工工程につ
いて複数設けられた加工装置と、前記加工工程での出
来栄えを検査・測定する検査装置と、各装置間の製品移
動を行う搬送手段と、前記製造工程を管理するホストコ
ンピュータと、前記製造工程からの情報を記憶する外部
記憶装置とを有し、前記外部記憶装置は複数の加工工程
における加工のでき栄えを最適とする組み合わせ情報、
及び生産される製品の各検査工程での検査・測定結果情
報を記憶しており、前記ホストコンピュータは前記外部
記憶装置の情報に基づき前記加工工程における加工装置
と次加工工程における加工装置の組み合わせを決定する
ことを特徴とする。
【手続補正4】
【補正対象書類名】図面
【補正対象項目名】図6
【補正方法】変更
【補正内容】
【図6】
【手続補正5】
【補正対象書類名】図面
【補正対象項目名】図9
【補正方法】変更
【補正内容】
【図9】

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 各加工工程について複数設けられた加工
    装置と、各工程での出来栄えを検査・測定する検査装置
    と、各装置間の製品の移動を行う搬送手段と、製造工程
    を管理するホストコンピュータと、製造工程からの情報
    を記憶する外部記憶装置とを有し、前記外部記憶装置は
    複数の加工工程における加工のでき栄えを最適とする組
    み合わせ情報、及び生産される製品の各検査工程での検
    査・測定結果情報を記憶しており、前記ホストコンピュ
    ータは前記搬送手段を制御し、製造物の特性が最良とな
    るように各工程の加工装置の組み合わせを決定すること
    を特徴とする製造工程の生産管理システム。
  2. 【請求項2】 前記各加工工程は、搬送手段と、複数の
    加工装置とを有することを特徴とする請求項1に記載の
    製造工程の生産管理システム。
  3. 【請求項3】 前記各検査工程は、搬送手段と、複数の
    検査測定器とを有することを特徴とする請求項1又は2
    に記載の製造工程の生産管理システム。
  4. 【請求項4】 前記加工工程は半導体装置の層間絶縁膜
    の成膜工程及び研磨工程であることを特徴とする請求項
    1乃至3のいずれか1項に記載の製造工程の生産管理シ
    ステム。
JP7277298A 1998-03-20 1998-03-20 製造工程の生産管理システム Expired - Fee Related JP2994321B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7277298A JP2994321B2 (ja) 1998-03-20 1998-03-20 製造工程の生産管理システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7277298A JP2994321B2 (ja) 1998-03-20 1998-03-20 製造工程の生産管理システム

Publications (2)

Publication Number Publication Date
JPH11267952A true JPH11267952A (ja) 1999-10-05
JP2994321B2 JP2994321B2 (ja) 1999-12-27

Family

ID=13499012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7277298A Expired - Fee Related JP2994321B2 (ja) 1998-03-20 1998-03-20 製造工程の生産管理システム

Country Status (1)

Country Link
JP (1) JP2994321B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144159A (ja) * 1999-11-15 2001-05-25 Matsushita Electronics Industry Corp ウエハ補充方法
WO2002035587A1 (fr) * 2000-10-23 2002-05-02 Sony Corporation Procede de fabrication d"un dispositif a semi-conducteurs et dispositif de controle des parametres de traitement
EP1217448A2 (en) * 2000-12-20 2002-06-26 Hitachi, Ltd. Exposure method and system
JP2003197710A (ja) * 2001-12-27 2003-07-11 Sharp Corp 板状物の薄層加工装置及び板状物の薄層加工方法
JP2009021443A (ja) * 2007-07-12 2009-01-29 Tokyo Electron Ltd 基板処理装置及び基板処理方法
JP2011107882A (ja) * 2009-11-16 2011-06-02 Sumco Corp シリコンウェーハの工程計画立案システム、工程計画立案方法及びプログラム
JPWO2017122340A1 (ja) * 2016-01-15 2018-06-14 三菱電機株式会社 計画生成装置、計画生成方法及び計画生成プログラム
JP2018101269A (ja) * 2016-12-20 2018-06-28 ファナック株式会社 検査情報とトレース情報とを使用した製造管理装置及び製造システム
JPWO2019013225A1 (ja) * 2017-07-14 2020-05-21 パナソニックIpマネジメント株式会社 表示装置、製造システム及び表示方法
WO2024024178A1 (ja) * 2022-07-28 2024-02-01 株式会社Sumco 管理装置、管理方法、及びウェーハの製造システム

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144159A (ja) * 1999-11-15 2001-05-25 Matsushita Electronics Industry Corp ウエハ補充方法
WO2002035587A1 (fr) * 2000-10-23 2002-05-02 Sony Corporation Procede de fabrication d"un dispositif a semi-conducteurs et dispositif de controle des parametres de traitement
EP1217448A2 (en) * 2000-12-20 2002-06-26 Hitachi, Ltd. Exposure method and system
US6653032B2 (en) 2000-12-20 2003-11-25 Hitachi, Ltd. Exposure method
US6721940B2 (en) 2000-12-20 2004-04-13 Hitachi, Ltd. Exposure processing method and exposure system for the same
EP1217448A3 (en) * 2000-12-20 2005-02-09 Hitachi, Ltd. Exposure method and system
JP2003197710A (ja) * 2001-12-27 2003-07-11 Sharp Corp 板状物の薄層加工装置及び板状物の薄層加工方法
JP2009021443A (ja) * 2007-07-12 2009-01-29 Tokyo Electron Ltd 基板処理装置及び基板処理方法
JP2011107882A (ja) * 2009-11-16 2011-06-02 Sumco Corp シリコンウェーハの工程計画立案システム、工程計画立案方法及びプログラム
JPWO2017122340A1 (ja) * 2016-01-15 2018-06-14 三菱電機株式会社 計画生成装置、計画生成方法及び計画生成プログラム
US10901401B2 (en) 2016-01-15 2021-01-26 Mitsubishi Electric Corporation Plan generation apparatus, method and computer readable medium for multi-process production of intermediate product
JP2018101269A (ja) * 2016-12-20 2018-06-28 ファナック株式会社 検査情報とトレース情報とを使用した製造管理装置及び製造システム
US10509398B2 (en) 2016-12-20 2019-12-17 Fanuc Corporation Manufacturing management apparatus using inspection information and trace information, and manufacturing system
JPWO2019013225A1 (ja) * 2017-07-14 2020-05-21 パナソニックIpマネジメント株式会社 表示装置、製造システム及び表示方法
US11526158B2 (en) 2017-07-14 2022-12-13 Panasonic Intellectual Property Management Co., Ltd. Display device, manufacturing system, and display method
WO2024024178A1 (ja) * 2022-07-28 2024-02-01 株式会社Sumco 管理装置、管理方法、及びウェーハの製造システム

Also Published As

Publication number Publication date
JP2994321B2 (ja) 1999-12-27

Similar Documents

Publication Publication Date Title
JP4527652B2 (ja) 露光条件設定方法、基板処理装置およびコンピュータプログラム
JP3870052B2 (ja) 半導体装置の製造方法及び欠陥検査データ処理方法
US10948903B2 (en) System and method that consider tool interaction effects for identifying root causes of yield loss
JP2994321B2 (ja) 製造工程の生産管理システム
JP4357134B2 (ja) 検査システムと検査装置と半導体デバイスの製造方法及び検査プログラム
US6165805A (en) Scan tool recipe server
CN110010513B (zh) 薄膜沉积层缺陷扫描程式的建立方法及扫描机台
US20060261268A1 (en) Pattern measuring system and semiconductor device manufacturing method
JP2006019622A (ja) 基板処理装置
JP4524720B2 (ja) プロセス制御装置
KR100779922B1 (ko) 반도체 소자 검사 시스템
US20080294282A1 (en) Use of logical lots in semiconductor substrate processing
US7078245B2 (en) Method for determining a preceding wafer, method for determining a measuring wafer, and method for adjusting the number of wafers
US6397119B1 (en) Semiconductor manufacturing system for simultaneous processing of prescribed number of lots
JP2934296B2 (ja) 半導体基板の連続処理システム
JPH11170144A (ja) 半導体製造システム
JPH08293540A (ja) 基板保持装置
JP3923700B2 (ja) 検査データ管理システム及びウエハ形成装置
JP2005044840A (ja) 検査データの解析プログラム、検査装置、レビュー装置、歩留り解析装置
JPH08255757A (ja) 半導体装置の製造方法
JP2002373014A (ja) 電子デバイスの製造工程管理システム
JP2001015408A (ja) レジストパターン形成装置及び基板検査装置
US20040199279A1 (en) Equipment utilization optimization system and method applicable to multiple microelectronic fabrication facilities
US6620636B2 (en) Semiconductor manufacturing method and semiconductor manufacturing apparatus
KR20020071896A (ko) 반도체 장치의 제조 방법 및 처리 조건 설정 장치

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees