JPH1126766A - Mos field effect transistor and manufacture thereof - Google Patents

Mos field effect transistor and manufacture thereof

Info

Publication number
JPH1126766A
JPH1126766A JP9187343A JP18734397A JPH1126766A JP H1126766 A JPH1126766 A JP H1126766A JP 9187343 A JP9187343 A JP 9187343A JP 18734397 A JP18734397 A JP 18734397A JP H1126766 A JPH1126766 A JP H1126766A
Authority
JP
Japan
Prior art keywords
region
oxide film
gate electrode
gate
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9187343A
Other languages
Japanese (ja)
Inventor
Kazuaki Komiyama
一明 小宮山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP9187343A priority Critical patent/JPH1126766A/en
Publication of JPH1126766A publication Critical patent/JPH1126766A/en
Pending legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an MOS field effect transistor having a high current driving power, without lowering the withstand voltage and manufacture thereof. SOLUTION: The transistor is structured such that an insulation film between a gate electrode 8 and lightly doped drain region is thicker than a gate oxide film, enough to store carrier due to the strong inversion of the drain region 2 surface due to application of a gate voltage, provided that the drain region 2 will not diffuse to below the gate electrode 8. The transistor is formed by thermally oxidizing a semiconductor region implanted with impurity ions through a nitride film of about 500 Å which forms an oxide film having large bird beaks, this increasing the oxidation rate owing to diffusion of the impurity ions to channels and hence always forming a thick oxide film on the drain region 2.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体集積回路を
構成するMOS型電界効果トランジスタに関し、特に高
耐圧が要求されるMOS型電界効果トランジスタに関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a MOS field effect transistor constituting a semiconductor integrated circuit, and more particularly to a MOS field effect transistor requiring a high breakdown voltage.

【0002】[0002]

【従来の技術】従来の高耐圧構造のNチャネルMOS型
電界効果トランジスタを図5に示す。図において1はP
型シリコン基板あるいはPウエル領域からなる素子形成
予定領域のP型半導体領域、2は低濃度ドレイン領域、
3は高濃度ドレイン領域、4は低濃度ソース領域、5は
高濃度ソース領域、6はゲート酸化膜、7はゲート絶縁
膜の一部を厚く形成した厚い酸化膜、8はゲート電極、
9は絶縁膜、10はドレイン電極、11はソース電極で
ある。
2. Description of the Related Art FIG. 5 shows a conventional N-channel MOS field effect transistor having a high breakdown voltage structure. In the figure, 1 is P
Semiconductor region of a device forming region comprising a silicon substrate or a P-well region, 2 is a low-concentration drain region,
3 is a high-concentration drain region, 4 is a low-concentration source region, 5 is a high-concentration source region, 6 is a gate oxide film, 7 is a thick oxide film formed by thickening a part of a gate insulating film, 8 is a gate electrode,
9 is an insulating film, 10 is a drain electrode, and 11 is a source electrode.

【0003】図に示すように、従来のMOS型電界効果
トランジスタは、高耐圧化のため、高濃度ソース領域
5、高濃度ドレイン領域3をそれぞれ低濃度ソース領域
4、低濃度ドレイン領域2で取り囲む構造としていた。
更に、ゲート電極8と低濃度ドレイン領域2及び低濃度
ソース領域4の間に厚い酸化膜7を形成していた。
As shown in FIG. 1, a conventional MOS field effect transistor surrounds a high-concentration source region 5 and a high-concentration drain region 3 with a low-concentration source region 4 and a low-concentration drain region 2 in order to increase the breakdown voltage. Had a structure.
Further, a thick oxide film 7 is formed between the gate electrode 8 and the lightly doped drain region 2 and lightly doped source region 4.

【0004】この厚い酸化膜7は、製造工程を簡略化す
るため、素子分離に使用される5000〜10000オ
ングストロームと非常に厚いLOCOS酸化膜と同時に
形成していた。一般に、LOCOS酸化膜の製造工程で
は、バーズビークをできるだけ小さくするため、耐酸化
性膜として1000オングストローム以上の厚い窒化膜
を使用し、長時間の熱酸化を行う。
In order to simplify the manufacturing process, this thick oxide film 7 has been formed simultaneously with a very thick LOCOS oxide film of 5000 to 10000 angstroms used for element isolation. Generally, in the manufacturing process of the LOCOS oxide film, a thick nitride film having a thickness of 1000 Å or more is used as the oxidation-resistant film and thermal oxidation is performed for a long time in order to minimize bird's beak.

【0005】[0005]

【発明が解決しようとする課題】従来の高耐圧構造のM
OS型電界効果トランジスタは、この長時間の熱酸化工
程の結果、低濃度ドレイン領域2及び低濃度ソース領域
4は、ゲート酸化膜6下まで拡散する構造となってい
た。このような構造では、特に、ドレイン電極10と接
触する高濃度ドレイン領域3とゲート酸化膜6直下に形
成されるチャネル領域との間の寸法が大きくなる。その
結果、ドレイン抵抗が大きくなり、電流駆動能力が下が
るという問題点があった。本発明は上記問題点を解消
し、耐圧の低下を招かず、電流駆動能力の大きいMOS
型電界効果トランジスタおよびその製造方法を提供する
ことを目的とする。
SUMMARY OF THE INVENTION A conventional high withstand voltage M
The OS type field effect transistor has a structure in which the low-concentration drain region 2 and the low-concentration source region 4 are diffused below the gate oxide film 6 as a result of the long-time thermal oxidation process. In such a structure, the dimension between the high-concentration drain region 3 in contact with the drain electrode 10 and the channel region formed immediately below the gate oxide film 6 becomes particularly large. As a result, there is a problem that the drain resistance is increased and the current driving capability is reduced. The present invention solves the above-described problems, and does not cause a decrease in the withstand voltage.
It is an object of the present invention to provide a field effect transistor and a method of manufacturing the same.

【0006】[0006]

【課題を解決するための手段】上記目的を達成するた
め、本願第1の発明のMOS型電界効果トランジスタ
は、一導電型の半導体領域内に形成された逆導電型のソ
ース領域およびドレイン領域と、該ソース領域およびド
レイン領域間にゲート絶縁膜を介して配置されたゲート
電極とを備えたMOS型電界効果トランジスタにおい
て、前記ドレイン領域はドレイン電極と接触する逆導電
型の高濃度拡散領域と前記ゲート電極方向に延出した逆
導電型の低濃度拡散領域とを備え、該低濃度拡散領域と
前記ゲート電極間に配置される絶縁膜を、前記ゲート絶
縁膜より厚く、かつ前記ゲート電極に電圧が印加された
とき、前記絶縁膜下の低濃度拡散領域に加わる電界強度
を緩和し、該低濃度拡散領域表面のキャリア濃度を増大
させることができる厚さとしたことを特徴とするもので
ある。
To achieve the above object, a MOS field effect transistor according to a first aspect of the present invention comprises a source and drain region of opposite conductivity type formed in a semiconductor region of one conductivity type. A MOS field effect transistor having a gate electrode disposed between the source region and the drain region with a gate insulating film interposed therebetween, wherein the drain region has a reverse conductivity type high-concentration diffusion region in contact with the drain electrode; A low-concentration diffusion region of a reverse conductivity type extending in the direction of the gate electrode, wherein an insulating film disposed between the low-concentration diffusion region and the gate electrode is thicker than the gate insulating film, and a voltage is applied to the gate electrode. Is applied, the electric field intensity applied to the low-concentration diffusion region below the insulating film is reduced, and the carrier concentration on the surface of the low-concentration diffusion region can be increased. It is characterized in that the.

【0007】また、本願第2の発明のMOS型電界効果
トランジスタの製造方法は、一導電型の半導体領域内に
形成された逆導電型のソース領域およびドレイン領域
と、該ソース領域およびドレイン領域間にゲート酸化膜
を介して形成されたゲート電極とを備え、少なくとも前
記ドレイン領域はドレイン電極と接触する逆導電型の高
濃度拡散領域と前記ゲート電極方向に延出した逆導電型
の低濃度拡散領域とからなり、該低濃度拡散領域と前記
ゲート電極間に、前記ゲート酸化膜より厚い酸化膜を備
えたMOS型電界効果トランジスタの製造方法におい
て、前記ゲート電極形成領域上に耐酸化性膜を形成する
工程と、該耐酸化性膜をマスクに、前記低濃度拡散領域
を形成するための不純物を前記半導体領域内に導入する
工程と、前記耐酸化性膜をマスクに熱酸化を行い、前記
不純物の拡散領域と前記耐酸化性膜間に、ゲート酸化膜
より厚い酸化膜を形成する工程とを含み、該厚い酸化膜
は、前記ゲート電極に電圧が印加されたとき、該酸化膜
下の低濃度拡散領域に加わる電界強度を緩和し、かつ該
低濃度拡散領域表面のキャリア濃度を増大させることが
できる厚さとすることを特徴とするものである。
The method of manufacturing a MOS field effect transistor according to the second aspect of the present invention is directed to a method of manufacturing a MOS type field effect transistor, comprising: a source region and a drain region of opposite conductivity type formed in a semiconductor region of one conductivity type; A gate electrode formed with a gate oxide film interposed therebetween, wherein at least the drain region is a high-concentration diffusion region of the opposite conductivity type in contact with the drain electrode and a low-concentration diffusion region of the opposite conductivity type extending in the direction of the gate electrode. A MOS type field effect transistor comprising an oxide film thicker than the gate oxide film between the low-concentration diffusion region and the gate electrode, wherein an oxidation-resistant film is formed on the gate electrode formation region. Forming an impurity for forming the low concentration diffusion region into the semiconductor region using the oxidation resistant film as a mask; Forming a thicker oxide film than the gate oxide film between the impurity diffusion region and the oxidation-resistant film by performing thermal oxidation using the mask as a mask, and applying a voltage to the gate electrode. In this case, the thickness is such that the electric field intensity applied to the low concentration diffusion region below the oxide film is reduced and the carrier concentration on the surface of the low concentration diffusion region can be increased.

【0008】[0008]

【発明の実施の形態】以下、第1および第2の発明の実
施の形態について、NチャネルMOS型電界効果トラン
ジスタを例に取り、製造工程に従い説明する。まず、P
型シリコン基板あるいはP型ウエル領域からなる素子形
成予定領域のP型半導体領域1表面に、酸化膜12と、
酸化膜12上に耐酸化性膜となる窒化膜13を積層形成
する。ここで、窒化膜13の厚さは、通常のLOCOS
酸化膜を形成する際に使用する窒化膜の厚さより薄くす
る。具体的には、耐酸化性膜として使用可能な300オ
ングストロームより厚く、適当なバーズビークが形成す
る500オングストロームを越えない厚さとする。その
後、ホトレジストをマスクとしてチャネル形成領域を残
し、窒化膜13をエッチング除去する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The first and second embodiments of the present invention will be described below in accordance with a manufacturing process, taking an N-channel MOS type field effect transistor as an example. First, P
An oxide film 12 on the surface of the P-type semiconductor region 1 in a region where an element is to be formed, which is formed of a P-type silicon substrate or a P-type well region;
A nitride film 13 serving as an oxidation-resistant film is formed on the oxide film 12 by lamination. Here, the thickness of the nitride film 13 is a normal LOCOS
The thickness is smaller than the thickness of the nitride film used when forming the oxide film. Specifically, the thickness is larger than 300 Å which can be used as an oxidation-resistant film, and does not exceed 500 Å formed by an appropriate bird's beak. Thereafter, the nitride film 13 is etched away using the photoresist as a mask while leaving the channel formation region.

【0009】低濃度ドレイン領域及び低濃度ソース領域
を開口するホトレジストを形成し、図1に破線で示す領
域に、リンイオンを注入する(図1)。ホトレジストを
除去した後、窒化膜13をマスクとして、半導体領域1
表面を熱酸化し、1500オングストローム程度の厚い
酸化膜14を形成する。この厚い酸化膜14の厚さは、
後述するように、MOS型電界効果トランジスタの動作
条件に従い、適宜選択される。この酸化膜14の形成と
同時に、先に注入したリンイオンが熱拡散し、不純物濃
度が5.0×1016〜1.0×1017atom/cm3程度の
低濃度ドレイン領域2及び低濃度ソース領域4が形成さ
れる(図2)。
A photoresist is formed to open the low-concentration drain region and the low-concentration source region, and phosphorus ions are implanted into the regions shown by broken lines in FIG. 1 (FIG. 1). After removing the photoresist, the semiconductor region 1 is removed using the nitride film 13 as a mask.
The surface is thermally oxidized to form a thick oxide film 14 of about 1500 angstroms. The thickness of this thick oxide film 14 is
As will be described later, it is appropriately selected according to the operating conditions of the MOS field effect transistor. Simultaneously with the formation of the oxide film 14, the previously implanted phosphorus ions are thermally diffused to form the low-concentration drain region 2 and the low-concentration source region 4 having an impurity concentration of about 5.0 × 10 16 to 1.0 × 10 17 atoms / cm 3. (FIG. 2).

【0010】この薄い窒化膜13をマスクとして使用
し、リンイオンが注入された半導体領域1表面に厚い酸
化膜14を形成することが、本発明の大きな特徴であ
る。薄い窒化膜13を使用して熱酸化を行うと、LOC
OS酸化膜を形成する場合と比較して大きなバーズビー
クが形成され、チャネル方向の酸化物の成長速度を不純
物イオンの拡散速度に較べて大きくすることができる。
このように、バーズビークの成長速度が大きくなる条
件、具体的には、耐酸化性膜の厚さ、熱処理温度、およ
び時間と、拡散する不純物イオンの組み合わせを適宜選
択することで、低濃度ドレイン領域2が、常に、厚い酸
化膜14の下に配置するようになる。
A major feature of the present invention is that a thick oxide film 14 is formed on the surface of the semiconductor region 1 into which phosphorus ions have been implanted by using the thin nitride film 13 as a mask. When thermal oxidation is performed using the thin nitride film 13, LOC
A bird's beak larger than that in the case of forming the OS oxide film is formed, and the growth rate of the oxide in the channel direction can be made higher than the diffusion rate of the impurity ions.
As described above, the conditions for increasing the growth rate of the bird's beak, specifically, the thickness of the oxidation-resistant film, the heat treatment temperature, and the time, and by appropriately selecting the combination of the diffused impurity ions, the low-concentration drain region 2 will always be located under the thick oxide film 14.

【0011】窒化膜13とその下に残る酸化膜12をエ
ッチング除去し、チャネル形成領域のP型半導体領域1
表面を、露出させる。再度、熱酸化を行い、露出するP
型半導体領域1表面ににゲート酸化膜6を形成する。こ
のエッチング工程、熱酸化工程により、ゲート酸化膜6
および厚い酸化膜14の厚さは、それぞれ500オング
ストローム、1000オングストロームとなる。次に、
全面にゲート電極を構成するポリシリコン膜を形成し、
ホトレジストをマスクとしてエッチングを行い、ゲート
電極8を形成する。ここで、ゲート電極8は、一部が厚
い酸化膜14上に重なるように形成される(図3)。
The nitride film 13 and the oxide film 12 remaining thereunder are removed by etching to form a P-type semiconductor region 1 in a channel formation region.
The surface is exposed. Again, thermal oxidation is performed to expose P
A gate oxide film 6 is formed on the surface of the type semiconductor region 1. With this etching step and thermal oxidation step, the gate oxide film 6 is formed.
The thickness of the thick oxide film 14 is 500 angstroms and 1000 angstroms, respectively. next,
Form a polysilicon film that constitutes the gate electrode on the entire surface,
Etching is performed using a photoresist as a mask to form a gate electrode 8. Here, the gate electrode 8 is formed so as to partially overlap the thick oxide film 14 (FIG. 3).

【0012】以下、通常のMOS型電界効果トランジス
タの製造工程に従い、絶縁膜9を形成し、厚い酸化膜1
4の一部をエッチング除去し、低濃度ドレイン領域2、
低濃度ソース領域4内に、それぞれ高濃度ドレイン領域
3、高濃度ソース領域5を形成する。その後、それぞれ
に接続するドレイン電極10、ソース電極11を形成
し、MOS型電界効果トランジスタを完成する(図
4)。
In the following, an insulating film 9 is formed and a thick oxide film 1 is formed in accordance with a normal MOS type field effect transistor manufacturing process.
4 is removed by etching to form a low-concentration drain region 2,
A high-concentration drain region 3 and a high-concentration source region 5 are formed in the low-concentration source region 4, respectively. Thereafter, a drain electrode 10 and a source electrode 11 connected to each other are formed, and a MOS field effect transistor is completed (FIG. 4).

【0013】このように形成されたMOS型電界効果ト
ランジスタは、低濃度ドレイン領域2とゲート電極8間
の厚い酸化膜14によって、低濃度ドレイン領域2に加
わる電界強度を小さくすることができる。同時に、ゲー
ト電極8に印加される電圧によって、低濃度ドレイン領
域2表面にキャリア(電子)が蓄積する。このキャリア
により、ドレイン抵抗を低減することができる。その結
果、MOS型電界強度トランジスタは高耐圧化と同時
に、大きい電流駆動能力を得ることができる。上記構造
の厚い酸化膜が1000オングストローム程度のMOS
型電界効果トランジスタでは、ソース、ドレイン間電圧
Vdsが、ゲート、ソース間電圧Vgより大きくなる
と、低濃度ドレイン領域2表面にキャリアが蓄積し、電
流駆動能力が向上する。
In the MOS field effect transistor thus formed, the intensity of the electric field applied to the low-concentration drain region 2 can be reduced by the thick oxide film 14 between the low-concentration drain region 2 and the gate electrode 8. At the same time, carriers (electrons) are accumulated on the surface of the low-concentration drain region 2 by the voltage applied to the gate electrode 8. With this carrier, the drain resistance can be reduced. As a result, the MOS field intensity transistor can obtain a high current driving capability at the same time as a high breakdown voltage. Thick oxide film of the above structure is MOS of about 1000 Å
When the source-drain voltage Vds becomes larger than the gate-source voltage Vg in the type field effect transistor, carriers are accumulated on the surface of the low-concentration drain region 2 and the current driving capability is improved.

【0014】低濃度ドレイン領域2とゲート電極8間の
厚い酸化膜14の厚さは、上記条件に限定されることな
く、ゲート電極8に印加される電圧に応じて、適宜設定
されることになる。即ち、低濃度ドレイン領域2に加わ
る電界強度を小さくするため、厚い酸化膜14の厚さは
できるだけ厚い方が好ましい。同時に、ゲート電極8に
印加される電圧によって、低濃度ドレイン領域3表面に
キャリア(電子)が蓄積できる厚さに設定する必要があ
る。つまり、ゲート電極8に印加される電圧が大きいほ
ど、厚い酸化膜14を厚く形成することが可能となる。
The thickness of the thick oxide film 14 between the low-concentration drain region 2 and the gate electrode 8 is not limited to the above conditions, but is appropriately set according to the voltage applied to the gate electrode 8. Become. That is, in order to reduce the electric field intensity applied to the low-concentration drain region 2, the thick oxide film 14 is preferably as thick as possible. At the same time, it is necessary to set the thickness so that carriers (electrons) can be accumulated on the surface of the low-concentration drain region 3 by the voltage applied to the gate electrode 8. That is, the larger the voltage applied to the gate electrode 8, the thicker the oxide film 14 can be formed.

【0015】以上のように、本発明のMOS型電界効果
トランジスタでは、低濃度ドレイン領域2表面にキャリ
ア(電子)が蓄積する結果、ドレイン電極10に接続す
る高濃度ドレイン領域3とゲート酸化膜直下のチャネル
領域との寸法が大きい場合でも、ドレイン抵抗を小さく
することができ、電流駆動能力を向上させることが可能
となる。さらに、低濃度ドレイン領域2に加わる電界強
度は、厚い酸化膜14の厚さに比例し、厚さが厚いほ
ど、その大きさが緩和される。これにより、バンド間ト
ンネル現象が緩和されるという効果があり、ホットキャ
リアのゲート酸化膜への注入を防ぐことができる。ま
た、高濃度ドレイン領域をゲート電極から離して形成す
ることができるため、インパクトアイオニゼーションが
緩和されるという効果があり、耐圧の低下を防ぐことが
できる。
As described above, in the MOS field-effect transistor of the present invention, carriers (electrons) accumulate on the surface of the low-concentration drain region 2 and, as a result, the high-concentration drain region 3 connected to the drain electrode 10 and immediately below the gate oxide film. , The drain resistance can be reduced, and the current driving capability can be improved. Further, the intensity of the electric field applied to the low-concentration drain region 2 is proportional to the thickness of the thick oxide film 14, and the greater the thickness, the more the magnitude is reduced. This has the effect of mitigating the band-to-band tunnel phenomenon, thereby preventing hot carriers from being injected into the gate oxide film. In addition, since the high-concentration drain region can be formed apart from the gate electrode, there is an effect that the impact ionization is reduced, and a decrease in withstand voltage can be prevented.

【0016】上記構造のMOS型電界効果トランジスタ
について、シュミレーションを行った結果、ソース、ド
レイン間電圧Vds=20V、ゲート電圧Vg=4Vと
したとき、ゲート電極がオーバーラップする1000オ
ングストローム程度の厚い酸化膜14下の低濃度ドレイ
ン領域2では、電界強度が、厚い酸化膜14が無い場合
6.0×105V/cmであったものが、3.0×105
V/cmに低減された。この結果は、バンド間トンネル
現象が緩和されることを示している。また、低濃度ドレ
イン領域2とゲート酸化膜6下のチャネルとの境界付近
の電界強度は、2.0×105V/cmから1.0×1
05V/cm以下に低減された。この結果は、ホットキ
ャリア耐性が改善されたことを示している。
As a result of a simulation of the MOS field effect transistor having the above structure, when a source-drain voltage Vds = 20 V and a gate voltage Vg = 4 V, a thick oxide film of about 1000 angstroms where the gate electrode overlaps is obtained. In the low-concentration drain region 2 below 14, the electric field intensity was 6.0 × 10 5 V / cm in the absence of the thick oxide film 14, but increased to 3.0 × 10 5
V / cm. This result indicates that the inter-band tunnel phenomenon is reduced. The electric field strength near the boundary between the low-concentration drain region 2 and the channel below the gate oxide film 6 is 2.0 × 10 5 V / cm to 1.0 × 1 V / cm.
It has been reduced to less than 0.5 V / cm. This result indicates that the hot carrier resistance was improved.

【0017】本発明の製造方法では、耐酸化性膜の厚さ
等を選択することで、簡便に所望の構造のMOS型電界
効果トランジスタを得ることが可能となった。本発明の
製造方法は、簡便な方法であり、歩留まり良くMOS型
電界効果トランジスタを形成することができる。
In the manufacturing method of the present invention, a MOS field effect transistor having a desired structure can be easily obtained by selecting the thickness of the oxidation resistant film and the like. The manufacturing method of the present invention is a simple method, and can form a MOS field effect transistor with high yield.

【0018】本発明の製造方法は、上記方法に限定され
ることなく、種々変更することができる。例えば、図1
に示す窒化膜13は、素子分離に使用するフィールド酸
化膜を形成するため、厚い(3000オングストロー
ム)窒化膜を形成し、フィールド酸化膜を形成した後、
500オングストローム程度まで薄膜化、パターニング
して、厚い酸化膜を形成するための耐酸化性膜として使
用することも可能である。また、注入する不純物は、リ
ンに限定されることはなく、砒素など、厚い酸化膜の酸
化速度に応じて、所望の拡散係数を有する不純物イオン
を適宜選択すればよい。
The production method of the present invention is not limited to the above method, but can be variously modified. For example, FIG.
In order to form a field oxide film used for element isolation, a thick (3000 Å) nitride film is formed and a field oxide film is formed.
It can be used as an oxidation-resistant film for forming a thick oxide film by thinning and patterning to about 500 angstroms. Further, the impurity to be implanted is not limited to phosphorus, and an impurity ion having a desired diffusion coefficient such as arsenic may be appropriately selected according to the oxidation rate of the thick oxide film.

【0019】以上、NチャネルMOS型電界効果トラン
ジスタについて説明を行ったが、PチャネルMOS型電
界効果トランジスタについても、同様な製造方法に従い
形成することが可能であり、同様の効果が期待できるこ
とはいうまでもない。
The N-channel MOS field-effect transistor has been described above. However, the P-channel MOS field-effect transistor can be formed according to the same manufacturing method, and it can be said that the same effect can be expected. Not even.

【0020】[0020]

【発明の効果】以上説明したように、第1の発明のMO
S型電界効果トランジスタは、低濃度ドレイン領域とゲ
ート電極あるいはチャネル領域近傍に電界強度が緩和さ
れ、バンド間トンネリング、ホットキャリアによる劣化
が改善され、リーク特性、ホットキャリア耐性の向上に
効果がある。
As described above, the MO of the first invention is
The S-type field effect transistor has the effect of reducing the electric field intensity near the low-concentration drain region and the gate electrode or the channel region, improving interband tunneling and deterioration due to hot carriers, and improving leak characteristics and hot carrier resistance.

【0021】さらに、ゲート電極が厚い酸化膜上に形成
されるため、ゲート容量を小さくすることができ、高速
動作が可能となるという効果もある。
Further, since the gate electrode is formed on a thick oxide film, the gate capacitance can be reduced, and the high speed operation can be performed.

【0022】また、第2の発明のMOS型電界効果トラ
ンジスタの製造方法は、薄い耐酸化性膜をマスクに熱酸
化を行うことにより、大きなバーズビークを形成するこ
とができ、所望の形状を、複雑な製造工程を経ることな
く簡便に形成することができる。
In the method of manufacturing a MOS field effect transistor according to the second invention, a large bird's beak can be formed by performing thermal oxidation using a thin oxidation-resistant film as a mask, and a desired shape can be complicated. It can be easily formed without going through a complicated manufacturing process.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態の説明図である。FIG. 1 is an explanatory diagram of an embodiment of the present invention.

【図2】本発明の実施の形態の説明図である。FIG. 2 is an explanatory diagram of an embodiment of the present invention.

【図3】本発明の実施の形態の説明図である。FIG. 3 is an explanatory diagram of an embodiment of the present invention.

【図4】本発明の実施の形態の説明図である。FIG. 4 is an explanatory diagram of an embodiment of the present invention.

【図5】従来の高耐圧構造のMOS型電界効果トランジ
スタの説明図である。
FIG. 5 is an explanatory diagram of a conventional MOS field effect transistor having a high breakdown voltage structure.

【符号の説明】[Explanation of symbols]

1 P型半導体領域 2 低濃度ドレイン領域 3 高濃度ドレイン領域 4 低濃度ソース領域 5 高濃度ソース領域 6 ゲート酸化膜 7 厚い酸化膜 8 ゲート電極 9 絶縁膜 10 ドレイン電極 11 ソース電極 12 酸化膜 13 窒化膜 14 厚い酸化膜 Reference Signs List 1 P-type semiconductor region 2 Low-concentration drain region 3 High-concentration drain region 4 Low-concentration source region 5 High-concentration source region 6 Gate oxide film 7 Thick oxide film 8 Gate electrode 9 Insulating film 10 Drain electrode 11 Source electrode 12 Oxide film 13 Nitriding Film 14 thick oxide film

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 一導電型の半導体領域内に形成された逆
導電型のソース領域およびドレイン領域と、該ソース領
域およびドレイン領域間にゲート絶縁膜を介して配置さ
れたゲート電極とを備えたMOS型電界効果トランジス
タにおいて、 前記ドレイン領域はドレイン電極と接触する逆導電型の
高濃度拡散領域と前記ゲート電極方向に延出した逆導電
型の低濃度拡散領域とを備え、 該低濃度拡散領域と前記ゲート電極間に配置される絶縁
膜を、前記ゲート絶縁膜より厚く、かつ前記ゲート電極
に電圧が印加されたとき、前記絶縁膜下の低濃度拡散領
域に加わる電界強度を緩和し、該低濃度拡散領域表面の
キャリア濃度を増大させることができる厚さとしたこと
を特徴とするMOS型電界効果トランジスタ。
1. A semiconductor device comprising: a source region and a drain region of opposite conductivity type formed in a semiconductor region of one conductivity type; and a gate electrode disposed between the source region and the drain region via a gate insulating film. In the MOS field-effect transistor, the drain region includes a high-concentration diffusion region of a reverse conductivity type in contact with a drain electrode and a low-concentration diffusion region of a reverse conductivity type extending in a direction of the gate electrode; And an insulating film disposed between the gate electrodes, thicker than the gate insulating film, and when a voltage is applied to the gate electrode, reduces the intensity of the electric field applied to the low concentration diffusion region below the insulating film, A MOS field effect transistor characterized in that the thickness is such that the carrier concentration on the surface of the low concentration diffusion region can be increased.
【請求項2】 一導電型の半導体領域内に形成された逆
導電型のソース領域およびドレイン領域と、該ソース領
域およびドレイン領域間にゲート酸化膜を介して形成さ
れたゲート電極とを備え、少なくとも前記ドレイン領域
はドレイン電極と接触する逆導電型の高濃度拡散領域と
前記ゲート電極方向に延出した逆導電型の低濃度拡散領
域とからなり、該低濃度拡散領域と前記ゲート電極間
に、前記ゲート酸化膜より厚い酸化膜を備えたMOS型
電界効果トランジスタの製造方法において、 前記ゲート電極形成領域上に耐酸化性膜を形成する工程
と、 該耐酸化性膜をマスクに、前記低濃度拡散領域を形成す
るための不純物を前記半導体領域内に導入する工程と、 前記耐酸化性膜をマスクに熱酸化を行い、前記不純物の
拡散領域と前記耐酸化性膜間に、ゲート酸化膜より厚い
酸化膜を形成する工程とを含み、 該厚い酸化膜は、前記ゲート電極に電圧が印加されたと
き、該酸化膜下の低濃度拡散領域に加わる電界強度を緩
和し、かつ該低濃度拡散領域表面のキャリア濃度を増大
させることができる厚さとすることを特徴とするMOS
型電界効果トランジスタの製造方法。
2. A semiconductor device comprising: a source and drain region of opposite conductivity type formed in a semiconductor region of one conductivity type; and a gate electrode formed between the source and drain regions with a gate oxide film interposed therebetween. At least the drain region comprises a high-concentration diffusion region of the opposite conductivity type in contact with the drain electrode and a low-concentration diffusion region of the opposite conductivity type extending in the direction of the gate electrode, between the low-concentration diffusion region and the gate electrode. A method of manufacturing a MOS field-effect transistor having an oxide film thicker than the gate oxide film, comprising: forming an oxidation-resistant film on the gate electrode formation region; Introducing an impurity for forming a concentration diffusion region into the semiconductor region; and performing thermal oxidation using the oxidation resistant film as a mask to form the impurity diffusion region and the oxidation resistant film. Forming a thicker oxide film than the gate oxide film, the thick oxide film reduces the intensity of the electric field applied to the low concentration diffusion region below the oxide film when a voltage is applied to the gate electrode. And a thickness capable of increasing the carrier concentration on the surface of the low concentration diffusion region.
Of manufacturing a field-effect transistor.
JP9187343A 1997-06-27 1997-06-27 Mos field effect transistor and manufacture thereof Pending JPH1126766A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9187343A JPH1126766A (en) 1997-06-27 1997-06-27 Mos field effect transistor and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9187343A JPH1126766A (en) 1997-06-27 1997-06-27 Mos field effect transistor and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH1126766A true JPH1126766A (en) 1999-01-29

Family

ID=16204344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9187343A Pending JPH1126766A (en) 1997-06-27 1997-06-27 Mos field effect transistor and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH1126766A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101602A (en) * 2003-09-23 2005-04-14 Samsung Electronics Co Ltd High-breakdown voltage field-effect transistor and method of forming the same
WO2008081756A1 (en) * 2006-12-28 2008-07-10 Sharp Kabushiki Kaisha Semiconductor device and its manufacturing method
KR20110030379A (en) 2009-09-17 2011-03-23 세이코 인스트루 가부시키가이샤 Semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101602A (en) * 2003-09-23 2005-04-14 Samsung Electronics Co Ltd High-breakdown voltage field-effect transistor and method of forming the same
WO2008081756A1 (en) * 2006-12-28 2008-07-10 Sharp Kabushiki Kaisha Semiconductor device and its manufacturing method
KR20110030379A (en) 2009-09-17 2011-03-23 세이코 인스트루 가부시키가이샤 Semiconductor device

Similar Documents

Publication Publication Date Title
JP3226650B2 (en) Lateral double diffusion insulated gate field effect transistor and method of manufacturing the same
KR920009745B1 (en) Manufacturing method of semiconductor
JP2897004B2 (en) CMOSFET manufacturing method
JP2701762B2 (en) Semiconductor device and manufacturing method thereof
US5627394A (en) LD-MOS transistor
KR100413015B1 (en) Manufacturing method of BiCMOS device with surface channel PMOS transistor
JPH10223771A (en) Semiconductor device and fabrication thereof
JP2001308321A (en) Semiconductor device and its manufacturing method
KR19980020943A (en) Insulation tunneling transistor and manufacturing method thereof
JP3057792B2 (en) Method for manufacturing thin film transistor
JPH09135029A (en) Mis semiconductor device and manufacturing method therefor
JPH1126766A (en) Mos field effect transistor and manufacture thereof
JP2623902B2 (en) Semiconductor device and manufacturing method thereof
JPS638623B2 (en)
JP4146121B2 (en) Manufacturing method of semiconductor device
JPS6025028B2 (en) Manufacturing method of semiconductor device
JPH1050860A (en) Semiconductor device and method of manufacturing the same
JP3038740B2 (en) Method for manufacturing semiconductor device
KR100549941B1 (en) gate electrode structure for semiconductor device
JPH04320378A (en) Memory transistor
JPH0575041A (en) Cmos semiconductor device
JP2001250941A (en) Semiconductor device and its manufacturing method
KR100214077B1 (en) Mosfet and method for fabricating the same
JP2001168330A (en) Mosfet and its manufacturing method
JPH09199716A (en) Semiconductor device and its manufacture

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050329

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060110