JPH1126637A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH1126637A
JPH1126637A JP19515897A JP19515897A JPH1126637A JP H1126637 A JPH1126637 A JP H1126637A JP 19515897 A JP19515897 A JP 19515897A JP 19515897 A JP19515897 A JP 19515897A JP H1126637 A JPH1126637 A JP H1126637A
Authority
JP
Japan
Prior art keywords
ball
solder
substrate
mounting
diameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19515897A
Other languages
English (en)
Other versions
JP3016380B2 (ja
Inventor
Chikako Higuchi
千賀子 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP19515897A priority Critical patent/JP3016380B2/ja
Publication of JPH1126637A publication Critical patent/JPH1126637A/ja
Application granted granted Critical
Publication of JP3016380B2 publication Critical patent/JP3016380B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】実装後の耐温度サイクル性を向上させた半導体
装置の提供。 【解決手段】実装後、応力が大きく、剥離が発生しやす
い箇所のボールランド7Aの径を大きくし、ボールラン
ド7Aと半田ボール6Aの接触面積を増加させることで
接着強度を高め、剥離を発生しにくくさせる。ボールラ
ンド7Aの径を大きくした箇所は半田容量も多くし、ボ
ール高さが低くなって実装時に接続不良が起きないよう
にし、ボールランド7Aの径は、半田ボール2ヶを搭載
したとき、従来のボール高さと揃うように設計して、ボ
ール取付工程でボールランド7Aに合わせて、搭載する
半田ボールを取り替える必要がなく、煩雑な作業を省略
する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置に関し、
特にボールグリッドアレイ(Ball GridArr
ay、以下「BGA」という)のパッケージ構造を有す
る半導体装置及びその製造方法に関する。
【0002】
【従来の技術】近年、電子機器の小型軽量化、高性能化
に伴い半導体パッケージの多ピン化、高密度化がますま
す要求されている。これに伴って、リードの狭ピッチ化
による一括リフローでの基板実装が困難になってきたた
め、周辺リード型パッケージに代表されるQFP(Qua
d Flat Package)から、ピッチを拡大できる面格子
端子型パッケージに代表されるBGAへと移行しつつあ
る。
【0003】また、一方で半導体チップの高集積化によ
り多ピン化の他に、高消費電力化も進んでおり、このた
め多ピンでありながら、高速動作化、高熱放散性に優れ
たパッケージの開発要求も増えている。キャビティーダ
ウンタイプのプラスチックBGA(以下「PBGA」と
いう)パッケージは、上記要求を満足するように開発さ
れた実装性に優れた半導体装置である。
【0004】PBGAといえば、キャビティーアップタ
イプが一般的であるが、このタイプでは、チップは、ガ
ラスエポキシ材等を用いた配線基板に直接取付けられる
ため放熱性に欠ける。また、外形が大きくなると、片面
封止構造であるため、基板が反りやすく、実装不良の原
因となる。このため、多ピン系には向いていない。
【0005】キャビティーアップタイプのPBGAのこ
れらの問題点をカバーするのが、キャビティーダウンタ
イプのPBGAパッケージである。
【0006】キャビティーダウンタイプのPBGAは、
図4(a)に断面図として示すように、中央にホール1
0を設けたガラスエポキシ材等の基板2の片面に、ホー
ル10をふさぐように、熱伝導率の大きい金属のヒート
スラグ3が取付けられ、チップ1は基板2のホール10
内に位置するように、ヒートスラグ3に導電性のエポキ
シ系樹脂等で直接固着される。
【0007】チップ1の電極(パッド)と基板2の配線
パターンは、導電性金属のワイヤー4で接続され、チッ
プ1と接続部は、封止樹脂5で封止される。
【0008】更に、図4(a)に示すように、基板2の
ヒートスラグ3搭載面の反対側には、ホール10を取り
囲むように、同一径の半田ボール取付電極(以下「ボー
ルランド」という)7がグリッド状に配列され、このボ
ールランド7上に外部接続端子として半田ボール6が取
付けられている。図4(b)は、基板の裏面(半田ボー
ル取付け側)の平面図であり、図4(a)は図4(b)
のA−A′線断面図である。
【0009】図4に示したキャビティーダウンタイプP
BGAは、チップ1がヒートスラグ3上に直接固着され
るので、放熱性に優れている。ヒートスラグ3にはCu
が用いられることが多い。また、基板2に多層基板を用
いれば高速動作化にも優れる。
【0010】
【発明が解決しようとする課題】しかし、従来のキャビ
ティーダウンタイプPBGAにおいては、実装信頼性、
中でも、耐温度サイクル性が低いという問題点がある。
その理由として以下の3つが考えられる。
【0011】(イ)ヒートスラグ3を有するためパッケ
ージの自重が大きく、実装時に、半田ボール6が潰れて
しまい、スタンドオフが低い。ここで、「スタンドオ
フ」とは、実装後のパッケージ基板と実装基板間の距離
をいう。
【0012】(ロ)外形サイズが大きいのに加えて、基
板の材質として、熱膨張係数の大きいガラスエポキシ樹
脂を使用しているので、パッケージ外周に向かって半田
接続部に大きな応力が発生する。
【0013】(ハ)多層基板を利用しているため、基板
がリジッドで応力緩和性に乏しい。
【0014】上記(イ)に関して、BGAパッケージに
おける温度サイクル時に半田接続部にかかるせん断応力
とスタンドオフの関係は式(1)で与えられる。
【0015】γ=(ΔαΔTl)/h …(1)
【0016】ここで、 γ:せん断応力、 Δα:パッケージと実装基板の熱膨張係数の差、 ΔT:温度サイクル温度差、 l:パッケージ中央から半田接続部までの距離、 h:スタンドオフ、 である。
【0017】上式(1)によれば、半田接続部にかかる
応力は、スタンドオフhが大きいほど小さいことがわか
る。これは、比較的柔らかい半田ボール部で応力が緩和
されるためであり、さらにボール高さが大きいほど緩和
力が大きくなるためである。
【0018】また、上式(1)によれば、項目(ロ)に
記載しているように、パッケージ外周に向かって大きな
応力が発生することも理解できる。即ち、応力は、パッ
ケージ中央から最も距離の離れているパッケージコーナ
ー部で最大となる。従って、キャビティーダウンPBG
Aパッケージは、コーナー部での半田ボールのオープン
不良が発生しやすく、実装信頼性が低い。
【0019】事実、実装後の耐温度サイクル性試験を行
うと、条件にもよるが、キャビティーアップタイプの1
/2〜1/3のサイクル数でオープン不良が発生し、オ
ープン箇所は、そのほとんどが、パッケージコーナー部
の半田接続部である。
【0020】また、さらに半田接続部での剥離箇所は、
図4を参照して、パッケージ基板2のボールランド7と
半田ボール6の界面であることが多い。
【0021】パッケージは、Cu材のヒートスラグ3を
有しており、Cuは熱膨張係数は基板2と同程度であっ
ても熱伝導率が大きいために、ヒートスラグ3は基板2
に比べて急激な伸縮を繰り返すことになる。
【0022】これにより、コーナー部の半田接続部にか
かる応力はますます大きくなる。しかし、ここで、実装
基板側のボールランド7と半田ボール6の界面にかかる
応力は半田ボール6により多少緩和される。従って、最
も応力の大きい箇所はパッケージ基板2のボールランド
7と半田ボール6の界面となり、剥離箇所はパッケージ
コーナー部のこの部分に集中すると考えられる。
【0023】このような問題点の解消を図る対策の一つ
として、図5に平面図で示すように、少なくとも4つの
コーナー部のうち、半田ボールを配置しない、半田ボー
ルのコーナーミッシングを設けた構成もあるが、この場
合、外部端子数が少なくなるという問題点を有してい
る。
【0024】また、外形を小さくしてコーナー部にかか
る応力を小さくしようとすると、ボールピッチが狭くな
り、配線の引き回しに支障をきたす。
【0025】そして、例えば特開平7−193162号
公報には、反りによる実装時の接続不良を低減するた
め、図6(a)に示すように、パッケージ外周部のボー
ルランド7の径を内周よりも大きくするようにしたBG
A半導体装置の構成が提案されている。上記公報に記載
の半導体装置のように、ボールランド7の径を大きくし
て半田ボール6との接触面積を大きくとると、ボールラ
ンド7と半田の接着強度が増し信頼性が向上する。
【0026】しかしながら、上記特開平7−19316
2号公報記載のBGA半導体装置では、反りがあること
を前提としているため、反りのない場合には、図6
(b)に示すように、ボールランド7の径に合わせて半
田ボール6の高さに差が出てしまう。これは、ボールラ
ンドの面積を変えることにより半田ボールの高さが変わ
るためである。
【0027】そして、キャビティーダウンPBGAパッ
ケージでは、その複雑な構造のために、反りの向き・程
度を事前に予測することは極めて困難であり、図6に示
した方法を用いることは適当ではない。逆に、キャビテ
ィーダウンPBGAパッケージでは、キャビティーアッ
プタイプに比べ、反りは小さく、パッケージの自重によ
るボール潰れで、現状のコプラナリティーは、吸収でき
ているので、コプラナリティーを変に操作しない方が良
い。
【0028】また、上記特開平7−193162号公報
記載のBGA半導体装置において、仮に、半田ボール高
さを揃えようとすると、ボールランド7(図6参照)に
合わせて半田ボール6の半田容量を変えなければならな
くなり、ボール搭載作業が繁雑になる。
【0029】さらに、半田容量の多い半田ボールをパッ
ケージ外周全てに配置すると、ボール間距離が狭く、ボ
ールブリッジが発生しやすくなってしまう。
【0030】以上説明したように、従来のキャビティー
ダウンタイプのPBGAパッケージは、実装後の耐温度
サイクル性試験でパッケージコーナー部に位置する半田
ボールが剥離してオープン不良が発生しやすく、実装信
頼性が低いという、という問題点を有している。
【0031】その理由は、キャビティーダウンタイプの
PBGAパッケージは、(1)パッケージが重く、実装
時に半田ボールが潰れてしまいスタンドオフが低く、半
田ボール部での応力緩和性に乏しい、(2)外形サイズ
が大きいのに加えて基板材質には熱膨張係数の大きいガ
ラスエポキシ等を使用しているので、パッケージ外周に
向かって半田接緩部に大きな応力が発生する、(3)多
層基板を利用しているため、基板がリジッドで応力緩和
性に乏しい、等による。
【0032】また、耐温度サイクル特性の向上を図る上
記従来技術においても、コーナーミッシングにおけるボ
ール数の削減や、外形縮小による狭ボールピッチ化およ
び配線引き回しへの悪影響、ランド径変更によるボール
高さの不均一化等といった問題点を有している。
【0033】したがって、本発明は、上記問題点を解消
するためになされたものであって、実装後の耐温度サイ
クル性を向上させたBGA型半導体装置およびその製造
方法を提供することを目的とする。
【0034】
【課題を解決するための手段】前記目的を達成するた
め、本発明によるBGA半導体装置は、半導体チップ
と、配線パターンを有する基板と、少なくともチップ
と、チップ電極と基板の配線パターンの接続部を覆う封
止樹脂と、基板の片面に外部接続端子として取付けられ
た半田ボールから構成される半導体装置において、少な
くとも4コーナーに位置する半田ボールの取付電極の径
が他の箇所より大きく、且つ半田ボール高さが他の箇所
と同じであることを特徴とする半導体装置を提供する。
【0035】さらに本発明のBGA半導体装置は、上記
BGA半導体装置において、少なくとも4コーナーの半
田ボールは他の箇所のボールより半田容量が多いことを
特徴とする半導体装置を提供する。
【0036】[作用]本発明のBGA半導体装置によれ
ば、実装後の耐温度サイクル性試験において、パッケー
ジコーナー部の、パッケージ基板のボールランドと半田
ボールの界面に大きな応力が生じても、ボールランドと
半田ボールの接触面積を大きくすることで接着強度が増
強されるので、従来よりもボールランドと半田ボールの
剥離が発生しなくなり、実装信頼性が向上する。
【0037】また、径が異なるボールランドに同一容量
の半田を取り付けると半田ボール高さが変化するが、本
発明では径を大きくしたボールランドに取り付ける半田
ボールは半田容量を多くして、半田ボール高さを全て均
一にするのでコプラナリティーへの影響は少ない。
【0038】また、ボールランドと半田ボールの接着強
度をあげることで実装信頼性を向上させるので、コーナ
ーミッシングのようにピン数に影響を与えることがな
い。さらにコーナー部のボールランド径だけを大きくす
るのであれば、配線の引き回しに影響を与えることもな
い。
【0039】
【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明のBGA半導体装置は、その好まし
い実施の形態において、中央にホールを設けた配線パタ
ーンを有する基板(図1(a)の2)と、基板の片面に
ホール(図1の10)を塞ぐように取付けられたヒート
スラグ(図1の3)と、基板のホール内に位置するよう
にヒートスラグに直接固着された半導体チップ(図1の
1)と、から成り、チップの電極と基板の配線パターン
は導電性金属のワイヤー(図1の4)によって電気的に
接続され、封止樹脂(図1の5)により、少なくともチ
ップ(図1の1)とワイヤー接続部とが封止され、基板
のヒートスラグ取付面と反対側の面に、ホールを取り囲
むように、グリッド状に配列されたボールランド(図1
の7)が設けられ、複数の半田ボール(図1の6)が取
り付けられて構成されている。そして、パッケージの外
周コーナーに位置する少なくとも4つのボールランドの
径は他の箇所より大きく、ボールの半田容量も多くして
ある(図1(b)参照)。
【0040】
【実施例】上記した本発明において更に詳細に説明すべ
く、本発明の実施例について図面を参照して以下に詳細
に説明する。
【0041】図1(a)は、本発明の一実施例のBGA
半導体装置の構成を示す断面図であり、図1(b)は、
本発明の一実施例のボール配列を示す平面図である。な
お、図1(a)は、図1(b)ののA−A′線断面図で
ある。
【0042】図1(a)に示すように、本実施例のBG
A半導体装置は、中央にホール10を設けた配線パター
ンを有する基板2と、基板2の片面にホール10を塞ぐ
ように取付けられたヒートスラグ3と、基板のホール内
に位置するようにヒートスラグ3に直接固着された半導
体チップ1から成り、チップ1の電極と基板2の配線パ
ターンは導電性金属のワイヤー4によって電気的に接読
され、封止樹脂5により少なくともチップ1とワイヤー
接続部は封止され、基板2のヒートスラグ取付面と反対
側の面にホール10を取り囲むようにグリッド状に配列
された複数のボールランド7が設けられ、複数のボール
ランド7にそれぞれ複数の半田ボール6が取り付けられ
た構造になっている。
【0043】さらに図1(b)に示すようにパッケージ
の最外周コーナーに位置する4つのボールランドの径は
他の箇所より大きく、ボールの半田容量も多くしてあ
る。
【0044】基板2の材質には、熱膨張係数α=15p
pm/℃のガラスエポキシ基板、BTレジンを用い、配
線パターンは、Cuで形成してある。
【0045】ヒートスラグ3には、α=17ppm/℃
のCu材を用い、封止樹脂5にはα=15ppm/℃の
エポキシ樹脂を用いた。
【0046】チップ1の電極と基板2の配線パターンは
Auワイヤー4で接続した。また、半田ボール6の材質
に、はSn63%、Pb37%の共晶半田を用いた。
【0047】また、本実施例のパッケージ寸法は、外形
寸法が45.0mmSQ、基板2の厚さ1.88mm、
ヒートスラグ3の外形寸法22.5mmSQ、ボール配
列は1.27mmピッチのペリメーター配列で672
p、搭載する半田ボールの搭載前の大きさがφ0・76
mmである。
【0048】図2は、本発明の一実施例におけるボール
ランド部を説明するための部分拡大断面図である。図2
に示すように、4コーナー以外のボールランド7の寸法
は0.8mmで、S/R開口径11は0.63mmであ
る。なお、図2において、16はS/R(ソルダレジス
ト)、12はボールランド径である。
【0049】本実施例では、パッケージの4コーナーの
ボールランド7Aのそれぞれにφ0.76mmの半田ボ
ール2ヶを搭載したときのボール高さが、4コーナー以
外のランド径0・8mm、S/R開口径0.63mmの
ボールランド7にφ0.76mmの半田ボールを1ヶを
搭載したときのボール高さと同じになるように設計し
た。
【0050】ボール高さは、S/R開口部の径により決
定するが、ボール強度を保つ意味でS/R開口径を大き
くする場合は、ボールランド径も大きくする方が望まし
い。半田容量が2倍の場合にボール高さが同じになるよ
うなS/R開□径を近似的に算出すると、0・93mm
となる。これに合わせて、ボールランド径を、1.10
mmとした。
【0051】従って、このとき半田ボール6Aとボール
ランド7Aの接触面積が約2倍に増加するので、半田ボ
ール6Aとボールランド7Aの接着強度も約2倍に増加
する。また、ボール高さを揃えるので、ボールランド径
変更による実装時の接続不良が増えることもない。
【0052】本実施例のBGA半導体装置を実装した状
態で耐温度サイクル性試験を実施した場合、パッケージ
コーナーの半田接続部に大きな応力がかかり、コーナー
部の半田ボールの剥離によるオープン不良が多発してい
たが、本実施例では半田ボール6Aとボールランド7A
の接着強度が従来より増加したため、半田ボール6Aの
剥離が発生しなくなり、実装信頼性が向上した。
【0053】本発明のBGA半導体装置は、例えば図3
に示すような製造方法で実現できる。図3は、本発明の
BGA半導体装置の製造方法の一実施例を工程順に説明
するための工程断面図である。
【0054】まず、図3(a)に示すように、基板2の
片側の面のボールランド7にフラックス13を塗布す
る。
【0055】次に、図3(b)に示すように、半田ボー
ル取付マスク治具14を位置よくセッティングする。
【0056】次に図3(c)に示すように、ボールマス
ク治具14の、ボールを位置決めするためのホール15
に半田ボール6を流し込んでセットする。
【0057】本実施例において、使用する半田ボール6
は1サイズのみで、パッケージ4コーナーのボールラン
ド7Aの上部に位置する治具のホール15Aの径は半田
ボール6が2ヶずつ入るような大きさになっている。そ
の他のホール16の径は、半田ボール6が1ケずつ入る
大きさである。
【0058】そして、図3(d)に示すように、ボール
取付マスク治具14を載せたままリフローを通して、半
田ボール6をボールランド7に接着する。このとき、4
つのコーナー部に搭載された2ヶの半田ボール6は、こ
こで一つの大きなボールとなる。
【0059】最後にフラックス13を洗い流して、ボー
ル付けは完了する(図3(e)参照)。
【0060】以上、上記実施例に即して説明したが、本
発明は上記実施例に限定されるものではなく、本発明の
原理に準ずる各種変形を含むことは勿論である。例え
ば、パッケージ基板はプラスチック基板に限るものでは
なく、本実施例と同様にパッケージコーナー部のボール
接続部に最も大きな応力が発生するものには全て同様に
適用できる。
【0061】また、構造的にも、本実施例のようにキャ
ビティーダウンタイプに限るものではなく、キャビティ
ーアップタイプに適用することも可能である。但し、こ
の場合は、応力が最もかかるボール接続部の位置が異な
るので、十分に応力のかかり方を検討した後、設計する
必要がある。
【0062】
【発明の効果】以上説明したように、本発明によれば下
記記載の効果を奏する。
【0063】本発明の主たる効果の一つは、ボールラン
ドと半田ボールの剥離の発生を回避し、実装信頼性を向
上する、ということである。
【0064】その理由は、次の通りである。従来、実装
後の耐温度サイクル性試験においてコーナー部のパッケ
ージ基板のボールランドと半田ボールの界面に大きな応
力が生じ、半田ボール剥離が発生するため実装信頼性が
低かったが、本発明のBGA半導体装置によれば、ボー
ルランドと半田ボールの接触面積を大きくすることで接
着強度が増強されるので、ボールランドと半田ボールの
剥離が発生しなくなり、実装信頼性を向上する。
【0065】また、径が異なるボールランドに同一容量
の半田を取り付けると半田ボール高さが変化するが、本
発明によれば、径を大きくしたボールランドに取り付け
る半田ボールは半田容量を多くして、半田ボール高さを
全て均一にするのでコプラナリティーへの影響は少な
い。
【0066】さらに、本発明によれば、ボールランドと
半田ボールの接着強度をあげることで実装信頼性を向上
させたものであり、コーナーミッシングのようにピン数
に影響を与えることがない。さらにコーナー部のボール
ランド径のみをを大きくするのであれば、配線の引き回
しに影響を与えることもない。
【0067】そして、本発明の半導体装置の製造方法に
よれば、同一サイズの半田ボールをボールランドに複数
搭載することで、取付半田ボールの半田容量を多くする
ので、煩雑な作業をすることなしに、ボールランド径を
大きくした半田ボールの半田容量を他の半田ボールより
多くすることが可能となる。
【0068】以上のように、本発明によれば実装後の耐
温度サイクル性を向上させた半導体装置を提供すること
が可能である。
【図面の簡単な説明】
【図1】本発明の一実施例の構成を示す図であり、
(a)は断面図、(b)は平面図である。
【図2】本発明の一実施例におけるボールランド部を説
明するための部分拡大断面図である。
【図3】本発明の一実施例におけるボール付け工程を説
明する工程断面図である。
【図4】従来のBGA型半導体装置の構成を示す図であ
り、(a)は断面図、(b)は平面図である。
【図5】従来のBGA型半導体装置の別の構成を示す平
面図である。
【図6】従来のBGA型半導体装置のさらに別の構成を
示す図であり、(a)は平面図、(b)は(a)のA−
A′線断面図である。
【符号の説明】
1 半導体チップ 2 基板 3 ヒートスラグ 4 ワイヤー 5 封止樹脂 6 半田ボール 7 パッケージ基板側のボールランド 8 実装基板 9 実装基板側のボールランド 10 ホール 11 S/R開口径 12 ボールランド径 13 フラックス 14 半田ボール取付マスク治具 15 ボール位置決めのためのホール 16 S/R(ソルダレジスト)

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】半導体チップと、配線パターンを有する基
    板と、前記半導体チップと前記半導体チップの電極と前
    記基板の配線パターンの接続部を少なくとも覆う封止樹
    脂と、前記基板の片面に外部接続端子として取付けられ
    た半田ボールと、を備えてなる半導体装置において、 少なくとも4つのコーナーに位置する半田ボールの取付
    電極の径が、他の箇所の取付電極の径よりも大きく、且
    つ前記半田ボールの高さが他の箇所の半田ボールと同じ
    である、ことを特徴とする半導体装置。
  2. 【請求項2】少なくとも4つのコーナーの半田ボール
    は、他の箇所の半田ボールよりも半田容量が多い、こと
    を特徴とする半導体装置。
  3. 【請求項3】半導体チップと、配線パターンを有する基
    板と、前記半導体チップと前記半導体チップの電極と前
    記基板の配線パターンの接続部を少なくとも覆う封止樹
    脂と、前記基板の片面に外部接続端子として取付けられ
    た半田ボールと、を備えてなる半導体装置の製造方法に
    おいて、 少なくとも4つのコーナーに位置する半田ボールの取付
    電極の径が、他の箇所の取付電極の径よりも大きく、 使用する半田ボールは1サイズとし、 前記4つのコーナーの取付電極の上部に位置するボール
    取付マスク治具のホールの径は前記半田ボールが複数入
    るような大きさとされ、他の箇所のホールの径は前記半
    田ボールが1ケずつ入る大きさとされ、前記ボール取付
    マスク治具を基板上に配置させた状態でリフローを通し
    て、半田ボールを前記取付電極に接合し、これにより、
    且つ前記半田ボール高さは他の箇所の半田ボールと同じ
    とする、ことを特徴とする半導体装置の製造方法。
JP19515897A 1997-07-04 1997-07-04 半導体装置 Expired - Fee Related JP3016380B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19515897A JP3016380B2 (ja) 1997-07-04 1997-07-04 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19515897A JP3016380B2 (ja) 1997-07-04 1997-07-04 半導体装置

Publications (2)

Publication Number Publication Date
JPH1126637A true JPH1126637A (ja) 1999-01-29
JP3016380B2 JP3016380B2 (ja) 2000-03-06

Family

ID=16336403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19515897A Expired - Fee Related JP3016380B2 (ja) 1997-07-04 1997-07-04 半導体装置

Country Status (1)

Country Link
JP (1) JP3016380B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013251303A (ja) * 2012-05-30 2013-12-12 Canon Inc 半導体パッケージ及び積層型半導体パッケージ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013251303A (ja) * 2012-05-30 2013-12-12 Canon Inc 半導体パッケージ及び積層型半導体パッケージ

Also Published As

Publication number Publication date
JP3016380B2 (ja) 2000-03-06

Similar Documents

Publication Publication Date Title
US5739588A (en) Semiconductor device
US5708567A (en) Ball grid array semiconductor package with ring-type heat sink
US6414381B1 (en) Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board
JP3627158B2 (ja) 低プロファイル・ボール・グリッド・アレイ半導体パッケージおよびその製造方法
US5869887A (en) Semiconductor package fabricated by using automated bonding tape
WO1997020347A1 (en) Semiconductor device, process for producing the same, and packaged substrate
US6245598B1 (en) Method for wire bonding a chip to a substrate with recessed bond pads and devices formed
JP3851797B2 (ja) ボールグリッドアレーパッケージとそれに用いられる回路基板
US6448110B1 (en) Method for fabricating a dual-chip package and package formed
KR100587081B1 (ko) 개선된 열방출 특성을 갖는 반도체 패키지
JPH09293808A (ja) 半導体装置
US6844219B2 (en) Semiconductor device and lead frame therefor
JP2000232186A (ja) 半導体装置およびその製造方法
JP3016380B2 (ja) 半導体装置
US20050035444A1 (en) Multi-chip package device with heat sink and fabrication method thereof
JPH08250835A (ja) 金属バンプを有するlsiパッケージの実装方法
JPH09326450A (ja) 半導体装置およびその製造方法
JP4038021B2 (ja) 半導体装置の製造方法
JP2003133519A (ja) 積層型半導体装置及びその製造方法並びにマザーボード及びマザーボードの製造方法
JPH0637233A (ja) 半導体集積回路装置およびその製造方法
JP2949969B2 (ja) フィルムキャリア半導体装置
JPH11220055A (ja) Bga型半導体装置及び該装置に用いるスティフナー
JPH08288316A (ja) 半導体装置
JP3563170B2 (ja) 半導体装置の製造方法
JPH10154768A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19991124

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071224

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081224

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091224

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091224

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101224

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101224

Year of fee payment: 11

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101224

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111224

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111224

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121224

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121224

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees