JPH1126508A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH1126508A JPH1126508A JP17445797A JP17445797A JPH1126508A JP H1126508 A JPH1126508 A JP H1126508A JP 17445797 A JP17445797 A JP 17445797A JP 17445797 A JP17445797 A JP 17445797A JP H1126508 A JPH1126508 A JP H1126508A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor device
- interposer
- circuit pattern
- insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 製造コストを低減することができると共に高
い動作信頼性を有する半導体装置を提供する。 【解決手段】 絶縁体２の裏面に設けられた半導体チッ
プ搭載部２ａとその周辺に形成された複数のバンプ３ａ
とこれに付随する導体回路パターン３ｂとを有したイン
ターポーザー１を具備している。そして、半導体チップ
６がインターポーザー１の半導体チップ搭載部２ａに固
着され、半導体チップ６の電極パッド６ａと導体回路パ
ターン３ｂとが金属細線８で接続され、封止樹脂９で被
覆されている。
い動作信頼性を有する半導体装置を提供する。 【解決手段】 絶縁体２の裏面に設けられた半導体チッ
プ搭載部２ａとその周辺に形成された複数のバンプ３ａ
とこれに付随する導体回路パターン３ｂとを有したイン
ターポーザー１を具備している。そして、半導体チップ
６がインターポーザー１の半導体チップ搭載部２ａに固
着され、半導体チップ６の電極パッド６ａと導体回路パ
ターン３ｂとが金属細線８で接続され、封止樹脂９で被
覆されている。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体チップ搭
載用インターポーザーを有する半導体装置に関するもの
である。
載用インターポーザーを有する半導体装置に関するもの
である。
【０００２】
【従来の技術】従来のＱＦＰタイプの半導体装置の構造
を図１３を参照して説明する。同図の（ａ）に示すＱＦ
Ｐタイプの半導体装置３０は、半導体装置としては最も
一般的なものである。具体的には、同図の（ｂ）に示す
ように、半導体チップ６がダイボンド材７によりリード
フレームの一部を成しているダイパッド２３上に接着さ
れている。そして、半導体チップ６上の電極パッド（図
示省略）と、同じくリードフレームの一部を成している
インナーリード２４とが金等から成るボンディングワイ
ヤー８で接続されている。そして、それら全体が封止樹
脂２５によりトランスファーモールド成形され、封止樹
脂２５の周囲に入出力用のアウターリード２６が設けら
れている。
を図１３を参照して説明する。同図の（ａ）に示すＱＦ
Ｐタイプの半導体装置３０は、半導体装置としては最も
一般的なものである。具体的には、同図の（ｂ）に示す
ように、半導体チップ６がダイボンド材７によりリード
フレームの一部を成しているダイパッド２３上に接着さ
れている。そして、半導体チップ６上の電極パッド（図
示省略）と、同じくリードフレームの一部を成している
インナーリード２４とが金等から成るボンディングワイ
ヤー８で接続されている。そして、それら全体が封止樹
脂２５によりトランスファーモールド成形され、封止樹
脂２５の周囲に入出力用のアウターリード２６が設けら
れている。
【０００３】また、ＢＧＡタイプの半導体装置を図１４
を参照して説明する。このタイプの半導体装置４０は、
半導体チップ６の入出力端子数の増大に対応してパッケ
ージ外部端子のピッチを緩和する構造として近年提案さ
れたものである。具体的には、表裏両面に導体回路パタ
ーン（図示省略）が形成され、それらがスルーホールに
より電気的に接続された樹脂基板２７を用いている。す
なわち、同図（ｂ）に示すように、樹脂基板２７の所定
の位置に半導体チップ６がダイボンド材７により接着さ
れ、半導体チップ６上の電極パッドと樹脂基板２７上の
導体回路パターン（図示省略）とが金等からなるボンデ
ィングワイヤー８で接続されている。そして、それら半
導体チップ６，ボンディングワイヤー８，導体回路パタ
ーンが、封止樹脂２５によりトランスファーモールド成
形され、入出力の外部端子としてハンダボール２８が樹
脂基板２７裏面に設けられている。これらの外部端子２
８は、同図（ａ）の裏面図に示すように、樹脂基板２７
面に２次元のアレイ状に配置されているので、周囲に配
置されるＱＦＰ等の半導体装置よりも端子ピッチを広げ
ることができる。
を参照して説明する。このタイプの半導体装置４０は、
半導体チップ６の入出力端子数の増大に対応してパッケ
ージ外部端子のピッチを緩和する構造として近年提案さ
れたものである。具体的には、表裏両面に導体回路パタ
ーン（図示省略）が形成され、それらがスルーホールに
より電気的に接続された樹脂基板２７を用いている。す
なわち、同図（ｂ）に示すように、樹脂基板２７の所定
の位置に半導体チップ６がダイボンド材７により接着さ
れ、半導体チップ６上の電極パッドと樹脂基板２７上の
導体回路パターン（図示省略）とが金等からなるボンデ
ィングワイヤー８で接続されている。そして、それら半
導体チップ６，ボンディングワイヤー８，導体回路パタ
ーンが、封止樹脂２５によりトランスファーモールド成
形され、入出力の外部端子としてハンダボール２８が樹
脂基板２７裏面に設けられている。これらの外部端子２
８は、同図（ａ）の裏面図に示すように、樹脂基板２７
面に２次元のアレイ状に配置されているので、周囲に配
置されるＱＦＰ等の半導体装置よりも端子ピッチを広げ
ることができる。
【０００４】次に、従来のフィルムキャリヤを用いた半
導体装置の構造と製造方法を、ＢＧＡタイプを例にし
て、図１５及び図１６を参照して説明する。一素子単位
のフィルムキャリヤの製造方法は、図１５の（ａ）及び
（ｂ）に示すように、絶縁体２と導電体３から成る２層
基材の導電体３部にエッチングにより導体回路パターン
３ｂを形成する。そして、図１５の（ｃ）に示すよう
に、外部電極に相当する部分の絶縁体２をやはりエッチ
ングにより除去して、外部電極部２ｂを形成し、しかる
後、図１５の（ｄ）に示すように、半導体チップを搭載
する部分の導体回路パターン３ｂ部に絶縁膜２９を塗布
する。これらの工程により所望のフィルムキャリヤ（半
導体チップ搭載用インターポーザー）５０が得られる。
また、このフィルムキャリヤ５０を用いた半導体装置の
製造方法は、図１６の（ａ）に示すように、フィルムキ
ャリヤ５０の絶縁膜２９上に半導体チップ６をダイボン
ド材７により接着し、図１６の（ｂ）に示すように、そ
の半導体チップ６の電極パッド６ａと導体回路パターン
３ｂ上のボンド部とを、加熱されたヒートコラム上にて
金等のボンディングワイヤー８で結線する。しかる後、
図１６の（ｃ）に示すように、それをモールド金型に装
着して、モールド金型のゲートより溶融したモールド樹
脂２５を注入し、半導体チップ６，ボンディングワイヤ
ー８，導体回路パターン３ｂ上のボンド部を封止する。
そして、図１６の（ｄ）に示すように、フィルムキャリ
ヤ５０裏面の外部電極部２ｂに複数のハンダボール電極
３１を形成し、専用の外形カット金型に装着して、所定
の位置にて当該フィルムをカットして半導体装置６０を
完成させる。
導体装置の構造と製造方法を、ＢＧＡタイプを例にし
て、図１５及び図１６を参照して説明する。一素子単位
のフィルムキャリヤの製造方法は、図１５の（ａ）及び
（ｂ）に示すように、絶縁体２と導電体３から成る２層
基材の導電体３部にエッチングにより導体回路パターン
３ｂを形成する。そして、図１５の（ｃ）に示すよう
に、外部電極に相当する部分の絶縁体２をやはりエッチ
ングにより除去して、外部電極部２ｂを形成し、しかる
後、図１５の（ｄ）に示すように、半導体チップを搭載
する部分の導体回路パターン３ｂ部に絶縁膜２９を塗布
する。これらの工程により所望のフィルムキャリヤ（半
導体チップ搭載用インターポーザー）５０が得られる。
また、このフィルムキャリヤ５０を用いた半導体装置の
製造方法は、図１６の（ａ）に示すように、フィルムキ
ャリヤ５０の絶縁膜２９上に半導体チップ６をダイボン
ド材７により接着し、図１６の（ｂ）に示すように、そ
の半導体チップ６の電極パッド６ａと導体回路パターン
３ｂ上のボンド部とを、加熱されたヒートコラム上にて
金等のボンディングワイヤー８で結線する。しかる後、
図１６の（ｃ）に示すように、それをモールド金型に装
着して、モールド金型のゲートより溶融したモールド樹
脂２５を注入し、半導体チップ６，ボンディングワイヤ
ー８，導体回路パターン３ｂ上のボンド部を封止する。
そして、図１６の（ｄ）に示すように、フィルムキャリ
ヤ５０裏面の外部電極部２ｂに複数のハンダボール電極
３１を形成し、専用の外形カット金型に装着して、所定
の位置にて当該フィルムをカットして半導体装置６０を
完成させる。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置では次のような問題があった。図１３に
示したＱＦＰタイプの半導体装置３０では、入出力端子
数の増大に伴って、半導体装置３０周囲のアウターリー
ド２６の数が増えていくことから、半導体装置３０のサ
イズが大きくなり、実装面積が増大し、配線長も長くな
るため、電気的な特性が劣化してしまうという問題点が
あった。また、図１４に示したＢＧＡタイプの半導体装
置４０では、樹脂基板２７の表裏面の間の電気的な接続
を取る必要があるため、微細なスルーホールを形成し、
そこにメッキをする等といった工程が入り、技術的な困
難さに加えて、半導体チップ搭載用インターポーザーの
コストアップ、ひいてはパッケージのコストアップにつ
ながるという問題点があった。また、このＢＧＡタイプ
の半導体装置４０において、ハンダボール２８を外部電
極とする場合には、ハンダが比較的軟らかい金属である
ために、最終測定工程やバーンイン工程において、ソケ
ットによりハンダボール２８が変形し易く、回路基板に
実装したときに、ハンダ付け不良を引き起こすという問
題点もあった。さらに、ハンダボール２８を外部電極と
して持つタイプを回路基板に実装した後、冷熱サイクル
試験に投入した場合、比較的早くまたは短いサイクルに
て、ハンダと半導体チップ搭載用インターポーザーの界
面やハンダ内部でクラックが生じ、接触不良を引き起こ
すという問題点もあった。
来の半導体装置では次のような問題があった。図１３に
示したＱＦＰタイプの半導体装置３０では、入出力端子
数の増大に伴って、半導体装置３０周囲のアウターリー
ド２６の数が増えていくことから、半導体装置３０のサ
イズが大きくなり、実装面積が増大し、配線長も長くな
るため、電気的な特性が劣化してしまうという問題点が
あった。また、図１４に示したＢＧＡタイプの半導体装
置４０では、樹脂基板２７の表裏面の間の電気的な接続
を取る必要があるため、微細なスルーホールを形成し、
そこにメッキをする等といった工程が入り、技術的な困
難さに加えて、半導体チップ搭載用インターポーザーの
コストアップ、ひいてはパッケージのコストアップにつ
ながるという問題点があった。また、このＢＧＡタイプ
の半導体装置４０において、ハンダボール２８を外部電
極とする場合には、ハンダが比較的軟らかい金属である
ために、最終測定工程やバーンイン工程において、ソケ
ットによりハンダボール２８が変形し易く、回路基板に
実装したときに、ハンダ付け不良を引き起こすという問
題点もあった。さらに、ハンダボール２８を外部電極と
して持つタイプを回路基板に実装した後、冷熱サイクル
試験に投入した場合、比較的早くまたは短いサイクルに
て、ハンダと半導体チップ搭載用インターポーザーの界
面やハンダ内部でクラックが生じ、接触不良を引き起こ
すという問題点もあった。
【０００６】この発明は上述した課題を解決するために
なされたもので、製造コストを低減することができると
共に高い動作信頼性を有する半導体装置及び半導体チッ
プ搭載用インターポーザーを提供することを目的として
いる。
なされたもので、製造コストを低減することができると
共に高い動作信頼性を有する半導体装置及び半導体チッ
プ搭載用インターポーザーを提供することを目的として
いる。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に、この発明は、シート状若しくはテープ状の絶縁体
と、この絶縁体の裏面に設けられた導電体とを有した半
導体チップ搭載用インターポーザーとを具備する半導体
装置において、半導体チップを搭載するための半導体チ
ップ搭載部を半導体チップ搭載用インターポーザーの絶
縁体の裏面に設けると共に、導電体のエッチングにより
形成した外部端子としての複数の凸部床の外部端子に付
随する導体回路パターンとを、半導体チップ搭載部の周
辺に設け、半導体チップを半導体チップ搭載用インター
ポーザーの半導体チップ搭載部に固着すると共に、この
半導体チップの電極パッドと導体回路パターンとを金属
細線で接続し、半導体チップを樹脂封止した構成として
ある。かかる構成により、半導体チップ搭載用インター
ポーザーは、片面のみの加工で得られるため、工程が簡
素化される。また、外部端子は、導体回路パターンと一
体化した導電体で形成されているため、冷熱の温度変化
に対する耐性が強化される。
に、この発明は、シート状若しくはテープ状の絶縁体
と、この絶縁体の裏面に設けられた導電体とを有した半
導体チップ搭載用インターポーザーとを具備する半導体
装置において、半導体チップを搭載するための半導体チ
ップ搭載部を半導体チップ搭載用インターポーザーの絶
縁体の裏面に設けると共に、導電体のエッチングにより
形成した外部端子としての複数の凸部床の外部端子に付
随する導体回路パターンとを、半導体チップ搭載部の周
辺に設け、半導体チップを半導体チップ搭載用インター
ポーザーの半導体チップ搭載部に固着すると共に、この
半導体チップの電極パッドと導体回路パターンとを金属
細線で接続し、半導体チップを樹脂封止した構成として
ある。かかる構成により、半導体チップ搭載用インター
ポーザーは、片面のみの加工で得られるため、工程が簡
素化される。また、外部端子は、導体回路パターンと一
体化した導電体で形成されているため、冷熱の温度変化
に対する耐性が強化される。
【０００８】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。 （第１の実施形態）図１は、この発明の第１の実施形態
に係る半導体装置を示す断面図である。この半導体装置
１０は、ＢＧＡタイプの装置であり、半導体チップ搭載
用の半導体チップ搭載用インターポーザー１（以下単に
「インターポーザー１」という）の裏面に半導体チップ
６が搭載され、半導体チップ６が封止樹脂９で被覆され
た構造となっている。具体的には、インターポーザー１
は、矩形状の絶縁体２と、絶縁体２の半導体チップ搭載
部２ａの周囲に設けられ且つＮｉ／Ａｕ等のメッキ４が
施された複数の凸部３ａ（以下、「バンプ３ａ」とい
う）とを具備している。バンプ３ａは、導電体であり、
その基部内側には、導体回路パターン３ｂが設けられて
いる。半導体チップ６は、このような絶縁体２の半導体
チップ搭載部２ａにダイボンド材７を介して接着されて
おり、その電極パッド６ａが金属細線である金ワイヤー
８を介して導体回路パターン３ｂに接続されている。
いて図面を参照して説明する。 （第１の実施形態）図１は、この発明の第１の実施形態
に係る半導体装置を示す断面図である。この半導体装置
１０は、ＢＧＡタイプの装置であり、半導体チップ搭載
用の半導体チップ搭載用インターポーザー１（以下単に
「インターポーザー１」という）の裏面に半導体チップ
６が搭載され、半導体チップ６が封止樹脂９で被覆され
た構造となっている。具体的には、インターポーザー１
は、矩形状の絶縁体２と、絶縁体２の半導体チップ搭載
部２ａの周囲に設けられ且つＮｉ／Ａｕ等のメッキ４が
施された複数の凸部３ａ（以下、「バンプ３ａ」とい
う）とを具備している。バンプ３ａは、導電体であり、
その基部内側には、導体回路パターン３ｂが設けられて
いる。半導体チップ６は、このような絶縁体２の半導体
チップ搭載部２ａにダイボンド材７を介して接着されて
おり、その電極パッド６ａが金属細線である金ワイヤー
８を介して導体回路パターン３ｂに接続されている。
【０００９】次に、上記構成の半導体装置１０の製造方
法について説明する。図２は、インターポーザー１の製
造工程図であり、図３はその裏面図であり、図４は半導
体装置の製造工程図である。まず、インターポーザー１
を製造する。すなわち、図２の（ａ）及び（ｂ）に示す
ように、絶縁体２と導電体３からなる２層基材の導電体
３部にハーフエッチングにより外部端子となる複数のバ
ンプ３ａを形成する。そして、図２の（ｃ）に示すよう
に、ハーフエッチングにより薄くなった部分に、やはり
エッチングで、バンプ３ａに付随する導体回路パターン
３ｂと、半導体チップを搭載する半導体チップ搭載部２
ａを形成する。しかる後、図２の（ｄ）に示すように、
バンプ３ａ及び導体回路パターン３ｂにＮｉ／Ａｕ等の
メッキ４を施す。これにより、図３にも示すような所望
のインターポーザー１が得られる。なお、同図のインタ
ーポーザー１は、１素子単位のインターポーザーであっ
て、外部端子（バンプ）３ａが４０個の一列配置になっ
ている。なお、符号３５は、半導体チップの搭載可能な
領域を示している。
法について説明する。図２は、インターポーザー１の製
造工程図であり、図３はその裏面図であり、図４は半導
体装置の製造工程図である。まず、インターポーザー１
を製造する。すなわち、図２の（ａ）及び（ｂ）に示す
ように、絶縁体２と導電体３からなる２層基材の導電体
３部にハーフエッチングにより外部端子となる複数のバ
ンプ３ａを形成する。そして、図２の（ｃ）に示すよう
に、ハーフエッチングにより薄くなった部分に、やはり
エッチングで、バンプ３ａに付随する導体回路パターン
３ｂと、半導体チップを搭載する半導体チップ搭載部２
ａを形成する。しかる後、図２の（ｄ）に示すように、
バンプ３ａ及び導体回路パターン３ｂにＮｉ／Ａｕ等の
メッキ４を施す。これにより、図３にも示すような所望
のインターポーザー１が得られる。なお、同図のインタ
ーポーザー１は、１素子単位のインターポーザーであっ
て、外部端子（バンプ）３ａが４０個の一列配置になっ
ている。なお、符号３５は、半導体チップの搭載可能な
領域を示している。
【００１０】そして、上記のように製造したインターポ
ーザー１に半導体チップ６を装着して半導体装置１０を
製造する。すなわち、図４の（ａ）に示すように、イン
ターポーザー１の半導体チップ搭載部２ａに半導体チッ
プ６をダイボンド材７により接着した後、図４の（ｂ）
に示すように、その半導体チップ６の電極パッド６ａと
導体回路パターン３ｂ上のボンド部とを加熱されたヒー
トコラム上にて金ワイヤー８で結線する。次に、図４の
（ｃ）に示すように、液状の封止樹脂９を滴下して硬化
させることにより、半導体チップ６，ワイヤー８，導体
回路パターン３ｂ上のボンド部を封止し、図４の（ｄ）
に示すように、カット金型等によって絶縁体２の外形を
切断することにより、半導体装置１０の最終形態を得
る。
ーザー１に半導体チップ６を装着して半導体装置１０を
製造する。すなわち、図４の（ａ）に示すように、イン
ターポーザー１の半導体チップ搭載部２ａに半導体チッ
プ６をダイボンド材７により接着した後、図４の（ｂ）
に示すように、その半導体チップ６の電極パッド６ａと
導体回路パターン３ｂ上のボンド部とを加熱されたヒー
トコラム上にて金ワイヤー８で結線する。次に、図４の
（ｃ）に示すように、液状の封止樹脂９を滴下して硬化
させることにより、半導体チップ６，ワイヤー８，導体
回路パターン３ｂ上のボンド部を封止し、図４の（ｄ）
に示すように、カット金型等によって絶縁体２の外形を
切断することにより、半導体装置１０の最終形態を得
る。
【００１１】（第２の実施形態）図５は、この発明の第
２の実施形態に係る半導体装置を示す断面図である。こ
の実施形態の半導体装置１２もＢＧＡタイプの装置であ
るが、インターポーザー１１に放熱機能を持たせた点が
上記第１の実施形態と異なる。すなわち、インターポー
ザー１１において、メッキ４が施された金属板である導
電体３１が絶縁体２の表面に施され、絶縁体２の半導体
チップ６搭載部分に、半導体チップ搭載用の孔２ｃが穿
設されている。そして、孔２ｃ内で露出した導電体３１
の導電体面３１ｃに、半導体チップ６がダイボンド材７
を介して接着され、半導体チップ６，金ワイヤー８，導
体回路パターン３ｂが封止樹脂９で被覆されて、半導体
装置１２が構成されている。その他の構成は上記第１の
実施形態の半導体装置１０と同様であるので、その記載
は省略する。
２の実施形態に係る半導体装置を示す断面図である。こ
の実施形態の半導体装置１２もＢＧＡタイプの装置であ
るが、インターポーザー１１に放熱機能を持たせた点が
上記第１の実施形態と異なる。すなわち、インターポー
ザー１１において、メッキ４が施された金属板である導
電体３１が絶縁体２の表面に施され、絶縁体２の半導体
チップ６搭載部分に、半導体チップ搭載用の孔２ｃが穿
設されている。そして、孔２ｃ内で露出した導電体３１
の導電体面３１ｃに、半導体チップ６がダイボンド材７
を介して接着され、半導体チップ６，金ワイヤー８，導
体回路パターン３ｂが封止樹脂９で被覆されて、半導体
装置１２が構成されている。その他の構成は上記第１の
実施形態の半導体装置１０と同様であるので、その記載
は省略する。
【００１２】次に、上記構成の半導体装置１２の製造方
法について説明する。図６は、インターポーザー１１の
製造工程図であり、図７は半導体装置１２の製造工程図
である。まず、図６の（ａ）及び（ｂ）に示すように、
導電体３１と導電体３とこれら２層に挟持された絶縁体
２とから成る３層基材において、導電体３にハーフエッ
チングにより複数のバンプ３ａを形成する。そして、図
６の（ｃ）に示すように、導電体３の薄くなった部分に
やはりエッチングで導体回路パターン３ｂと半導体チッ
プ搭載部２ａを形成する。しかる後、図６の（ｄ）に示
すように、半導体チップ搭載部２ａに対応する絶縁体の
部分を除去して、導電体面３１ｃが露出するような孔２
ｃを形成する。最後に、図６に（ｅ）に示すように、バ
ンプ３ａとプレート状の導電体３１にＮｉ／Ａｕ等のメ
ッキ４を施すことにより所望のインターポーザー１１を
得る。
法について説明する。図６は、インターポーザー１１の
製造工程図であり、図７は半導体装置１２の製造工程図
である。まず、図６の（ａ）及び（ｂ）に示すように、
導電体３１と導電体３とこれら２層に挟持された絶縁体
２とから成る３層基材において、導電体３にハーフエッ
チングにより複数のバンプ３ａを形成する。そして、図
６の（ｃ）に示すように、導電体３の薄くなった部分に
やはりエッチングで導体回路パターン３ｂと半導体チッ
プ搭載部２ａを形成する。しかる後、図６の（ｄ）に示
すように、半導体チップ搭載部２ａに対応する絶縁体の
部分を除去して、導電体面３１ｃが露出するような孔２
ｃを形成する。最後に、図６に（ｅ）に示すように、バ
ンプ３ａとプレート状の導電体３１にＮｉ／Ａｕ等のメ
ッキ４を施すことにより所望のインターポーザー１１を
得る。
【００１３】そして、上記のようにして製造したインタ
ーポーザー１１に半導体チップ６を装着して半導体装置
１２を製造する。すなわち、図７の（ａ）に示すよう
に、イーターポーザー１１の半導体チップ搭載用の孔２
ｃに半導体チップ６を挿入して、プレート状に残した導
電体面３１ｃに半導体チップ６をダイボンド材７により
接着し、その半導体チップ６の電極パッド６ａと導体回
路パターン３ｂ上のボンド部とを加熱されたヒートコラ
ム上にて金ワイヤー８で結線する。次に、図７の（ｂ）
に示すように、液状の封止樹脂９を滴下して硬化させる
ことにより、半導体チップ６，金ワイヤー８，導体回路
パターン３ｂ上のボンド部を封止する。最後に、図７の
（ｃ）に示すように、カット金型等によって導電体３１
と絶縁体２の外形を切断することにより、半導体装置１
２の最終形態を得る。
ーポーザー１１に半導体チップ６を装着して半導体装置
１２を製造する。すなわち、図７の（ａ）に示すよう
に、イーターポーザー１１の半導体チップ搭載用の孔２
ｃに半導体チップ６を挿入して、プレート状に残した導
電体面３１ｃに半導体チップ６をダイボンド材７により
接着し、その半導体チップ６の電極パッド６ａと導体回
路パターン３ｂ上のボンド部とを加熱されたヒートコラ
ム上にて金ワイヤー８で結線する。次に、図７の（ｂ）
に示すように、液状の封止樹脂９を滴下して硬化させる
ことにより、半導体チップ６，金ワイヤー８，導体回路
パターン３ｂ上のボンド部を封止する。最後に、図７の
（ｃ）に示すように、カット金型等によって導電体３１
と絶縁体２の外形を切断することにより、半導体装置１
２の最終形態を得る。
【００１４】この実施形態の半導体装置１２は、プレー
ト状の導電体３１部を放熱板と見なすことにより、半導
体チップ６をその放熱板上に直接固着しているので、放
熱特性に優れたものとなる。さらに、より一層の放熱性
を得ようとする場合には、図８に示すように、放熱板で
ある導電体３１上に放熱フィン２０等をダイボンド材７
等により取り付けることで達成することができる。
ト状の導電体３１部を放熱板と見なすことにより、半導
体チップ６をその放熱板上に直接固着しているので、放
熱特性に優れたものとなる。さらに、より一層の放熱性
を得ようとする場合には、図８に示すように、放熱板で
ある導電体３１上に放熱フィン２０等をダイボンド材７
等により取り付けることで達成することができる。
【００１５】（第３の実施形態）図９は、この発明の第
３の実施形態に係る半導体装置の要部を示す平面図であ
る。図９に示すように、この実施形態に係る半導体装置
のインターポーザー１３は、上記第１及び第２の実施形
態のインターポーザー１，１１の構成と略同様であり、
異なっている点は、外部端子（バンプ）３ａを２列に配
置している点である。なお、同図において、符号３６
は、半導体チップ搭載可能な領域である。このような構
成により、上記インターポーザー１等の製造工程と同様
の工程で、図９に示すような２列に配列された外部端子
３ａを持つインターポーザー１３を得ることができる。
また、このインターポーザー１３を用いた半導体装置に
ついては、第１及び第２の実施形態と同様の工程を経て
組み立てることにより、２列に配列された外部端子３ａ
を持つ半導体装置を得ることができる。
３の実施形態に係る半導体装置の要部を示す平面図であ
る。図９に示すように、この実施形態に係る半導体装置
のインターポーザー１３は、上記第１及び第２の実施形
態のインターポーザー１，１１の構成と略同様であり、
異なっている点は、外部端子（バンプ）３ａを２列に配
置している点である。なお、同図において、符号３６
は、半導体チップ搭載可能な領域である。このような構
成により、上記インターポーザー１等の製造工程と同様
の工程で、図９に示すような２列に配列された外部端子
３ａを持つインターポーザー１３を得ることができる。
また、このインターポーザー１３を用いた半導体装置に
ついては、第１及び第２の実施形態と同様の工程を経て
組み立てることにより、２列に配列された外部端子３ａ
を持つ半導体装置を得ることができる。
【００１６】この実施形態にて得られる半導体装置は、
外部端子３ａの配列を２列にしてあるので、１列のタイ
プよりも搭載可能な半導体チップ６のサイズの制約は大
きくなるが、外周列の端子数が減るので、その分、半導
体装置の実装面積を小さくすることができる。ここで、
図３と図９のインターポーザーの平面図を比較して見る
と、これらは、同一端子数で同一端子ピッチ（端子間
隔）の外部端子３ａを一列と２列に配置した場合であっ
て、図９のインターポーザーは、端子配列を２列にした
ことにより、搭載可能な半導体チップのサイズは図３よ
り小さくなるが、半導体装置１３の外形サイズは小さく
なる。
外部端子３ａの配列を２列にしてあるので、１列のタイ
プよりも搭載可能な半導体チップ６のサイズの制約は大
きくなるが、外周列の端子数が減るので、その分、半導
体装置の実装面積を小さくすることができる。ここで、
図３と図９のインターポーザーの平面図を比較して見る
と、これらは、同一端子数で同一端子ピッチ（端子間
隔）の外部端子３ａを一列と２列に配置した場合であっ
て、図９のインターポーザーは、端子配列を２列にした
ことにより、搭載可能な半導体チップのサイズは図３よ
り小さくなるが、半導体装置１３の外形サイズは小さく
なる。
【００１７】（第４の実施形態）図１０は、この発明の
第４の実施形態に係る半導体装置を示す断面図である。
この実施形態の半導体装置１５も、ＢＧＡタイプの装置
であるが、半導体チップ６を絶縁体２の表面側に装着
し、絶縁体２の導通孔２ｄに金ワイヤー８を通して、半
導体チップ６と導体回路パターン３ｂとを電気的に接続
した点が上記第１ないし第３の実施形態と異なる。具体
的には、インターポーザー１４において、絶縁体２の裏
面にバンプ３ａ及び導体回路パターン３ｂが形成され、
バンプ３ａの表面にメッキ４が施されると共に、導体回
路パターン３ｂの表面に絶縁フィルム２１が貼り付けら
れている。そして、半導体チップ６が絶縁体２の表面側
に接着され、導通孔２ｄが絶縁体２に穿設されている。
そして、導通孔２ｄ内の導体回路パターン３ｂ部分に施
されたメッキ４と半導体チップ６の電極パッド６ａとを
金ワイヤー８で接続した構成になっている。
第４の実施形態に係る半導体装置を示す断面図である。
この実施形態の半導体装置１５も、ＢＧＡタイプの装置
であるが、半導体チップ６を絶縁体２の表面側に装着
し、絶縁体２の導通孔２ｄに金ワイヤー８を通して、半
導体チップ６と導体回路パターン３ｂとを電気的に接続
した点が上記第１ないし第３の実施形態と異なる。具体
的には、インターポーザー１４において、絶縁体２の裏
面にバンプ３ａ及び導体回路パターン３ｂが形成され、
バンプ３ａの表面にメッキ４が施されると共に、導体回
路パターン３ｂの表面に絶縁フィルム２１が貼り付けら
れている。そして、半導体チップ６が絶縁体２の表面側
に接着され、導通孔２ｄが絶縁体２に穿設されている。
そして、導通孔２ｄ内の導体回路パターン３ｂ部分に施
されたメッキ４と半導体チップ６の電極パッド６ａとを
金ワイヤー８で接続した構成になっている。
【００１８】次に、上記構成の半導体装置１５の製造方
法について説明する。図１１は、インターポーザー１４
の製造工程図であり、図１２は半導体装置１５の製造工
程図である。まず、図１１の（ａ）〜（ｃ）に示すよう
に、絶縁体２と導電体３とからなる２層基材の導電体３
部にハーフエッチングにより複数のバンプ３ａを形成
し、その薄くなった部分に、やはりエッチングにより導
体回路パターン３ｂを形成する。そして、図１１の
（ｄ）に示すように、導体回路パターン３ｂ部を絶縁フ
ィルム２１等で保護し絶縁する。最後に、図１１の
（ｅ）に示すように、絶縁体２の表面に、半導体チップ
搭載部２ｅと、この半導体チップ搭載部２ｅの周囲部分
を除去して形成した導通孔２ｄとを設け、導体回路パタ
ーン３ｂの一部を導通孔２ｄにおいて露出させておく。
そして、バンプ３ａと露出させた導体回路パターン３ｂ
部とにＮｉ／Ａｕ等のメッキ４を施すことにより、所望
のインターポーザー１４を得る。
法について説明する。図１１は、インターポーザー１４
の製造工程図であり、図１２は半導体装置１５の製造工
程図である。まず、図１１の（ａ）〜（ｃ）に示すよう
に、絶縁体２と導電体３とからなる２層基材の導電体３
部にハーフエッチングにより複数のバンプ３ａを形成
し、その薄くなった部分に、やはりエッチングにより導
体回路パターン３ｂを形成する。そして、図１１の
（ｄ）に示すように、導体回路パターン３ｂ部を絶縁フ
ィルム２１等で保護し絶縁する。最後に、図１１の
（ｅ）に示すように、絶縁体２の表面に、半導体チップ
搭載部２ｅと、この半導体チップ搭載部２ｅの周囲部分
を除去して形成した導通孔２ｄとを設け、導体回路パタ
ーン３ｂの一部を導通孔２ｄにおいて露出させておく。
そして、バンプ３ａと露出させた導体回路パターン３ｂ
部とにＮｉ／Ａｕ等のメッキ４を施すことにより、所望
のインターポーザー１４を得る。
【００１９】そして、上記のように製造したインターポ
ーザー１４の表面に半導体チップ６を装着して半導体装
置１５を製造する。すなわち、まず、図１２の（ａ）に
示すように、インターポーザー１４の半導体チップ搭載
部２ｅに半導体チップ６をダイボンド材７により接着
し、その半導体チップ６の電極パッド６ａと一部露出さ
せた導体回路パターン３ｂ部とを、導通孔２ｄを利用し
て、加熱されたヒートコラム上にて金ワイヤー８で結線
する。次に、図１２の（ｂ）に示すように、モールド金
型に装着して、モールド金型のゲートより溶融したモー
ルド樹脂２２を注入して、半導体チップ６，金ワイヤー
８，導体回路パターン３ｂ上のボンド部を封止する。そ
して、図１２の（ｃ）に示すように、カット金型等によ
って絶縁体２の外形を切断することにより、半導体装置
１５の最終形態を得る。
ーザー１４の表面に半導体チップ６を装着して半導体装
置１５を製造する。すなわち、まず、図１２の（ａ）に
示すように、インターポーザー１４の半導体チップ搭載
部２ｅに半導体チップ６をダイボンド材７により接着
し、その半導体チップ６の電極パッド６ａと一部露出さ
せた導体回路パターン３ｂ部とを、導通孔２ｄを利用し
て、加熱されたヒートコラム上にて金ワイヤー８で結線
する。次に、図１２の（ｂ）に示すように、モールド金
型に装着して、モールド金型のゲートより溶融したモー
ルド樹脂２２を注入して、半導体チップ６，金ワイヤー
８，導体回路パターン３ｂ上のボンド部を封止する。そ
して、図１２の（ｃ）に示すように、カット金型等によ
って絶縁体２の外形を切断することにより、半導体装置
１５の最終形態を得る。
【００２０】この実施形態において、図４及び図７に示
した液状樹脂９の滴下による封止ではなく、モールド金
型を用いたモールド樹脂２２（トランスファーモール
ド）による封止を用いたのは、次のような理由による。
液状樹脂９の滴下による封止を行う場合、その封止形状
を決定するのは、液状樹脂９の粘土や表面張力等による
ため、経時変化が避けられず、一定の形状を保つことが
難しいのに加えて、形成時に必ず、表面がある程度の曲
面となってしまう。一方、半導体装置を回路基板に実装
する際には、一般的に半導体装置の上面を真空吸着にて
保持し、回路基板上に搭載しているので、半導体装置の
上面が一定の水平面になっていないと真空吸着ができな
い。そこで、この実施形態のように、上面を封止する必
要があるタイプの半導体装置１５は、モールド金型を用
いたモールド樹脂２２で一定の水平面を形成した。
した液状樹脂９の滴下による封止ではなく、モールド金
型を用いたモールド樹脂２２（トランスファーモール
ド）による封止を用いたのは、次のような理由による。
液状樹脂９の滴下による封止を行う場合、その封止形状
を決定するのは、液状樹脂９の粘土や表面張力等による
ため、経時変化が避けられず、一定の形状を保つことが
難しいのに加えて、形成時に必ず、表面がある程度の曲
面となってしまう。一方、半導体装置を回路基板に実装
する際には、一般的に半導体装置の上面を真空吸着にて
保持し、回路基板上に搭載しているので、半導体装置の
上面が一定の水平面になっていないと真空吸着ができな
い。そこで、この実施形態のように、上面を封止する必
要があるタイプの半導体装置１５は、モールド金型を用
いたモールド樹脂２２で一定の水平面を形成した。
【００２１】なお、この発明は、上記実施形態に限定さ
れるものではなく、発明の要旨の範囲内において種々の
変形や変更が可能である。上記各実施形態では、ＢＧＡ
型半導体装置を例として説明してきたが、それに限定さ
れる必要はなく、ＬＧＡ型やＰＧＡ型の半導体装置であ
っても、モールド樹脂のサイズ内に外部端子（外部電
極）が形成された半導体装置であれば、何れも適用する
ことができる。
れるものではなく、発明の要旨の範囲内において種々の
変形や変更が可能である。上記各実施形態では、ＢＧＡ
型半導体装置を例として説明してきたが、それに限定さ
れる必要はなく、ＬＧＡ型やＰＧＡ型の半導体装置であ
っても、モールド樹脂のサイズ内に外部端子（外部電
極）が形成された半導体装置であれば、何れも適用する
ことができる。
【００２２】
【発明の効果】以上詳しく説明したように、この発明の
半導体装置によれば、インターポーザーの絶縁体の片面
に、エッチングにより導体回路パターンと外部端子が形
成され、絶縁体の所定位置に半導体チップ搭載部が形成
されたインターポーザーに、半導体チップを固着し、こ
の半導体チップ上の電極パッドと導体回路パターンとを
金属細線にて電気的に接続した構成としたので、インタ
ーポーザーは、片面の加工のみで得られ、この結果、両
面の導通を取るためのスルーホールの形成や、そこへの
メッキ等の工程が不要となる。また、外部端子がインタ
ーポーザーの方に形成されているために、ハンダボール
等の搭載工程が不要となる。さらに、樹脂封止を液状樹
脂で行うなら、トランスファーモールド用金型が不要と
なる等、工程の簡素化を図ることができる。かかる点か
らこの発明の半導体装置を用いることで、製造コストの
低減を図ることができるという優れた効果を得ることが
できる。さらに、この発明で用いる加工技術も一般的な
エッチングやメッキ等で済み、半導体装置の組立て工程
も、一般的な従来の樹脂封止型半導体装置の組立て工程
と何ら変わることがないため、既存のインフラを使用す
ることができ、この結果、製造設備コストの低減化を図
ることができる。また、外部端子は、導体回路パターン
と一体化した金属剛体で形成されているため、回路基板
に実装した後、冷熱サイクル試験に投入した際に、基板
と半導体装置間の熱膨張・収縮の差による応力が外部端
子部に発生しても、外部端子そのものが破壊されること
はない。すなわち、温度環境に対する耐性の強化が図ら
れている。また、従来のＢＧＡタイプの半導体装置は、
外部端子が半導体装置下面に２次元のアレイ状に配置さ
れているため、回路基板に実装した後のハンダ付け検査
が、目視では不可能であり、Ｘ線による検査等を用いる
必要があったが、この発明の半導体装置においては、外
部端子を半導体装置の外周部に１列に配置することによ
り、回路基板に実装した後のハンダ付け不良等の検査を
目視で容易に行うことができる。さらに、インターポー
ザーの上記外部端子の配列を２列にすることにより、搭
載可能な半導体チップのサイズは小さくなるが、半導体
装置の外形サイズは従来より小さくて済み、装置のコン
パクト化を図ることができる。
半導体装置によれば、インターポーザーの絶縁体の片面
に、エッチングにより導体回路パターンと外部端子が形
成され、絶縁体の所定位置に半導体チップ搭載部が形成
されたインターポーザーに、半導体チップを固着し、こ
の半導体チップ上の電極パッドと導体回路パターンとを
金属細線にて電気的に接続した構成としたので、インタ
ーポーザーは、片面の加工のみで得られ、この結果、両
面の導通を取るためのスルーホールの形成や、そこへの
メッキ等の工程が不要となる。また、外部端子がインタ
ーポーザーの方に形成されているために、ハンダボール
等の搭載工程が不要となる。さらに、樹脂封止を液状樹
脂で行うなら、トランスファーモールド用金型が不要と
なる等、工程の簡素化を図ることができる。かかる点か
らこの発明の半導体装置を用いることで、製造コストの
低減を図ることができるという優れた効果を得ることが
できる。さらに、この発明で用いる加工技術も一般的な
エッチングやメッキ等で済み、半導体装置の組立て工程
も、一般的な従来の樹脂封止型半導体装置の組立て工程
と何ら変わることがないため、既存のインフラを使用す
ることができ、この結果、製造設備コストの低減化を図
ることができる。また、外部端子は、導体回路パターン
と一体化した金属剛体で形成されているため、回路基板
に実装した後、冷熱サイクル試験に投入した際に、基板
と半導体装置間の熱膨張・収縮の差による応力が外部端
子部に発生しても、外部端子そのものが破壊されること
はない。すなわち、温度環境に対する耐性の強化が図ら
れている。また、従来のＢＧＡタイプの半導体装置は、
外部端子が半導体装置下面に２次元のアレイ状に配置さ
れているため、回路基板に実装した後のハンダ付け検査
が、目視では不可能であり、Ｘ線による検査等を用いる
必要があったが、この発明の半導体装置においては、外
部端子を半導体装置の外周部に１列に配置することによ
り、回路基板に実装した後のハンダ付け不良等の検査を
目視で容易に行うことができる。さらに、インターポー
ザーの上記外部端子の配列を２列にすることにより、搭
載可能な半導体チップのサイズは小さくなるが、半導体
装置の外形サイズは従来より小さくて済み、装置のコン
パクト化を図ることができる。
【図１】この発明の第１の実施形態に係る半導体装置を
示す断面図である。
示す断面図である。
【図２】図１の半導体装置に適用された半導体チップ搭
載用インターポーザーの製造工程図である。
載用インターポーザーの製造工程図である。
【図３】図１の半導体チップ搭載用インターポーザーの
裏面図である。
裏面図である。
【図４】図１の半導体装置の製造工程図である。
【図５】この発明の第２の実施形態に係る半導体装置を
示す断面図である。
示す断面図である。
【図６】図５の半導体装置に適用された半導体チップ搭
載用インターポーザーの製造工程図である。
載用インターポーザーの製造工程図である。
【図７】図５の半導体装置の製造工程図である。
【図８】図５の半導体装置に放熱フィンを取り付けた状
態を示す断面図である。
態を示す断面図である。
【図９】この発明の第３の実施形態に係る半導体装置の
要部を示す裏面図である。
要部を示す裏面図である。
【図１０】この発明の第４の実施形態に係る半導体装置
を示す断面図である。
を示す断面図である。
【図１１】図１０の半導体装置に適用された半導体チッ
プ搭載用インターポーザーの製造工程図である。
プ搭載用インターポーザーの製造工程図である。
【図１２】図１０の半導体装置のの製造工程図である。
【図１３】従来のＱＦＰタイプの半導体装置を示す裏面
図（ａ）及び断面図（ｂ）である。
図（ａ）及び断面図（ｂ）である。
【図１４】従来のＢＧＡタイプの半導体装置を示す裏面
図（ａ）及び断面図（ｂ）である。
図（ａ）及び断面図（ｂ）である。
【図１５】図１４の半導体装置に適用された半導体チッ
プ搭載用インターポーザーの製造工程図である。
プ搭載用インターポーザーの製造工程図である。
【図１６】図１４の半導体装置の製造工程図である。
１…半導体チップ搭載用インターポーザー、 ２…絶縁
体、 ２ａ，２ｅ…半導体チップ搭載部、 ２ｃ…半導
体チップ搭載用の孔、 ２ｄ…導通孔、 ３，３１…導
電体、 ３ａ…凸部（バンプ）、 ３ｂ…導体回路パタ
ーン、 ６…半導体チップ、 ６ａ…電極パッド、 ８
…金属細線。
体、 ２ａ，２ｅ…半導体チップ搭載部、 ２ｃ…半導
体チップ搭載用の孔、 ２ｄ…導通孔、 ３，３１…導
電体、 ３ａ…凸部（バンプ）、 ３ｂ…導体回路パタ
ーン、 ６…半導体チップ、 ６ａ…電極パッド、 ８
…金属細線。
【手続補正書】
【提出日】平成９年１０月１３日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正内容】
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置では次のような問題があった。図１３に
示したＱＦＰタイプの半導体装置３０では、入出力端子
数の増大に伴って、半導体装置３０周囲のアウターリー
ド２６の数が増えていくことから、半導体装置３０のサ
イズが大きくなり、実装面積が増大し、配線長も長くな
るため、電気的な特性が劣化してしまうという問題点が
あった。また、図１４に示したＢＧＡタイプの半導体装
置４０では、樹脂基板２７の表裏面の間の電気的な接続
を取る必要があるため、微細なスルーホールを形成し、
そこにメッキをする等といった工程が入り、技術的な困
難さに加えて、半導体チップ搭載用インターポーザーの
コストアップ、ひいてはパッケージのコストアップにつ
ながるという問題点があった。また、このＢＧＡタイプ
の半導体装置４０において、ハンダボール２８を外部電
極とする場合には、ハンダが比較的軟らかい金属である
ために、最終測定工程やバーンイン工程において、ソケ
ットによりハンダボール２８が変形し易く、回路基板に
実装したときに、ハンダ付け不良を引き起こすという問
題点もあった。さらに、ハンダボール２８を外部電極と
して持つタイプを回路基板に実装した後、冷熱サイクル
試験に投入した場合、比較的早くまたは短いサイクルに
て、ハンダと半導体チップ搭載用インターポーザーの界
面やハンダ内部でクラックが生じ、接続不良を引き起こ
すという問題点もあった。
来の半導体装置では次のような問題があった。図１３に
示したＱＦＰタイプの半導体装置３０では、入出力端子
数の増大に伴って、半導体装置３０周囲のアウターリー
ド２６の数が増えていくことから、半導体装置３０のサ
イズが大きくなり、実装面積が増大し、配線長も長くな
るため、電気的な特性が劣化してしまうという問題点が
あった。また、図１４に示したＢＧＡタイプの半導体装
置４０では、樹脂基板２７の表裏面の間の電気的な接続
を取る必要があるため、微細なスルーホールを形成し、
そこにメッキをする等といった工程が入り、技術的な困
難さに加えて、半導体チップ搭載用インターポーザーの
コストアップ、ひいてはパッケージのコストアップにつ
ながるという問題点があった。また、このＢＧＡタイプ
の半導体装置４０において、ハンダボール２８を外部電
極とする場合には、ハンダが比較的軟らかい金属である
ために、最終測定工程やバーンイン工程において、ソケ
ットによりハンダボール２８が変形し易く、回路基板に
実装したときに、ハンダ付け不良を引き起こすという問
題点もあった。さらに、ハンダボール２８を外部電極と
して持つタイプを回路基板に実装した後、冷熱サイクル
試験に投入した場合、比較的早くまたは短いサイクルに
て、ハンダと半導体チップ搭載用インターポーザーの界
面やハンダ内部でクラックが生じ、接続不良を引き起こ
すという問題点もあった。
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図９
【補正方法】変更
【補正内容】
【図９】
Claims (3)
- 【請求項１】 シート状若しくはテープ状の絶縁体と、
この絶縁体の裏面に設けられた導電体とを有した半導体
チップ搭載用インターポーザーとを具備する半導体装置
において、 半導体チップを搭載するための半導体チップ搭載部を上
記半導体チップ搭載用インターポーザーの絶縁体の裏面
に設けると共に、上記導電体のエッチングにより形成し
た外部端子としての複数の凸部とこの外部端子に付随す
る導体回路パターンとを、上記半導体チップ搭載部の周
辺に設け、 上記半導体チップを上記半導体チップ搭載用インターポ
ーザーの半導体チップ搭載部に固着すると共に、この半
導体チップの電極パッドと上記導体回路パターンとを金
属細線で接続し、 上記半導体チップを樹脂封止した、ことを特徴とする半
導体装置。 - 【請求項２】 請求項１に記載の半導体装置において、 金属板を上記半導体チップ搭載用インターポーザーの絶
縁体の表面に固着すると共に、上記半導体チップ搭載部
に対応する絶縁体の部分に、上記金属板の一部が露出す
るように半導体チップ搭載用の孔を設け、 上記半導体チップを上記半導体チップ搭載用の孔内に固
着すると共に、この半導体チップの電極パッドと上記導
体回路パターンとを金属細線で接続し、 上記半導体チップを樹脂封止した、 ことを特徴とする半導体装置。 - 【請求項３】 請求項１に記載の半導体装置において、 上記半導体チップ搭載部を上記絶縁体の表面に設けると
共に、この半導体チップ搭載部の周囲に、上記導体回路
パターンの一部と連通する導通孔を穿設し、 上記半導体チップを上記半導体チップ搭載部に固着する
と共に、この半導体チップの電極パッドと上記導体回路
パターンとを上記導通孔に通した金属細線で接続し、 上記半導体チップを樹脂封止した、 ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17445797A JP3632883B2 (ja) | 1997-06-30 | 1997-06-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17445797A JP3632883B2 (ja) | 1997-06-30 | 1997-06-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1126508A true JPH1126508A (ja) | 1999-01-29 |
| JP3632883B2 JP3632883B2 (ja) | 2005-03-23 |
Family
ID=15978835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17445797A Expired - Fee Related JP3632883B2 (ja) | 1997-06-30 | 1997-06-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3632883B2 (ja) |
-
1997
- 1997-06-30 JP JP17445797A patent/JP3632883B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3632883B2 (ja) | 2005-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2819285B2 (ja) | 積層型ボトムリード半導体パッケージ | |
| US6326700B1 (en) | Low profile semiconductor package and process for making the same | |
| JP2828053B2 (ja) | 半導体装置 | |
| US7285855B2 (en) | Packaged device and method of forming same | |
| US7122401B2 (en) | Area array type semiconductor package fabrication method | |
| JP2570637B2 (ja) | Ｍｃｍキャリア | |
| US5942795A (en) | Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly | |
| US5747874A (en) | Semiconductor device, base member for semiconductor device and semiconductor device unit | |
| JPH11297889A (ja) | 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法 | |
| JPH09507344A (ja) | ワイヤ・ボンディングの技術に基づくボール・グリッド・アレイの下に浅い空洞を持つパッケージ | |
| US20120306064A1 (en) | Chip package | |
| US7179682B2 (en) | Packaged device and method of forming same | |
| JP2000232186A (ja) | 半導体装置およびその製造方法 | |
| JP2908330B2 (ja) | リードフレーム，半導体装置及び半導体装置の製造方法 | |
| JPH0917910A (ja) | 半導体装置及びその製造方法、検査方法、実装基板 | |
| JP4038021B2 (ja) | 半導体装置の製造方法 | |
| JP3632883B2 (ja) | 半導体装置 | |
| JPH10154768A (ja) | 半導体装置及びその製造方法 | |
| TW445601B (en) | Die-embedded ball grid array packaging structure with leadframe | |
| US7956446B2 (en) | Semiconductor device and method | |
| JP2822990B2 (ja) | Ｃｓｐ型半導体装置 | |
| JPH07297236A (ja) | 半導体素子実装用フィルムと半導体素子実装構造 | |
| JPH05136207A (ja) | 半導体装置およびその製造方法 | |
| JP2715974B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08255868A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Effective date: 20040109 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040907 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040910 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041108 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20041203 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041216 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080107 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20100107 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20100107 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130107 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |