JPH1126503A - Bga semiconductor device - Google Patents
Bga semiconductor deviceInfo
- Publication number
- JPH1126503A JPH1126503A JP19060697A JP19060697A JPH1126503A JP H1126503 A JPH1126503 A JP H1126503A JP 19060697 A JP19060697 A JP 19060697A JP 19060697 A JP19060697 A JP 19060697A JP H1126503 A JPH1126503 A JP H1126503A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- pattern
- leads
- coating material
- wiring lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ＢＧＡ型半導体装置に
係り、特に、回路パターンと半導体チップとを接続する
配線リードに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a BGA type semiconductor device, and more particularly to a wiring lead for connecting a circuit pattern to a semiconductor chip.
【０００２】[0002]
【従来の技術】ＩＣ、ＬＳＩ等の半導体装置は実装基板
上の回路パターンに半田等を用いて接続されているが、
近年、エレクトロニクス機器の高性能化、多機能化に伴
う半導体素子の微細化と半導体装置の小型化に対応する
ため、半田ボールを用いて高密度表面実装を行うボール
グリッドアレイ（ＢＧＡ）と指称される半導体装置が提
案されている。2. Description of the Related Art Semiconductor devices such as ICs and LSIs are connected to circuit patterns on a mounting board using solder or the like.
In recent years, in order to respond to the miniaturization of semiconductor devices and miniaturization of semiconductor devices accompanying the high performance and multifunctionality of electronic equipment, it has been named a ball grid array (BGA) that performs high-density surface mounting using solder balls. Semiconductor devices have been proposed.
【０００３】この一例として、絶縁性フィルムに形成し
た配線パターンの表面に印刷したエラストマを介して半
導体チップを固着載置し、この半導体チップのボンディ
ングパッドと配線パターンとを接続した配線リード部分
を、外部との不要な電気的接触を防止するため、絶縁性
のコーティング材で被覆し、絶縁性フィルムの裏面側に
複数の半田ボールを格子状に配置したＢＧＡ型半導体装
置がある。As an example of this, a semiconductor chip is fixedly mounted via an elastomer printed on the surface of a wiring pattern formed on an insulating film, and a wiring lead portion connecting a bonding pad of the semiconductor chip and the wiring pattern is formed. There is a BGA type semiconductor device in which an unnecessary electrical contact with the outside is prevented by coating with an insulating coating material and a plurality of solder balls arranged in a grid on the back surface of the insulating film.
【０００４】このＢＧＡ型半導体装置の特徴は、絶縁性
の弾性体であるエラストマと、Ｓ字状に形成された配線
リードとによって、半導体装置に係る熱応力の吸収、緩
和機能を有している点にあり、特に配線リードは絶縁性
フィルムの表面側に貼着されたＣｕ箔から形成されるＣ
ｕパターン上にＡｕメッキしてなる配線パターンの延長
部分にあって、前記Ｃｕを除去したＡｕのみによって構
成されている。A feature of this BGA type semiconductor device is that it has a function of absorbing and relaxing thermal stress relating to the semiconductor device by an elastomer which is an insulating elastic material and wiring leads formed in an S-shape. In particular, the wiring lead is formed of Cu foil adhered to the front side of the insulating film.
It is an extension of the wiring pattern formed by Au plating on the u pattern, and is composed of only Au from which Cu has been removed.
【０００５】[0005]
【発明が解決しようとする課題】ところが、このＡｕの
みからなる配線リードは、被覆されるコーティング材と
の密着性が悪く、また、両者の熱膨張係数が異なること
から、高温状態に加熱され、その後、降温する熱履歴を
受けてコーティング材が伸縮すると、この伸縮に対し配
線リードが同調した動きをすることができなくなり、配
線リードの特に曲げ部付近に応力が集中し、ここから断
線を起こすといった問題があり、半導体装置の信頼性を
著しく低下させている。However, since the wiring lead made of Au alone has poor adhesion to the coating material to be coated and has a different coefficient of thermal expansion, it is heated to a high temperature state. Thereafter, when the coating material expands and contracts in response to the heat history of the temperature drop, the wiring leads cannot move in synchronism with the expansion and contraction, and stress concentrates particularly on the bent portion of the wiring leads, causing a disconnection therefrom. This significantly reduces the reliability of the semiconductor device.
【０００６】本発明は、前記実情に鑑みてなされたもの
で、信頼性の高いＢＧＡ型半導体装置を提供することを
目的とする。The present invention has been made in view of the above circumstances, and has as its object to provide a highly reliable BGA type semiconductor device.
【０００７】[0007]
【課題を解決するための手段】上記目的を達成する本発
明の要旨は、周縁部に複数のボンディングパッドを有す
る半導体チップと、配線パターンを具備するとともに、
前記配線パターンに接続され、突出して外部との電気的
接続を行う複数の半田ボールを具備してなる絶縁性フィ
ルムとで構成され、前記配線パターン表面側に形成され
たエラストマを介して半導体チップの機能面側を貼着す
るとともに、前記複数のボンディングパッドに前記配線
パターンより延在する配線リードを接続し、前記半導体
チップと前記配線リードとの接続部をコーティング材で
被覆したＢＧＡ型半導体装置において、前記配線リード
には、少なくとも１個の貫通孔が形成されていることを
特徴とするＢＧＡ型半導体装置にある。The gist of the present invention to achieve the above object is to provide a semiconductor chip having a plurality of bonding pads on a peripheral portion, a wiring pattern,
An insulating film comprising a plurality of solder balls connected to the wiring pattern and projecting and electrically connecting the semiconductor chip to the outside via an elastomer formed on the surface side of the wiring pattern. In a BGA type semiconductor device, a functional surface side is attached, and a wiring lead extending from the wiring pattern is connected to the plurality of bonding pads, and a connection between the semiconductor chip and the wiring lead is covered with a coating material. In the BGA type semiconductor device, at least one through hole is formed in the wiring lead.
【０００８】本発明によれば、配線リードに貫通孔を形
成したことにより、配線リードと封止用コーティング材
とがロックされ、熱履歴によるコーティング材の伸縮に
対し、これに配線リードも一致同調して柔軟に対応して
動くことから、配線リードの特に曲げ部付近での応力集
中を回避することができ、配線リードの断線を防止する
ことができる。According to the present invention, since the through hole is formed in the wiring lead, the wiring lead and the sealing coating material are locked, and the expansion and contraction of the coating material due to the thermal history are matched with the wiring lead. As a result, it is possible to avoid stress concentration particularly in the vicinity of the bent portion of the wiring lead, and it is possible to prevent disconnection of the wiring lead.
【０００９】[0009]
【発明の実施の形態】以下、本発明の一実施例について
図面を参照しつつ詳細に説明する。図１は本発明による
ＢＧＡ型半導体装置の断面図、図２は配線リード部分の
拡大図である。An embodiment of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a sectional view of a BGA type semiconductor device according to the present invention, and FIG. 2 is an enlarged view of a wiring lead portion.
【００１０】まず、図１によって本発明によるＢＧＡ型
半導体装置の構成を説明すると、例えば厚さ５０μｍ、
幅３５ｍｍのポリイミドフィルムからなる絶縁性フィル
ム１の表面に貼着した厚さ１０μｍのＣｕ箔２をパター
ニングし、Ｃｕパターン表面に厚さ２５μｍのＡｕメッ
キ３を施して５０μｍの線幅を有する配線パターン４が
形成されている。First, the structure of a BGA type semiconductor device according to the present invention will be described with reference to FIG.
A 10 μm-thick Cu foil 2 stuck on the surface of an insulating film 1 made of a 35-mm-wide polyimide film is patterned, and a 25 μm-thick Au plating 3 is applied to the Cu pattern surface to form a wiring pattern having a 50 μm line width. 4 are formed.
【００１１】絶縁性フィルム１にはビアホール５が形成
され、このビアホ−ル５を通じて露出する前記配線パタ
ーン４にＰｄ１０％、Ｓｎ９０％の半田からなる直径
０．３ｍｍの半田ボール６を接続して外部電極を形成し
ている。半田ボール６は、絶縁性フィルム１の裏面側に
おいて格子状をなすように０．７５ｍｍピッチで全面に
形成されている。A via hole 5 is formed in the insulating film 1, and a solder ball 6 having a diameter of 0.3 mm made of 10% Pd and 90% Sn solder is connected to the wiring pattern 4 exposed through the via hole 5 to form an external circuit. An electrode is formed. The solder balls 6 are formed on the entire surface at a pitch of 0.75 mm so as to form a lattice on the back side of the insulating film 1.
【００１２】配線パターン４先端となる配線リード７は
Ｃｕ箔２を除去したＡｕのみによって構成され、Ｓ字状
の形態を有している。また、この配線リード７には貫通
孔Ｈが形成されている。The wiring lead 7, which is the leading end of the wiring pattern 4, is composed of only Au from which the Cu foil 2 has been removed, and has an S-shape. Further, a through hole H is formed in the wiring lead 7.
【００１３】絶縁性フィルム１の配線パターン４表面側
には、矩形状に印刷された厚さ１００μｍの絶縁性のエ
ラストマ８が形成され、このエラストマ８上に半導体チ
ップ９の機能面側が来るように固着搭載されている。On the surface of the wiring pattern 4 of the insulating film 1, an insulating elastomer 8 having a thickness of 100 μm and printed in a rectangular shape is formed so that the functional surface side of the semiconductor chip 9 comes on the elastomer 8. It is fixedly mounted.
【００１４】半導体チップ９の裏面はベア状態となって
いる。そして半導体チップ９の周縁端部に形成されたボ
ンディングパッドと前記配線リード７とが接続されて配
線パターン４と半導体チップ９との電気的接続を行って
いる。配線リード７と半導体チップ９の接続部はシリコ
ーン系樹脂からなる絶縁性のコーティング材１０にて被
覆されている。The back surface of the semiconductor chip 9 is in a bare state. Then, the bonding pads formed on the peripheral edge of the semiconductor chip 9 and the wiring leads 7 are connected to perform electrical connection between the wiring pattern 4 and the semiconductor chip 9. The connection between the wiring lead 7 and the semiconductor chip 9 is covered with an insulating coating material 10 made of a silicone resin.
【００１５】前記配線リード７には、図２に示すよう
に、厚さ方向に直径１５μｍの円形状の貫通孔Ｈがエッ
チング加工法にて形成されている。この貫通孔Ｈは配線
リード７とコーティング材１０とをロックする機能を果
たしており、これにより配線リード７がコーティング材
１０の伸縮に一致同調して動くことができる。As shown in FIG. 2, a circular through hole H having a diameter of 15 μm is formed in the wiring lead 7 in the thickness direction by an etching method. The through hole H has a function of locking the wiring lead 7 and the coating material 10, so that the wiring lead 7 can move in synchronization with expansion and contraction of the coating material 10.
【００１６】なお、本実施例では配線リードに１個の円
形状の貫通孔を形成しているが、貫通孔の数は複数個に
形成してもよく、また、形状も円形に限らず矩形、三角
形、楕円形など他の形状で形成してもよい。さらに、配
線リードの場所によりその形状あるいは個数を変えて形
成してもよい。In this embodiment, one circular through hole is formed in the wiring lead. However, the number of through holes may be plural, and the shape is not limited to a circle but may be a rectangle. , A triangle, an ellipse, and other shapes. Further, the shape or number may be changed depending on the location of the wiring lead.
【００１７】[0017]
【発明の効果】本発明は前述でも説明したとおり、配線
リードに形成した貫通孔により、配線リードとこれを被
覆するコーティング材とがロックされ、熱履歴によるコ
ーティング材の伸縮にも配線リードが一致同調して動く
ため、配線リードの曲げ部分付近への応力の集中を回避
することができ、配線リードが断線することがない。こ
の結果、半導体装置の信頼性が向上する。According to the present invention, as described above, the wiring lead and the coating material covering the wiring lead are locked by the through hole formed in the wiring lead, and the wiring lead matches the expansion and contraction of the coating material due to heat history. Since they move synchronously, concentration of stress near the bent portion of the wiring lead can be avoided, and the wiring lead does not break. As a result, the reliability of the semiconductor device is improved.
【００１８】[0018]
【図１】本発明によるＢＧＡ型半導体装置の断面図FIG. 1 is a sectional view of a BGA type semiconductor device according to the present invention.
【図２】配線リード部分の拡大図FIG. 2 is an enlarged view of a wiring lead portion.
１、絶縁性フィルム ２、Ｃｕ箔 ３、Ａｕメッキ ４、配線パターン ５、ビアホール ６、半田ボール ７、配線リード ８、エラストマ ９、半導体チップ １０、コーティング材 Ｈ、貫通孔 1, insulating film 2, Cu foil 3, Au plating 4, wiring pattern 5, via hole 6, solder ball 7, wiring lead 8, elastomer 9, semiconductor chip 10, coating material H, through hole
Claims (1)
する半導体チップと、 配線パターンを具備するとともに、前記配線パターンに
接続され、突出して外部との電気的接続を行う複数の半
田ボールを具備してなる絶縁性フィルムとで構成され、
前記配線パターン表面側に形成されたエラストマを介し
て半導体チップの機能面側を貼着するとともに、複数の
ボンディングパッドに前記配線パターンより延在する配
線リードを接続し、前記半導体チップと前記配線リード
との接続部をコーティング材で被覆したＢＧＡ型半導体
装置において、 前記配線リードには、少なくとも１個の貫通孔が形成さ
れていることを特徴とするＢＧＡ型半導体装置。A semiconductor chip having a plurality of bonding pads on a peripheral edge thereof; and a plurality of solder balls connected to the wiring pattern and protruding and electrically connected to the outside. Composed of an insulating film,
The functional surface side of the semiconductor chip is attached via an elastomer formed on the surface side of the wiring pattern, and a wiring lead extending from the wiring pattern is connected to a plurality of bonding pads. A BGA type semiconductor device in which a connection portion with a coating material is coated with a coating material, wherein at least one through hole is formed in the wiring lead.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19060697A JPH1126503A (en) | 1997-06-30 | 1997-06-30 | Bga semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19060697A JPH1126503A (en) | 1997-06-30 | 1997-06-30 | Bga semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1126503A true JPH1126503A (en) | 1999-01-29 |
Family
ID=16260876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19060697A Pending JPH1126503A (en) | 1997-06-30 | 1997-06-30 | Bga semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1126503A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101361778B1 (en) * | 2008-05-26 | 2014-02-11 | 삼성테크윈 주식회사 | Circuit substrate for semiconductor package and the semiconductor package using the same |
-
1997
- 1997-06-30 JP JP19060697A patent/JPH1126503A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101361778B1 (en) * | 2008-05-26 | 2014-02-11 | 삼성테크윈 주식회사 | Circuit substrate for semiconductor package and the semiconductor package using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6370032B1 (en) | Compliant microelectronic mounting device | |
| US6841882B2 (en) | Elastomer interposer for grid array packages and method of manufacturing the same | |
| US9412677B2 (en) | Computer systems having an interposer including a flexible material | |
| JP3876953B2 (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
| US6441500B1 (en) | Semiconductor device having resin members provided separately corresponding to externally connecting electrodes | |
| JP3210881B2 (en) | BGA package board | |
| US6256207B1 (en) | Chip-sized semiconductor device and process for making same | |
| JP3927783B2 (en) | Semiconductor parts | |
| KR100251868B1 (en) | Chip scale semiconductor package using flexible circuit board and manufacturing method thereof | |
| US7479704B2 (en) | Substrate improving immobilization of ball pads for BGA packages | |
| JP3925752B2 (en) | Bumped wiring board and manufacturing method of semiconductor package | |
| JPH1126503A (en) | Bga semiconductor device | |
| JPH0982751A (en) | Mounting structure for device | |
| JP3394479B2 (en) | Semiconductor device | |
| JP3084648B2 (en) | Semiconductor device | |
| JP3417292B2 (en) | Semiconductor device | |
| JP2000124348A (en) | Vlsi package | |
| JP3585660B2 (en) | Method for manufacturing surface mount semiconductor device | |
| JP2001156097A (en) | Electronic circuit, lsi chip mounting structure and method of manufacturing semiconductor device | |
| JP3030605B2 (en) | Semiconductor device | |
| JP3777687B2 (en) | Chip carrier | |
| JPH1154655A (en) | Bag semiconductor device | |
| JPH1117060A (en) | Bga type semiconductor device | |
| JPH08167676A (en) | Semiconductor device | |
| JP4328978B2 (en) | Manufacturing method of semiconductor device |