JPH11261303A - 群遅延時間補償形帯域通過フィルタ - Google Patents

Abstract

(57)【要約】 【課題】 遅延時間特性を補償し、通過帯域内の振幅偏
差、遅延時間偏差を少なくすることが可能な遅延時間補
償形帯域通過フィルタを提供する。 【解決手段】 １番目からＮ（Ｎ≧６）番目までの容量
装荷形共振器（１０ａ〜１０ｈ）をコの字状に従続接続
し、各容量装荷形共振器間を磁気結合回路で主結合して
なる遅延時間補償形帯域通過フィルタにおいて、コの字
状の折り返し点に位置する２つの容量装荷形共振器を、
それぞれｎ（ｎ＜Ｎ）番目、（ｎ＋１）番目の容量装荷
形共振器とするとき、（ｎ−１）番目の容量装荷形共振
器（１０ｃ）と（ｎ＋２）番目の容量装荷形共振器（１
０ｆ）との間を容量素子、あるいはＳ字形の結合ループ
により副結合し、また、（ｎ−２）番目の容量装荷形共
振器（１０ｂ）と（ｎ＋３）番目の容量装荷形共振器
（１０ｇ）との間を容量素子、あるいはＳ字形の結合ル
ープにより副結合する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、テレビジョン方法
等放送設備に使用される帯域通過フィルタに係わり、特
に、通過帯域内において遅延時間偏差特性が良好で、減
衰特性の急峻な遅延時間補償形帯域通過フィルタに関す
る。

【０００２】

【従来の技術】従来、ＶＨＦ帯のテレビ放送設備におい
ては、ＩＭ波（相互変調波）等の不要波を除去するため
に、共振器にヘリカル共振器あるいは同軸形共振器を使
用する楕円関数形の帯域通過フィルタ（バンドパスフィ
ルタ；以下、ＢＰＦと称する。）が使用されている。図
２９は、従来の同軸共振器を用いた楕円関数形のＢＰＦ
の上面を示す平面図、図３０、図３１、図３２は、図２
９に示すＢＰＦの概略構成を示す要部断面図である。な
お、図３０は、図２９に示すＡ−Ａ’線で切断した要部
断面図、図３１は、図３０に示すＢ−Ｂ’線で切断した
要部断面図、図３２（ａ）は、図２９に示すＣ−Ｃ’線
で切断した要部断面図、図３２（ｂ）は、図２９に示す
Ｄ−Ｄ’線で切断した要部断面図、図３２（ｃ）は、図
２９に示すＥ−Ｅ’線で切断した要部断面図である。

【０００３】図２９ないし図３２において、１は外部導
体、２は隔壁、５ａ，５ｂは副結合回路を構成する容量
素子、７は副結合回路を構成するＵ字形のループ素子、
８は入力（または出力）結合ループ、９ａ〜９ｈはロッ
クナット、１１ａは入力（または出力）端子、１１ｂは
出力（または入力）端子、２０ａ〜２０ｈは同軸共振
器、２１ａ〜２１ｈは駆動螺子、２２ａ〜２２ｈは共振
周波数の調整素子、２３ａ〜２３ｈは内部導体である。
この図２９ないし図３２に示す同軸共振器を用いた楕円
関数形のＢＰＦは、λ／４同軸共振器を使用する関係
上、その形状が大きくなるという欠点を有している。

【０００４】図３３は、従来のヘリカル共振器を用いた
楕円関数形のＢＰＦの概略構成を示す要部断面図であ
り、図３４は、図３３に示すヘリカル共振器の一つを示
す側面図である。図３３、図３４において、１は外部導
体、２は隔壁、５ａ，５ｂは副結合回路を構成する容量
素子、８は入力（または出力）結合ループ、１７は副結
合回路を構成するループ素子、３０ａ〜３０ｈはヘリカ
ル共振器、３１ａ〜３１ｈはヘリカル共振素子、３２ａ
〜３２ｈは容量形成電極、３３ａ〜３３ｈ，３４ａ〜３
４ｈは絶縁碍子、３５ａ〜３５ｈは可動電極、３６ａ〜
３６ｈは駆動螺子、３７ａ〜３７ｈはロックナットであ
る。この図３３、図３４に示すヘリカル共振器を用いた
楕円関数形のＢＰＦは、その形状が複雑で耐振動特性が
悪いという欠点を有していた。

【０００５】一方、本発明者は、従来のλ／４同軸共振
器あるいはヘリカル共振器に代わるものとして、容量装
荷形共振器を考案し、この容量装荷形共振器を用いた楕
円関数形のＢＰＦを考案した。図３５は、従来の容量装
荷形共振器を用いた楕円関数形のＢＰＦの上面を示す上
面図であり、図３６、図３７、図３８は、図３５に示す
ＢＰＦの概略構成を示す要部断面図である。なお、図３
６は、図３５に示すＡ−Ａ’線で切断した要部断面図、
図３７は、図３６に示すＢ−Ｂ’線で切断した要部断面
図、図３８（ａ）は、図３５に示すＣ−Ｃ’線で切断し
た要部断面図、図３８（ｂ）は、図３５に示すＤ−Ｄ’
線で切断した要部断面図、図３８（ｃ）は、図３５に示
すＥ−Ｅ’線で切断した要部断面図である。

【０００６】図３５ないし図３８において、１は外部導
体、２は隔壁、３ａ〜３ｈは下端側固定電極、４ａ〜４
ｈは可動電極、５ａ，５ｂは副結合回路を構成する容量
素子、７は副結合回路を構成するＵ字形の結合ループ、
８は入力（または出力）結合ループ、９ａ〜９ｈはロッ
クナット、１０ａ〜１０ｈは容量装荷形共振器、１１ａ
は入力（または出力）端子、１１ｂは出力（または入
力）端子である。この図３５ないし図３８に示す容量装
荷形共振器を用いた楕円関数形のＢＰＦは、磁気結合回
路で主結合された容量装荷形共振器（１０ａ〜１０ｈ）
をコの字状に配置する。そして、コの字状に配置された
容量装荷形共振器の中で、折り返し点に位置する２個の
容量装荷形共振器を、ｎ番目の共振器（１０ｄの共振
器）と、（ｎ＋１）番目の共振器（１０ｅの共振器）と
するとき、（ｎ−１）番目の共振器（１０ｃの共振器）
と（ｎ＋２）番目の共振器（１０ｆの共振器）との間
を、容量素子（５ａ）で副結合し、また、（ｎ−２）番
目の共振器（１０ｂの共振器）と（ｎ＋３）番目の共振
器（１０ｇの共振器）との間を、Ｕ字形の結合ループ７
で副結合したものである。この図３５ないし図３８に示
す容量装荷形共振器を用いた楕円関数形のＢＰＦは、図
３３、図３４に示すヘリカル共振器を用いた楕円関数形
のＢＰＦのように、構造が複雑でなく、また、図２９な
いし図３２に示す同軸共振器を用いた楕円関数形のＢＰ
Ｆにより、小型化でき、かつ、周波数特性が良好である
という特徴を有している。

【０００７】

【発明が解決しようとする課題】これから開始されるデ
ジタルテレビの信号は、セグメント数（１３セグメン
ト）が多く、また、セグメント間隔が狭い（４３２ＫＨ
ｚ）ために目的信号波の近傍にＩＭ波が多数発生する。
また、変調方式により、使用するＢＰＦには、通過帯域
内の振幅偏差、遅延時間（位相）偏差が少なくて、減衰
特性の急峻な周波数特性のＢＰＦが要求される。前記図
３５ないし図３８に示す容量装荷形共振器を用いた楕円
関数形のＢＰＦは、アナログテレビの信号等の減衰特性
を重視したＢＰＦに適している。しかしながら、前記図
３５ないし図３８に示す容量装荷形共振器を用いた楕円
関数形のＢＰＦは、通過帯域内の振幅偏差、遅延時間偏
差が大きく、前記したような周波数特性が要求されるデ
ジタルテレビの信号用のＢＰＦに適していないという問
題点があった。

【０００８】本発明は、前記従来技術の問題点を解決す
るためになされたものであり、本発明の目的は、遅延時
間補償形帯域通過フィルタにおいて、遅延時間特性を補
償し、通過帯域内の振幅偏差、遅延時間（位相）偏差を
少なくすることが可能となる技術を提供することにあ
る。

【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
にする。

【００１０】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記の通りである。

【００１１】即ち、本発明は、１番目からＮ（Ｎ≧６）
番目までの容量装荷形共振器をコの字状に従続接続し、
各容量装荷形共振器間を磁気結合回路で主結合してなる
遅延時間補償形帯域通過フィルタにおいて、コの字状の
折り返し点に位置する２つの容量装荷形共振器を、それ
ぞれｎ（ｎ＜Ｎ）番目、（ｎ＋１）番目の容量装荷形共
振器とするとき、（ｎ−１）番目の容量装荷形共振器と
（ｎ＋２）番目の容量装荷形共振器との間を容量素子、
あるいはＳ字形の結合ループにより副結合し、また、
（ｎ−２）番目の容量装荷形共振器と（ｎ＋３）番目の
容量装荷形共振器との間を容量素子、あるいはＳ字形の
結合ループにより副結合したことを特徴とする。

【００１２】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。

【００１３】なお、実施の形態を説明するための全図に
おいて、同一機能を有するものは同一符号を付け、その
繰り返しの説明は省略する。

【００１４】［実施の形態１］図１、図２、図３は、本
発明の実施の形態１の遅延時間補償形帯域通過フィルタ
の概略構成を示す要部断面図である。なお、図１は、前
記図３６と同一箇所の要部断面図、図２は、前記図３７
と同一箇所の要部断面図、図３（ａ）は、前記図３８
（ａ）と同一箇所の要部断面図、図３（ｂ）は、前記図
３８（ｂ）と同一箇所の要部断面図、図３（ｃ）は、前
記図３８（ｃ）と同一箇所の要部断面図である。

【００１５】図１ないし図３において、５は副結合回路
を構成する容量素子、６は副結合回路を構成するＳ字形
の結合ループであり、それ以外の符号は、前記図３５な
いし図３８と同じである。本実施の形態において、外部
導体１の高さ（図１に示すＳＨ）は、λｏ／１００〜λ
ｏ／１０に設定される。ここで、λｏは、共振器の共振
周波数ｆｏの波長を示す。

【００１６】下端側固定電極（３ａ〜３ｈ）は、下端部
が、外部導体１の下壁に固定され、上端部は適当な間隔
を隔てて外部導体１の上壁と対向している。この下端側
固定電極（３ａ〜３ｈ）の下端部を外部導体１の下壁に
固定する手段としては、例えば、下端側固定電極（３ａ
〜３ｈ）の下端部に一体に取り付けた鍔部を、外部導体
１の下壁に螺子止めにより固定すればよい。可動電極
（４ａ〜４ｈ）は、外周面に螺子を刻んだ円柱状または
円筒状導体（例えば、銅、銀）より成り、下端側固定電
極（３ａ〜３ｈ）に対して同軸状に、また、外部導体１
の上壁に設けられた螺子孔に螺合させて取り付けられ
る。この可動電極（４ａ〜４ｈ）は、正方向または逆方
向に回転させて、前進または後退させることによって、
下端側固定電極２内への挿入長が変化できるように形成
されている。入力（または出力）端子１１ａ、および出
力（または入力）端子１１ｂは、それぞれ、例えば、同
軸接栓より成り、各同軸接栓を形成する外部導体を、共
振器を構成する外部導体１に接続してある。この容量装
荷形共振器は、低インピーダンス形で耐電圧特性の良好
な共振器であり、非常に大きな無負荷Ｑが得られ、さら
に、不要な奇数高調波成分を大幅に抑圧することがで
き、集中定数回路素子であるコイルおよびコンデンサに
よって形成される共振器とその特性において同等とな
る。なお、各容量装荷形共振器（１０ａ〜１０ｈ）に、
共振周波数微調整素子およびロックナッ卜を設けるよう
にしてもよい。

【００１７】本発明の遅延時間補償形ＢＰＦにおいて
も、容量装荷形共振器（１０ａ〜１０ｈ）をコの字状に
配置し、各容量装荷形共振器（１０ａ〜１０ｈ）間を、
磁気結合回路で主結合する。また、本発明の遅延時間補
償形ＢＰＦにおいて、入出力結合回路は、容量結合、あ
るいは磁気結合（ループ）でもよいが、本実施の形態で
は、磁気結合の場合について説明する。さらに、本実施
の形態の遅延時間補償型ＢＰＦにおいて、容量装荷形共
振器の数（Ｎ）は６（Ｎ≧６）以上である必要がある
が、本実施の形態では、Ｎ＝８の場合について説明す
る。

【００１８】図４は、図３５ないし図３８に示す従来の
容量装荷形共振器を用いた楕円関数形のＢＰＦの等化回
路を示す回路図であり、図５は、図４に示す等化回路の
変換等化回路である。なお、図４に示す容量（Ｃａ〜Ｃ
ｈ）は、下端側固定電極（３ａ〜３ｈ）および可動電極
（４ａ〜４ｈ）によって形成される可変共振容量素子を
示し、また、８ａは入力（または出力）結合ループ、８
ｂは出力（または入力）結合ループを示す。図３５ない
し図３８に示す楕円関数形のＢＰＦにおいて、コの字状
に配置された容量装荷形共振器の中で、折り返し点に位
置する２個の容量装荷形共振器を、ｎ番目の共振器（１
０ｄの共振器）と、（ｎ＋１）番目の共振器（１０ｅの
共振器）とするとき、その通過帯域外（減衰域）におい
て、（ｎ−１）番目の共振器（１０ｃの共振器）と、
（ｎ＋２）番目の共振器（１０ｆの共振器）との間で、
主結合回路により生じる主結合電圧の位相差（ΘMc-f）
は、下記（１）式で表される。

【００１９】

【数１】 ΘMc-f＝−９０°×（（ｎ＋２）−（ｎ−１）） ＝−９０°×３ ＝−２７０° ・・・・・・・・・・・・・・・・・ （１） また、（ｎ−１）番目の共振器と（ｎ＋２）番目の共振
器との間は、主結合回路の結合係数より小さい容量素子
（５ａ）で副結合されているので、（ｎ−１）番目の共
振器と（ｎ＋２）番目の共振器との間で、副結合回路に
より生じる副結合電圧の位相差は（９０°）となる。し
たがって、（ｎ−１）番目の共振器と（ｎ＋２）番目の
共振器との間の主結合回路により生じる主結合電圧と、
副結合回路により生じる副結合電圧との間の位相差（Ｐ
Ｈc-f）は、下記（２）式で表される。

【００２０】

【数２】 ＰＨc-f ＝−２７０°＋９０° ＝−１８０° ・・・・・・・・・・・・・・・・ （２） また、（ｎ−２）番目の共振器（１０ｂの共振器）と、
（ｎ＋３）番目の共振器（１０ｇの共振器）との間で、
主結合回路により生じる主結合電圧の位相差（ΘMb-g）
は、下記（３）式で表される。

【００２１】

【数３】 ΘMb-g＝−９０°×（（ｎ＋３）−（ｎ−２）） ＝−９０°×５ ＝−４５０° ・・・・・・・・・・・・・・・・・ （３） また、（ｎ−２）番目の共振器と（ｎ＋３）番目の共振
器との間は、Ｕ字形の結合ループ７で副結合されている
ので、（ｎ−２）番目の共振器と（ｎ＋３）番目の共振
器との間で、副結合回路により生じる副結合電圧の位相
差は（−９０°）となる。したがって、（ｎ−２）番目
の共振器と（ｎ＋３）番目の共振器との間の主結合回路
により生じる主結合電圧と、副結合回路により生じる副
結合電圧との間の位相差（ＰＨb-g）は、下記（４）式
で表される。

【００２２】

【数４】 ＰＨb-g ＝−４５０°−９０° ＝−５４０° ＝−１８０°−３６０° ＝−１８０° ・・・・・・・・・・・・・・・・ （４） したがって、図３５ないし図３８に示す楕円関数形のＢ
ＰＦでは、（ｎ−１）番目の共振器と（ｎ＋２）番目の
共振器との間、および、（ｎ−２）番目の共振器と（ｎ
＋３）番目の共振器との間において、主結合回路により
生じる主結合電圧と、副結合回路により生じる副結合電
圧との間の位相差は逆相となるので、その減衰域におい
て、主結合回路を経由して減衰した主結合電圧の振幅
と、副結合回路を経由して減衰した副結合電圧の振幅と
が同じになる周波数の位置に減衰ポールができる。この
ような状態のＢＰＦは、一対の減衰ポールを有する一般
的な有極型のＢＰＦとなり、図６に示すように、通過帯
域内の振幅偏差特性、遅延時間（位相）偏差特性が悪い
という問題点があった。

【００２３】図７は、本実施の形態の遅延時間補償型Ｂ
ＰＦの等化回路を示す回路図であり、図８は、図７に示
す等化回路の変換等化回路である。本実施の形態の遅延
時間補償型ＢＰＦにおいて、（ｎ−２）番目の共振器
（１０ｂの共振器）と、（ｎ＋３）番目の共振器（１０
ｇの共振器）との間で、主結合回路により生じる主結合
電圧の位相差（ΘMb-g）は、前記（３）式に示すように
（−４５０°）となる。また、本実施の形態の遅延時間
補償型ＢＰＦでは、（ｎ−２）番目の共振器と（ｎ＋
３）番目の共振器との間の副結合回路としてＳ字形の結
合ループ６を使用する。このＳ字形の結合ループ６を使
用することにより、（ｎ−２）番目の共振器と（ｎ＋
３）番目の共振器との間の結合回路は、図８のＭ61，Ｍ
62に示す相互インダクタンス回路で表される。この図８
の回路図から分かるように、Ｓ字形の結合ループ６を使
用することにより、（ｎ−２）番目の共振器および（ｎ
＋３）番目の共振器では、可動電極（４ｂ，４ｇ）と下
端側固定電極（３ｂ，３ｇ）とで構成される容量素子を
流れる電流の向きが変化しない。なお、本発明では、こ
のＳ字形の結合ループ６とは、前記したように、２つの
共振器間で、可動電極（図えば、図３の４ａ等）と下端
側固定電極（図３の３ａ等）とで構成される容量素子を
流れる電流の向きが変化しないように結合する結合ルー
プを意味する。

【００２４】また、（ｎ−２）番目の共振器と（ｎ＋
３）番目の共振器との間で、Ｓ字形の結合ループ６で副
結合すると、（ｎ−２）番目の共振器と（ｎ＋３）番目
の共振器との間で、副結合回路により生じる副結合電圧
の位相差は（９０°）となる。したがって、（ｎ−２）
番目の共振器と（ｎ＋３）番目の共振器との間の主結合
回路により生じる主結合電圧と、副結合回路により生じ
る副結合電圧との間の位相差（ＰＨb-g）は、下記
（５）式で表される。

【００２５】

【数５】 ＰＨb-g ＝−４５０°＋９０° ＝−３６０° ・・・・・・・・・・・・・・・・ （５） 前記（５）式から分かるように、本実施の形態の遅延時
間補償型ＢＰＦでは、（ｎ−２）番目の共振器と（ｎ＋
３）番目の共振器との間で、主結合回路での結合により
生じる主結合電圧と、副結合回路での結合により生じる
副結合電圧とは、同相（位相差が−３６０°）となる。

【００２６】このため、本実施の形態の遅延時間補償型
ＢＰＦの中心周波数においては、Ｓ字形の結合ループ６
により、共振器（１０ｃ）→共振器（１０ｄ）→共振器
（１０ｅ）→共振器（１０ｆ）（または共振器（１０
ｆ）→共振器（１０ｅ）→共振器（１０ｄ）→共振器
（１０ｃ））の方向の抵抗成分による分流で、少ない量
であるが分流損が生じて、挿入損失が増大する。また、
周波数が、中心周波数から変位するにつれて、主結合回
路により生じる主結合電圧の位相が、遅延時間補償型Ｂ
ＰＦの中心周波数の位相に対して、±９０°方向に変位
する。しかしながら、副結合回路により生じる副結合電
圧の位相は変位しないので、遅延時間補償型ＢＰＦの中
心周波数から変位する周波数では、主結合回路により生
じる主結合電圧と、副結合回路により生じる副結合電圧
との合成電圧が減少する方向に作用し、遅延時間補償型
ＢＰＦの通過帯域のバンドエッジでは、ｄＢ値で約１／
１．４倍に挿入損失が低下する。このため、本実施の形
態の遅延時間補償型ＢＰＦでは、中心周波数の損失増大
と、通過帯域のバンドエッジ付近における損失量の低下
とが作用し、通過帯域内の振幅偏差を少なくすることが
可能である。

【００２７】また、通過帯域内の位相特性に関しては、
Ｓ字形の結合ループ６から成る副結合回路により生じる
副結合波が作用して合成結合波の位相は、副結合回路に
より生じる副結合波の位相に近づき、位相変化が直線に
近づくことになる。これにより、遅延時間の変化量が小
さくなるように補償されるので、通過帯域内の遅延時間
偏差を少なくし、遅延時間特性を改善することができ
る。

【００２８】Ｓ字形の結合ループ６から成る副結合回路
による遅延時間の補償量が最適の大きさより小さいと、
補償量が少なくなべ底形に近い遅延時間特性となる。こ
の状態の遅延時間特性を図９に示す。Ｓ字形の結合ルー
プ６から成る副結合回路による遅延時間の補償量が最適
の大きさのときには、遅延時間特性の平坦部が一番広く
なる。この状態の遅延時間特性を図１０に示す。Ｓ字形
の結合ループ６から成る副結合回路による遅延時間の補
償量が最適の大きさより大きいと、補償量が過補償とな
る。この状態の遅延時間特性を図１１に示す。その通過
帯域内において、ある程度の許容リップル的な遅延時間
特性を許容することが可能であれば、過補償形の遅延時
間補償型ＢＰＦが最も遅延時間特性は広くなる。

【００２９】なお、本実施の形態の遅延時間補償型ＢＰ
Ｆにおいては、Ｓ字形のループ６から成る副結合回路が
同相結合しており、このＳ字形のループ６から成る副結
合回路により、通過帯域外の減衰量が小さくなる欠点を
有している。次に、この欠点を改善し、大きな減衰量を
得るための構成について説明する。本実施の形態の遅延
時間補償型ＢＰＦおいて、（ｎ−３）番目の共振器（１
０ａの共振器）共振器と、（ｎ＋４）番目の共振器（１
０ｈの共振器）との間で、共振器（１０ａ）→共振器
（１０ｂ）→共振器（１０ｇ）→共振器（１０ｈ）の経
路により生じる結合電圧の位相差（ΘMa-h）は、下記
（６）式で表される。

【００３０】

【数６】 ΘMa-h＝−９０°＋９０°−９０° ＝−９０° ・・・・・・・・・・・・・・・・・・ （６） また、（ｎ−３）番目の共振器と（ｎ＋４）番目の共振
器との間は、Ｕ字形の結合ループ７で副結合されている
ので、（ｎ−３）番目の共振器と（ｎ＋４）番目の共振
器との間で、副結合回路により生じる副結合電圧の位相
差は（−９０°）となる。したがって、（ｎ−３）番目
の共振器と（ｎ＋４）番目の共振器との間で、共振器
（１０ａ）→共振器（１０ｂ）→共振器（１０ｇ）→共
振器（１０ｈ）の経路による生じる結合電圧と、副結合
回路により生じる副結合電圧との間の位相差（ＰＨa-
f）は、下記（７）式で表される。

【００３１】

【数７】 ＰＨa-f ＝−９０°−９０° ＝−１８０° ・・・・・・・・・・・・・・・・ （７） 前記（７）式から分かるように、本実施の形態の遅延時
間補償型ＢＰＦにおいて、（ｎ−１）番目の共振器と
（ｎ＋４）番目の共振器との間で、共振器（１０ａ）→
共振器（１０ｂ）→共振器（１０ｇ）→共振器（１０
ｈ）の経路により生じる結合電圧と、副結合回路により
生じる副結合電圧とは、逆相（位相差が−１８０°）と
なる。

【００３２】したがって、本実施の形態の遅延時間補償
型ＢＰＦでは、その減衰域において、共振器（１０ａ）
→共振器（１０ｂ）→共振器（１０ｇ）→共振器（１０
ｈ）を経由して減衰した結合電圧の振幅と、副結合回路
を経由して減衰した副結合電圧の振幅とが同じになる周
波数の位置に減衰ポールができるので、この減衰ポール
により通過帯域外の減衰特性を改善することができる。

【００３３】図１２ないし図１５は、本実施の形態の遅
延時間補償型ＢＰＦの一例の周波数特性を示すグラフで
ある。図１２は、減衰特性を示すグラフであり、横軸は
周波数（ＭＨｚ）でメモリ間隔は１０ＭＨｚ、縦軸は減
衰量（ｄＢ）でメモリ間隔は１０ｄＢである。

【００３４】また、遅延時間補償型ＢＰＦの中心周波数
は１７９ＭＨｚであり、この図１２において、周波数が
１８４ＭＨｚのときの減衰量は、−２６．７４６ｄＢで
ある。図１３は、図１２に示すグラフを拡大して示すグ
ラフであり、縦軸のメモリ間隔が１ｄＢである。この図
１３のグラフから分かるように、図１２に示す遅延時間
補償型ＢＰＦは、その通過帯域内の振幅偏差が少なくな
っている。

【００３５】図１４は、位相特性を示すグラフであり、
横軸は周波数（ＭＨｚ）でメモリ間隔は１０ＭＨｚ、縦
軸は角度でメモリ間隔は９０°である。この図１４にお
いて、周波数が１８４ＭＨｚのときの位相は、−１２
３．４８°である。図１５は、遅延時間特性を示すグラ
フであり、横軸は周波数（ＭＨｚ）でメモリ間隔は１０
ＭＨｚ、縦軸は遅延量（ｎｓ）でメモリ間隔は１００ｎ
ｓである。この図１５において、周波数が１８４ＭＨｚ
のときの遅延量は、２８．２７９ｎｓである。この図１
５のグラフから分かるように、図１２に示す遅延時間補
償型ＢＰＦは、その通過帯域内の遅延時間偏差が少なく
なっている。

【００３６】図１６ないし図１９は、本実施の形態の遅
延時間補償型ＢＰＦの他の例の周波数特性を示すグラフ
であり、図１２ないし図１５に示す遅延時間補償型ＢＰ
Ｆにおいて、（ｎ−３）番目の共振器と（ｎ＋４）番目
の共振器との間の副結合回路としてＵ字形の結合ループ
７を使用したときの周波数特性を示すグラフである。図
１６は、減衰特性を示すグラフであり、横軸は周波数
（ＭＨｚ）でメモリ間隔は１０ＭＨｚ、縦軸は減衰量
（ｄＢ）でメモリ間隔は１０ｄＢである。この図１６に
おいて、周波数が１８４ＭＨｚのときの減衰量は、−３
２．１２１ｄＢとなり、図１２に示す遅延時間補償型Ｂ
ＰＦと比して、通過帯域外の減衰量が増加している。図
１７は、図１６に示すグラフを拡大して示すグラフであ
り、縦軸のメモリ間隔が１ｄＢである。この図１７のグ
ラフから分かるように、（ｎ−３）番目の共振器と（ｎ
＋４）番目の共振器との間の副結合回路としてＵ字形の
結合ループ７を使用した場合に、その通過帯域内の振幅
偏差は、図１２に示す遅延時間補償型ＢＰＦと同様に少
なくなっている。

【００３７】図１８は、位相特性を示すグラフであり、
横軸は周波数（ＭＨｚ）でメモリ間隔は１０ＭＨｚ、縦
軸は角度でメモリ間隔は９０°であり、この図１８にお
いて、周波数が１８４ＭＨｚのときの位相は、５２．８
２５°である。図１９は、遅延時間特性を示すグラフで
あり、横軸は周波数（ＭＨｚ）でメモリ間隔は１０ＭＨ
ｚ、縦軸は遅延量（ｎｓ）でメモリ間隔は１００ｎｓで
あり、この図１９において、周波数が１８４ＭＨｚのと
きの遅延量は、−４．５４３８ｎｓである。この図１９
のグラフから分かるように、（ｎ−３）番目の共振器と
（ｎ＋４）番目の共振器との間の副結合回路としてＵ字
形の結合ループ７を使用した場合に、その通過帯域内の
遅延時間偏差は、図１２に示す遅延時間補償型ＢＰＦに
比して若干多くなっている。

【００３８】［実施の形態２］図２０は、本発明の実施
の形態２の遅延時間補償形帯域通過フィルタの概略構成
を示す要部断面図である。なお、図２０は、前記図３６
と同一箇所の要部断面図である。本実施の形態の遅延時
間補償型ＢＰＦは、各容量装荷形共振器（１０ａ〜１０
ｈ）の下端側固定電極（３ａ〜３ｈ）を、固定誘電体よ
りなる下端側円筒体（１３ａ〜１３ｈ）の外周面に形成
された金属薄膜で構成した点で、前記実施の形態１の遅
延時間補償型ＢＰＦと相違する。本実施の形態の遅延時
間補償型ＢＰＦによれば、下端側固定電極（３ａ〜３
ｈ）と可動電極（４ａ〜４ｈ）との間に、誘電体として
働く下端側円筒体（１３ａ〜１３ｈ）が挿入されるの
で、下端側円筒体（１３ａ〜１３ｈ）、下端側固定電極
（３ａ〜３ｈ）および可動電極（４ａ〜４ｈ）とで構成
される可変共振容量素子の容量変化を大きくすることが
でき、共振周波数を広範囲に亘って変化させることがで
きる。また、同一の共振周波数であれば、共振器の外形
寸法、即ち、遅延時間補償型ＢＰＦの外形寸法を、前記
実施の形態１の遅延時間補償型ＢＰＦより小さくするこ
とができる。 ［実施の形態３］図２１、図２２は、本発明の実施の形
態３の遅延時間補償形帯域通過フィルタの概略構成を示
す要部断面図である。なお、図２１は、前記図３７と同
一箇所の要部断面図、図２２（ａ）は、前記図３８
（ａ）と同一箇所の要部断面図、図２２（ｂ）は、前記
図３８（ｂ）と同一箇所の要部断面図、図２２（ｃ）
は、前記図３８（ｃ）と同一箇所の要部断面図である。

【００３９】本実施の形態の共振器は、コの字状に配置
された容量装荷形共振器の中で、折り返し点に位置する
２個の容量装荷形共振器を、ｎ番目の共振器（１０ｄの
共振器）と、（ｎ＋１）番目の共振器（１０ｅの共振
器）とするとき、（ｎ−１）番目の共振器（１０ｃの共
振器）と、（ｎ＋２）番目の共振器（１０ｆの共振器）
との間の副結合回路として、Ｓ字形の結合ループ（１
６）を使用した点で、前記実施の形態１の遅延時間補償
型ＢＰＦと相違する。

【００４０】図２３は、本実施の形態の遅延時間補償型
ＢＰＦの等化回路を示す回路図であり、図２４は、図２
３に示す等化回路の変換等化回路である。本実施の形態
の遅延時間補償型ＢＰＦにおいて、（ｎ−１）番目の共
振器と（ｎ＋２）番目の共振器との間で、Ｓ字形の結合
ループ１６で副結合すると、（ｎ−１）番目の共振器と
（ｎ＋２）番目の共振器との間で、副結合回路により生
じる副結合電圧の位相差は（９０°）となる。したがっ
て、本実施の形態の遅延時間補償型ＢＰＦにおいても、
（ｎ−１）番目の共振器と（ｎ＋２）番目の共振器との
間の主結合回路により生じる主結合電圧と、副結合回路
により生じる副結合電圧との間の位相差（ＰＨc-f）
は、前記（２）式に示すように（−１８０°）となる。
これにより、本実施の形態の遅延時間補償型ＢＰＦにお
いても、前記実施の形態１と同様、通過帯域内の振幅偏
差、および遅延時間偏差を少なくすることができる。

【００４１】［実施の形態４］図２５、図２６は、本発
明の実施の形態４の遅延時間補償形帯域通過フィルタの
概略構成を示す要部断面図である。なお、図２５は、前
記図３７と同一箇所の要部断面図、図２６（ａ）は、前
記図３８（ａ）と同一箇所の要部断面図、図２６（ｂ）
は、前記図３８（ｂ）と同一箇所の要部断面図、図２６
（ｃ）は、前記図３８（ｃ）と同一箇所の要部断面図で
ある。

【００４２】本実施の形態の共振器は、コの字状に配置
された容量装荷形共振器の中で、折り返し点に位置する
２個の容量装荷形共振器を、ｎ番目の共振器（１０ｄの
共振器）と、（ｎ＋１）番目の共振器（１０ｅの共振
器）とするとき、（ｎ−２）番目の共振器（１０ｂの共
振器）と、（ｎ＋３）番目の共振器（１０ｇの共振器）
との間の副結合回路として、容量素子１５を使用した点
で、前記実施の形態１の遅延時間補償型ＢＰＦと相違す
る。

【００４３】図２７は、本実施の形態の遅延時間補償型
ＢＰＦの等化回路を示す回路図であり、図２８は、図２
７に示す等化回路の変換等化回路である。本実施の形態
の遅延時間補償型ＢＰＦにおいて、（ｎ−２）番目の共
振器と、（ｎ＋３）番目の共振器との間で、主結合回路
により生じる主結合電圧の位相差（ΘMb-g）は、前記
（３）式に示すように（−４５０°）となる。また、
（ｎ−２）番目の共振器と（ｎ＋３）番目の共振器との
間は、主結合回路の結合係数より小さい容量素子１５で
副結合されているので、（ｎ−２）番目の共振器と（ｎ
＋３）番目の共振器との間で、副結合回路により生じる
副結合電圧の位相差は（９０°）となる。したがって、
本実施の形態の遅延時間補償型ＢＰＦにおいても、（ｎ
−２）番目の共振器と（ｎ＋３）番目の共振器との間の
主結合回路により生じる主結合電圧と、副結合回路によ
り生じる副結合電圧との間の位相差（ＰＨb-g）は、前
記（５）式に示すように（−３６０°）となる。これに
より、本実施の形態の遅延時間補償型ＢＰＦにおいて
も、前記実施の形態１と同様、通過帯域内の振幅偏差、
および遅延時間偏差を少なくすることができる。

【００４４】以上、本発明者によってなされた発明を、
前記実施の形態に基づき具体的に説明したが、本発明
は、前記実施の形態に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
勿論である。

【００４５】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。

【００４６】本発明によれば、容量装荷型共振器を使用
する帯域通過フィルタにおいて、通過帯域内の振幅偏
差、および遅延時間偏差を少なくし、また、急峻な減衰
特性を得ることが可能となる。

【図面の簡単な説明】

【図１】本発明の実施の形態１の遅延時間補償形帯域通
過フィルタの概略構成を示す要部断面図である。

【図２】本発明の実施の形態１の遅延時間補償形帯域通
過フィルタの概略構成を示す要部断面図である。

【図３】本発明の実施の形態１の遅延時間補償形帯域通
過フィルタの概略構成を示す要部断面図である。

【図４】図３５ないし図３８に示す従来の容量装荷形共
振器を用いた楕円関数形の帯域通過フィルタの等化回路
を示す回路図である。

【図５】図４に示す等化回路の変換等化回路である。

【図６】図３５ないし図３８に示す帯域通過フィルタに
おける、通過帯域内の振幅偏差特性、遅延時間（位相）
偏差特性を示すグラフである。

【図７】本実施の形態１の遅延時間補償形帯域通過フィ
ルタの等化回路を示す回路図である。

【図８】図７に示す等化回路の変換等化回路である。

【図９】本実施の形態１の遅延時間補償形帯域通過フィ
ルタにおいて、Ｓ字形の結合ループから成る副結合回路
による遅延時間の補償量が最適の大きさより小さいとき
の通過帯域内の遅延時間（位相）偏差特性を示すグラフ
である。

【図１０】本実施の形態１の遅延時間補償形帯域通過フ
ィルタにおいて、Ｓ字形の結合ループから成る副結合回
路による遅延時間の補償量が最適の大きさのときの通過
帯域内の遅延時間（位相）偏差特性を示すグラフであ
る。

【図１１】本実施の形態１の遅延時間補償形帯域通過フ
ィルタにおいて、Ｓ字形の結合ループから成る副結合回
路による遅延時間の補償量が最適の大きさより大きいと
きの通過帯域内の遅延時間（位相）偏差特性を示すグラ
フである。

【図１２】本実施の形態１の遅延時間補償形帯域通過フ
ィルタの一例の減衰特性を示すグラフである。

【図１３】図１２のグラフを拡大して示すグラフであ
る。

【図１４】本実施の形態１の遅延時間補償形帯域通過フ
ィルタの一例の位相特性を示すグラフである。

【図１５】本実施の形態１の遅延時間補償形帯域通過フ
ィルタの一例の遅延時間特性を示すグラフである。

【図１６】本実施の形態１の遅延時間補償形帯域通過フ
ィルタの他の例の減衰特性を示すグラフである。

【図１７】図１６のグラフを拡大して示すグラフであ
る。

【図１８】本実施の形態１の遅延時間補償形帯域通過フ
ィルタの他の例の位相特性を示すグラフである。

【図１９】本実施の形態１の遅延時間補償形帯域通過フ
ィルタの他の例の遅延時間特性を示すグラフである。

【図２０】本発明の実施の形態２の遅延時間補償形帯域
通過フィルタの概略構成を示す要部断面図である。

【図２１】本発明の実施の形態３の遅延時間補償形帯域
通過フィルタの概略構成を示す要部断面図である。

【図２２】本発明の実施の形態３の遅延時間補償形帯域
通過フィルタの概略構成を示す要部断面図である。

【図２３】本実施の形態３の遅延時間補償形帯域通過フ
ィルタの等化回路を示す回路図である。

【図２４】図２３に示す等化回路の変換等化回路であ
る。

【図２５】本発明の実施の形態４の遅延時間補償形帯域
通過フィルタの概略構成を示す要部断面図である。

【図２６】本発明の実施の形態４の遅延時間補償形帯域
通過フィルタの概略構成を示す要部断面図である。

【図２７】本実施の形態４の遅延時間補償形帯域通過フ
ィルタの等化回路を示す回路図である。

【図２８】図２７に示す等化回路の変換等化回路であ
る。

【図２９】従来の同軸共振器を用いた楕円関数形の帯域
通過フィルタの上面を示す平面図である。

【図３０】図２９に示す帯域通過フィルタの概略構成を
示す要部断面図である。

【図３１】図２９に示す帯域通過フィルタの概略構成を
示す要部断面図である。

【図３２】図２９に示す帯域通過フィルタの概略構成を
示す要部断面図である。

【図３３】従来のヘリカル共振器を用いた楕円関数形の
帯域通過フィルタの概略構成を示す要部断面図である。

【図３４】図３３に示すヘリカル共振器の一つを示す側
面図である。

【図３５】従来の容量装荷形共振器を用いた楕円関数形
の帯域通過フィルタの上面を示す上面図である。

【図３６】図３５に示す帯域通過フィルタの概略構成を
示す要部断面図である。

【図３７】図３５に示す帯域通過フィルタの概略構成を
示す要部断面図である。

【図３８】図３５に示す帯域通過フィルタの概略構成を
示す要部断面図である。

【符号の説明】

１…外部導体、２…隔壁、３ａ〜３ｈ…下端側固定電
極、４ａ〜４ｈ，３５ａ〜３５ｈ…可動電極、５，５
ａ，５ｂ，１５…副結合回路を構成する容量素子、６，
１６…副結合回路を構成するＳ字形のループ素子、７…
副結合回路を構成するＵ字形のループ素子、８，８ａ，
８ｂ…入力（または出力）結合ループ、９ａ〜９ｈ，３
７ａ〜３７ｈ…ロックナット、１１ａ…入力（または出
力）端子、１１ｂ…出力（または入力）端子、１３ａ〜
１３ｈ…固定誘電体よりなる下端側円筒体、１７…副結
合回路を構成するループ素子、２０ａ〜２０ｈ…同軸共
振器、２１ａ〜２１ｈ，３６ａ〜３６ｈ…駆動螺子、２
２ａ〜２２ｈ…共振周波数の調整素子、２３ａ〜２３ｈ
…内部導体、３０ａ〜３０ｈ…ヘリカル共振器、３１ａ
〜３１ｈ…ヘリカル共振素子、３２ａ〜３２ｈ…容量形
成電極、３３ａ〜３３ｈ，３４ａ〜３４ｈ…絶縁碍子。

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１０年６月２日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００３３

【補正方法】変更

【補正内容】

【００３３】図１２ないし図１５は、本実施の形態の遅
延時間補償型ＢＰＦの一例の周波数特性を示すグラフで
ある。図１２は、減衰特性を示すグラフであり、横軸は
周波数（ＭＨｚ）でメモリ間隔は１ＭＨｚ、縦軸は減衰
量（ｄＢ）でメモリ間隔は１０ｄＢである。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００３５

【補正方法】変更

【補正内容】

【００３５】図１４は、位相特性を示すグラフであり、
横軸は周波数（ＭＨｚ）でメモリ間隔は１ＭＨｚ、縦軸
は角度でメモリ間隔は９０°である。この図１４におい
て、周波数が１８４ＭＨｚのときの位相は、−１２３．
４８°である。図１５は、遅延時間特性を示すグラフで
あり、横軸は周波数（ＭＨｚ）でメモリ間隔は１ＭＨ
ｚ、縦軸は遅延量（ｎｓ）でメモリ間隔は１００ｎｓで
ある。この図１５において、周波数が１８４ＭＨｚのと
きの遅延量は、２８．２７９ｎｓである。この図１５の
グラフから分かるように、図１２に示す遅延時間補償型
ＢＰＦは、その通過帯域内の遅延時間偏差が少なくなっ
ている。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００３６

【補正方法】変更

【補正内容】

【００３６】図１６ないし図１９は、本実施の形態の遅
延時間補償型ＢＰＦの他の例の周波数特性を示すグラフ
であり、図１２ないし図１５に示す遅延時間補償型ＢＰ
Ｆにおいて、（ｎ−３）番目の共振器と（ｎ＋４）番目
の共振器との間の副結合回路としてＵ字形の結合ループ
７を使用したときの周波数特性を示すグラフである。図
１６は、減衰特性を示すグラフであり、横軸は周波数
（ＭＨｚ）でメモリ間隔は１ＭＨｚ、縦軸は減衰量（ｄ
Ｂ）でメモリ間隔は１０ｄＢである。この図１６におい
て、周波数が１８４ＭＨｚのときの減衰量は、−３２．
１２１ｄＢとなり、図１２に示す遅延時間補償型ＢＰＦ
と比して、通過帯域外の減衰量が増加している。図１７
は、図１６に示すグラフを拡大して示すグラフであり、
縦軸のメモリ間隔が１ｄＢである。この図１７のグラフ
から分かるように、（ｎ−３）番目の共振器と（ｎ＋
４）番目の共振器との間の副結合回路としてＵ字形の結
合ループ７を使用した場合に、その通過帯域内の振幅偏
差は、図１２に示す遅延時間補償型ＢＰＦと同様に少な
くなっている。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００３７

【補正方法】変更

【補正内容】

【００３７】図１８は、位相特性を示すグラフであり、
横軸は周波数（ＭＨｚ）でメモリ間隔は１ＭＨｚ、縦軸
は角度でメモリ間隔は９０°であり、この図１８におい
て、周波数が１８４ＭＨｚのときの位相は、５２．８２
５°である。図１９は、遅延時間特性を示すグラフであ
り、横軸は周波数（ＭＨｚ）でメモリ間隔は１ＭＨｚ、
縦軸は遅延量（ｎｓ）でメモリ間隔は１００ｎｓであ
り、この図１９において、周波数が１８４ＭＨｚのとき
の遅延量は、−４．５４３８ｎｓである。この図１９の
グラフから分かるように、（ｎ−３）番目の共振器と
（ｎ＋４）番目の共振器との間の副結合回路としてＵ字
形の結合ループ７を使用した場合に、その通過帯域内の
遅延時間偏差は、図１２に示す遅延時間補償型ＢＰＦに
比して若干多くなっている。

【手続補正５】

【補正対象書類名】図面

【補正対象項目名】図１２

【補正方法】変更

【補正内容】

【図１２】

【手続補正６】

【補正対象書類名】図面

【補正対象項目名】図１３

【補正方法】変更

【補正内容】

【図１３】

【手続補正７】

【補正対象書類名】図面

【補正対象項目名】図１４

【補正方法】変更

【補正内容】

【図１４】

【手続補正８】

【補正対象書類名】図面

【補正対象項目名】図１５

【補正方法】変更

【補正内容】

【図１５】

【手続補正９】

【補正対象書類名】図面

【補正対象項目名】図１６

【補正方法】変更

【補正内容】

【図１６】

【手続補正１０】

【補正対象書類名】図面

【補正対象項目名】図１７

【補正方法】変更

【補正内容】

【図１７】

【手続補正１１】

【補正対象書類名】図面

【補正対象項目名】図１８

【補正方法】変更

【補正内容】

【図１８】

【手続補正１２】

【補正対象書類名】図面

【補正対象項目名】図１９

【補正方法】変更

【補正内容】

【図１９】 ─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１１年２月８日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】全文

【補正方法】変更

【補正内容】

【発明の名称】 群遅延時間補償形帯域通過フィルタ

【特許請求の範囲】

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、テレビジョン方法
等放送設備に使用される帯域通過フィルタに係わり、特
に、通過帯域内において群遅延時間偏差特性が良好で、
減衰特性の急峻な群遅延時間補償形帯域通過フィルタに
関する。

【０００２】

【従来の技術】従来、ＶＨＦ帯のテレビ放送設備におい
ては、ＩＭ波（相互変調波）等の不要波を除去するため
に、共振器にヘリカル共振器あるいは同軸形共振器を使
用する楕円関数形の帯域通過フィルタ（バンドパスフィ
ルタ；以下、ＢＰＦと称する。）が使用されている。図
２９は、従来の同軸共振器を用いた楕円関数形のＢＰＦ
の上面を示す平面図、図３０、図３１、図３２は、図２
９に示すＢＰＦの概略構成を示す要部断面図である。な
お、図３０は、図２９に示すＡ−Ａ’線で切断した要部
断面図、図３１は、図３０に示すＢ−Ｂ’線で切断した
要部断面図、図３２（ａ）は、図２９に示すＣ−Ｃ’線
で切断した要部断面図、図３２（ｂ）は、図２９に示す
Ｄ−Ｄ’線で切断した要部断面図、図３２（ｃ）は、図
２９に示すＥ−Ｅ’線で切断した要部断面図である。図
２９ないし図３２において、１は外部導体、２は隔壁、
５ａ，５ｂは副結合回路を構成する容量素子、７は副結
合回路を構成するＵ字形のループ素子、８は入力（また
は出力）結合ループ、９ａ〜９ｈはロックナット、１１
ａは入力（または出力）端子、１１ｂは出力（または入
力）端子、２０ａ〜２０ｈは同軸共振器、２１ａ〜２１
ｈは駆動螺子、２２ａ〜２２ｈは共振周波数の調整素
子、２３ａ〜２３ｈは内部導体である。この図２９ない
し図３２に示す同軸共振器を用いた楕円関数形のＢＰＦ
は、λ／４同軸共振器を使用する関係上、その形状が大
きくなるという欠点を有している。

【０００３】図３３は、従来のヘリカル共振器を用いた
楕円関数形のＢＰＦの概略構成を示す要部断面図であ
り、図３４は、図３３に示すヘリカル共振器の一つを示
す側面図である。図３３、図３４において、１は外部導
体、２は隔壁、５ａ，５ｂは副結合回路を構成する容量
素子、８は入力（または出力）結合ループ、１７は副結
合回路を構成するループ素子、３０ａ〜３０ｈはヘリカ
ル共振器、３１ａ〜３１ｈはヘリカル共振素子、３２ａ
〜３２ｈは容量形成電極、３３ａ〜３３ｈ，３４ａ〜３
４ｈは絶縁碍子、３５ａ〜３５ｈは可動電極、３６ａ〜
３６ｈは駆動螺子、３７ａ〜３７ｈはロックナットであ
る。この図３３、図３４に示すヘリカル共振器を用いた
楕円関数形のＢＰＦは、その形状が複雑で耐振動特性が
悪いという欠点を有していた。

【０００４】一方、本発明者は、従来のλ／４同軸共振
器あるいはヘリカル共振器に代わるものとして、容量装
荷形共振器を考案し、この容量装荷形共振器を用いた楕
円関数形のＢＰＦを考案した。図３５は、従来の容量装
荷形共振器を用いた楕円関数形のＢＰＦの上面を示す上
面図であり、図３６、図３７、図３８は、図３５に示す
ＢＰＦの概略構成を示す要部断面図である。なお、図３
６は、図３５に示すＡ−Ａ’線で切断した要部断面図、
図３７は、図３６に示すＢ−Ｂ’線で切断した要部断面
図、図３８（ａ）は、図３５に示すＣ−Ｃ’線で切断し
た要部断面図、図３８（ｂ）は、図３５に示すＤ−Ｄ’
線で切断した要部断面図、図３８（ｃ）は、図３５に示
すＥ−Ｅ’線で切断した要部断面図である。図３５ない
し図３８において、１は外部導体、２は隔壁、３ａ〜３
ｈは下端側固定電極、４ａ〜４ｈは可動電極、５ａ，５
ｂは副結合回路を構成する容量素子、７は副結合回路を
構成するＵ字形の結合ループ、８は入力（または出力）
結合ループ、９ａ〜９ｈはロックナット、１０ａ〜１０
ｈは容量装荷形共振器、１１ａは入力（または出力）端
子、１１ｂは出力（または入力）端子である。この図３
５ないし図３８に示す容量装荷形共振器を用いた楕円関
数形のＢＰＦは、磁気結合回路で主結合された容量装荷
形共振器（１０ａ〜１０ｈ）をコの字状に配置する。そ
して、コの字状に配置された容量装荷形共振器の中で、
折り返し点に位置する２個の容量装荷形共振器を、ｎ番
目の共振器（１０ｄの共振器）と、（ｎ＋１）番目の共
振器（１０ｅの共振器）とするとき、（ｎ−１）番目の
共振器（１０ｃの共振器）と（ｎ＋２）番目の共振器
（１０ｆの共振器）との間を、容量素子（５ａ）で副結
合し、また、（ｎ−２）番目の共振器（１０ｂの共振
器）と（ｎ＋３）番目の共振器（１０ｇの共振器）との
間を、Ｕ字形の結合ループ７で副結合したものである。
この図３５ないし図３８に示す容量装荷形共振器を用い
た楕円関数形のＢＰＦは、図３３、図３４に示すヘリカ
ル共振器を用いた楕円関数形のＢＰＦのように、構造が
複雑でなく、また、図２９ないし図３２に示す同軸共振
器を用いた楕円関数形のＢＰＦより、小型化でき、か
つ、周波数特性が良好であるという特徴を有している。

【０００５】

【発明が解決しようとする課題】これから開始されるデ
ジタルテレビの信号は、セグメント数（１３セグメン
ト）が多く、また、セグメント間隔が狭い（４３２ＫＨ
ｚ）ために目的信号波の近傍にＩＭ波が多数発生する。
また、変調方式により、使用するＢＰＦには、通過帯域
内の振幅偏差、群遅延時間偏差が少なくて、減衰特性の
急峻な周波数特性のＢＰＦが要求される。前記図３５な
いし図３８に示す容量装荷形共振器を用いた楕円関数形
のＢＰＦは、アナログテレビの信号等の減衰特性を重視
したＢＰＦに適している。しかしながら、前記図３５な
いし図３８に示す容量装荷形共振器を用いた楕円関数形
のＢＰＦは、通過帯域内の振幅偏差、群遅延時間偏差が
大きく、前記したような周波数特性が要求されるデジタ
ルテレビの信号用のＢＰＦに適していないという問題点
があった。本発明は、前記従来技術の問題点を解決する
ためになされたものであり、本発明の目的は、群遅延時
間補償形帯域通過フィルタにおいて、群遅延時間特性を
補償し、通過帯域内の振幅偏差、群遅延時間偏差を少な
くすることが可能となる技術を提供することにある。本
発明の前記ならびにその他の目的と新規な特徴は、本明
細書の記述及び添付図面によって明らかにする。

【０００６】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記の通りである。即ち、本発明は、１番目からＮ（Ｎ
≧６）番目までの容量装荷形共振器をコの字状に従続接
続し、各容量装荷形共振器間を磁気結合回路で主結合し
てなる群遅延時間補償形帯域通過フィルタにおいて、コ
の字状の折り返し点に位置する２つの容量装荷形共振器
を、それぞれｎ（ｎ＜Ｎ）番目、（ｎ＋１）番目の容量
装荷形共振器とするとき、（ｎ−１）番目の容量装荷形
共振器と（ｎ＋２）番目の容量装荷形共振器との間を容
量素子、あるいは容量性の結合ループにより副結合し、
また、（ｎ−２）番目の容量装荷形共振器と（ｎ＋３）
番目の容量装荷形共振器との間を容量素子、あるいは容
量性の結合ループにより副結合したことを特徴とする。

【０００７】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、実施の形態を説明す
るための全図において、同一機能を有するものは同一符
号を付け、その繰り返しの説明は省略する。 ［実施の形態１］図１、図２、図３は、本発明の実施の
形態１の群遅延時間補償形帯域通過フィルタの概略構成
を示す要部断面図である。なお、図１は、前記図３６と
同一箇所の要部断面図、図２は、前記図３７と同一箇所
の要部断面図、図３（ａ）は、前記図３８（ａ）と同一
箇所の要部断面図、図３（ｂ）は、前記図３８（ｂ）と
同一箇所の要部断面図、図３（ｃ）は、前記図３８
（ｃ）と同一箇所の要部断面図である。図１ないし図３
において、５は副結合回路を構成する容量素子、６は副
結合回路を構成するＳ字形の結合ループであり、それ以
外の符号は、前記図３５ないし図３８と同じである。本
実施の形態において、外部導体１の高さ（図１に示すＳ
Ｈ）は、λｏ／１００〜λｏ／１０に設定される。ここ
で、λｏは、共振器の共振周波数ｆｏの波長を示す。

【０００８】下端側固定電極（３ａ〜３ｈ）は、下端部
が、外部導体１の下壁に固定され、上端部は適当な間隔
を隔てて外部導体１の上壁と対向している。この下端側
固定電極（３ａ〜３ｈ）の下端部を外部導体１の下壁に
固定する手段としては、例えば、下端側固定電極（３ａ
〜３ｈ）の下端部に一体に取り付けた鍔部を、外部導体
１の下壁に螺子止めにより固定すればよい。可動電極
（４ａ〜４ｈ）は、外周面に螺子を刻んだ円柱状または
円筒状導体（例えば、銅、銀）より成り、下端側固定電
極（３ａ〜３ｈ）に対して同軸状に、また、外部導体１
の上壁に設けられた螺子孔に螺合させて取り付けられ
る。この可動電極（４ａ〜４ｈ）は、正方向または逆方
向に回転させて、前進または後退させることによって、
下端側固定電極２内への挿入長が変化できるように形成
されている。入力（または出力）端子１１ａ、および出
力（または入力）端子１１ｂは、それぞれ、例えば、同
軸接栓より成り、各同軸接栓を形成する外部導体を、共
振器を構成する外部導体１に接続してある。この容量装
荷形共振器は、低インピーダンス形で耐電圧特性の良好
な共振器であり、非常に大きな無負荷Ｑが得られ、さら
に、不要な奇数高調波成分を大幅に抑圧することがで
き、集中定数回路素子であるコイルおよびコンデンサに
よって形成される共振器とその特性において同等とな
る。なお、各容量装荷形共振器（１０ａ〜１０ｈ）に、
共振周波数微調整素子およびロックナッ卜を設けるよう
にしてもよい。

【０００９】本発明の実施の形態１の群遅延時間補償形
ＢＰＦにおいても、容量装荷形共振器（１０ａ〜１０
ｈ）をコの字状に配置し、各容量装荷形共振器（１０ａ
〜１０ｈ）間を、磁気結合回路で主結合する。また、本
発明の実施の形態１の群遅延時間補償形ＢＰＦにおい
て、入出力結合回路は、容量結合、あるいは磁気結合
（ループ）でもよいが、本実施の形態では、磁気結合の
場合について説明する。さらに、本実施の形態の群遅延
時間補償型ＢＰＦにおいて、容量装荷形共振器の数
（Ｎ）は６（Ｎ≧６）以上である必要があるが、本実施
の形態では、Ｎ＝８の場合について説明する。

【００１０】図４は、図３５ないし図３８に示す従来の
容量装荷形共振器を用いた楕円関数形のＢＰＦの等化回
路を示す回路図であり、図５は、図４に示す等化回路の
変換等化回路である。なお、図４に示す容量（Ｃａ〜Ｃ
ｈ）は、下端側固定電極（３ａ〜３ｈ）および可動電極
（４ａ〜４ｈ）によって形成される可変共振容量素子を
示し、また、８ａは入力（または出力）結合ループ、８
ｂは出力（または入力）結合ループを示す。図３５ない
し図３８に示す楕円関数形のＢＰＦにおいて、コの字状
に配置された容量装荷形共振器の中で、折り返し点に位
置する２個の容量装荷形共振器を、ｎ番目の共振器（１
０ｄの共振器）と、（ｎ＋１）番目の共振器（１０ｅの
共振器）とするとき、その通過帯域外（減衰域）におい
て、（ｎ−１）番目の共振器（１０ｃの共振器）と、
（ｎ＋２）番目の共振器（１０ｆの共振器）との間で、
主結合回路により生じる主結合電圧の位相差（ΘMc-f）
は、下記（１）式で表される。

【００１１】

【数１】 ΘMc-f＝−９０°×（（ｎ＋２）−（ｎ−１）） ＝−９０°×３ ＝−２７０° ・・・・・・・・・・・・・・・・・ （１） また、（ｎ−１）番目の共振器と（ｎ＋２）番目の共振
器との間は、主結合回路の結合係数より小さい容量素子
（５ａ）で副結合されているので、（ｎ−１）番目の共
振器と（ｎ＋２）番目の共振器との間で、副結合回路に
より生じる副結合電圧の位相差は（９０°）となる。し
たがって、（ｎ−１）番目の共振器と（ｎ＋２）番目の
共振器との間の主結合回路により生じる主結合電圧と、
副結合回路により生じる副結合電圧との間の位相差（Ｐ
Ｈc-f ）は、下記（２）式で表される。

【００１２】

【数２】 ＰＨc-f ＝−２７０°＋９０° ＝−１８０° ・・・・・・・・・・・・・・・・ （２） また、（ｎ−２）番目の共振器（１０ｂの共振器）と、
（ｎ＋３）番目の共振器（１０ｇの共振器）との間で、
主結合回路により生じる主結合電圧の位相差（ΘMb-g）
は、下記（３）式で表される。

【００１３】

【数３】 ΘMb-g＝−９０°×（（ｎ＋３）−（ｎ−２）） ＝−９０°×５ ＝−４５０° ・・・・・・・・・・・・・・・・・ （３） また、（ｎ−２）番目の共振器と（ｎ＋３）番目の共振
器との間は、Ｕ字形の結合ループ７で副結合されている
ので、（ｎ−２）番目の共振器と（ｎ＋３）番目の共振
器との間で、副結合回路により生じる副結合電圧の位相
差は（−９０°）となる。したがって、（ｎ−２）番目
の共振器と（ｎ＋３）番目の共振器との間の主結合回路
により生じる主結合電圧と、副結合回路により生じる副
結合電圧との間の位相差（ＰＨb-g ）は、下記（４）式
で表される。

【００１４】

【数４】 ＰＨb-g ＝−４５０°−９０° ＝−５４０° ＝−１８０−３６０° ＝−１８０° ・・・・・・・・・・・・・・・・ （４） したがって、図３５ないし図３８に示す楕円関数形のＢ
ＰＦでは、（ｎ−１）番目の共振器と（ｎ＋２）番目の
共振器との間、および、（ｎ−２）番目の共振器と（ｎ
＋３）番目の共振器との間において、主結合回路により
生じる主結合電圧と、副結合回路により生じる副結合電
圧との間の位相差は逆相となるので、その減衰域におい
て、主結合回路を経由して減衰した主結合電圧の振幅
と、副結合回路を経由して減衰した副結合電圧の振幅と
が同じになる周波数の位置に減衰ポールができる。この
ように、図３５ないし図３８に示す楕円関数形のＢＰＦ
は、図６に一対の減衰極を有する場合の特性例を示した
ように、振幅特性、群遅延時間特性共に通過帯域内の偏
差が大きいという欠点があった。

【００１５】図７は、本実施の形態の群遅延時間補償型
ＢＰＦの等化回路を示す回路図であり、図８は、図７に
示す等化回路の変換等化回路である。本実施の形態の群
遅延時間補償型ＢＰＦは、コの字状に配置された容量装
荷形共振の中で、折り返し点に位置する２個の容量装荷
形共振を、ｎ番目の共振器（１０ｄの共振器）と、（ｎ
＋１）番目の共振器（１０ｅの共振器）とするとき、
（ｎ−２）番目の共振器（１０ｂの共振器）と、（ｎ＋
３）番目の共振器（１０ｇの共振器）との間の副結合回
路として、通常のＵ字型のループ素子７の代わりに、Ｓ
字型のループ素子（本願発明の容量性のループ素子）６
を使用する点、（ｎ−３）番目の共振器（１０ａの共振
器）と、（ｎ＋４）番目の共振器（１０ｈの共振器）と
の間の副結合回路として、通常のＵ字型のループ素子７
を使用した点で、前記図３５ないし図３８に示す楕円関
数形のＢＰＦと相違する。このＳ字形の結合ループ６を
使用することにより、（ｎ−２）番目の共振器と（ｎ＋
３）番目の共振器との間の結合回路は、図８のＭ61，Ｍ
62に示す相互インダクタンス回路で表される。

【００１６】図５および図８に示す各相互インダクタン
ス回路（Ｍ41，Ｍ42，Ｍ61，Ｍ62）において、副結合回
路を構成するループ素子側（複数の回路素子を跳ばして
相互インダクタンス回路同志を直接接続している側）の
コイルを二次コイル、残りのコイルを一次コイルとす
る。この場合に、図８に示す相互インダクタンス回路
（Ｍ61，Ｍ62）により相互インダクタンス回路Ｍ62の一
次コイルに誘起される副結合電圧と、図５に示す相互イ
ンダクタンス回路（Ｍ41，Ｍ42）により相互インダクタ
ンス回路Ｍ42の一次コイルに誘起される副結合電圧とを
比較すると、互いに逆相であることが容易に理解でき
る。 即ち、図７に示すように、（ｎ−２）番目の共振器
と、（ｎ＋３）番目の共振器との間の副結合回路とし
て、Ｓ字形のループ素子６を使用した場合に、（ｎ＋
３）番目の共振器に誘起される副結合電圧は、図４に示
すように、（ｎ−２）番目の共振器と、（ｎ＋３）番目
の共振器との間の副結合回路として、Ｕ字形のループ素
子７を使用した場合に、（ｎ＋３）番目の共振器に誘起
される副結合電圧と比して、位相が１８０°異なること
になる。なお、本発明では、このＳ字形のループ素子６
とは、図３（ｂ）に示すように、隔壁２の上下異なる位
置で、ループ素子の両端が隔壁２に電気的、機械的に接
続される構造のループ素子を意味する。

【００１７】本実施の形態の群遅延時間補償型ＢＰＦに
おいて、（ｎ−２）番目の共振器（１０ｂの共振器）
と、（ｎ＋３）番目の共振器（１０ｇの共振器）との間
で、主結合回路により生じる主結合電圧の位相差（ΘMb
-g）は、前記（３）式に示すように（−４５０°）とな
る。 また、（ｎ−２）番目の共振器と（ｎ＋３）番目の
共振器との間で、Ｓ字形の結合ループ６により生じる副
結合電圧の位相差は（９０°）となる。したがって、
（ｎ−２）番目の共振器と（ｎ＋３）番目の共振器との
間の主結合回路により生じる主結合電圧と、副結合回路
により生じる副結合電圧との間の位相差（ＰＨb-g ）
は、下記（５）式で表される。

【００１８】

【数５】 ＰＨb-g ＝−４５０°＋９０° ＝−３６０° ・・・・・・・・・・・・・・・・ （５） 前記（５）式から分かるように、本実施の形態の群遅延
時間補償型ＢＰＦでは、（ｎ−２）番目の共振器と（ｎ
＋３）番目の共振器との間で、主結合回路での結合によ
り生じる主結合電圧と、副結合回路での結合により生じ
る副結合電圧とは、同相（位相差が−３６０°）とな
る。このため、本実施の形態の群遅延時間補償型ＢＰＦ
の中心周波数においては、Ｓ字形の結合ループ６によ
り、共振器（１０ｃ）→共振器（１０ｄ）→共振器（１
０ｅ）→共振器（１０ｆ）（または共振器（１０ｆ）→
共振器（１０ｅ）→共振器（１０ｄ）→共振器（１０
ｃ））の方向の抵抗成分による分流で、少ない量である
が分流損が生じて、挿入損失が増大する。また、周波数
が、中心周波数から変位するにつれて、主結合回路によ
り生じる主結合電圧の位相が、群遅延時間補償型ＢＰＦ
の中心周波数の位相に対して、±９０°方向に変位す
る。

【００１９】しかしながら、副結合回路により生じる副
結合電圧の位相は変位しないので、群遅延時間補償型Ｂ
ＰＦの中心周波数から変位する周波数では、主結合回路
により生じる主結合電圧と、副結合回路により生じる副
結合電圧との合成電圧が減少する方向に作用し、群遅延
時間補償型ＢＰＦの通過帯域のバンドエッジでは、ｄＢ
値で約１／１．４倍に挿入損失が低下する。このため、
本実施の形態の群遅延時間補償型ＢＰＦでは、中心周波
数の損失増大と、通過帯域のバンドエッジ付近における
損失量の低下とが作用し、通過帯域内の振幅偏差を少な
くすることが可能である。また、通過帯域内の位相特性
に関しては、Ｓ字形の結合ループ６から成る副結合回路
により生じる副結合波が作用して合成結合波の位相は、
副結合回路により生じる副結合波の位相に近づき、位相
変化が直線に近づくことになる。即ち、通過域におい
て、主結合回路により（ｎ＋３）番目の共振器に生じる
電磁界と、Ｓ字形のループ素子６から成る副結合回路に
より（ｎ＋３）番目の共振器に生じる電磁界とは、中心
周波数の近辺においては、互いに打ち消し合い、通過域
のバンドエッジ付近では互いに加わり合う傾向を示し、
通過域内の振幅特性の偏差が小さくなる。これにより、
群遅延時間の変化量が小さくなるように補償されるの
で、通過帯域内の群遅延時間偏差を少なくし、群遅延時
間特性を改善することができる。

【００２０】Ｓ字形の結合ループ６から成る副結合回路
による群遅延時間の補償量が最適の大きさより小さい
と、補償量が少なくなべ底形に近い群遅延時間特性とな
る。この状態の群遅延時間特性を図９に示す。Ｓ字形の
結合ループ６から成る副結合回路による群遅延時間の補
償量が最適の大きさのときには、群遅延時間特性の平坦
部が一番広くなる。この状態の群遅延時間特性を図１０
に示す。Ｓ字形の結合ループ６から成る副結合回路によ
る群遅延時間の補償量が最適の大きさより大きいと、補
償量が過補償となる。この状態の群遅延時間特性を図１
１に示す。その通過帯域内において、ある程度の許容リ
ップル的な群遅延時間特性を許容することが可能であれ
ば、過補償形の群遅延時間補償型ＢＰＦが最も群遅延時
間特性は広くなる。本実施の形態の群遅延時間補償型Ｂ
ＰＦおいて、（ｎ−３）番目の共振器（１０ａの共振
器）共振器と、（ｎ＋４）番目の共振器（１０ｈの共振
器）との間で、共振器（１０ａ）→共振器（１０ｂ）→
共振器（１０ｇ）→共振器（１０ｈ）の経路により生じ
る結合電圧の位相差（ΘMa-h）は、下記（６）式で表さ
れる。

【００２１】

【数６】 ΘMa-h＝−９０°＋９０°−９０° ＝−９０° ・・・・・・・・・・・・・・・・・・ （６） また、（ｎ−３）番目の共振器と（ｎ＋４）番目の共振
器との間は、Ｕ字形の結合ループ７で副結合されている
ので、（ｎ−３）番目の共振器と（ｎ＋４）番目の共振
器との間で、副結合回路により生じる副結合電圧の位相
差は（−９０°）となる。したがって、（ｎ−３）番目
の共振器と（ｎ＋４）番目の共振器との間で、共振器
（１０ａ）→共振器（１０ｂ）→共振器（１０ｇ）→共
振器（１０ｈ）の経路により生じる結合電圧と、副結合
回路により生じる副結合電圧との間の位相差（ＰＨa-f
）は、下記（７）式で表される。

【００２２】

【数７】 ＰＨa-f ＝−９０°−９０° ＝−１８０° ・・・・・・・・・・・・・・・・ （７） 前記（７）式から分かるように、本実施の形態の群遅延
時間補償型ＢＰＦにおいて、（ｎ−１）番目の共振器と
（ｎ＋４）番目の共振器との間で、共振器（１０ａ）→
共振器（１０ｂ）→共振器（１０ｇ）→共振器（１０
ｈ）の経路により生じる結合電圧と、副結合回路により
生じる副結合電圧とは、逆相（位相差が−１８０°）と
なる。したがって、本実施の形態の群遅延時間補償型Ｂ
ＰＦでは、その減衰域において、共振器（１０ａ）→共
振器（１０ｂ）→共振器（１０ｇ）→共振器（１０ｈ）
を経由して減衰した結合電圧の振幅と、副結合回路を経
由して減衰した副結合電圧の振幅とが同じになる周波数
の位置に減衰ポールができるので、この減衰ポールによ
り通過帯域外の減衰特性を改善することができる。即
ち、本実施の形態の群遅延時間補償型ＢＰＦでは、（ｎ
−２）番目の共振器と（ｎ＋３）番目の共振器との間
が、Ｓ字形の結合ループ６から成る副結合回路により同
相結合しており、このＳ字形のループ６から成る副結合
回路により、通過帯域外の減衰量が小さくなるが、（ｎ
−３）番目の共振器と（ｎ＋４）番目の共振器との間
を、Ｕ字形の結合ループ７から成る副結合回路で結合す
ることにより、通過帯域外で一対の減衰極を発生させる
ことができるので、通過帯域外の減衰特性を改善するこ
とができる。このように、本実施の形態の群遅延時間補
償型ＢＰＦにおいては、減衰極は二対以下に限定される
が、通過域における振幅特性および群遅延時間特性の偏
差を共に改善することができる。なお、Ｕ字型のループ
素子７は、通過帯域外の減衰特性を改善するために設け
たものであり、本実施の形態の群遅延時間補償型ＢＰＦ
において、通過帯域外の減衰量が、仕様条件を満足する
場合であれば、Ｕ字型のループ素子７を設けず、容量素
子５およびＳ字形のループ素子６から成る副結合回路の
み設けるようにしてもよい。

【００２３】図１２ないし図１５は、本実施の形態の群
遅延時間補償型ＢＰＦの一例の周波数特性を示すグラフ
である。図１２は、減衰特性を示すグラフであり、横軸
は周波数（ＭＨｚ）でメモリ間隔は１ＭＨｚ、縦軸は減
衰量（ｄＢ）でメモリ間隔は１０ｄＢである。また、群
遅延時間補償型ＢＰＦの中心周波数は１７９ＭＨｚであ
り、この図１２において、周波数が１８４ＭＨｚのとき
の減衰量は、−２６．７４６ｄＢである。図１３は、図
１２に示すグラフを拡大して示すグラフであり、縦軸の
メモリ間隔が１ｄＢである。この図１３のグラフから分
かるように、図１２に示す群遅延時間補償型ＢＰＦは、
その通過帯域内の振幅偏差が少なくなっている。

【００２４】図１４は、位相特性を示すグラフであり、
横軸は周波数（ＭＨｚ）でメモリ間隔は１ＭＨｚ、縦軸
は角度でメモリ間隔は９０°である。この図１４におい
て、周波数が１８４ＭＨｚのときの位相は、−１２３．
４８°である。図１５は、群遅延時間特性を示すグラフ
であり、横軸は周波数（ＭＨｚ）でメモリ間隔は１ＭＨ
ｚ、縦軸は遅延量（ｎｓ）でメモリ間隔は１００ｎｓで
ある。この図１５において、周波数が１８４ＭＨｚのと
きの遅延量は、２８．２７９ｎｓである。この図１５の
グラフから分かるように、図１２に示す群遅延時間補償
型ＢＰＦは、その通過帯域内の群遅延時間偏差が少なく
なっている。

【００２５】図１６ないし図１９は、本実施の形態の群
遅延時間補償型ＢＰＦの他の例の周波数特性を示すグラ
フであり、図１２ないし図１５に示す群遅延時間補償型
ＢＰＦにおいて、（ｎ−３）番目の共振器と（ｎ＋４）
番目の共振器との間の副結合回路としてＵ字形の結合ル
ープ７を使用したときの周波数特性を示すグラフであ
る。図１６は、減衰特性を示すグラフであり、横軸は周
波数（ＭＨｚ）でメモリ間隔は１ＭＨｚ、縦軸は減衰量
（ｄＢ）でメモリ間隔は１０ｄＢである。この図１６に
おいて、周波数が１８４ＭＨｚのときの減衰量は、−３
２．１２１ｄＢとなり、図１２に示す群遅延時間補償型
ＢＰＦと比して、通過帯域外の減衰量が増加している。
図１７は、図１６に示すグラフを拡大して示すグラフで
あり、縦軸のメモリ間隔が１ｄＢである。この図１７の
グラフから分かるように、（ｎ−３）番目の共振器と
（ｎ＋４）番目の共振器との間の副結合回路としてＵ字
形の結合ループ７を使用した場合に、その通過帯域内の
振幅偏差は、図１２に示す群遅延時間補償型ＢＰＦと同
様に少なくなっている。図１８は、位相特性を示すグラ
フであり、横軸は周波数（ＭＨｚ）でメモリ間隔は１Ｍ
Ｈｚ、縦軸は角度でメモリ間隔は９０°であり、この図
１８において、周波数が１８４ＭＨｚのときの位相は、
５２．８２５°である。図１９は、群遅延時間特性を示
すグラフであり、横軸は周波数（ＭＨｚ）でメモリ間隔
は１ＭＨｚ、縦軸は遅延量（ｎｓ）でメモリ間隔は１０
０ｎｓであり、この図１９において、周波数が１８４Ｍ
Ｈｚのときの遅延量は、−４．５４３８ｎｓである。こ
の図１９のグラフから分かるように、（ｎ−３）番目の
共振器と（ｎ＋４）番目の共振器との間の副結合回路と
してＵ字形の結合ループ７を使用した場合に、その通過
帯域内の群遅延時間偏差は、図１２に示す群遅延時間補
償型ＢＰＦに比して若干多くなっている。

【００２６】［実施の形態２］図２０は、本発明の実施
の形態２の群遅延時間補償形帯域通過フィルタの概略構
成を示す要部断面図である。なお、図２０は、前記図３
６と同一箇所の要部断面図である。本実施の形態の群遅
延時間補償型ＢＰＦは、各容量装荷形共振器（１０ａ〜
１０ｈ）の下端側固定電極（３ａ〜３ｈ）を、固定誘電
体よりなる下端側円筒体（１３ａ〜１３ｈ）の外周面に
形成された金属薄膜で構成した点で、前記実施の形態１
の群遅延時間補償型ＢＰＦと相違する。本実施の形態の
群遅延時間補償型ＢＰＦによれば、下端側固定電極（３
ａ〜３ｈ）と可動電極（４ａ〜４ｈ）との間に、誘電体
として働く下端側円筒体（１３ａ〜１３ｈ）が挿入され
るので、下端側円筒体（１３ａ〜１３ｈ）、下端側固定
電極（３ａ〜３ｈ）および可動電極（４ａ〜４ｈ）とで
構成される可変共振容量素子の容量変化を大きくするこ
とができ、共振周波数を広範囲に亘って変化させること
ができる。また、同一の共振周波数であれば、共振器の
外形寸法、即ち、群遅延時間補償型ＢＰＦの外形寸法
を、前記実施の形態１の群遅延時間補償型ＢＰＦより小
さくすることができる。

【００２７】［実施の形態３］図２１、図２２は、本発
明の実施の形態３の群遅延時間補償形帯域通過フィルタ
の概略構成を示す要部断面図である。なお、図２１は、
前記図３７と同一箇所の要部断面図、図２２（ａ）は、
前記図３８（ａ）と同一箇所の要部断面図、図２２
（ｂ）は、前記図３８（ｂ）と同一箇所の要部断面図、
図２２（ｃ）は、前記図３８（ｃ）と同一箇所の要部断
面図である。本実施の形態の群遅延時間補償型ＢＰＦ
は、コの字状に配置された容量装荷形共振器の中で、折
り返し点に位置する２個の容量装荷形共振器を、ｎ番目
の共振器（１０ｄの共振器）と、（ｎ＋１）番目の共振
器（１０ｅの共振器）とするとき、（ｎ−１）番目の共
振器（１０ｃの共振器）と、（ｎ＋２）番目の共振器
（１０ｆの共振器）との間の副結合回路として、Ｓ字形
の結合ループ１６を使用した点で、前記実施の形態１の
群遅延時間補償型ＢＰＦと相違する。

【００２８】図２３は、本実施の形態の群遅延時間補償
型ＢＰＦの等化回路を示す回路図であり、図２４は、図
２３に示す等化回路の変換等化回路である。本実施の形
態の群遅延時間補償型ＢＰＦにおいて、（ｎ−１）番目
の共振器と（ｎ＋２）番目の共振器との間で、Ｓ字形の
結合ループ１６で副結合すると、（ｎ−１）番目の共振
器と（ｎ＋２）番目の共振器との間で、副結合回路によ
り生じる副結合電圧の位相差は（９０°）となる。した
がって、本実施の形態の群遅延時間補償型ＢＰＦにおい
ても、（ｎ−１）番目の共振器と（ｎ＋２）番目の共振
器との間の主結合回路により生じる主結合電圧と、副結
合回路により生じる副結合電圧との間の位相差（ＰＨc-
f ）は、前記（２）式に示すように（−１８０°）とな
る。これにより、本実施の形態の群遅延時間補償型ＢＰ
Ｆにおいても、前記実施の形態１と同様、通過帯域内の
振幅偏差、および群遅延時間偏差を少なくすることがで
きる。

【００２９】［実施の形態４］図２５、図２６は、本発
明の実施の形態４の群遅延時間補償形帯域通過フィルタ
の概略構成を示す要部断面図である。なお、図２５は、
前記図３７と同一箇所の要部断面図、図２６（ａ）は、
前記図３８（ａ）と同一箇所の要部断面図、図２６
（ｂ）は、前記図３８（ｂ）と同一箇所の要部断面図、
図２６（ｃ）は、前記図３８（ｃ）と同一箇所の要部断
面図である。本実施の形態の群遅延時間補償型ＢＰＦ
は、コの字状に配置された容量装荷形共振器の中で、折
り返し点に位置する２個の容量装荷形共振器を、ｎ番目
の共振器（１０ｄの共振器）と、（ｎ＋１）番目の共振
器（１０ｅの共振器）とするとき、（ｎ−２）番目の共
振器（１０ｂの共振器）と、（ｎ＋３）番目の共振器
（１０ｇの共振器）との間の副結合回路として、容量素
子１５を使用した点で、前記実施の形態１の群遅延時間
補償型ＢＰＦと相違する。

【００３０】図２７は、本実施の形態の群遅延時間補償
型ＢＰＦの等化回路を示す回路図であり、図２８は、図
２７に示す等化回路の変換等化回路である。本実施の形
態の群遅延時間補償型ＢＰＦにおいて、（ｎ−２）番目
の共振器と、（ｎ＋３）番目の共振器との間で、主結合
回路により生じる主結合電圧の位相差（ΘMb-g）は、前
記（３）式に示すように（−４５０°）となる。また、
（ｎ−２）番目の共振器と（ｎ＋３）番目の共振器との
間は、主結合回路の結合係数より小さい容量素子１５で
副結合されているので、（ｎ−２）番目の共振器と（ｎ
＋３）番目の共振器との間で、副結合回路により生じる
副結合電圧の位相差は（９０°）となる。したがって、
本実施の形態の群遅延時間補償型ＢＰＦにおいても、
（ｎ−２）番目の共振器と（ｎ＋３）番目の共振器との
間の主結合回路により生じる主結合電圧と、副結合回路
により生じる副結合電圧との間の位相差（ＰＨb-g）
は、前記（５）式に示すように（−３６０°）となる。
これにより、本実施の形態の群遅延時間補償型ＢＰＦに
おいても、前記実施の形態１と同様、通過帯域内の振幅
偏差、および群遅延時間偏差を少なくすることができ
る。以上、本発明者によってなされた発明を、前記実施
の形態に基づき具体的に説明したが、本発明は、前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。

【００３１】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。

【００３２】本発明によれば、容量装荷型共振器を使用
する帯域通過フィルタにおいて、通過帯域内の振幅偏
差、および群遅延時間偏差を少なくし、また、急峻な減
衰特性を得ることが可能となる。

【図面の簡単な説明】

【図１】本発明の実施の形態１の群遅延時間補償形帯域
通過フィルタの概略構成を示す要部断面図である。

【図２】本発明の実施の形態１の群遅延時間補償形帯域
通過フィルタの概略構成を示す要部断面図である。

【図３】本発明の実施の形態１の群遅延時間補償形帯域
通過フィルタの概略構成を示す要部断面図である。

【図４】図３５ないし図３８に示す従来の容量装荷形共
振器を用いた楕円関数形の帯域通過フィルタの等化回路
を示す回路図である。

【図５】図４に示す等化回路の変換等化回路である。

【図６】図３５ないし図３８に示す帯域通過フィルタに
おける、通過帯域内の振幅偏差特性、群遅延時間偏差特
性を示すグラフである。

【図７】本実施の形態１の群遅延時間補償形帯域通過フ
ィルタの等化回路を示す回路図である。

【図８】図７に示す等化回路の変換等化回路である。

【図９】本実施の形態１の群遅延時間補償形帯域通過フ
ィルタにおいて、Ｓ字形の結合ループから成る副結合回
路による群遅延時間の補償量が最適の大きさより小さい
ときの通過帯域内の群遅延時間偏差特性を示すグラフで
ある。

【図１０】本実施の形態１の群遅延時間補償形帯域通過
フィルタにおいて、Ｓ字形の結合ループから成る副結合
回路による群遅延時間の補償量が最適の大きさのときの
通過帯域内の群遅延時間偏差特性を示すグラフである。

【図１１】本実施の形態１の群遅延時間補償形帯域通過
フィルタにおいて、Ｓ字形の結合ループから成る副結合
回路による群遅延時間の補償量が最適の大きさより大き
いときの通過帯域内の群遅延時間偏差特性を示すグラフ
である。

【図１２】本実施の形態１の群遅延時間補償形帯域通過
フィルタの一例の減衰特性を示すグラフである。

【図１３】図１２のグラフを拡大して示すグラフであ
る。

【図１４】本実施の形態１の群遅延時間補償形帯域通過
フィルタの一例の位相特性を示すグラフである。

【図１５】本実施の形態１の群遅延時間補償形帯域通過
フィルタの一例の群遅延時間特性を示すグラフである。

【図１６】本実施の形態１の群遅延時間補償形帯域通過
フィルタの他の例の減衰特性を示すグラフである。

【図１７】図１６のグラフを拡大して示すグラフであ
る。

【図１８】本実施の形態１の群遅延時間補償形帯域通過
フィルタの他の例の位相特性を示すグラフである。

【図１９】本実施の形態１の群遅延時間補償形帯域通過
フィルタの他の例の群遅延時間特性を示すグラフであ
る。

【図２０】本発明の実施の形態２の群遅延時間補償形帯
域通過フィルタの概略構成を示す要部断面図である。

【図２１】本発明の実施の形態３の群遅延時間補償形帯
域通過フィルタの概略構成を示す要部断面図である。

【図２２】本発明の実施の形態３の群遅延時間補償形帯
域通過フィルタの概略構成を示す要部断面図である。

【図２３】本実施の形態３の群遅延時間補償形帯域通過
フィルタの等化回路を示す回路図である。

【図２４】図２３に示す等化回路の変換等化回路であ
る。

【図２５】本発明の実施の形態４の群遅延時間補償形帯
域通過フィルタの概略構成を示す要部断面図である。

【図２６】本発明の実施の形態４の群遅延時間補償形帯
域通過フィルタの概略構成を示す要部断面図である。

【図２７】本実施の形態４の群遅延時間補償形帯域通過
フィルタの等化回路を示す回路図である。

【図２８】図２７に示す等化回路の変換等化回路であ
る。

【図２９】従来の同軸共振器を用いた楕円関数形の帯域
通過フィルタの上面を示す平面図である。

【図３０】図２９に示す帯域通過フィルタの概略構成を
示す要部断面図である。

【図３１】図２９に示す帯域通過フィルタの概略構成を
示す要部断面図である。

【図３２】図２９に示す帯域通過フィルタの概略構成を
示す要部断面図である。

【図３３】従来のヘリカル共振器を用いた楕円関数形の
帯域通過フィルタの概略構成を示す要部断面図である。

【図３４】図３３に示すヘリカル共振器の一つを示す側
面図である。

【図３５】従来の容量装荷形共振器を用いた楕円関数形
の帯域通過フィルタの上面を示す上面図である。

【図３６】図３５に示す帯域通過フィルタの概略構成を
示す要部断面図である。

【図３７】図３５に示す帯域通過フィルタの概略構成を
示す要部断面図である。

【図３８】図３５に示す帯域通過フィルタの概略構成を
示す要部断面図である。

【符号の説明】 １…外部導体、２…隔壁、３ａ〜３ｈ…下端側固定電
極、４ａ〜４ｈ，３５ａ〜３５ｈ…可動電極、５，５
ａ，５ｂ，１５…副結合回路を構成する容量素子、６，
１６…副結合回路を構成するＳ字形のループ素子、７…
副結合回路を構成するＵ字形のループ素子、８，８ａ，
８ｂ…入力（または出力）結合ループ、９ａ〜９ｈ，３
７ａ〜３７ｈ…ロックナット、１１ａ…入力（または出
力）端子、１１ｂ…出力（または入力）端子、１３ａ〜
１３ｈ…固定誘電体よりなる下端側円筒体、１７…副結
合回路を構成するループ素子、２０ａ〜２０ｈ…同軸共
振器、２１ａ〜２１ｈ，３６ａ〜３６ｈ…駆動螺子、２
２ａ〜２２ｈ…共振周波数の調整素子、２３ａ〜２３ｈ
…内部導体、３０ａ〜３０ｈ…ヘリカル共振器、３１ａ
〜３１ｈ…ヘリカル共振素子、３２ａ〜３２ｈ…容量形
成電極、３３ａ〜３３ｈ，３４ａ〜３４ｈ…絶縁碍子。

【手続補正２】

【補正対象書類名】図面

【補正対象項目名】図５

【補正方法】変更

【補正内容】

【図５】

Claims (4)

【特許請求の範囲】
1. 【請求項１】 １番目からＮ（Ｎ≧６）番目までの容量
   装荷形共振器をコの字状に従続接続し、各容量装荷形共
   振器間を磁気結合回路で主結合してなる遅延時間補償形
   帯域通過フィルタにおいて、 コの字状の折り返し点に位置する２つの容量装荷形共振
   器を、それぞれｎ（ｎ＜Ｎ）番目、（ｎ＋１）番目の容
   量装荷形共振器とするとき、（ｎ−１）番目の容量装荷
   形共振器と（ｎ＋２）番目の容量装荷形共振器との間を
   容量素子により副結合し、 また、（ｎ−２）番目の容量装荷形共振器と（ｎ＋３）
   番目の容量装荷形共振器との間をＳ字形の結合ループに
   より副結合したことを特徴とする遅延時間補償形帯域通
   過フィルタ。
2. 【請求項２】 １番目からＮ（Ｎ≧６）番目までの容量
   装荷形共振器をコの字状に従続接続し、各容量装荷形共
   振器間を磁気結合回路で主結合してなる遅延時間補償形
   帯域通過フィルタにおいて、 コの字状の折り返し点に位置する２つの容量装荷形共振
   器を、それぞれｎ（ｎ＜Ｎ）番目、（ｎ＋１）番目の容
   量装荷形共振器とするとき、（ｎ−１）番目の容量装荷
   形共振器と（ｎ＋２）番目の容量装荷形共振器との間を
   Ｓ字形の結合ループにより副結合し、 また、（ｎ−２）番目の容量装荷形共振器と（ｎ＋３）
   番目の容量装荷形共振器との間をＳ字形の結合ループに
   より副結合したことを特徴とする遅延時間補償形帯域通
   過フィルタ。
3. 【請求項３】 １番目からＮ（Ｎ≧６）番目までの容量
   装荷形共振器をコの字状に従続接続し、各容量装荷形共
   振器間を磁気結合回路で主結合してなる遅延時間補償形
   帯域通過フィルタにおいて、 コの字状の折り返し点に位置する２つの容量装荷形共振
   器を、それぞれｎ（ｎ＜Ｎ）番目、（ｎ＋１）番目の容
   量装荷形共振器とするとき、（ｎ−１）番目の容量装荷
   形共振器と（ｎ＋２）番目の容量装荷形共振器との間を
   容量素子により副結合し、 また、（ｎ−２）番目の容量装荷形共振器と（ｎ＋３）
   番目の容量装荷形共振器との間を容量素子により副結合
   したことを特徴とする遅延時間補償形帯域通過フィル
   タ。
4. 【請求項４】 １番目からＮ（Ｎ≧６）番目までの容量
   装荷形共振器をコの字状に従続接続し、各容量装荷形共
   振器間を磁気結合回路で主結合してなる遅延時間補償形
   帯域通過フィルタにおいて、 コの字状の折り返し点に位置する２つの容量装荷形共振
   器を、それぞれｎ（ｎ＜Ｎ）番目、（ｎ＋１）番目の容
   量装荷形共振器とするとき、（ｎ−１）番目の容量装荷
   形共振器と（ｎ＋２）番目の容量装荷形共振器との間を
   Ｓ字形の結合ループにより副結合し、 また、（ｎ−２）番目の容量装荷形共振器と（ｎ＋３）
   番目の容量装荷形共振器との間を容量素子により副結合
   したことを特徴とする遅延時間補償形帯域通過フィル
   タ。