JPH11260683A - 半導体材料の製造工程における露光条件の決定方法、及び半導体材料の製造装置 - Google Patents

半導体材料の製造工程における露光条件の決定方法、及び半導体材料の製造装置

Info

Publication number
JPH11260683A
JPH11260683A JP10058091A JP5809198A JPH11260683A JP H11260683 A JPH11260683 A JP H11260683A JP 10058091 A JP10058091 A JP 10058091A JP 5809198 A JP5809198 A JP 5809198A JP H11260683 A JPH11260683 A JP H11260683A
Authority
JP
Japan
Prior art keywords
exposure
measurement
semiconductor material
data
measurement data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10058091A
Other languages
English (en)
Inventor
Atsushi Someya
篤志 染矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10058091A priority Critical patent/JPH11260683A/ja
Publication of JPH11260683A publication Critical patent/JPH11260683A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 露光条件フィードバックシステムの使用の
際、適正な露光条件が得られ、オーバーレイや線幅の制
御精度等を高められ、再作業工程の低減、工程時間の短
縮、新技術への対応ができ、製品の性能の向上も図り得
る半導体材料の製造工程における露光条件の決定方法、
及び半導体材料の製造装置を提供する。 【解決手段】 露光工程を備える半導体装置の製造工
程において、露光2の条件を決定する露光条件の決定す
る際に、過去に処理された同露光工程の後に行われるエ
ッチング工程Y等の工程での測定データを使用する。
露光工程を含むフォトリソグラフィ工程Xと、エッチン
グ工程Yを備えて半導体材料を製造する半導体材料の製
造装置で、過去に処理された同露光工程Xの後に行われ
るエッチング工程Y終了後の測定データを取り込んで露
光条件を決定する手段と、この露光条件によって露光を
行う手段を有する

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、露光工程を備える
半導体材料の製造工程における露光条件の決定方法、及
び該方法を使用した半導体材料の製造装置に関する。
【0002】
【従来の技術】各種半導体デバイス等の半導体装置や、
半導体素子を部品として有する各種電子材料等の半導体
材料の製造においては、露光手段を用いて各種の加工等
を行う場合が多い。代表的には、フォトリソグラフィ技
術を用いた各種の手法が知られている。
【0003】しかしこのような露光工程を備える半導体
材料の製造技術については、解決すべき問題が残ってい
る。その一つに、COO低減の要請がある。元来半導体
製造プロセスにおいては、従来より、プロセスの大きな
課題として、COO(Cost Of Ownersh
ip)の低減があり、プロセスに要するコスト及び時間
を低減し、生産性を向上させることが強く要請されてい
るが、露光工程を備えるプロセスで、この問題の重要性
が大きい。すなわち、非常に工程数、及び時間を要する
露光工程、特に、フォトリソグラフィ工程でのCOOの
低減は、半導体プロセスの中でも最も重要である。
【0004】フォトリソグラフィ工程で生産性を大きく
低下させている一つの要因として、Send Ahea
d工程と称されている、事前の露光条件決定の工程が挙
げられる。この工程は、実際にデバイスとする半導体ウ
エハーに対する加工に先立ち、Send Ahead
Waferと称される測定用のウエハーを用いて、事前
に露光条件決定を行うものである(測定用のウエハーを
用いず、製品ウエハーを用いる場合もある)。この従来
技術を、図3及び図4に示す(ただしこのウエハーは、
リワーク(レジスト除去)を行って製品ウエハーと同一
条件で露光される場合や、そのまま次の工程に進める場
合がある)。
【0005】この従来技術におけるSend Ahea
d工程Iにおいては、図3に示すように、Send A
head Waferに対して実際のデバイス製造用ウ
エハーに対するのと同様に、コーターによりレジスト塗
布I1を行い、アライナーによりアライメント及び露光
I2を行い、デベロッパーでレジスト現像I3を行い、
O/L測定手段でオーバーレイ測定I4を行い、CD−
SEM等で線幅測定I5を行う。
【0006】上記Send Ahead工程Iのオーバ
ーレイ測定I4及び線幅測定I5の測定データから、実
際の半導体ウエハーに対する露光条件を決定する。すな
わち、ロット本体作業においては、コーターによるレジ
スト塗布II1を行った後のアライナーによるアライメ
ント及び露光II2の工程においては、上記オーバーレ
イ測定I4及び線幅測定I5の測定データから得られた
露光条件を用いて、露光を行う。その後、デベロッパー
でのレジスト現像II3、O/L測定手段によるオーバ
ーレイ測定II4、CD−SEM等による線幅測定II
5を行う。このオーバーレイ測定II4、及び線幅測定
II5で不良であれば、再作業IIIを行うことにな
る。
【0007】オーバーレイ測定II4、及び線幅測定I
I5の結果が可であれば、次のエッチング工程IV(以
下、図4参照)に入る。このエッチング工程IVでは、
エッチングIV1を行い、レジスト除去IV2を行い、
検査IV3を行う。検査IV3では、線幅測定、オーバ
ーレイ測定、及び光学手段等によるレジスト残りの検査
等を行う。その後、次工程Vに入る。
【0008】上記のような事前の露光条件決定工程は、
非常にコスト及び時間がかかるので、これを廃止するた
めに、露光条件フィードバックシステムが導入されてい
る。これは、過去に処理された測定データを使って、露
光条件を決定する手法をとるものである。露光条件フィ
ードバックシステムを使用したフォトリソグラフィ工程
は、たとえば図2に示す工程フローをとる。これは測定
データとしてオーバーレイ測定結果4a、及び線幅測定
結果5aを用いた例であり、たとえば直近の数ロットの
測定データを使用して、露光パラメータ(露光量、アラ
イメント補正値)を決定する。
【0009】具体的には、計算装置7(ホストコンピュ
ータ等)に測定データ4a,5aを導入し、コーターに
よるレジスト塗布1後にアライメント及び露光2を行う
アライナーに、この計算装置7から露光条件を提示す
る。この条件でアライメント及び露光2を行った後、デ
ベロッパーでのレジスト現像3、O/L測定手段による
オーバーレイ測定4、CD−SEM等による線幅測定5
を行い、このオーバーレイ測定4、及び線幅測定5で不
良であれば、再作業IIIを行い、可であれば、次の工
程Va(この場合、通常エッチング工程)に入る。この
種の露光条件フィードバックシステムとして、商品化さ
れたものが提案されている。
【0010】しかし、上記のごとき露光条件フィードバ
ックシステムを有効に使って行くためには、いくつかの
条件がある。たとえば、他工程を含めたプロセスがある
程度安定していることが、重要とされている。
【0011】ところで、最近では、各種の新しいプロセ
ス技術が数多く導入される傾向にある。たとえば、化学
的機械的研磨CMP(Chemical Mechan
ical Polish)技術等が、代表的である。
【0012】CMPによる下地段差の低減は、フォトリ
ソグラフィ工程での解像性向上(焦点裕度などのプロセ
ス裕度も含む)にとっては好ましいことであるが、アラ
イメントマーク性能にとっては逆に、大きな精度劣化の
要因となってしまう場合がある。
【0013】この問題の対策として、たとえば露光装置
の技術分野では、アライメントセンサの改良、オーバー
レイ測定の技術分野では、測定方式の改良、デバイス製
造の技術分野では、アライメントマークのパターン形状
の工夫等の検討が、盛んに行われている。
【0014】
【発明が解決しようとする課題】上述したように、露光
条件の決定に関し、コスト及び時間を低減して、かつ、
適正な露光条件を得るための技術が種々開発されている
が、従来技術では、露光条件フィードバックシステムを
有効に使用して適正な露光条件を正確に得るという点
で、さらに改良を要する。また、新しい各種技術に対応
するという点でも、さら改良を要する。
【0015】本発明は上記事情に鑑みてなされたもの
で、露光条件フィードバックシステムを有効に使用して
適正な露光条件を正確に得ることができ、たとえばオー
バーレイ制御精度、線幅制御精度を高めることができ
て、再作業(Re−work)工程の低減、工程時間の
短縮も実現でき、また、新しい各種技術に対応すること
が容易であり、またこれにより製品のさらなる性能の向
上をも図ることができる半導体材料の製造工程における
露光条件の決定方法、及び半導体材料の製造装置をを提
供することを目的とする。
【0016】
【課題を解決するための手段】本発明に係る半導体材料
の製造工程における露光条件の決定方法は、露光工程を
備える半導体装置の製造工程において、露光条件を決定
する露光条件の決定方法であって、過去に処理された測
定データを使って露光条件を決定する際に、過去に処理
された同露光工程の後に行われる工程での測定データを
使用することを特徴とする半導体材料の製造工程におけ
る露光条件の決定方法である。
【0017】本発明に係る半導体材料の製造装置は、露
光工程を含むフォトリソグラフィ工程と、エッチング工
程を備えて半導体材料を製造する半導体材料の製造装置
であって、過去に処理された同露光工程の後に行われる
エッチング工程終了後の測定データを取り込んで露光条
件を決定する手段と、この露光条件によって露光を行う
手段を有することを特徴とする半導体材料の製造装置で
ある。
【0018】本発明は、露光条件フィードバックシステ
ムを有効に使用するためには、他工程を含めたプロセス
がある程度安定していることも重要であるが、フィード
バックを行うための過去のデータ測定をいかにして適正
に行うかが、非常に重要であるという、本発明者の知見
に基づいて、なされたものである。
【0019】本発明によれば、露光条件を決定するため
にフィードバックする過去のデータが、従来技術では必
ずしも適正なものが採用されていなかったのに対し、露
光条件を決定するためデータとして適切なデータを用い
た条件決定ができる。たとえば、メタルCMP等のプロ
セスにより、オーバーレイ測定検査精度が低下している
工程でのデータのフィードバックを適正にして、精度が
向上したデータを導入でき、これにより適正な露光条件
の決定が実現できる。
【0020】
【発明の実施の形態】以下本発明の実施の形態について
さらに詳細に説明し、また、本発明の好ましい実施の形
態の具体例について、図面を参照して説明することによ
り、本発明をさらに説明する。但し当然のことではある
が、本発明は図示実施の形態例に限定されるものではな
い。
【0021】本発明では、過去に処理された工程のデー
タを使って露光条件を決定するフィードバックシステム
について、条件決定のためのデータの精度向上を実現で
きる。
【0022】本発明では、従来技術では測定データの参
照を、同工程、すなわち、露光工程について行い、露光
後の検査工程での検査結果を用いていたのに対し、本発
明では、同工程の後に行われる工程、たとえばエッチン
グ工程について行い、たとえばエッチング後に測定した
データの結果を、後のロットにフィードバックさせて、
その後のロットでの露光条件をそれに基づいて定めるよ
うにする。
【0023】そもそも、フォトリソグラフィ工程におけ
る検査工程の目的は、2つある。図3を参照して説明す
ると、一つは、所望の規格に入っているかどうかを確認
して、次工程(エッチング工程IVなど)に進めてよい
か、あるいは再度フォトリソグラフィ工程をやり直す
(Re−workIII)かを判定するためのものであ
る。
【0024】もう一つは、露光のための最適な露光条件
を入力するためのものである。前述したように、Sen
d Ahead工程を行う手法では、ロットの中から先
行して処理したウエハーの測定データを使用し、従来の
フィードバックシステムでは、過去に処理された同工程
の測定データを使用する。
【0025】本発明では、フィードバックシステムのご
とき手法を採用する場合に、従来技術では上記の2つの
目的を、一つの測定データつまりフォトリソグラフィ工
程の中で行われる測定データから得ていたのを、2つの
データから得る形で、好ましく実施することができる。
つまり、フォトリソグラフィ工程の中で行われる測定デ
ータで前者の目的を達成し、その後行われる工程、たと
えばエッチング工程の中で行われる測定データで、後者
の最適な露光条件決定を行うというふうに、使い分ける
形態で、実施することが好ましい。
【0026】以下、本発明の具体的な好ましい実施の形
態例について、図面を参照して説明する。ただし、当然
のことではあるが、本発明は以下述べる具体例に限定を
受けるものではない。
【0027】実施の形態例1 この実施の形態例は、微細化・集積化した半導体デバイ
スの製造について、本発明を適用した例である。
【0028】本発明は、平坦化技術によりきわめて段差
が小さくなった場合に有効である。本例は、このような
場合、特に、オーバーレイ性能の検査工程において、メ
タル工程時に、CMPによって下層のヴィアコンタクト
をとるタングステン等の層を平坦化した非常に段差の小
さいレイヤにアライメントする場合に、本発明を具体化
した。
【0029】このような工程でのオーバーレイ測定装置
の評価を行う場合には、通常、メタル層をエッチングし
て除去した後のデータを使用する方が、正しい測定結果
となる。
【0030】したがって本例では、エッチング後、特に
ここではRIE後の検査工程で得られた測定データよ
り、オフセット(平行ズレ)、ウエハースケーリング、
ウエハー回転、配列直行度、ショット倍率、ショット回
転等の露光装置パラメータを算出して、これをフィード
バックデータとして使用する。
【0031】本例のこの手法は、線幅制御のための露光
量の決定にも同様に使用可能である。
【0032】本例では具体的には、図1に示すような工
程をとった。ここでは、過去の1ロット(図1にロット
Aで示す)のデータをもとに、露光条件を提示する形態
で実施した。露光条件を決定して露光を行う本例適用の
露光工程は、図1にロットBで示す製造工程で行った。
【0033】本例では、各ロットでは、従来技術(図2
参照)におけると同様、フォトリソグラフィ工程Xにお
いて、コーターによるレジスト塗布1、アライナーによ
るアライメント及び露光2、デベロッパーでのレジスト
現像3を行い、さらに、O/L測定手段によるオーバー
レイ測定4、CD−SEM等による線幅測定5を含む検
査工程X8を行い、この検査工程X8で不良であれば、
再作業(Re−work)を行い、可であれば、次の工
程Y(本例の場合では、エッチング工程)に入る。
【0034】従来、同検査工程X8の測定データが、そ
の後のロットの露光条件の決定に使用されていたわけで
あり、図1に点線81で示すようにこのデータが計算装
置7であるホストコンピュータに入力され、それにより
点線82で示すように露光条件が提示されていた。これ
に対し、本例では、ロットAのエッチング工程Yの後の
検査工程Y8の測定データを使用して、このデータ91
を計算装置7であるホストコンピュータに導き、これに
基づいて、露光条件92が提示される。よって、フォト
リソグラフィ工程におけるよりも測定精度が高いエッチ
ング工程後のデータを用いる結果、従来よりも適正な露
光条件が定めらる。CMPによって精密に平坦化された
下地に対しても、充分に的確に対応できる。これによ
り、再作業(Re−work)が低減され、コストと時
間も、さらに節減できる。
【0035】なお、ここでは、通常最も測定精度が高い
と考えられるエッチング後の検査工程での測定データを
使用したが、さらにその後の工程、たとえばCVD等に
よる成膜後に行うようにしてもよい。フォトリソグラフ
ィ工程の後の、同工程内の測定データよりも信頼性の高
いデータを用いればよい。
【0036】本例によれば、露光条件の適正な決定によ
り、オーバーレイ制御精度、線幅制御精度を高めること
ができて、再作業(Re−work)工程の低減、工程
時間の短縮も実現でき、また、CMP等の新しい各種技
術に対応することが容易であり、またこれにより製品の
さらなる性能の向上をも図ることができるという効果利
点がもたらされる。
【0037】
【発明の効果】上記のとおり、本発明によれば、露光条
件フィードバックシステムを有効に使用して適正な露光
条件を正確に得ることができ、たとえばオーバーレイ制
御精度、線幅制御精度を高めることができて、再作業
(Re−work)工程の低減、工程時間の短縮も実現
でき、また、新しい各種技術に対応することが容易であ
り、またこれにより製品のさらなる性能の向上をも図る
ことができるという効果がある。
【図面の簡単な説明】
【図1】 本発明の実施の形態例を説明するための図で
あり、本発明の露光条件フィードバックシステムを使用
したフローの一例を示すものである。
【図2】 従来の露光条件フィードバックシステムを使
用したフォトリソグラフィ工程のフローを示すものであ
る。
【図3】 従来技術に係るフォトリソグラフィ工程及び
エッチング工程のフローを示すものである。
【図4】 従来技術に係るフォトリソグラフィ工程及び
エッチング工程のフローを示すものである。
【符号の説明】
1・・・レジスト塗布、2・・・アライメント及び露
光、3・・・レジスト現像、4・・・オーバーレイ測
定、5・・・線幅測定、7・・・計算装置(コンピュー
タ)、X8・・・フォトリソグラフィ工程での検査工
程、Y8・・・エッチング工程での検査工程、X・・・
フォトリソグラフィ工程、Y・・・エッチング工程。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 露光工程を備える半導体装置の製造工程
    において、露光条件を決定する露光条件の決定方法であ
    って、 過去に処理された測定データを使って露光条件を決定す
    る際に、 過去に処理された同露光工程の後に行われる工程での測
    定データを使用することを特徴とする半導体材料の製造
    工程における露光条件の決定方法。
  2. 【請求項2】 上記露光工程が、フォトリソグラフィ工
    程のための露光工程であり、該露光工程の後にエッチン
    グ工程を有することを特徴とする請求項1に記載の半導
    体材料の製造工程における露光条件の決定方法。
  3. 【請求項3】 上記測定データとして、エッチング終了
    後の測定データを使用することを特徴とする請求項2に
    記載の半導体材料の製造工程における露光条件の決定方
    法。
  4. 【請求項4】 露光工程を含むフォトリソグラフィ工程
    と、エッチング工程を備えて半導体材料を製造する半導
    体材料の製造装置であって、 過去に処理された同露光工程の後に行われるエッチング
    工程終了後の測定データを取り込んで露光条件を決定す
    る手段と、この露光条件によって露光を行う手段を有す
    ることを特徴とする半導体材料の製造装置。
JP10058091A 1998-03-10 1998-03-10 半導体材料の製造工程における露光条件の決定方法、及び半導体材料の製造装置 Pending JPH11260683A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10058091A JPH11260683A (ja) 1998-03-10 1998-03-10 半導体材料の製造工程における露光条件の決定方法、及び半導体材料の製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10058091A JPH11260683A (ja) 1998-03-10 1998-03-10 半導体材料の製造工程における露光条件の決定方法、及び半導体材料の製造装置

Publications (1)

Publication Number Publication Date
JPH11260683A true JPH11260683A (ja) 1999-09-24

Family

ID=13074287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10058091A Pending JPH11260683A (ja) 1998-03-10 1998-03-10 半導体材料の製造工程における露光条件の決定方法、及び半導体材料の製造装置

Country Status (1)

Country Link
JP (1) JPH11260683A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010058692A (ko) * 1999-12-30 2001-07-06 황인길 반도체 웨이퍼의 오버레이 파라미터 보정 방법
WO2002035587A1 (fr) * 2000-10-23 2002-05-02 Sony Corporation Procede de fabrication d"un dispositif a semi-conducteurs et dispositif de controle des parametres de traitement
JP2002289507A (ja) * 2001-03-28 2002-10-04 Sanyo Electric Co Ltd 半導体装置の製造方法
KR100391158B1 (ko) * 2001-07-18 2003-07-12 삼성전자주식회사 오버레이 측정기능을 갖는 인라인 시스템 및 오버레이측정방법
JP2004071622A (ja) * 2002-08-01 2004-03-04 Fab Solution Kk 半導体装置製造工程管理方法および半導体装置製造工程管理システム
JP2004511897A (ja) * 2000-07-25 2004-04-15 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 最終クリティカルディメンジョン制御を実行するための方法および装置
JP2005099739A (ja) * 2003-07-31 2005-04-14 Fuji Photo Film Co Ltd パターン製造システム、露光装置および露光方法
JP2006278767A (ja) * 2005-03-29 2006-10-12 Toshiba Corp オーバーレイ制御システム及びオーバーレイ制御方法
KR100688721B1 (ko) * 1999-12-30 2007-02-28 동부일렉트로닉스 주식회사 반도체 제조 공정에서의 오버레이 측정 방법
JP2007250810A (ja) * 2006-03-16 2007-09-27 Fujitsu Ltd 荷電粒子ビーム露光データの補正工程を有する半導体装置の製造方法
CN102540758A (zh) * 2011-11-29 2012-07-04 上海华力微电子有限公司 同一光刻工艺中不同光刻涂布装置的匹配方法
JP2022016547A (ja) * 2017-04-28 2022-01-21 エーエスエムエル ネザーランズ ビー.ブイ. 製品ユニットの製造プロセスのシーケンスの最適化

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688721B1 (ko) * 1999-12-30 2007-02-28 동부일렉트로닉스 주식회사 반도체 제조 공정에서의 오버레이 측정 방법
KR20010058692A (ko) * 1999-12-30 2001-07-06 황인길 반도체 웨이퍼의 오버레이 파라미터 보정 방법
JP2004511897A (ja) * 2000-07-25 2004-04-15 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 最終クリティカルディメンジョン制御を実行するための方法および装置
WO2002035587A1 (fr) * 2000-10-23 2002-05-02 Sony Corporation Procede de fabrication d"un dispositif a semi-conducteurs et dispositif de controle des parametres de traitement
JP2002289507A (ja) * 2001-03-28 2002-10-04 Sanyo Electric Co Ltd 半導体装置の製造方法
KR100391158B1 (ko) * 2001-07-18 2003-07-12 삼성전자주식회사 오버레이 측정기능을 갖는 인라인 시스템 및 오버레이측정방법
JP2004071622A (ja) * 2002-08-01 2004-03-04 Fab Solution Kk 半導体装置製造工程管理方法および半導体装置製造工程管理システム
JP2005099739A (ja) * 2003-07-31 2005-04-14 Fuji Photo Film Co Ltd パターン製造システム、露光装置および露光方法
JP4515184B2 (ja) * 2003-07-31 2010-07-28 富士フイルム株式会社 パターン製造システム、露光装置および露光方法
JP2006278767A (ja) * 2005-03-29 2006-10-12 Toshiba Corp オーバーレイ制御システム及びオーバーレイ制御方法
US7556899B2 (en) 2005-03-29 2009-07-07 Kabushiki Kaisha Toshiba System for controlling an overlay, method for controlling overlay, and method for manufacturing a semiconductor device
JP2007250810A (ja) * 2006-03-16 2007-09-27 Fujitsu Ltd 荷電粒子ビーム露光データの補正工程を有する半導体装置の製造方法
CN102540758A (zh) * 2011-11-29 2012-07-04 上海华力微电子有限公司 同一光刻工艺中不同光刻涂布装置的匹配方法
JP2022016547A (ja) * 2017-04-28 2022-01-21 エーエスエムエル ネザーランズ ビー.ブイ. 製品ユニットの製造プロセスのシーケンスの最適化

Similar Documents

Publication Publication Date Title
US7184853B2 (en) Lithography method and system with correction of overlay offset errors caused by wafer processing
JP4559719B2 (ja) マスク設計における基板トポグラフィ補償:アンカー付きトポグラフィによる3dopc
TWI410822B (zh) 先進製程控制方法和系統
JP4794882B2 (ja) 走査型露光装置、走査型露光方法
JP5194800B2 (ja) 重ね合わせ管理方法及び装置、処理装置、測定装置及び露光装置、デバイス製造システム及びデバイス製造方法、並びにプログラム及び情報記録媒体
TWI786474B (zh) 最佳化微影製程之方法及裝置
JPH11260683A (ja) 半導体材料の製造工程における露光条件の決定方法、及び半導体材料の製造装置
US20190041758A1 (en) Methods of determining a mechanical property of a layer applied to a substrate, control system for a lithographic apparatus and lithographic apparatus
JP4088588B2 (ja) レチクル測定値を使用したフォトリソグラフィ短寸法制御
JP2008177329A (ja) ウエットエッチング方法
TW201721307A (zh) 控制微影設備之方法、微影設備及器件製造方法
US6924072B2 (en) Method for exposing a peripheral area of a wafer and apparatus for performing the same
US20050130561A1 (en) Polishing method and apparatus
TWI257642B (en) Method and system for optimizing parameter value in exposure apparatus, and exposure apparatus and method
US11226567B2 (en) Methods and apparatus for use in a device manufacturing method
JP2008112889A (ja) フォーカス測定方法、半導体装置の製造方法、および露光システム
JP2023053800A (ja) 基板上の複数のショット領域の配列を求める方法、露光方法、露光装置、物品の製造方法、プログラム及び情報処理装置
CN111480119B (zh) 用于控制制造设备的方法以及相关联的设备
US11300888B2 (en) Methods of determining stress in a substrate, control system for controlling a lithographic process, lithographic apparatus and computer program product
JPH0955352A (ja) 露光装置および露光方法
EP4231096A1 (en) Methods of metrology
JP2000294489A (ja) パターン重ね合わせ方法及び露光装置
JP2009026962A (ja) 露光装置、情報処理装置及びデバイス製造方法
JP2004311584A (ja) 重ね合わせ補正量算出装置
JPH10242039A (ja) 半導体製造方法と半導体製造システムおよびそれらにより製造された半導体デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041209

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20041209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070501

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070904