JPH11259323A - マルチモジュールマシンにおける重要データの管理のためのアーキテクチャ及びこのようなタイプのアーキテクチャを実施するための方法 - Google Patents
マルチモジュールマシンにおける重要データの管理のためのアーキテクチャ及びこのようなタイプのアーキテクチャを実施するための方法Info
- Publication number
- JPH11259323A JPH11259323A JP10336176A JP33617698A JPH11259323A JP H11259323 A JPH11259323 A JP H11259323A JP 10336176 A JP10336176 A JP 10336176A JP 33617698 A JP33617698 A JP 33617698A JP H11259323 A JPH11259323 A JP H11259323A
- Authority
- JP
- Japan
- Prior art keywords
- nvm
- memory
- volatile
- machine
- important data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 26
- 230000015654 memory Effects 0.000 claims abstract description 107
- 230000007246 mechanism Effects 0.000 claims description 6
- 230000010365 information processing Effects 0.000 claims description 4
- 238000000638 solvent extraction Methods 0.000 claims 1
- 230000009471 action Effects 0.000 abstract description 4
- 230000004913 activation Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/0284—Multiple user address space allocation, e.g. using different base addresses
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/74—Masking faults in memories by using spares or by reconfiguring using duplex memories, i.e. using dual copies
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/004—Error avoidance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0796—Safety measures, i.e. ensuring safe condition in the event of error, e.g. for controlling element
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1658—Data re-synchronization of a redundant component, or initial sync of replacement, additional or spare unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
- G06F11/182—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits based on mutual exchange of the output between redundant processing components
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Multi Processors (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】
【課題】 デジタルデータ処理マルチモジュールマシン
（１）における重要データの管理のためのアーキテクチ
ャを提供する。 【解決手段】 各モジュール（Ｍ1−Ｍn）は重要データ
を記録する不揮発性物理メモリ（ＮＶＭ1−ＮＶＭn）を
備える。第一のゾーン（Ｇ1−Ｇx）は、複製によって得
られる、マシン（１）の動作に関連したグローバルな重
要データを格納する。第二のゾーン（Ｌ1−Ｌx）は、モ
ジュール（Ｍ1−Ｍn）の動作に関連したローカル重要デ
ータを格納する。二つの部分からなる不揮発性仮想メモ
リ、即ちグローバルメモリといくつかの窓に分かれたロ
ーカルメモリとによって、拡張されたオペレーティング
システムの制御の下で、不揮発性物理メモリ（ＮＶＭ1
−ＮＶＭn）をアドレス指定することができる。故障中
のモジュール（Ｍ1−Ｍn）の窓は見えない。起動時に、
特定のファームウェアがモジュール（Ｍ1−Ｍn）の状態
を決定する。これにより、重要データの完全性は拡張さ
れたオペレーティングシステム制御の下に置かれる。
（１）における重要データの管理のためのアーキテクチ
ャを提供する。 【解決手段】 各モジュール（Ｍ1−Ｍn）は重要データ
を記録する不揮発性物理メモリ（ＮＶＭ1−ＮＶＭn）を
備える。第一のゾーン（Ｇ1−Ｇx）は、複製によって得
られる、マシン（１）の動作に関連したグローバルな重
要データを格納する。第二のゾーン（Ｌ1−Ｌx）は、モ
ジュール（Ｍ1−Ｍn）の動作に関連したローカル重要デ
ータを格納する。二つの部分からなる不揮発性仮想メモ
リ、即ちグローバルメモリといくつかの窓に分かれたロ
ーカルメモリとによって、拡張されたオペレーティング
システムの制御の下で、不揮発性物理メモリ（ＮＶＭ1
−ＮＶＭn）をアドレス指定することができる。故障中
のモジュール（Ｍ1−Ｍn）の窓は見えない。起動時に、
特定のファームウェアがモジュール（Ｍ1−Ｍn）の状態
を決定する。これにより、重要データの完全性は拡張さ
れたオペレーティングシステム制御の下に置かれる。
Description
【０００１】
【発明の属する技術分野】本発明はデジタルデータ処理
マルチモジュールマシンにおける重要データの管理のた
めのアーキテクチャに関する。
マルチモジュールマシンにおける重要データの管理のた
めのアーキテクチャに関する。
【０００２】また、本発明はこのようなアーキテクチャ
を実施するための重要データの管理方法にも関する。
を実施するための重要データの管理方法にも関する。
【０００３】本発明の範囲内において、「重要」という
用語は、マシンあるいはそのモジュールの全部又は一部
の良好な動作に欠くことのできないデータを指す。より
一般的には、マシンのユーザが、このマシンの一部に機
能障害が発生した場合に、保存すること、あるいは保護
することを望むあらゆるデータを指す。
用語は、マシンあるいはそのモジュールの全部又は一部
の良好な動作に欠くことのできないデータを指す。より
一般的には、マシンのユーザが、このマシンの一部に機
能障害が発生した場合に、保存すること、あるいは保護
することを望むあらゆるデータを指す。
【０００４】「マルチモジュール」と呼ばれるデジタル
情報処理マシンは、互いに通信できるように適切な方法
で相互接続された同一の「ブロック」又は基本モジュー
ルから構成されている。
情報処理マシンは、互いに通信できるように適切な方法
で相互接続された同一の「ブロック」又は基本モジュー
ルから構成されている。
【０００５】単純化するために、「デジタル情報処理マ
ルチモジュールマシン」を以下「マシン」と呼ぶ。
ルチモジュールマシン」を以下「マシン」と呼ぶ。
【０００６】上記マシンタイプについて、満たすべき要
求の一つは、たとえ一つのモジュールが故障しても、重
要データが復元できることである。
求の一つは、たとえ一つのモジュールが故障しても、重
要データが復元できることである。
【０００７】
【従来の技術】従来、データの保護を可能にする「高信
頼性」マシンと呼ばれるマシンが存在している。これら
のマシンはハードウェア的に大きな冗長性を有してお
り、複数の同一要素が相互に接続されている。換言する
ならば、これらのマシンはデータを複製するために、ま
たそれらの一貫性を確保するためにハードウェア的メカ
ニズムを使用している。
頼性」マシンと呼ばれるマシンが存在している。これら
のマシンはハードウェア的に大きな冗長性を有してお
り、複数の同一要素が相互に接続されている。換言する
ならば、これらのマシンはデータを複製するために、ま
たそれらの一貫性を確保するためにハードウェア的メカ
ニズムを使用している。
【０００８】上記構成が期待通りの結果を提供するもの
であったとしても、これらのマシンは大きな欠点を有し
ている。即ち、ハードウェアの冗長性とハードウェア面
におけるそれらのアーキテクチャの複雑性のため、それ
らのコストが高くつくことである。
であったとしても、これらのマシンは大きな欠点を有し
ている。即ち、ハードウェアの冗長性とハードウェア面
におけるそれらのアーキテクチャの複雑性のため、それ
らのコストが高くつくことである。
【０００９】ほとんどのケースにおいて、コスト高な解
決法を使用することは正当化されない。それどころか、
たとえ冗長性が必要であったとしても、（製造や使用さ
れるハードウェア等の）コストダウンは避けて通ること
のできない要求であることは明らかである。更に、ハー
ドウェアの価格が近年大幅に下落している中、マシンの
性能は逆に著しく向上している。
決法を使用することは正当化されない。それどころか、
たとえ冗長性が必要であったとしても、（製造や使用さ
れるハードウェア等の）コストダウンは避けて通ること
のできない要求であることは明らかである。更に、ハー
ドウェアの価格が近年大幅に下落している中、マシンの
性能は逆に著しく向上している。
【００１０】
【発明が解決しようとする課題】本発明は、現在求めら
れている諸要件を良く満たしながら、従来技術の諸装置
の欠点を解消することを目的とする。
れている諸要件を良く満たしながら、従来技術の諸装置
の欠点を解消することを目的とする。
【００１１】本発明による方法は重要情報の完全性を確
保することを可能にする。
保することを可能にする。
【００１２】本発明は重要データの管理のための特別な
マシンアーキテクチャと、これらの重要データの管理方
法とを提案する。
マシンアーキテクチャと、これらの重要データの管理方
法とを提案する。
【００１３】
【課題を解決するための手段】そのために、以下で明ら
かにされる構成に従って重要データが記録される不揮発
性メモリを各モジュールに備える。
かにされる構成に従って重要データが記録される不揮発
性メモリを各モジュールに備える。
【００１４】上記メモリは、「ＮＶＲＡＭ」（「Non-Vo
latile Random Access Memory」）という英語の略語で
知られているタイプのメモリである。このタイプのメモ
リはデータの高速読み出しだけでなく、高速書き込みも
可能である。またメモリは、マシンが停止した場合ある
いは給電が遮断された場合でも機能し続けるように、電
池又はバッテリーを使用する連続電源によってバックア
ップされる。従って、メモリは記録されたデータ、この
場合上述の重要データを保存する。このメモリは他のメ
モリ、つまり「ＲＯＭ」又は「ＲＡＭ」とは明らかに異
なる。
latile Random Access Memory」）という英語の略語で
知られているタイプのメモリである。このタイプのメモ
リはデータの高速読み出しだけでなく、高速書き込みも
可能である。またメモリは、マシンが停止した場合ある
いは給電が遮断された場合でも機能し続けるように、電
池又はバッテリーを使用する連続電源によってバックア
ップされる。従って、メモリは記録されたデータ、この
場合上述の重要データを保存する。このメモリは他のメ
モリ、つまり「ＲＯＭ」又は「ＲＡＭ」とは明らかに異
なる。
【００１５】これらのメモリは不揮発性「物理」メモリ
と呼ばれる一組のローカル不揮発性メモリを構成し、こ
のセットは、マシンのオペレーティングシステム側か
ら、あるいはオペレーティングシステムの拡張側から単
一の仮想アドレス指定型の不揮発性メモリとみなされ
る。
と呼ばれる一組のローカル不揮発性メモリを構成し、こ
のセットは、マシンのオペレーティングシステム側か
ら、あるいはオペレーティングシステムの拡張側から単
一の仮想アドレス指定型の不揮発性メモリとみなされ
る。
【００１６】各物理ローカルメモリは二つの部分からな
る。即ち、第一の部分は「グローバル」と呼ばれる重要
データのコピーを格納し、第二の部分はローカル「プラ
イベート」データを格納する。仮想アドレス指定空間に
ついても同様である。即ち、第一の部分は「グローバル
な仮想不揮発性メモリ」と呼ばれるものによって構成さ
れ、グローバルな重要データは一回だけ「見られる」。
第二の部分は「ローカル仮想不揮発性メモリ」と呼ばれ
るものによって構成される。
る。即ち、第一の部分は「グローバル」と呼ばれる重要
データのコピーを格納し、第二の部分はローカル「プラ
イベート」データを格納する。仮想アドレス指定空間に
ついても同様である。即ち、第一の部分は「グローバル
な仮想不揮発性メモリ」と呼ばれるものによって構成さ
れ、グローバルな重要データは一回だけ「見られる」。
第二の部分は「ローカル仮想不揮発性メモリ」と呼ばれ
るものによって構成される。
【００１７】管理方法は二つの主要段階を含んでいる。
即ち、モジュールの状態とそれらのメモリの状態が走査
されるマシンの起動時における第一の段階と、オペレー
ティングシステムがスタートと、仮想アドレス指定型の
メモリへのアクセスや不揮発性物理メモリの一貫性が確
保される第二の段階とである。
即ち、モジュールの状態とそれらのメモリの状態が走査
されるマシンの起動時における第一の段階と、オペレー
ティングシステムがスタートと、仮想アドレス指定型の
メモリへのアクセスや不揮発性物理メモリの一貫性が確
保される第二の段階とである。
【００１８】従って、本発明はあらかじめ決定された最
大の数のモジュールを有するデジタル情報処理マルチモ
ジュールマシンにおける重要データの管理のためのアー
キテクチャであって、前記モジュールの各々が前記重要
データを記録する不揮発性物理メモリを備えることを特
徴とするアーキテクチャを目的とする。
大の数のモジュールを有するデジタル情報処理マルチモ
ジュールマシンにおける重要データの管理のためのアー
キテクチャであって、前記モジュールの各々が前記重要
データを記録する不揮発性物理メモリを備えることを特
徴とするアーキテクチャを目的とする。
【００１９】また、本発明はこのアーキテクチャを実施
するための重要データの管理方法も目的とする。
するための重要データの管理方法も目的とする。
【００２０】本発明は多くの利点を有しており、その目
的によく応えている。なぜならば、本発明は重要データ
の完全性を確保しながら、使用するハードウェアの数量
をごくわずかしか増やす必要がないからである。即ち、
基本的に、各モジュールにさほど容量の大きくない不揮
発性メモリを備えればよい。冗長性は、厳密な意味で、
各モジュールにおける「グローバル」と呼ばれるデータ
の複製に限定される。
的によく応えている。なぜならば、本発明は重要データ
の完全性を確保しながら、使用するハードウェアの数量
をごくわずかしか増やす必要がないからである。即ち、
基本的に、各モジュールにさほど容量の大きくない不揮
発性メモリを備えればよい。冗長性は、厳密な意味で、
各モジュールにおける「グローバル」と呼ばれるデータ
の複製に限定される。
【００２１】添付の図を参照しながら以下の説明を読む
ことによって、本発明はより良く理解され、他の特徴や
利点も明らかになるであろう。
ことによって、本発明はより良く理解され、他の特徴や
利点も明らかになるであろう。
【００２２】
【発明の実施の形態】図１は、重要データの管理のため
の、本発明に従ったマルチモジュールマシン１のアーキ
テクチャを示している。マシン１は、参照記号
Ｍ1、...、Ｍx、...、Ｍnで表されているｎ個のモジュ
ールを有する。各モジュールは、ＣＰＵ、ＲＡＭ等の
（図示せず）通常のデバイスのほかに、本発明の重要な
特徴に従う、特定の不揮発性メモリＮＶＭ1、...、ＮＶ
Ｍx、...、ＮＶＭnも有する。
の、本発明に従ったマルチモジュールマシン１のアーキ
テクチャを示している。マシン１は、参照記号
Ｍ1、...、Ｍx、...、Ｍnで表されているｎ個のモジュ
ールを有する。各モジュールは、ＣＰＵ、ＲＡＭ等の
（図示せず）通常のデバイスのほかに、本発明の重要な
特徴に従う、特定の不揮発性メモリＮＶＭ1、...、ＮＶ
Ｍx、...、ＮＶＭnも有する。
【００２３】先に述べたように、有利には、これらのメ
モリは、例えば充電可能な電池又はバッテリーを用いた
連続電源２によってバックアップされた「ＮＶＲＡＭ」
タイプのメモリである。
モリは、例えば充電可能な電池又はバッテリーを用いた
連続電源２によってバックアップされた「ＮＶＲＡＭ」
タイプのメモリである。
【００２４】本発明の別の重要な特徴によれば、ハード
ウェアであるので「物理」と形容される各不揮発性メモ
リは、二つのメモリロケーションゾーンに、即ち物理ア
ドレスに配分される。各不揮発性メモリの第一のゾーン
はグローバルな重要データのコピーに割り当てられる。
これらのゾーンは参照記号Ｇ1、...、Ｇx、...、Ｇnで
表されている。これらのグローバルな重要データは、マ
シンの動作全体に係わる。各不揮発性メモリの第二のゾ
ーンは、モジュールのローカルプライベートデータの記
録に割り当てられる。これらのゾーンは参照記号
Ｌ1、...、Ｌx、...、Ｌnで表される。これらのデータ
は各モジュールに固有の動作に係わる。
ウェアであるので「物理」と形容される各不揮発性メモ
リは、二つのメモリロケーションゾーンに、即ち物理ア
ドレスに配分される。各不揮発性メモリの第一のゾーン
はグローバルな重要データのコピーに割り当てられる。
これらのゾーンは参照記号Ｇ1、...、Ｇx、...、Ｇnで
表されている。これらのグローバルな重要データは、マ
シンの動作全体に係わる。各不揮発性メモリの第二のゾ
ーンは、モジュールのローカルプライベートデータの記
録に割り当てられる。これらのゾーンは参照記号
Ｌ1、...、Ｌx、...、Ｌnで表される。これらのデータ
は各モジュールに固有の動作に係わる。
【００２５】第一のゾーンＧ1〜Ｇnの内容は全て同一で
なければならない。それは初期段階でロードされた、各
モジュールＭ1〜Ｍnにおけるコピー又は複製部分であ
る。
なければならない。それは初期段階でロードされた、各
モジュールＭ1〜Ｍnにおけるコピー又は複製部分であ
る。
【００２６】グローバルな重要データは、非限定的な例
として、マシンのネットワークアドレス、あるいはもし
複数の接続が可能ならばメインネットワークアドレス、
システムの名前、マシンを初期化（「ブート」）する周
辺装置及び関連オプション等の情報を含む。
として、マシンのネットワークアドレス、あるいはもし
複数の接続が可能ならばメインネットワークアドレス、
システムの名前、マシンを初期化（「ブート」）する周
辺装置及び関連オプション等の情報を含む。
【００２７】オペレーティングシステム側から見ると、
又はより正確にいうならば、以下に説明するように、オ
ペレーティングシステムの特定の拡張７側から見ると、
不揮発性物理メモリＮＶＭ1〜ＮＶＭnのセットは、図２
に示されているように、単一の連続した仮想アドレス指
定空間Ａｖを構成している。８ビットのバイトはアドレ
スＡ0からアドレスＡn+1にまたがるセグメント内におい
てアドレス指定可能である。なお、アドレスＡ0はアド
レス０である。この仮想メモリ空間Ａｖの最大サイズ
は、マシン１の最大コンフィギュレーションに、特にモ
ジュールＭ1〜Ｍnの最大数と、ローカル及びグローバル
な重要データ量とに依存している。
又はより正確にいうならば、以下に説明するように、オ
ペレーティングシステムの特定の拡張７側から見ると、
不揮発性物理メモリＮＶＭ1〜ＮＶＭnのセットは、図２
に示されているように、単一の連続した仮想アドレス指
定空間Ａｖを構成している。８ビットのバイトはアドレ
スＡ0からアドレスＡn+1にまたがるセグメント内におい
てアドレス指定可能である。なお、アドレスＡ0はアド
レス０である。この仮想メモリ空間Ａｖの最大サイズ
は、マシン１の最大コンフィギュレーションに、特にモ
ジュールＭ1〜Ｍnの最大数と、ローカル及びグローバル
な重要データ量とに依存している。
【００２８】不揮発性物理メモリＮＶＭ1〜ＮＶＭnと同
様に、仮想メモリＡｖも二つの部分を含んでいる。
様に、仮想メモリＡｖも二つの部分を含んでいる。
【００２９】第一の部分はグローバルな重要データへの
アクセスを可能にするアドレスＡ0〜Ａ1の領域ＦＧで構
成される。グローバルなデータはオペレーティングシス
テム側からその拡張７を介して一回だけ「見られる」。
なぜならば、グローバルな重要データだけが各ローカル
物理メモリＮＶＭ1〜ＮＶＭnにコピー（複製）されるか
らである。仮想メモリＡｖのこの部分は「グローバルな
不揮発性仮想メモリ」ＭＶＧと呼ばれる。
アクセスを可能にするアドレスＡ0〜Ａ1の領域ＦＧで構
成される。グローバルなデータはオペレーティングシス
テム側からその拡張７を介して一回だけ「見られる」。
なぜならば、グローバルな重要データだけが各ローカル
物理メモリＮＶＭ1〜ＮＶＭnにコピー（複製）されるか
らである。仮想メモリＡｖのこの部分は「グローバルな
不揮発性仮想メモリ」ＭＶＧと呼ばれる。
【００３０】同様に、仮想メモリの第二の部分は「ロー
カル不揮発性仮想メモリ」ＭＶＬと呼ばれる。「窓」又
はアドレス指定基本セグメントの数は、マシン１が有し
得るモジュールＭ1〜Ｍnの最大数に、例えば図１に示さ
れているコンフィギュレーションが最大コンフィギュレ
ーションであるならばｎに、そうでないならば、それよ
りも大きな数に等しい。
カル不揮発性仮想メモリ」ＭＶＬと呼ばれる。「窓」又
はアドレス指定基本セグメントの数は、マシン１が有し
得るモジュールＭ1〜Ｍnの最大数に、例えば図１に示さ
れているコンフィギュレーションが最大コンフィギュレ
ーションであるならばｎに、そうでないならば、それよ
りも大きな数に等しい。
【００３１】図２において、アドレスセグメントはロー
カル重要データに対応した窓ＦＬ1、ＦＬ2、Ｆ
Ｌ3、...、ＦＬx、...、ＦＬnについて、それぞれ参照
記号Ａ1−Ａ2、Ａ2−Ａ3、Ａ3−Ａ4、...、Ａx−
Ａx+1、...、Ａn−Ａn+1で表されている。
カル重要データに対応した窓ＦＬ1、ＦＬ2、Ｆ
Ｌ3、...、ＦＬx、...、ＦＬnについて、それぞれ参照
記号Ａ1−Ａ2、Ａ2−Ａ3、Ａ3−Ａ4、...、Ａx−
Ａx+1、...、Ａn−Ａn+1で表されている。
【００３２】仮想空間Ａｖにおけるアドレス割当メカニ
ズム４は、周知のメカニズムであり、説明はしない。
ズム４は、周知のメカニズムであり、説明はしない。
【００３３】また、当然のことながら、図２に示されて
いるアドレス指定コンフィギュレーションは有利なもの
ではあるが、唯一可能なものではない。例として、グロ
ーバルな重要データに対応している仮想メモリゾーンＭ
ＶＧをハイアドレスゾーンに置くこともできる。
いるアドレス指定コンフィギュレーションは有利なもの
ではあるが、唯一可能なものではない。例として、グロ
ーバルな重要データに対応している仮想メモリゾーンＭ
ＶＧをハイアドレスゾーンに置くこともできる。
【００３４】本発明によれば、もし任意のモジュールＭ
x（又は少なくともそれに関連している不揮発性物理メ
モリＮＶＭx）が故障していれば、あるいは故障したな
らば、もしくは存在していない（マシンの実際のハード
ウェアコンフィギュレーションが最大コンフィギュレー
ションを下回っている）ならば、そのアドレス指定窓Ｆ
Ｌｘは「ローカル不揮発性仮想メモリ」ＭＶＬに対応し
た仮想メモリ空間においてアクセス不能のままに置かれ
るかあるいは、アクセス不能になる。あらゆるケースに
おいて、これはモジュールがアクセス不能であるか、ア
クセス不能になることを意味している。
x（又は少なくともそれに関連している不揮発性物理メ
モリＮＶＭx）が故障していれば、あるいは故障したな
らば、もしくは存在していない（マシンの実際のハード
ウェアコンフィギュレーションが最大コンフィギュレー
ションを下回っている）ならば、そのアドレス指定窓Ｆ
Ｌｘは「ローカル不揮発性仮想メモリ」ＭＶＬに対応し
た仮想メモリ空間においてアクセス不能のままに置かれ
るかあるいは、アクセス不能になる。あらゆるケースに
おいて、これはモジュールがアクセス不能であるか、ア
クセス不能になることを意味している。
【００３５】次に、重要データの完全性を確保するため
の手順を説明する。本発明の方法によれば、この手順は
二つの主要段階を含んでいる。
の手順を説明する。本発明の方法によれば、この手順は
二つの主要段階を含んでいる。
【００３６】第一の段階又は初期段階はマシン１の起動
時又は再起動時に係わる。
時又は再起動時に係わる。
【００３７】図３はマシン１のソフトウェア層を概略的
に図示している。下位層はマイクロ命令で構成される、
標準マイクロソフトウェア（ファームウェア）５及び特
定のマイクロソフトウェア６で構成され、二つの中間層
は（以下に説明する）「アブストラクション層」と呼ば
れる特定のソフトウェア７及びオペレーティングシステ
ム３で構成されており、上位層はアプリケーションソフ
トウェア又はユーザソフトウェア８で構成されている。
に図示している。下位層はマイクロ命令で構成される、
標準マイクロソフトウェア（ファームウェア）５及び特
定のマイクロソフトウェア６で構成され、二つの中間層
は（以下に説明する）「アブストラクション層」と呼ば
れる特定のソフトウェア７及びオペレーティングシステ
ム３で構成されており、上位層はアプリケーションソフ
トウェア又はユーザソフトウェア８で構成されている。
【００３８】「特定」と呼ばれるファームウェア層６
は、標準と呼び得るファームウェア層５を、例え、それ
がいわゆる「所有権主張（proprietary）タイプ」のも
のであっても、補完する。即ち、本発明に固有のメカニ
ズムが設置されているかいないかにかかわらず、下位層
のレベルにおける唯一の相違はこの特定ファームウェア
層６が存在しているか存在していないかにある。換言す
るならば、標準層５を変更する必要はない。
は、標準と呼び得るファームウェア層５を、例え、それ
がいわゆる「所有権主張（proprietary）タイプ」のも
のであっても、補完する。即ち、本発明に固有のメカニ
ズムが設置されているかいないかにかかわらず、下位層
のレベルにおける唯一の相違はこの特定ファームウェア
層６が存在しているか存在していないかにある。換言す
るならば、標準層５を変更する必要はない。
【００３９】特定のファームウェア層６の役割は、起動
時に、即ちオペレーティングシステム３がスタートする
前に、不揮発性物理メモリＮＶＭ1〜ＮＶＭnの状態、特
にデータブロックのチェックサムが正しいかどうか検査
することである。
時に、即ちオペレーティングシステム３がスタートする
前に、不揮発性物理メモリＮＶＭ1〜ＮＶＭnの状態、特
にデータブロックのチェックサムが正しいかどうか検査
することである。
【００４０】本発明の固有の方法では、特定のファーム
ウェア６は不揮発性物理メモリＮＶＭ1〜ＮＶＭnの第一
のメモリゾーンＧ1〜Ｇn、即ちグローバルな重要データ
に関するゾーンの内容を比較し、それらの内容が同一で
あるかどうか決定する。
ウェア６は不揮発性物理メモリＮＶＭ1〜ＮＶＭnの第一
のメモリゾーンＧ1〜Ｇn、即ちグローバルな重要データ
に関するゾーンの内容を比較し、それらの内容が同一で
あるかどうか決定する。
【００４１】もし特定のファームウェア６が、エラー、
即ち不一致を発見したならば、以下で述べるように、二
つの主なエラー修正方式が存在する。
即ち不一致を発見したならば、以下で述べるように、二
つの主なエラー修正方式が存在する。
【００４２】「高利用可能性（high availability）」
と呼ばれるオプションでは、周知の（図示せず）多数決
メカニズムを設ける。もし第一のゾーンの内容（例え
ば、任意ランクｘのメモリＮＶＭxについてゾーンＧxの
内容）が多数決によって得られた内容と一致しない、一
つ又は複数のメモリが存在するならば、この、又はこれ
らのメモリは「少数派」と宣言される。この、又はこれ
らのメモリは再初期化され、第一のゾーン（例えば、も
しエラーのあるメモリがＮＶＭxだけであるならば、
Ｇx）の内容が再書き込みされ、多数決によって得られ
た内容と一致するようにされる。この操作は特定のファ
ームウェア６の監視と制御の下で行われる。
と呼ばれるオプションでは、周知の（図示せず）多数決
メカニズムを設ける。もし第一のゾーンの内容（例え
ば、任意ランクｘのメモリＮＶＭxについてゾーンＧxの
内容）が多数決によって得られた内容と一致しない、一
つ又は複数のメモリが存在するならば、この、又はこれ
らのメモリは「少数派」と宣言される。この、又はこれ
らのメモリは再初期化され、第一のゾーン（例えば、も
しエラーのあるメモリがＮＶＭxだけであるならば、
Ｇx）の内容が再書き込みされ、多数決によって得られ
た内容と一致するようにされる。この操作は特定のファ
ームウェア６の監視と制御の下で行われる。
【００４３】多数決はソフトウェア上の操作によって実
行可能であるので、この操作方式は追加のハードウェ
ア、即ちハードウェア的冗長性を必要としないことに留
意されたい。
行可能であるので、この操作方式は追加のハードウェ
ア、即ちハードウェア的冗長性を必要としないことに留
意されたい。
【００４４】「高安全性（high security）」と呼ばれ
るオプションでは、特定のファームウェア６はエラーを
自分で自動的に修正しない。実行されるアクションは
「エラーが検出された」状態を単に検出することであ
る。この状態は、例えば視認可能なメッセージ（オペレ
ータコンソール上の表示など）の形で（図示せず）人間
のオペレータに伝えられる。このとき、検出された事象
に対して実行すべきアクションを決定し、エラー修正作
業を手動で行う、即ち一つ又は複数の不揮発性物理メモ
リＮＶＭ1〜ＮＶＭnの内容を選択的に変更するのはオペ
レータである。
るオプションでは、特定のファームウェア６はエラーを
自分で自動的に修正しない。実行されるアクションは
「エラーが検出された」状態を単に検出することであ
る。この状態は、例えば視認可能なメッセージ（オペレ
ータコンソール上の表示など）の形で（図示せず）人間
のオペレータに伝えられる。このとき、検出された事象
に対して実行すべきアクションを決定し、エラー修正作
業を手動で行う、即ち一つ又は複数の不揮発性物理メモ
リＮＶＭ1〜ＮＶＭnの内容を選択的に変更するのはオペ
レータである。
【００４５】このプロセスは、先のプロセスよりも明ら
かに遅い。しかし、このプロセスはより大きな動作安全
性を提供する。実際、多数の不揮発性物理メモリを含む
コンフィギュレーションにおいて「少数派」と宣言され
たメモリが一つだけの場合には、統計的に見れば、この
メモリがエラー状態にある確率は高い。しかしながら、
この確率は、モジュールの、従って不揮発性メモリの総
数が少ない場合、あるいは「少数派」メモリの割合が
「多数派」メモリの割合に近い場合には大幅に低下す
る。換言するならば、例外的な状況下においては、エラ
ー状態にあるメモリの数が正確な内容をもつメモリの数
より多い場合があり得る。このような状況では、多数決
は全ての不揮発性物理メモリＮＶＭ1〜ＮＶＭnの第一の
ゾーンＧ1〜Ｇnの内容を誤って修正することにつなが
る。このような場合には、グローバルな重要データの全
部又は一部が結果的に失われてしまう。また、このよう
な場合には、「グローバルな不揮発性仮想メモリ」ＭＶ
Ｇ、即ちオペレーティングシステム３側から見られるグ
ローバルな重要データ（窓ＦＧ）もエラー状態となる。
かに遅い。しかし、このプロセスはより大きな動作安全
性を提供する。実際、多数の不揮発性物理メモリを含む
コンフィギュレーションにおいて「少数派」と宣言され
たメモリが一つだけの場合には、統計的に見れば、この
メモリがエラー状態にある確率は高い。しかしながら、
この確率は、モジュールの、従って不揮発性メモリの総
数が少ない場合、あるいは「少数派」メモリの割合が
「多数派」メモリの割合に近い場合には大幅に低下す
る。換言するならば、例外的な状況下においては、エラ
ー状態にあるメモリの数が正確な内容をもつメモリの数
より多い場合があり得る。このような状況では、多数決
は全ての不揮発性物理メモリＮＶＭ1〜ＮＶＭnの第一の
ゾーンＧ1〜Ｇnの内容を誤って修正することにつなが
る。このような場合には、グローバルな重要データの全
部又は一部が結果的に失われてしまう。また、このよう
な場合には、「グローバルな不揮発性仮想メモリ」ＭＶ
Ｇ、即ちオペレーティングシステム３側から見られるグ
ローバルな重要データ（窓ＦＧ）もエラー状態となる。
【００４６】もしエラー状態にある一つ又は複数のメモ
リが再初期化され得ないならば、それはこの又はこれら
のメモリが故障していることを意味する。一つ又は複数
のモジュールが停止し、一つ又は複数の窓がローカル仮
想メモリＭＶＬの仮想アドレス指定空間Ａｖにおいてア
クセス不能になる。
リが再初期化され得ないならば、それはこの又はこれら
のメモリが故障していることを意味する。一つ又は複数
のモジュールが停止し、一つ又は複数の窓がローカル仮
想メモリＭＶＬの仮想アドレス指定空間Ａｖにおいてア
クセス不能になる。
【００４７】オペレーティングシステム３がスタートし
たとき、即ちマシン１が通常に動作している間に、本発
明による方法に従い、重要データの完全性を確保する手
順の第二の段階が展開する。
たとき、即ちマシン１が通常に動作している間に、本発
明による方法に従い、重要データの完全性を確保する手
順の第二の段階が展開する。
【００４８】そのために、特定のソフトウェアの第二の
部分が使用される。これは、オペレーティングシステム
３の機能を拡張し、オペレーティングシステム３との必
要なインターフェイスを確保する「アブストラクション
層」と呼ばれる中間ソフトウェア層に係わる。仮想アド
レス指定型のメモリ（図２）へのアクセスを提供するも
のは、核（カーネル）の拡張を構成しているこの層であ
る。また、この層は不揮発性物理メモリＮＶＭ1〜ＮＶ
Ｍn間の一貫性も確保する。
部分が使用される。これは、オペレーティングシステム
３の機能を拡張し、オペレーティングシステム３との必
要なインターフェイスを確保する「アブストラクション
層」と呼ばれる中間ソフトウェア層に係わる。仮想アド
レス指定型のメモリ（図２）へのアクセスを提供するも
のは、核（カーネル）の拡張を構成しているこの層であ
る。また、この層は不揮発性物理メモリＮＶＭ1〜ＮＶ
Ｍn間の一貫性も確保する。
【００４９】上記構成は、本発明の方法により、マシン
１の標準オペレーティングシステムを変えることなく、
不揮発性物理メモリＮＶＭ1〜ＮＶＭnの適切な動作とこ
れらのメモリの仮想アドレス指定とを確保することを可
能にする。
１の標準オペレーティングシステムを変えることなく、
不揮発性物理メモリＮＶＭ1〜ＮＶＭnの適切な動作とこ
れらのメモリの仮想アドレス指定とを確保することを可
能にする。
【００５０】また、特定のソフトウェア７は、不揮発性
物理メモリＮＶＭ1〜ＮＶＭnの監視及び、これらのメモ
リに記録されたデータの完全性も確保する。
物理メモリＮＶＭ1〜ＮＶＭnの監視及び、これらのメモ
リに記録されたデータの完全性も確保する。
【００５１】もしオペレーティングシステム３がＵＮＩ
Ｘ（登録商標）環境又は類似の環境であるならば、上述
の操作を連続動作する「ｄｅｍｏｎｓ」の制御の下で行
うことができる。
Ｘ（登録商標）環境又は類似の環境であるならば、上述
の操作を連続動作する「ｄｅｍｏｎｓ」の制御の下で行
うことができる。
【００５２】エラーが検出されると、その重要度に応じ
て、二種類の措置を講じることができる。もし致命的エ
ラーであるならば、このエラーを引き起こした一つ又は
複数のモジュールが停止される。また非常に重大なケー
スでは、マシンそのものが停止される。もし本発明に従
って一つ又は複数のモジュールが停止されるならば、そ
れらのアドレス指定窓はもはや見えなくなる。
て、二種類の措置を講じることができる。もし致命的エ
ラーであるならば、このエラーを引き起こした一つ又は
複数のモジュールが停止される。また非常に重大なケー
スでは、マシンそのものが停止される。もし本発明に従
って一つ又は複数のモジュールが停止されるならば、そ
れらのアドレス指定窓はもはや見えなくなる。
【００５３】オペレーティングシステム３には、特に下
記項目を含むデータ構造をオペレーティングシステム３
に提供する、特定のファームウェア６とのインターフェ
イスが備えられる。
記項目を含むデータ構造をオペレーティングシステム３
に提供する、特定のファームウェア６とのインターフェ
イスが備えられる。
【００５４】− モジュールの最大数（図１：Ｍ1〜
Ｍn）の指定、即ちマシン１の最大コンフィギュレーシ
ョン。
Ｍn）の指定、即ちマシン１の最大コンフィギュレーシ
ョン。
【００５５】− 仮想メモリＡｖのアドレス指定空間の
分割についての記述。
分割についての記述。
【００５６】− 特定ソフトウェア層７又は仮想アドレ
ス指定型メモリへの読み込み及び書き込みを可能にする
「アブストラクション」層と呼ばれる層へのアクセスの
ための十分な情報。
ス指定型メモリへの読み込み及び書き込みを可能にする
「アブストラクション」層と呼ばれる層へのアクセスの
ための十分な情報。
【００５７】以上の説明により、本発明はその目的を十
分に達成していることが容易に理解されるであろう。
分に達成していることが容易に理解されるであろう。
【００５８】しかしながら、本発明は特に図１から図３
により説明された実施形態だけに限定されるものではな
い。
により説明された実施形態だけに限定されるものではな
い。
【図１】本発明に従うデジタルデータ処理マルチモジュ
ールマシンのアーキテクチャを簡略的に示す図である。
ールマシンのアーキテクチャを簡略的に示す図である。
【図２】図１のアーキテクチャの各モジュールに備えら
れる、不揮発性物理メモリへのアクセスを可能にする仮
想アドレス指定型の不揮発性メモリを概略的に示す図で
ある。
れる、不揮発性物理メモリへのアクセスを可能にする仮
想アドレス指定型の不揮発性メモリを概略的に示す図で
ある。
【図３】図１のデジタルデータ処理マルチモジュールマ
シンが備える様々なソフトウェア層を概略的に示す図で
ある。
シンが備える様々なソフトウェア層を概略的に示す図で
ある。
１ デジタルデータ処理マルチモジュールマシン ２ 充電可能な電池又はバッテリー Ｇ1−Ｇn 第一のメモリロケーションゾーン Ｌ1−Ｌn 第二のメモリロケーションゾーン Ｍ1−Ｍn モジュール ＮＶＭ1−ＮＶＭn 不揮発性物理メモリ
Claims (15)
- 【請求項１】 あらかじめ決定された最大数のモジュー
ル（Ｍ1−Ｍn）を有するデジタル情報処理マルチモジュ
ールマシン（１）における重要データの管理のためのア
ーキテクチャであって、前記モジュール（Ｍ1−Ｍn）の
各々が前記重要データを記録する不揮発性物理メモリ
（ＮＶＭ1−ＮＶＭn）を含むことを特徴とするアーキテ
クチャ。 - 【請求項２】 前記不揮発性物理メモリ（ＮＶＭ1−Ｎ
ＶＭn）が、前記マシン（１）が停止した場合又は該マ
シン（１）への給電が遮断された場合に、前記重要デー
タを保存するように、連続電源によってバックアップさ
れているランダムアクセスメモリであることを特徴とす
る請求項１に記載のアーキテクチャ。 - 【請求項３】 前記不揮発性物理メモリ（ＮＶＭ1−Ｎ
ＶＭn）の各々が第一のメモリロケーションゾーン（Ｇ1
−Ｇn）と第二のメモリロケーションゾーン（Ｌ1−
Ｌn）とに分割され、前記第一のゾーン（Ｇ1−Ｇn）が
マシン（１）の動作に関連するグローバルな重要データ
の記録に供され、これらのデータは、ある不揮発性物理
メモリから別の不揮発性物理メモリへ複製され、且つ全
てのモジュールが正常な動作状態にあるときに同一であ
り、前記第二のゾーン（Ｌ1−Ｌn）が前記ローカル不揮
発性物理メモリ（ＮＶＭ1−ＮＶＭn）を含む個々のモジ
ュール（Ｍ1−Ｍn）の動作に関連するプライベートデー
タと呼ばれるローカル重要データの記録に供されること
を特徴とする請求項１又は２に記載のアーキテクチャ。 - 【請求項４】 単一の仮想アドレス指定空間（ＦＧ）の
形で前記グローバルな重要データをアクセス可能にする
仮想アドレス指定型の第一の不揮発性メモリ（ＭＶＧ）
と、一連の相隣接する仮想アドレス窓（ＦＬ1−ＦＬn）
の形で前記ローカル重要データをアクセス可能にする仮
想アドレス指定型の第二の不揮発性メモリ（ＭＶＬ）と
から構成される連続した仮想アドレス空間（Ａｖ）のア
ドレス指定メカニズム（４）を含み、前記窓の数が前記
あらかじめ決定された最大数のモジュール（Ｍ1−Ｍn）
の数に等しく、所与のモジュール（Ｍ1−Ｍn）に関連す
る窓（ＦＬ1−ＦＬn）が、該モジュールが故障している
ときに、又は前記マシン（１）内に存在していないとき
にアクセス不可能であることを特徴とする請求項３に記
載のアーキテクチャ。 - 【請求項５】 重要データを前記不揮発性物理メモリ
（ＮＶＭ1−ＮＶＭn）にロードする初期段階を含むこと
を特徴とする請求項１から４のいずれか一項に記載のア
ーキテクチャを実施する方法。 - 【請求項６】 前記不揮発性物理メモリ（ＮＶＭ1−Ｎ
ＶＭn）の第一のメモリロケーションゾーン（Ｇ1−
Ｇn）に前記マシン（１）の動作に関連するグローバル
な重要データがロードされ、第二のメモリロケーション
ゾーン（Ｌ1−Ｌn）に前記ローカル不揮発性物理メモリ
（ＮＶＭ1−ＮＶＭn）を含む個々のモジュール（Ｍ1−
Ｍn）の動作に関連するプライベートデータと呼ばれる
ローカル重要データがロードされることを特徴とする請
求項５に記載の方法。 - 【請求項７】 単一の仮想アドレス指定空間（ＦＧ）の
形で前記グローバルな重要データをアクセス可能にする
仮想アドレス指定型の第一の不揮発性メモリ（ＭＶＧ）
と、一連の相隣接する仮想アドレス窓（ＦＬ1−ＦＬn）
の形で前記ローカル重要データをアクセス可能にする仮
想アドレス指定型の第二の不揮発性メモリ（ＭＶＬ）と
から構成される連続した仮想アドレス空間（Ａｖ）を形
成する段階と、ローカルな不揮発性仮想メモリ（ＭＶ
Ｌ）の仮想アドレス指定空間において、これらのモジュ
ール（Ｍ1−Ｍn）の不揮発性物理メモリ（ＮＶＭ1−Ｎ
ＶＭn）に関連する仮想アドレス窓（ＦＬ1−ＦＬn）を
アクセス不可能にする、故障中のあるいは前記マシン
（１）内に存在していないモジュール（Ｍ1−Ｍn）を検
出する段階とを含むことを特徴とする請求項６に記載の
方法。 - 【請求項８】 前記マシン（１）の起動時に、前記故障
中のモジュール（Ｍ1−Ｍn）を検出するために、前記不
揮発性物理メモリ（ＮＶＭ1−ＮＶＭn）が正常に動作す
ることを確認する初期段階を含むことを特徴とする請求
項７に記載の方法。 - 【請求項９】 前記初期段階が前記マシン（１）内に存
在する全ての不揮発性物理メモリ（ＮＶＭ1−ＮＶＭn）
の前記第一のアドレスゾーン（Ｇ1−Ｇn）の内容を比較
し、少なくとも一つの不一致が検出された場合にエラー
状態を生成するステップを含んでいることを特徴とする
請求項８に記載の方法。 - 【請求項１０】 エラー検出時に、全ての不揮発性物理
メモリ（ＮＶＭ1−ＮＶＭn）の前記第一のゾーン（Ｇ1
−Ｇn）の内容間で多数決が行われ、前記多数決に伴
い、前記エラー状態を解消するために、少数派メモリの
第一のアドレスゾーンの内容を、多数派メモリの第一の
アドレスゾーンの内容でロードすることによって再初期
化することを特徴とする請求項９に記載の方法。 - 【請求項１１】 前記マシン（１）が人間のオペレータ
の制御下にあって、前記検出されたエラーが手動で修復
されるように、前記エラー状態を示すメッセージが該オ
ペレータに伝えられることを特徴とする請求項９に記載
の方法。 - 【請求項１２】 前記初期段階が特定のファームウェア
（６）の制御下で展開することを特徴とする請求項９か
ら１１のいずれか一項に記載の方法。 - 【請求項１３】 前記マシン（１）に搭載されているオ
ペレーティングシステム（３）が起動した時に、前記不
揮発性物理メモリ（ＮＶＭ1−ＮＶＭn）の状態を走査
し、前記モジュール（Ｍ1−Ｍn）の動作における故障の
発生を検出する第二の段階を含んでいることを特徴とす
る請求項７に記載の方法。 - 【請求項１４】 前記第二の段階が、前記オペレーティ
ングシステム（３）の拡張を形成する特定のソフトウェ
ア（７）の制御下で展開し、該特定のソフトウェア
（７）が、前記不揮発性仮想メモリ（Ａｖ）へのアクセ
スと、全ての不揮発性物理メモリ（ＮＶＭ1−ＮＶＭn）
の前記第一のゾーン（Ｇ1−Ｇn）の内容間の一貫性とを
確保することを特徴とする請求項１３に記載の方法。 - 【請求項１５】 前記特定のファームウェア（６）が前
記マシン（１）のオペレーティングシステム（３）とイ
ンターフェイスにより結合し、且つ前記不揮発性仮想メ
モリ（Ａｖ）への読み出し及び書き込み動作を許可する
ために、少なくとも前記あらかじめ決定された最大の数
のモジュール（Ｍ1−Ｍn）についての情報と、前記不揮
発性仮想メモリ（Ａｖ）の前記仮想アドレス指定空間の
分割についての情報と、オペレーティングシステム
（３）が前記特定のソフトウェア（７）にアクセスする
ことを可能にする情報とを含んでおり、該オペレーティ
ングシステム（３）によってアクセス可能なデータのリ
ストを有していることを特徴とする請求項１２及び１４
に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9714899A FR2771526B1 (fr) | 1997-11-27 | 1997-11-27 | Architecture pour la gestion de donnees vitales dans une machine multi-modulaire et procede pour la mise en oeuvre d'une telle architecture |
| FR9714899 | 1997-11-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11259323A true JPH11259323A (ja) | 1999-09-24 |
| JP3178817B2 JP3178817B2 (ja) | 2001-06-25 |
Family
ID=9513853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33617698A Expired - Lifetime JP3178817B2 (ja) | 1997-11-27 | 1998-11-26 | マルチモジュールマシンにおける重要データの管理のためのアーキテクチャにおけるデータの管理方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6434679B1 (ja) |
| EP (1) | EP0919914B1 (ja) |
| JP (1) | JP3178817B2 (ja) |
| DE (1) | DE69813469T2 (ja) |
| FR (1) | FR2771526B1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7039801B2 (en) | 2000-06-30 | 2006-05-02 | Microsoft Corporation | System and method for integrating secure and non-secure software objects |
| CN101201753B (zh) * | 2007-12-13 | 2012-12-26 | 浪潮通信信息系统有限公司 | 一种多状态机管理引擎的配置管理方法 |
| JP2009187199A (ja) * | 2008-02-05 | 2009-08-20 | Panasonic Corp | 情報処理システム及び情報処理方法 |
| EP2813912B1 (en) * | 2013-06-14 | 2019-08-07 | ABB Schweiz AG | Fault tolerant industrial automation control system |
| CN104821957B (zh) * | 2015-04-16 | 2018-08-07 | 瑞斯康达科技发展股份有限公司 | 一种bfd状态机的实现方法、装置及系统 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0078034B1 (en) * | 1981-10-22 | 1987-01-14 | Nec Corporation | Data processing machine suitable for high-speed processing |
| US4570220A (en) * | 1983-11-25 | 1986-02-11 | Intel Corporation | High speed parallel bus and data transfer method |
| US4811216A (en) | 1986-12-22 | 1989-03-07 | American Telephone And Telegraph Company | Multiprocessor memory management method |
| US4965717A (en) * | 1988-12-09 | 1990-10-23 | Tandem Computers Incorporated | Multiple processor system having shared memory with private-write capability |
| US5089993B1 (en) * | 1989-09-29 | 1998-12-01 | Texas Instruments Inc | Memory module arranged for data and parity bits |
| US5307485A (en) * | 1991-05-31 | 1994-04-26 | International Business Machines Corporation | Method and apparatus for merging sorted lists in a multiprocessor shared memory system |
| US5289377A (en) * | 1991-08-12 | 1994-02-22 | Trw Inc. | Fault-tolerant solid-state flight data recorder |
| JP2974526B2 (ja) * | 1992-12-18 | 1999-11-10 | 富士通株式会社 | データ転送処理方法及びデータ転送処理装置 |
| US5465338A (en) * | 1993-08-24 | 1995-11-07 | Conner Peripherals, Inc. | Disk drive system interface architecture employing state machines |
| US5590308A (en) * | 1993-09-01 | 1996-12-31 | International Business Machines Corporation | Method and apparatus for reducing false invalidations in distributed systems |
| US5701482A (en) * | 1993-09-03 | 1997-12-23 | Hughes Aircraft Company | Modular array processor architecture having a plurality of interconnected load-balanced parallel processing nodes |
| US5717642A (en) * | 1994-02-18 | 1998-02-10 | Sgs-Thomson Microelectronics S.R.L. | Load signal generating method and circuit for nonvolatile memories |
| US5652893A (en) * | 1994-12-13 | 1997-07-29 | 3Com Corporation | Switching hub intelligent power management |
| JP2821418B2 (ja) | 1996-04-24 | 1998-11-05 | 北海道日本電気ソフトウェア株式会社 | マルチプロセッサシステムの障害情報記録方式 |
| US5867714A (en) * | 1996-10-31 | 1999-02-02 | Ncr Corporation | System and method for distributing configuration-dependent software revisions to a computer system |
| US5867430A (en) * | 1996-12-20 | 1999-02-02 | Advanced Micro Devices Inc | Bank architecture for a non-volatile memory enabling simultaneous reading and writing |
| US6215705B1 (en) * | 2000-02-10 | 2001-04-10 | Advanced Micro Devices, Inc. | Simultaneous program, program-verify scheme |
-
1997
- 1997-11-27 FR FR9714899A patent/FR2771526B1/fr not_active Expired - Fee Related
-
1998
- 1998-11-10 EP EP98402786A patent/EP0919914B1/fr not_active Expired - Lifetime
- 1998-11-10 DE DE69813469T patent/DE69813469T2/de not_active Expired - Lifetime
- 1998-11-25 US US09/199,346 patent/US6434679B1/en not_active Expired - Lifetime
- 1998-11-26 JP JP33617698A patent/JP3178817B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0919914A1 (fr) | 1999-06-02 |
| DE69813469D1 (de) | 2003-05-22 |
| FR2771526B1 (fr) | 2004-07-23 |
| EP0919914B1 (fr) | 2003-04-16 |
| US6434679B1 (en) | 2002-08-13 |
| DE69813469T2 (de) | 2004-02-19 |
| JP3178817B2 (ja) | 2001-06-25 |
| FR2771526A1 (fr) | 1999-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5437022A (en) | Storage controller having additional cache memory and a means for recovering from failure and reconfiguring a control unit thereof in response thereto | |
| JP2994070B2 (ja) | データ処理システムにおけるミラー化された一対のデータ記憶ユニットの状態を決定する方法及び装置 | |
| KR960001748B1 (ko) | 컴퓨터 시스템 동작방법과 컴퓨터 시스템용의 기억 장치 및 기억제어장치 | |
| KR100316981B1 (ko) | 플래시 메모리를 구비한 마이크로컴퓨터 및 플래시 메모리에 프로그램을 저장하는 방법 | |
| EP0762282B1 (en) | Atomic update of EDC protected data | |
| CN111176890A (zh) | 一种星载软件数据存储及异常恢复方法 | |
| JP2000090011A (ja) | メモリ書き換え方法及びコンピュ―タシステム | |
| JP3178817B2 (ja) | マルチモジュールマシンにおける重要データの管理のためのアーキテクチャにおけるデータの管理方法 | |
| US20020010891A1 (en) | Redundant memory access system | |
| US5461588A (en) | Memory testing with preservation of in-use data | |
| EP0070184B1 (en) | A method of testing memory | |
| JPS6342294B2 (ja) | ||
| US20090204844A1 (en) | Error-tolerant processor system | |
| KR0152240B1 (ko) | 메모리 데이타 불일치 검출 및 복구 방법 | |
| US7069471B2 (en) | System PROM integrity checker | |
| JPS60142759A (ja) | Ｌｒｕ決定用記憶装置のエラ−検出方式 | |
| JP2904117B2 (ja) | 装置記憶部の冗長化方法及び装置 | |
| JPH04111032A (ja) | 多重化記憶装置 | |
| JP2001334057A (ja) | 遊技機の管理装置 | |
| JPH03127241A (ja) | ページング仮想記憶方式におけるメモリ管理方式 | |
| JPH06250933A (ja) | 情報処理装置および主記憶装置のアクセス制御方法 | |
| JPH0341538A (ja) | 主記憶装置 | |
| KR20060120988A (ko) | 이중화된 부트롬을 사용하는 시스템 부팅 장치 및 방법 | |
| JP2000163276A (ja) | ネットワークワイド予備方式 | |
| JPH05134936A (ja) | 多重化メモリの障害復旧方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090413 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090413 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120413 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140413 Year of fee payment: 13 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |