JPH1125696A - RambusDRAM用バイアステスト回路 - Google Patents
RambusDRAM用バイアステスト回路Info
- Publication number
- JPH1125696A JPH1125696A JP9187807A JP18780797A JPH1125696A JP H1125696 A JPH1125696 A JP H1125696A JP 9187807 A JP9187807 A JP 9187807A JP 18780797 A JP18780797 A JP 18780797A JP H1125696 A JPH1125696 A JP H1125696A
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- memory cell
- cell array
- data
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dram (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
汎用DRAMと同程度に簡略化し、バイアステスト装置
を共有化することを可能とするテスト回路の提供。 【解決手段】BusData0(100)とシフトレジ
スタ(4)の間に、Nchトランスファゲート(7)を
追加し、シフトレジスタ(4)にSET/RESET機
能を追加し、ロウアドレス(1010−1018)とカ
ラムアドレス(1020−1027)の最終番地を検出
するアドレス最終番地検出回路(8)、インバータゲー
ト(9)、(11)、D型フリップフロツプ(10)、
ANDゲート(12)、(13)を追加し、通常のDR
AMと同様なタイミングでバイアステストを実行でき、
生産設備の稼働効率の向上が図られる。
Description
テスト回路に関し、特にRambus DRAMに用い
て好適とされるバイアステスト用テスト回路に関する。
AM(Rambus Channelインタフェース技
術に準拠したダイナミックランダムアクセスメモリ)に
搭載されるバイアステスト(以下「BT」とも略記す
る)用テスト回路の構成および動作について説明する。
2バンク構成のRambus DRAMを例として説明
する。図5は、従来のバイアステスト用テスト回路の構
成を示す図である。図5を参照すると、BusData
0−8を入力とするアドレスデコーダ1と、バンク1、
バンク2からなるメモリセルアレイ2と、ライトバッフ
ァ3と、シフトレジスタ4と、外部からクロックTxC
LK、RxCLK及び制御信号BusCtrl、Bus
Enable、Sinを入力し内部クロックCLK及び
内部メモリセルアレイ制御信号RASB、CAS、WR
ITE、RSTRを出力するメモリセルアレイ制御信号
発生回路5と、電圧検出回路(「スーパーボルテージ回
路」ともいう)6と、を備えて構成されている。
の電圧(3.3V動作製品では5V程度)以上になった
時に、出力信号BT6011をHレベルにする。
電圧検出回路6の出力信号BT6011を入力し、信号
BT6011がハイレベルになった時(このモードをバ
イアステストモード、略して「BTモード」という)、
TxCLK5001、BusCtrl5002、Bus
Enable5003、RxCLK5004、SIn5
005を、Nchトランスファゲート52−56をON
することで、それぞれメモリセルアレイ制御信号RAS
B5011、RSTR5012、CAS5013、CL
K5014、WRITE5015に接続し、インバータ
ゲート50の入力がH(High)レベルとなり、Nc
hトランスファゲート51のゲート端子がL(Low)
レベルとなるため、外部端子バスデータBusData
1−8(101−108)からの入力をカットする(シ
フトレジスタ4への入力をカットする)。
−8(100−108)からメモリセルアレイ2のロウ
アドレス1010−1018、カラムアドレス1020
−1027、バンクアドレス1030をメモリセルアレ
イ制御信号RASB5011、RSTR5012、CA
S5013のタイミングで発生する。
9I/0分×8ビット)は、バイアステストモード時、
外部信号BusData0(100)のデータを、内部
クロック信号CLK5014の立ち上がりエッジ及び立
ち下がりエッジに同期してデータを、順次シフトする。
WRITE5015がHレベルの時にシフトレジスタ出
力4001を2バンク構成の各バンクのメモリセルアレ
イ2に、出力3001として転送する。
明する。図6に、図5に示した各信号のタイミングチャ
ートを示す。
スーパーボルテージ、BT6011がHレベル(BTモ
ード時)固定と想定する。
本的に、 1.シフトレジスタ4の全ビットをLデータにセットす
るシフトレジスタLライトセットサイクル(TM1)、 2.データLにセットされたシフトレジスタ4のデータ
をメモリセルアレイ2に転送するメモリセルLテストサ
イクル(TM2)、 3.シフトレジスタ4の全ビットをHデータにセットす
るシフトレジスタHライトセットサイクル(TM3)、 4.データHにセットされたシフトレジスタ4のデータ
をメモリセルアレイ2に転送するメモリセルHライトサ
イクル(TM4)、の4サイクルから構成されている。
する。
は、RASB5011、RSTR5012=H、CAS
5013=Lの時、CLK5014の立ち下がりおよび
立ち上がりで、BusData0(100)のデータを
順次シリアルに、シフトレジスタ4に格納される。図5
の72ビットのシフトレジスタ4の場合、36サイクル
で全ビット格納される。
08)からの入力BTモード時は、Nchトランスファ
ゲート51がOFFするので、シフトレジスタ4ヘ入力
されない。
R5012=Hの時、アドレスデコーダ1が、BusD
ata0−8(100−108)から、RASB501
1のLエッジで、ロウアドレス1010−1018、バ
ンクアドレス1030をラッチし、CASのHエッジ
で、カラムアドレス1020−1027をラッチする。
=L期間中、メモリセルアレイ2のアドレスデコーダ1
によって指定されたバンクの、ロウアドレスのワード線
の電位が上がり、CAS5013のH期間で、アドレス
デコーダ1によって指定されたカラムアドレスのメモリ
セルをデータアクセスする。通常のDRAMの動作と同
様である。
0に割り当てられているとすると、BusData0の
入力は、L、Hを繰り返す。
イト制御信号WRITE5015がLレベルの時は、メ
モリセルのリード動作となるが、BT時には、通常WR
ITE動作をさせるので、WRITE5015をHレベ
ルとし、ライトバッファ3を介して、シフトレジスタ4
に格納されたデータ4001を、ライトバッファ出力3
001として、メモリセルに書き込む。
は、シフトレジスタLライトセットサイクルに対し、B
usData0=Hとした場合の動作であり、メモリセ
ルHライトサイクルは、メモリセルLライトサイクルと
同様の動作である。詳細は省略する。
のRambus DRAMのBT用テスト回路では、通
常のDRAMと同様なメモリセルをアクセスするサイク
ルの他に、シフトレジスタに予めデータをシリアルに格
納するサイクルが必要とされ、このような場合、通常の
DRAM用に仕様限定されたBT装置では、タイミング
制限により、シフトレジスタにデータを格納するサイク
ルを導入できないものもあり、既存設備の割り振りがで
きないため、Rambus DRAMを生産する上で、
障害となるという問題があった。
てなされたものであって、その目的は、Rambus
DRAMのバイアステストを、汎用DRAMと同程度に
簡略化し、バイアステスト装置を共有化するバイアステ
スト用のテスト回路を提供することにある。
め、本発明のバイアステスト用テスト回路は、ロウアド
レス、カラムアドレスの最終番地を検出しパルス信号を
発生する手段と、および該パルス信号にてシフトレジス
タをリセット/リセットする手段と、内部メモリセルア
レイ制御信号により、メモリセルアレイにデータH/L
を交互にシフトレジスタから転送する手段と、を備えて
いる。
する。本発明の好ましい実施の形態において電源端子の
スーパーボルテージにてバイアステストモードにエント
リーし、該バイアステストモードにて内部メモリセルア
レイ制御信号および内部シフトレジスタ用クロック信号
を発生し、シフトレジスタ(図1の4)にデータをセッ
トし、内部メモリセルアレイ制御信号により、ロウアド
レス、カラムアドレス制御およびメモリセルアレイヘデ
ータを転送するテスト回路において、シフトレジスタ
(図1の4)がセット/リセット機能を備え、バイアス
テストモード時にバスデータ入力を前記シフトレジスタ
から切り離す手段(図1の7、51)と、ロウアドレ
ス、カラムアドレスの最終番地を検出した際に検出信号
を発生する手段(図1の8)と、該検出信号の出力によ
り前記シフトレジスタを交互にセット/リセットする信
号を供給する手段(図1のD型フリップフロップ10、
インバータ11、ANDゲート12、13)とを備えて
いる。そして、バイアステストモード時に、シフトレジ
スタ4をリセットし、内部メモリセルアレイ制御信号に
より、全ロウアドレス及び全カラムアドレスをアクセス
してシフトレジスタからライトバッファ(図1の3)を
介してメモリセルアレイにLデータを書き込んだ後に、
シフトレジスタ(図1の4)をセットし、メモリセルア
レイにHデータを書き込む(図3参照)。
細に説明すべく、本発明の実施例を図面を参照して以下
に説明する。
構成を示す図である。図1において、図5と同一の機能
の要素には同一の参照符号が付されている。図1を参照
すると、本発明の一実施例は、図5に示した構成に、B
usData0(100)とシフトレジスタ4の間に、
Nchトランスファゲート7を追加し、シフトレジスタ
4にSET/RESET機能を追加し、ロウアドレス1
010−1018とカラムアドレス1020−1027
の最終番地を検出するアドレス最終番地検出回路8と、
インバータゲート9、11、D型フリップフロップ1
0、ANDゲート12、13を追加した構成となってい
る。
明する。図3は、本発明の一実施例の動作タイミングチ
ャートである。
レベルであるので、Nchトランスファゲート7がOF
Fし、BusData0(100)からのシフトレジス
タ4への入力はカットされる。一方、D型フリップフロ
ップ10の互いに相補の出力(Q、Q ̄)1001、1
002がそれぞれANDゲート12、13を介し、相補
のSET1201、RESET1301として出力され
る。ANDゲート12には、D型フリップフロップ10
の出力Q1001とBT6011、ANDゲート13に
は、D型フリップフロップ10の反転出力Q ̄1002
とBT6011が入力されている。
型フリップフロップ出力Q1001がLレベル、出力Q
 ̄1002がHレベル、すなわちSET1201がLレ
ベル、RESET1301がHレベルになるものとする
と、シフトレジスタ4の出力4001は全ビットLレベ
ルに設定される。
5がHレベルとすると、シフトレジスタ4の出力400
1はライトバッファ3を介して、メモリセルアレイ2に
Lデータが書き込まれる。これを全ロウアドレス101
0−1018、全カラムアドレス1020−1027に
ついてアクセスすることで、全アドレスにLデータを書
き込むことができる。この動作が、図2におけるメモリ
セルLライトサイクルに相当する。
ス、カラムアドレスともに最終番地まで実行すると、ロ
ウアドレス1010−1018、カラムアドレス102
0−1027を入力とするアドレス最終番地検出回路8
は、RSTR5012のL期間中、アドレス最終番地検
出信号ADDFIN8001としてHパルスを出力す
る。
フロップ出力1001がLレベルとすると、D型フリッ
プフロップのD入力1101がインバータゲート11に
よりHレベルになっているので、ここでADDFIN8
001のHパルスが入力されると、D型フリップフロッ
プ10の出力1001、1002が互いにHレベル、L
レベルに反転し、すなわちSET1201、RESET
11がHレベル、Lレベルに反転する。
Hレベルに設定される。これを全ロウアドレス、全カラ
ムアドレス分アクセスすることで、メモリセルアレイ2
にHデータを書き込むことができる。これが図2におけ
るメモリセルHライトサイクルに相当する。
例の構成を示す図である。なお、図2は、図1に示した
前記第1の実施例との相違点のみを抜粋して示したもの
である。
例と相違してし、D型フリップフロップ10とANDゲ
ート12の間にEXOR(排他的論理和)ゲート14を
挿入し、D型フリップフロップ10の出力1001とロ
ウアドレスの最下位ビット1010を入力として接続
し、EXORゲート出力1401をインバータ15によ
って反転信号を発生させ、ANDゲート13の入力とし
て接続した構成となっている。
明するためのタイミングチャートである。
モードエントリー時、Lレベルと仮定した場合、ロウア
ドレスの最下位ビット1010がLレベル(Hレベル)
の時、SET1201がLレベル(Hレベル)、RES
ET1301がHレベル(Lレベル)となる。すなわ
ち、ロウアドレスが偶数の時は、SET1201がLレ
ベル、RESET1301がHレベル、奇数の時はその
逆となるので、例えば、ロウの偶数アドレスのワード
に、物理的にTRUEセル、奇数アドレスのワードに物
理的にNOTセルが配置されている場合、メモリセルに
対し、全ビット物理Lデータライトすることができる。
達した時には、D型フリップフロップ出力1001がL
レベルからHレベルに変化するので、EXORゲート出
力1401はロウアドレスの最下位ビット1010がL
レベル(Hレベル)の時、SET1201がHレベル
(Lレベル)、RESET1301がLレベル(Hレベ
ル)となる。すなわち、ロウアドレスが偶数の時は、S
ET1201がHレベル、RESET1301がLレベ
ル、奇数の時はその逆となるので、メモリセルに全ビッ
ト物理Hデータライトすることができる。
例においては、メモリセルに対して物理的ストレスを効
率的に与えることができ、BT時間を短縮することがで
きる。
通常のDRAMと同様なタイミングでRambus D
RAMのBTを実行でき、生産設備の稼働効率の向上を
図ることができるという効果を奏する。
us DRAMに搭載されるBT用テスト回路におい
て、BusData0とシフトレジスタの間に、Nch
トランスファゲートを追加し、シフトレジスタにSET
/RESET機能を追加し、ロウアドレスとカラムアド
レスの最終番地を検出するアドレス最終番地検出回路、
インバータゲート、D型フリップフロップ、ANDゲー
トを追加したことによる。
タイミングチャートである。
タイミングチャートである。
ャートである。
SET信号) 1401 EXORゲート 3001 ライトバッファ出力 4001 シフトレジスタ出力 5001 外部入力TxCLK 5002 外部入力BusCtr1 5003 外部入力BusEnable 5004 外部入力RxCLK 5005 外部入力SIn 5011〜5015 メモリセルアレイ制御信号 6001 外部電源端子 6011 電圧検出回路出力 8001 アドレス最終番地検出回路出力
Claims (3)
- 【請求項1】Rambus DRAMに搭載されるバイ
アステスト用のテスト回路であって、 電源端子のスーパーボルテージにてバイアステストモー
ドにエントリーし、該バイアステストモードにて内部メ
モリセルアレイ制御信号および内部シフトレジスタ用ク
ロック信号を発生し、シフトレジスタにデータをセット
し、 前記内部メモリセルアレイ制御信号により、ロウアドレ
ス、カラムアドレス制御およびメモリセルアレイヘデー
タを転送する手段を備えてなるテスト回路であって、 ロウアドレス、カラムアドレスの最終番地を検出した際
に検出信号を発生する手段と、 前記検出信号により前記シフトレジスタをセット/リセ
ットする手段と、 前記内部メモリセルアレイ制御信号により、前記シフト
レジスタからメモリセルアレイにセルデータとしてHデ
ータ/Lデータを交互に転送する手段と、 を有することを特徴とするバイアステスト用のテスト回
路。 - 【請求項2】Rambus DRAMに搭載されるバイ
アステスト用のテスト回路であって、 電源端子のスーパーボルテージにてバイアステストモー
ドにエントリーし、該バイアステストモードにて内部メ
モリセルアレイ制御信号および内部シフトレジスタ用ク
ロック信号を発生し、シフトレジスタにデータをセット
し、前記内部メモリセルアレイ制御信号により、ロウア
ドレス、カラムアドレス制御およびメモリセルアレイヘ
データを転送する手段を備えてなるテスト回路におい
て、 前記シフトレジスタがセット/リセット機能を備え、 バイアステストモード時に外部端子からのバスデータ入
力を前記シフトレジスタから切り離す手段と、 ロウアドレス、カラムアドレスの最終番地を検出した際
に検出信号を発生し、該検出信号の出力により前記シフ
トレジスタを交互にセット/リセットする信号を供給す
る手段と、を備え、 バイアステストモード時に、前記内部メモリセルアレイ
制御信号により、全ロウアドレス及び全カラムアドレス
をアクセスして前記シフトレジスタからメモリセルアレ
イに一の論理データを書き込んだ後に、逆の論理データ
を書き込む、ことを特徴とする、RambusDRAM
用バイアステスト回路。 - 【請求項3】前記ロウアドレスの偶奇に応じて、前記シ
フトレジスタをセット及びリセットする信号についてア
クティブとする信号の切換を行う手段を備えたことを特
徴とする、請求項2記載のRambusDRAM用バイ
アステスト回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9187807A JP3061009B2 (ja) | 1997-06-27 | 1997-06-27 | RambusDRAM用バイアステスト回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9187807A JP3061009B2 (ja) | 1997-06-27 | 1997-06-27 | RambusDRAM用バイアステスト回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1125696A true JPH1125696A (ja) | 1999-01-29 |
JP3061009B2 JP3061009B2 (ja) | 2000-07-10 |
Family
ID=16212596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9187807A Expired - Fee Related JP3061009B2 (ja) | 1997-06-27 | 1997-06-27 | RambusDRAM用バイアステスト回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3061009B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6256261B1 (en) | 1999-06-28 | 2001-07-03 | Hyundai Electronics Industries Co., Ltd. | Memory device with packet command |
US6342801B1 (en) | 1999-06-29 | 2002-01-29 | Hyundai Electronics Industries Co., Ltd. | Duty cycle correction circuit of delay locked loop |
KR100403343B1 (ko) * | 2001-09-13 | 2003-11-01 | 주식회사 하이닉스반도체 | 램버스 디램 |
US6643190B1 (en) | 1999-06-28 | 2003-11-04 | Hyundai Electronics Industries Co., Ltd. | Packet command driving type memory device |
US6948046B2 (en) * | 2002-06-07 | 2005-09-20 | Renesas Technology Corp. | Access controller that efficiently accesses synchronous semiconductor memory device |
US7013413B1 (en) | 1999-06-28 | 2006-03-14 | Hyundai Electronics Industries Co., Ltd. | Method for compressing output data and a packet command driving type memory device |
-
1997
- 1997-06-27 JP JP9187807A patent/JP3061009B2/ja not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6256261B1 (en) | 1999-06-28 | 2001-07-03 | Hyundai Electronics Industries Co., Ltd. | Memory device with packet command |
US6643190B1 (en) | 1999-06-28 | 2003-11-04 | Hyundai Electronics Industries Co., Ltd. | Packet command driving type memory device |
US7013413B1 (en) | 1999-06-28 | 2006-03-14 | Hyundai Electronics Industries Co., Ltd. | Method for compressing output data and a packet command driving type memory device |
US6342801B1 (en) | 1999-06-29 | 2002-01-29 | Hyundai Electronics Industries Co., Ltd. | Duty cycle correction circuit of delay locked loop |
KR100403343B1 (ko) * | 2001-09-13 | 2003-11-01 | 주식회사 하이닉스반도체 | 램버스 디램 |
US6948046B2 (en) * | 2002-06-07 | 2005-09-20 | Renesas Technology Corp. | Access controller that efficiently accesses synchronous semiconductor memory device |
Also Published As
Publication number | Publication date |
---|---|
JP3061009B2 (ja) | 2000-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100386442B1 (ko) | 메모리디바이스회로 및 멀티뱅크메모리어레이의 멀티뱅크컬럼의동시어드레스방법 | |
US6359813B1 (en) | Semiconductor memory device having improved data transfer rate without providing a register for holding write data | |
US20060168470A1 (en) | Random access memory with post-amble data strobe signal noise rejection | |
KR100252043B1 (ko) | 반도체 메모리 장치의 칼럼 선택 신호 제어기 및 칼럼 선택제어 방법 | |
JP2003249077A (ja) | 半導体記憶装置及びその制御方法 | |
JP3180317B2 (ja) | 半導体記憶装置 | |
IL129309A (en) | A random access memory with a write / read address bus and a process for writing and reading from it | |
US7151713B2 (en) | Semiconductor memory device | |
JPS63106998A (ja) | テスト回路を有する半導体メモリ | |
JPS6213758B2 (ja) | ||
JP2003022694A (ja) | 半導体記憶装置 | |
JP4216405B2 (ja) | ビルト−インパラレルテスト回路を備えた半導体メモリ装置 | |
JP2746222B2 (ja) | 半導体記憶装置 | |
US7280427B2 (en) | Data access circuit of semiconductor memory device | |
US7835180B2 (en) | Semiconductor memory device | |
JP3061009B2 (ja) | RambusDRAM用バイアステスト回路 | |
JP3708801B2 (ja) | 半導体記憶装置 | |
US20020136079A1 (en) | Semiconductor memory device and information processing system | |
KR100221748B1 (ko) | 리프레쉬 기능이 없는 dram 구성의 캐쉬 메모리 장치 | |
JPH04212776A (ja) | 半導体記憶装置のテスト回路 | |
US6704229B2 (en) | Semiconductor test circuit for testing a semiconductor memory device having a write mask function | |
US6504767B1 (en) | Double data rate memory device having output data path with different number of latches | |
JPH0877769A (ja) | 同期型半導体記憶装置 | |
JPH10228800A (ja) | 半導体記憶装置 | |
KR100211483B1 (ko) | 블록 기록 시스템을 이용하는 반도체 메모리 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000328 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080428 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |