JPH11251483A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH11251483A
JPH11251483A JP10054715A JP5471598A JPH11251483A JP H11251483 A JPH11251483 A JP H11251483A JP 10054715 A JP10054715 A JP 10054715A JP 5471598 A JP5471598 A JP 5471598A JP H11251483 A JPH11251483 A JP H11251483A
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor device
heat sink
electrode
stiffener
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10054715A
Other languages
Japanese (ja)
Other versions
JP3615651B2 (en
Inventor
Nae Yoneda
奈柄 米田
Hideo Miura
英生 三浦
Tadayoshi Tanaka
直敬 田中
Akira Haruta
亮 春田
Asao Nishimura
朝雄 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP05471598A priority Critical patent/JP3615651B2/en
Publication of JPH11251483A publication Critical patent/JPH11251483A/en
Application granted granted Critical
Publication of JP3615651B2 publication Critical patent/JP3615651B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To enhance the radiation performance of a package while ensuring a flexibility and light wt. and also enable dealing with the thickness change of a semiconductor element, etc., by connecting an opposite face of a semiconductor element to its electrode forming face with a opposite face of an insulation tape to its wiring pattern forming face through a thin flexible foil-like radiation member. SOLUTION: A semiconductor element 1 has an element electrode 5 which is electrically connected to an inner lead 5 extending from a wiring 3 formed on an insulation tape 2, wirings 3 other than bump lands 6 are covered with a resist 7, and a spherical electrode 8 is connected to the bump land 6. On the back side of a wiring forming face of the insulation tape 2 a metal stiffener 11 is adhered through an adhesive layer 10, thin heat sink 12 is adhered via an adhesive layer 13 to a part of the top surface of the semiconductor element 1 and has an opening 14 at the center, through which the back side of the semiconductor element 1 is exposed. Thus it is possible to obtain a high heat radiating property, while ensuring flexibility of the semiconductor device.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は，外部電極がマトリ
ックス状に配列されたボール・グリッド・アレイ型（Ba
ll Grid Array，以下BGAと称す）の半導体装置の構造に
関する。The present invention relates to a ball grid array type (Ba) in which external electrodes are arranged in a matrix.
ll Grid Array (hereinafter referred to as BGA)).

【０００２】[0002]

【従来の技術】チップの周辺に外部電極を設けるFan-ou
tタイプのBGAは，外部電極を平坦性を保つために外部電
極上にスティフナを設ける。Fan-out型BGAの放熱性を高
める構造の従来技術を紹介する。従来技術（１）を図２
７に示す。図２７は特開平７ー２８３３３６号公報に開
示されるFan-out型のBGAで，厚さ約0.5 mmの銅板を絞り
加工して深さ0.7 mmのキャビティを形成したチップ搭載
用の金属板を用いている。この構造では放熱板とスティ
フナを一体としている。放熱板の中央部には半導体素子
を搭載するキャビティ設ける構造である。従来技術
（２）を図２８に示す。図２８は特開平８ー２０３９５
８号公報に開示されるように，半導体素子の背面は銅の
ような熱伝導性材料で作られた熱放散板のキャビティ内
に接着される。従来技術（３）を図２９に示す。図２９
は「電子材料（平成９年９月号 ３７ページ）」に掲載
されるFan-out型のBGAで，スティフナと半導体素子の裏
面を面位置にして放熱板を貼る構造である。また，従来
技術（３）にはスティフナに要求される特性として十分
な剛性を有することが必要であり一般的に0.25 mmから
0.35 mmの厚みの銅合金かステンレス鋼が採用されてい
ると記載されている。さらに，スティフナと併用される
ヒートスプレッダ（放熱板）の素材は無酸素銅や高熱伝
導銅合金であると記載されている。従来技術（４）を図
３０に示す。図３０は特開平９ー２１３８３７号公報に
開示されるように，ヒートシンクとして銅，アルミニウ
ム，またはこれらの合金を用いたFan-outタイプのBGAの
構造である。2. Description of the Related Art Fan-ou in which external electrodes are provided around a chip
The t-type BGA has a stiffener on the external electrode to keep the external electrode flat. This section introduces the conventional technology of a structure that enhances the heat dissipation of a fan-out type BGA. Fig. 2 shows the conventional technology (1)
FIG. FIG. 27 shows a fan-out type BGA disclosed in Japanese Patent Application Laid-Open No. 7-283336, in which a metal plate for chip mounting is formed by drawing a copper plate having a thickness of about 0.5 mm to form a cavity having a depth of 0.7 mm. Used. In this structure, the radiator plate and the stiffener are integrated. In this structure, a cavity for mounting a semiconductor element is provided at the center of the heat sink. Prior art (2) is shown in FIG. FIG.
As disclosed in Japanese Patent Application Publication No. 8 (1994) -86, the back surface of the semiconductor device is bonded in a cavity of a heat dissipation plate made of a heat conductive material such as copper. Prior art (3) is shown in FIG. FIG.
Is a fan-out type BGA described in “Electronic Materials (September 1997, p. 37)”, and has a structure in which a radiator plate is attached with the stiffener and the back surface of the semiconductor element positioned in a plane. In addition, the conventional technology (3) needs to have sufficient rigidity as a characteristic required for the stiffener.
It is stated that 0.35 mm thick copper alloy or stainless steel is used. Furthermore, it is described that the material of the heat spreader (radiator plate) used in combination with the stiffener is oxygen-free copper or a copper alloy having high thermal conductivity. The prior art (4) is shown in FIG. FIG. 30 shows a structure of a fan-out type BGA using copper, aluminum, or an alloy thereof as a heat sink, as disclosed in Japanese Patent Application Laid-Open No. 9-213837.

【０００３】[0003]

【発明が解決しようとする課題】テープ式のFan-out型
のBGAの特長として，柔軟性と軽量性がある。半導体素
子と外部電極を電気的に接続する配線は，低剛性の絶縁
テープに形成されている。外部電極には剛性の大きい金
属製の補強板（スティフナ）が設けられることもある
が，半導体素子とスティフナは剛性の低いテープで接続
されているため，面外変形が容易でパッケージ全体の剛
性は小さい。したがって，温度サイクル時の実装基板の
熱変形に追従できる柔軟性がある。また，外部電極配列
部に平坦性を保つために，幅の細い枠状のスティフナを
使用し，半導体素子を必要最小限の樹脂で封止すること
により，軽量化も図られている。軽量であるため，小型
の携帯機器用の多ピンのパッケージング手法としては最
適であり，外部端子として一般的に用いられるはんだが
リフローによる実装時に自重でつぶれることもなく，ま
たはんだの疲労破壊寿命が長くなる。半導体パッケージ
の放熱性を向上させる手段として，半導体素子に放熱板
を貼り付けて熱をパッケージ全域に伝導させる手法があ
る。上記従来技術でヒートシンク（放熱板）を用いたこ
とも一般的な手法である。ヒートシンクは，素材の熱伝
導率が高く，厚さの厚い方が一般的に放熱効果が向上す
る。したがって，ヒートシンクは一般的に厚い板状の金
属であり，堅い。しかしながら，上記従来技術のように
テープ式のFan-out型のBGAに厚さの検討を行わずに放熱
板を搭載すると，これらの柔軟性，軽量性といった特長
が損なわれることになる。The characteristics of the tape-type Fan-out type BGA include flexibility and light weight. The wiring for electrically connecting the semiconductor element and the external electrode is formed on a low-rigidity insulating tape. In some cases, a rigid metal reinforcing plate (stiffener) is provided for the external electrodes. However, since the semiconductor element and the stiffener are connected by a low-rigid tape, out-of-plane deformation is easy, and the rigidity of the entire package is reduced. small. Therefore, there is a flexibility to follow the thermal deformation of the mounting board during the temperature cycle. In addition, in order to maintain flatness in the external electrode array portion, a thin frame-shaped stiffener is used, and the semiconductor element is sealed with a minimum necessary resin to reduce the weight. Because of its light weight, it is suitable as a multi-pin packaging method for small portable devices. Solder generally used as an external terminal does not collapse under its own weight when mounted by reflow, or has a fatigue fracture life. Becomes longer. As a means for improving the heat dissipation of a semiconductor package, there is a method of attaching a heat dissipation plate to a semiconductor element and conducting heat to the entire package. The use of a heat sink (radiator plate) in the prior art is also a general method. As for the heat sink, the thermal conductivity of the material is high, and the thicker the thickness, the better the heat radiation effect. Therefore, the heat sink is generally a thick plate-like metal and is hard. However, if a heatsink is mounted on a tape-type Fan-out type BGA as in the prior art described above without considering the thickness, these features such as flexibility and lightness are impaired.

【０００４】上記従来技術の（１）は，スティフナと放
熱板は同じ板厚の金属板を加工して作成しているため，
放熱板の剛性が高い。また，キャビティの深さは半導体
素子の厚さに応じて形成する必要もあり，部材の汎用性
も低い。また，上記従来技術の（２）は，金属板にチッ
プ搭載キャビティを形成しているため，スティフナ部分
は（１）よりさらに厚く重くなることが容易に類推でき
る。実施例の図面のキャビティは金属板の中央部に設け
られている点から製造方法を推察すると，放電加工や切
削加工を用いると思われる。このような方法によるキャ
ビティ形成は，加工コストが高くなり，量産タイプの半
導体装置には適さない。（１）と同様にキャビティの深
さは半導体素子の厚さに応じて形成する必要もあり，部
材の汎用性も低い。また，上記従来技術の（３）の銅板
については厚さは不明であるが，半導体素子とスティフ
ナを面一に形成していることから，銅板は剛性が高い平
板であると類推できる。面一に形成するために，チップ
の裏面を切削すると製造工程が増える。あるいはスティ
フナを厚くすると重量が増す。このように部材の調整が
必要となるため，（３）も部材の汎用性が低くなる。上
記従来技術の（４）のヒートシンクは，熱接着剤との接
着性を向上させるためにチャネルや，素子端部に相当す
るヒートシンクの厚さを薄くする歪み回避手段を型押し
することができると述べている。さらに，このことは比
較的重いヒートシンクが用いられる場合に特に重要であ
ると述べていることから，（４）では一般的な厚さ以上
の重いヒートシンクを想定していることが推察できる。
また，素子寸法に合わせた加工が施されていることか
ら，（４）もヒートシンクの汎用性が低くなる。In the prior art (1), the stiffener and the heat sink are formed by processing a metal plate having the same thickness.
High rigidity of heat sink. Further, the depth of the cavity needs to be formed according to the thickness of the semiconductor element, and the versatility of the member is low. Further, in the above-mentioned prior art (2), since the chip mounting cavity is formed in the metal plate, it can easily be inferred that the stiffener portion becomes thicker and heavier than (1). When the manufacturing method is inferred from the point that the cavity in the drawing of the embodiment is provided at the center of the metal plate, it is considered that electric discharge machining or cutting is used. Forming a cavity by such a method increases processing costs and is not suitable for mass-produced type semiconductor devices. As in (1), the depth of the cavity needs to be formed according to the thickness of the semiconductor element, and the versatility of the member is low. Although the thickness of the copper plate of the prior art (3) is unknown, it can be inferred that the copper plate is a highly rigid flat plate because the semiconductor element and the stiffener are formed flush with each other. Cutting the back surface of the chip to form the same surface increases the number of manufacturing steps. Alternatively, thickening the stiffener adds weight. Since the members need to be adjusted in this way, (3) also reduces the versatility of the members. The heat sink according to the prior art (4) can emboss a channel or a distortion avoiding means for reducing the thickness of the heat sink corresponding to the end of the element in order to improve the adhesiveness with the thermal adhesive. Says. Furthermore, since this is particularly important when a relatively heavy heat sink is used, it can be inferred that (4) assumes a heavy heat sink having a thickness greater than a general thickness.
In addition, since the processing is performed in accordance with the element size, the versatility of the heat sink also becomes low in (4).

【０００５】本発明の課題は，テープ式のFan-out型半
導体装置において，柔軟性と軽量を確保しつつパッケー
ジの放熱性能を高め，さらに，半導体素子やスティフナ
の厚さが変化しても柔軟に対応できる構造を提供するこ
とにある。SUMMARY OF THE INVENTION It is an object of the present invention to provide a tape type fan-out type semiconductor device in which the heat radiation performance of a package is enhanced while securing flexibility and light weight, and the flexibility is improved even when the thickness of a semiconductor element or a stiffener changes. An object of the present invention is to provide a structure that can cope with the above.

【０００６】[0006]

【課題を解決するための手段】上記課題を解決するため
に，放熱板の厚さと放熱効果の検討を行った。図３１に
外形が10.5mm角，半導体素子寸法が6.3 mm角，スティフ
ナ幅が1.45 mmのテープ式のFan-out型BGAに半導体素子
とスティフナをカバーするように0.1mm厚のアルミニウ
ムテープを重ね貼りした際の半導体装置の熱抵抗を示
す。プロットが測定値，線が解析値を表す。これによれ
ば，テープを１枚貼るだけで熱抵抗は20％も低減し，２
枚，３枚と重ね貼りしても熱抵抗はほとんど低下しな
い。すなわち，Fan-out型のテープ式には0.1mm厚の薄い
アルミニウムテープを貼れば十分な放熱効果が得られる
ことがわかる。解析では測定値に比べアルミニウムテー
プの効果が大きく出ているものの，0.1mmから0.3mm の
間において熱抵抗がほとんど低下しない傾向は一致して
いる。また，解析によればアルミニウムテープの厚さは
0.05mmから熱抵抗はほとんど低下しなくなっており，0.
05mmでも十分な放熱効果が得られる見通しがあることを
示している。次に図３２に外形が17.5mm角と大きいFan-
out型のテープ式BGAに厚さと材料の異なる放熱板を付け
た場合の熱抵抗解析値を示す。熱伝導率が0.2W/(mm℃）
のアルミニウムと熱伝導率が0.3W/(mm℃）の銅では，若
干銅のヒートスプレッダで熱抵抗が低いが大差はない。
また，0.1mmと薄いヒートスプレッダを設けただけでも
熱抵抗を40%低減できることがわかった。ヒートスプレ
ッダの厚さは0.15mmから熱抵抗がほとんど低下しない傾
向が見られた。図３２の例はチップ寸法に対する外形の
比が図３１の例に比べかなり大きいため，放熱効果が大
きく，またヒートスプレッダも厚いところから飽和状態
が始まると考えられる。Means for Solving the Problems In order to solve the above problems, the thickness of the heat radiating plate and the heat radiating effect were examined. Fig. 31 shows a tape-type Fan-out type BGA with an outer shape of 10.5mm square, a semiconductor element size of 6.3mm square, and a stiffener width of 1.45mm. A 0.1mm thick aluminum tape is applied to cover the semiconductor element and stiffener. 4 shows the thermal resistance of the semiconductor device when performing the above. Plots represent measured values and lines represent analytical values. According to this, the thermal resistance can be reduced by as much as 20% by just attaching one tape,
The thermal resistance hardly decreases even if the sheets are laminated on three or three sheets. In other words, it can be seen that a sufficient heat radiation effect can be obtained by applying a thin aluminum tape having a thickness of 0.1 mm to the fan-out type tape type. In the analysis, although the effect of the aluminum tape is greater than the measured value, the tendency that the thermal resistance hardly decreases between 0.1 mm and 0.3 mm is consistent. According to the analysis, the thickness of the aluminum tape is
Thermal resistance has hardly decreased since 0.05mm,
It shows that a sufficient heat dissipation effect is expected to be obtained with 05mm. Next, FIG. 32 shows a large Fan-
The thermal resistance analysis value when a heatsink of different thickness and material is attached to the out type tape BGA. Thermal conductivity 0.2W / (mm ℃)
In aluminum and copper with a thermal conductivity of 0.3 W / (mm ° C), the heat resistance is slightly lower with a copper heat spreader, but there is no significant difference.
It was also found that thermal resistance can be reduced by 40% even with a heat spreader as thin as 0.1 mm. Since the thickness of the heat spreader was 0.15 mm, the thermal resistance tended to hardly decrease. In the example of FIG. 32, the ratio of the outer shape to the chip size is considerably larger than that of the example of FIG.

【０００７】以上の検討の結果，テープ式のFan-out型B
GAの放熱性を高めるために必要な放熱板の厚さは0.15 m
m以下で十分であり，この厚さは従来例で使用されてき
た放熱板に比べると薄い。特にアルミニウムは0.15 mm
の厚さでも剛性は小さいため，Fan-out型BGAの特長を温
存しつつ放熱性を高めることができる。As a result of the above examination, the tape type Fan-out type B
The thickness of the heat sink required to increase the heat dissipation of the GA is 0.15 m
m or less is sufficient, and this thickness is thinner than the heatsink used in the conventional example. 0.15 mm especially for aluminum
The rigidity is small even at the thickness of, so the heat dissipation can be improved while preserving the features of Fan-out type BGA.

【０００８】ヒートスプレッダ材料の縦弾性係数(E)と
板厚(t)からヒートスプレッダの曲げ剛性はEt3に比例す
る。また材料が塑性変形する荷重は，降伏応力に比例す
る。ここで，0.15 mm厚のアルミニウムと等価な剛性を
持つ銅の厚さを考察してみる。アルミニウムの縦弾性係
数は約7000MPaであり，0.15 mm厚時の剛性Et3は236MPam
m3である。降伏応力はアルミニウムが152MPa，銅が309M
Paであり，アルミニウムは銅の約半分である。したがっ
て銅の場合，剛性Et3はアルミニウムの半分の118MPamm3
で等価となる。銅の縦弾性係数は約118000 MPaであるた
め，118 MPamm3の剛性を持つ銅の板厚は0.1 mmである。
したがって材料が銅の場合，板厚は0.1mm以下にすべき
である。このことは，リードフレーム材で一般的な銅合
金の厚さ0.125 mmでは不適当であり，たとえば市販の銅
テープの厚さである0.076 mmなどが適している。箔厚さ
の下限は期待する放熱効果の大小によって変化するが，
入手しやすい工業用アルミ箔の厚さ0.015 mmが実用的な
下限と思われる。図３１と図３２の比較からわかるよう
に，パッケージ外形と半導体素子の大きさによって必要
十分な厚さには多少の変動はある。しかしながら，ここ
で記した厚さの金属テープは量産されているため，入手
しやすくかつ安価であり大量生産される半導体パッケー
ジに適していると思われる。◆アルミニウムの線膨張係
数は２２×10~6 /℃，銅の線膨張係数は１６×10~6 /℃
であり，半導体素子の３×10~6 /℃に比べかなり大き
い。このため，素子とスティフナとアルミニウムテープ
で接続する際には，たるみを作った方が良い。The bending stiffness of the heat spreader is proportional to Et 3 based on the longitudinal elastic modulus (E) and the plate thickness (t) of the heat spreader material. The load at which a material plastically deforms is proportional to the yield stress. Here, let us consider the thickness of copper, which has rigidity equivalent to 0.15 mm thick aluminum. Modulus of aluminum is approximately 7000 MPa, 0.15 mm stiffness Et 3 when the thickness is 236MPam
m is 3. The yield stress is 152MPa for aluminum and 309M for copper.
Pa and aluminum is about half of copper. Therefore the case of copper, rigid Et 3 is half of the aluminum 118MPamm 3
Is equivalent. Since the modulus of longitudinal elasticity of copper is about 118000 MPa, the thickness of copper with a rigidity of 118 MPa mm 3 is 0.1 mm.
Therefore, when the material is copper, the thickness should be 0.1 mm or less. This is unsuitable for a copper alloy having a thickness of 0.125 mm, which is commonly used for lead frame materials. For example, a thickness of a commercially available copper tape of 0.076 mm is suitable. The lower limit of the foil thickness varies depending on the expected heat dissipation effect.
The readily available industrial aluminum foil thickness of 0.015 mm seems to be the practical lower limit. As can be seen from a comparison between FIG. 31 and FIG. 32, the necessary and sufficient thickness slightly varies depending on the package outer shape and the size of the semiconductor element. However, since the metal tapes having the thicknesses described here are mass-produced, they are easily available, inexpensive, and suitable for mass-produced semiconductor packages. ◆ linear expansion coefficient of aluminum is 22 × 10 ~ 6 / ℃, linear expansion coefficient of copper is 16 × 10 ~ 6 / ℃
Which is considerably larger than 3 × 10 6 / ° C. of the semiconductor element. For this reason, when connecting the element, the stiffener and the aluminum tape, it is better to make a slack.

【０００９】放熱板は薄い材料で十分であることがわか
ったが，剛性のあるスティフナを付けることは構造上必
須である。その理由は，以下に述べる通りである。BGA
の外部端子は基板実装時に目視による外観検査ができな
いため，電気的な接続信頼性を確保するために外部端子
には100μm以下の平坦度が要求されている。この平坦度
は接着剤の塗布むらや外部端子（一例として球状電極）
のばらつきを含めた値であるため，外部端子を搭載する
面には100μm以下の厳しい平坦度が要求される。このた
め，外部端子の直上には剛性の高いスティフナが必要で
ある。以上の検討より，Fan-out型BGA最適な構成として
は，放熱板には薄く剛性の小さい金属箔あるいはテープ
を使用し，スティフナには剛性の大きい厚めの金属板を
使用すること望ましいことが明らかとなった。テープを
使用すると，どのような厚さの半導体素子とスティフナ
の組み合わせでも柔軟に対応できるという利点もでてく
る。It has been found that a thin material is sufficient for the radiator plate, but it is essential to provide a rigid stiffener in terms of structure. The reason is as follows. BGA
The external terminals cannot be visually inspected when mounted on the board, so the external terminals are required to have a flatness of 100 μm or less to ensure electrical connection reliability. This flatness is due to uneven application of adhesive and external terminals (for example, spherical electrodes)
Therefore, the surface on which the external terminals are mounted must have a strict flatness of 100 μm or less. For this reason, a rigid stiffener is required directly above the external terminals. From the above study, it is clear that the optimal configuration of the fan-out type BGA is to use a thin metal foil or tape with low rigidity for the heat sink and a thick metal plate with high rigidity for the stiffener. It became. The use of tape also has the advantage that any combination of semiconductor elements and stiffeners of any thickness can be flexibly accommodated.

【００１０】本願発明の半導体装置は、一主面に電極が
形成された半導体素子と、前記半導体素子の外縁部より
も外側に配置された、一主面に多数の配線パターンと外
部接続端子取付用のバンプランドが形成された絶縁テー
プとを有し、前記配線パターンと前記半導体素子の電極
とは電気的に接続されており、前記配線パターンと前記
半導体素子の電極との電気的接続部が樹脂で覆われてい
る半導体装置において、次の構成を備えたことを特徴と
する。A semiconductor device according to the present invention comprises a semiconductor element having an electrode formed on one main surface, and a plurality of wiring patterns and an external connection terminal mounted on one main surface which are arranged outside an outer edge of the semiconductor element. And an insulating tape having bump lands formed thereon, wherein the wiring pattern and the electrode of the semiconductor element are electrically connected, and an electrical connection between the wiring pattern and the electrode of the semiconductor element is formed. A semiconductor device covered with a resin has the following structure.

【００１１】（１）：前記半導体素子の前記電極が形成
された面とは反対側の面と前記絶縁テープの前記配線パ
ターンが形成された面とは反対側の面とが箔状の放熱部
材により熱的に接続されていること。(1) A heat dissipating member in which the surface of the semiconductor element opposite to the surface on which the electrodes are formed and the surface of the insulating tape opposite to the surface on which the wiring pattern is formed are foil-shaped. That they are thermally connected.

【００１２】（２）：前記絶縁フィルムの前記配線パタ
ーンが形成された面とは反対側の面には板状部材が設け
られており、前記半導体素子の前記電極が形成された面
とは反対側の面と前記板状部材とが箔状の放熱部材によ
り熱的に接続されていること。(2): A plate member is provided on the surface of the insulating film opposite to the surface on which the wiring pattern is formed, and is opposite to the surface of the semiconductor element on which the electrodes are formed. The side surface and the plate-shaped member are thermally connected by a foil-shaped heat dissipation member.

【００１３】放熱部材（ヒートシンク）として薄く柔ら
かい箔状もしくはテープ状の金属を用いる。ヒートシン
クが薄く柔らかいと，テープ式のFan-out型半導体装置
の柔軟性と軽量性を確保しつつ放熱性を高めることがで
きる。また，半導体素子と金属部材（スティフナ）の様
々な組み合わせによって生じる段差にも柔軟に対応する
ことができる。◆ヒートシンクは半導体素子の熱を外部
電極端子へ伝導させることが目的であるから，外部電極
端子の直上に金属製のスティフナが付いている場合は，
スティフナと半導体素子の一部がヒートシンクで接続さ
れていれば良い。A thin and soft foil or tape-shaped metal is used as a heat radiating member (heat sink). When the heat sink is thin and soft, the heat dissipation can be enhanced while securing the flexibility and lightness of the tape-type Fan-out type semiconductor device. Also, it is possible to flexibly cope with a step caused by various combinations of the semiconductor element and the metal member (stiffener). ◆ The purpose of the heat sink is to conduct the heat of the semiconductor element to the external electrode terminals. If a metal stiffener is attached directly above the external electrode terminals,
It is sufficient that the stiffener and a part of the semiconductor element are connected by a heat sink.

【００１４】素子とヒートシンクの線膨張係数差から温
度上昇時には，素子がせん断方向の引っ張り応力を受け
るため，接着層が破壊される恐れがある。したがって，
ヒートシンクには若干たるみを持たせて貼る方が良い。
また，金属製のスティフナがある場合は，スティフナ外
形よりも小さいヒートシンクを用いれば，放熱性を損な
わずに応力を緩和することができる。スティフナが金属
でない場合は，スティフナと配線テープの間にヒートシ
ンクを配置すれば良い。When the temperature rises due to the difference in linear expansion coefficient between the element and the heat sink, the element receives a tensile stress in the shearing direction, so that the adhesive layer may be broken. Therefore,
It is better to stick the heat sink with some slack.
When a metal stiffener is used, a heat sink smaller than the outer shape of the stiffener can alleviate the stress without impairing the heat radiation. If the stiffener is not metal, a heat sink may be arranged between the stiffener and the wiring tape.

【００１５】（３）：（１）または（２）において、前
記箔状部材は前記半導体素子の前記電極が形成された面
とは反対側の面の一部が露出するように形成されてるこ
と。◆（４）：（３）において、前記箔状部材は前記半
導体素子の側面の一部が露出するように形成されてるこ
と。(3): In (1) or (2), the foil member is formed such that a part of a surface of the semiconductor element opposite to the surface on which the electrodes are formed is exposed. . (4): In (3), the foil member is formed such that a part of a side surface of the semiconductor element is exposed.

【００１６】ヒートシンクを貼る工程の前後に半導体素
子の電極形成面と側面を樹脂で保護する工程がある。樹
脂で保護される前にヒートシンクを貼る場合は，樹脂充
填時のボイド発生を抑制するために空気穴があると良
い。樹脂で保護された後にテープを貼る場合は，空気穴
はなくても良い。しかしながら半導体素子とスティフナ
が面一でない場合は，パッケージ全域を覆うようなヒー
トシンクを貼ると皺ができやすい。したがって，皺を回
避するために切り込みを設けたり，ヒートシンクを十字
形状にすると良い。Before and after the step of attaching the heat sink, there is a step of protecting the electrode forming surface and side surfaces of the semiconductor element with resin. If a heat sink is applied before being protected by the resin, it is preferable to have an air hole to suppress the generation of voids when the resin is filled. When tape is applied after being protected by resin, air holes are not required. However, when the semiconductor element and the stiffener are not flush with each other, a heat sink that covers the entire package is likely to be wrinkled. Therefore, in order to avoid wrinkles, a notch may be provided, or the heat sink may be formed in a cross shape.

【００１７】（５）：（１）乃至（４）のいずれかに記
載の半導体装置において，前記放熱部材の材料が厚さ0.
015mm〜0.15mmのアルミニウムまたはアルミニウム合金
であること。◆ （６）：（１）乃至（４）のいずれかに記載の半導体装
置において，前記放熱部材の材料が厚さ0.015mm〜0.1mm
の銅または銅合金であること。(5) In the semiconductor device according to any one of (1) to (4), the material of the heat radiating member has a thickness of 0.5 mm.
Aluminum or aluminum alloy of 015mm to 0.15mm. ◆ (6): In the semiconductor device according to any one of (1) to (4), the heat dissipating member has a thickness of 0.015 mm to 0.1 mm.
Copper or copper alloy.

【００１８】材料がアルミニウムの場合は厚さが0.15 m
m程度でも軽く，柔軟性があるためヒートシンクとして
用いることができる。しかしながら，材料が銅の場合は
0.15mmでは剛性が高すぎる。周知のリードフレーム材で
一般的な厚さは0.125 mmであるが，この厚さも剛性が高
すぎる。先の検討より，銅製のヒートシンクの厚さは0.
1 mm以下である。箔が薄すぎて破れ易い場合には，箔と
ポリイミドテープを張り合わせたヒートシンクが良い。When the material is aluminum, the thickness is 0.15 m
Since it is light and flexible, it can be used as a heat sink. However, if the material is copper
0.15mm is too rigid. The typical thickness of known lead frame materials is 0.125 mm, but this thickness is also too rigid. According to the previous study, the thickness of the copper heat sink is 0.
1 mm or less. If the foil is too thin to break easily, a heat sink with a foil and polyimide tape bonded together is preferred.

【００１９】ヒートシンクの一部の長さがパッケージ外
形よりも大きく，実装基板の表面に接着されていると，
放熱効果をさらに高めることができる。あるいは，ヒー
トシンクの一部が実装基板の接地層に接続されていると
ノイズ低減効果も得られる。◆Fan-out型のBGAの半導体
素子がシリコン基板上に半導体素子が複数個配置された
マルチチップモジュールであると実装密度を高めること
ができる。If a part of the heat sink is longer than the package outer shape and is adhered to the surface of the mounting board,
The heat radiation effect can be further enhanced. Alternatively, if a part of the heat sink is connected to the ground layer of the mounting board, a noise reduction effect can be obtained. If the semiconductor device of the fan-out type BGA is a multi-chip module in which a plurality of semiconductor devices are arranged on a silicon substrate, the mounting density can be increased.

【００２０】[0020]

【発明の実施の形態】本発明の第一実施例による半導体
装置の断面図を図１に示す。半導体素子１は絶縁テープ
２に形成された配線３から延長されたインナーリード４
と素子電極５で電気的に接続されており，バンプランド
６以外の配線３はレジスト７で被覆されている。バンプ
ランド６には外部端子として球状電極８が接続されてい
る。インナーリード４と半導体素子１の電極５との接続
部は樹脂９によって封止されている。絶縁テープ２の配
線形成面の裏面には，接着層１０を介して金属製のステ
ィフナ１１が接着されている。スティフナ１１と半導体
素子１の上表面の一部には，薄いヒートシンク１２が接
着層１３を介して接着され，ヒートシンク１２の中心に
は開口部１４が設けられ，半導体素子１の裏面が露出し
ている。FIG. 1 is a sectional view of a semiconductor device according to a first embodiment of the present invention. The semiconductor element 1 has an inner lead 4 extended from a wiring 3 formed on an insulating tape 2.
The wiring 3 except for the bump land 6 is covered with a resist 7. A spherical electrode 8 is connected to the bump land 6 as an external terminal. The connection between the inner lead 4 and the electrode 5 of the semiconductor element 1 is sealed with a resin 9. A metal stiffener 11 is adhered to the back surface of the wiring forming surface of the insulating tape 2 via an adhesive layer 10. A thin heat sink 12 is bonded to the stiffener 11 and a part of the upper surface of the semiconductor element 1 via an adhesive layer 13, and an opening 14 is provided at the center of the heat sink 12, and the back surface of the semiconductor element 1 is exposed. I have.

【００２１】ヒートシンク１２には，無酸素銅や銅合
金，あるいはアルミニウムなどの熱伝導率の大きい金属
を用いることが望ましい。ヒートシンクがアルミニウム
の場合，ヒートシンク１２の厚さは，0.015〜0.15 mmと
し，無酸素銅や銅合金の場合，ヒートシンク１２の厚さ
は，0.015〜0.1 mmとする。球状電極８には，はんだボ
ールなどを用いる。絶縁テープ２にはポリイミド，配線
には銅配線などを用いる。半導体素子１への電気的なア
クセスによって生じる熱は半導体素子１の裏面からヒー
トシンク１２を介してスティフナ１１へ伝導し，球状電
極８を介して実装基板（図示なし）等へ放熱される。For the heat sink 12, it is desirable to use a metal having a high thermal conductivity, such as oxygen-free copper, a copper alloy, or aluminum. When the heat sink is made of aluminum, the thickness of the heat sink 12 is 0.015 to 0.15 mm. When the heat sink is made of oxygen-free copper or a copper alloy, the thickness of the heat sink 12 is 0.015 to 0.1 mm. A solder ball or the like is used for the spherical electrode 8. Polyimide is used for the insulating tape 2 and copper wiring is used for the wiring. Heat generated by electrical access to the semiconductor element 1 is conducted from the back surface of the semiconductor element 1 to the stiffener 11 via the heat sink 12 and is radiated to the mounting board (not shown) via the spherical electrode 8.

【００２２】第一実施例による半導体装置の斜視図を図
２に示す。ヒートシンク１２の中心部に開口部１４が有
り，半導体素子１の裏面の一部が露出している。半導体
素子１の裏面にナンバーや文字などの素子の情報が印刷
されている場合，目視で確認することができる。◆さら
に図３に示すように、ヒートシンク１２の中心部に開口
部１４が有り，さらに開口部１４には切込み１５があっ
ても良い。ヒートシンク開口部の切込み１５により，半
導体装置にヒートシンク１２を貼る際に半導体素子側面
の空気を十分に脱気し，半導体素子１の形状に沿ってヒ
ートシンク１２を密着させることができる。もしくは，
ヒートシンク１２接着後に樹脂封止を行う場合，半導体
素子側面の空気を逃がすことができ，樹脂内のボイド発
生を抑制することができる。FIG. 2 is a perspective view of the semiconductor device according to the first embodiment. An opening 14 is provided at the center of the heat sink 12, and a part of the back surface of the semiconductor element 1 is exposed. When information on elements such as numbers and characters is printed on the back surface of the semiconductor element 1, it can be visually confirmed. As further shown in FIG. 3, an opening 14 may be provided at the center of the heat sink 12, and a cut 15 may be formed in the opening 14. The notch 15 in the heat sink opening allows the air on the side of the semiconductor element to be sufficiently evacuated when the heat sink 12 is attached to the semiconductor device, and allows the heat sink 12 to adhere to the shape of the semiconductor element 1. Or
When resin sealing is performed after the heat sink 12 is bonded, air on the side surface of the semiconductor element can be released, and generation of voids in the resin can be suppressed.

【００２３】第一実施例の製造工程を図２３から図２６
に示す。図２３に示すように，絶縁テープ２には開口部
２０が複数個形成され，搬送用の孔２１が設けてある。
テープ搬送用の孔２１は，リール（図示せず）などによ
るテープの送り出しや巻き取りなどに利用される。イン
ナーリード４はテープ開口部２０の内側に突出し，配線
はレジスト７で被覆され，バンプランド６のみがテープ
２表面に露出している。各開口部２０に半導体素子１を
位置決めする。次に図２４に示すように半導体素子の電
極とインナーリード４を接続し，接着剤１０が塗布され
たスティフナ１１を各半導体素子１に位置決めして接着
する。次に図２５に示すように半導体素子１とインナー
リード４との接続部を含む半導体素子の表面を樹脂９で
封止し，接着剤１３の付いたヒートシンク１２を開口部
１４を半導体素子に合わせて貼る。樹脂封止はポッティ
ングでもモールド型を用いるトランスファモールドでも
どちらでも良い。最後に図２６に示すようにバンプラン
ド６に球状電極８をつけて，個々の半導体装置を絶縁テ
ープ２から切り抜く。FIGS. 23 to 26 show the manufacturing process of the first embodiment.
Shown in As shown in FIG. 23, a plurality of openings 20 are formed in the insulating tape 2 and holes 21 for conveyance are provided.
The hole 21 for transporting the tape is used for feeding or winding the tape by a reel (not shown) or the like. The inner lead 4 protrudes inside the tape opening 20, the wiring is covered with a resist 7, and only the bump land 6 is exposed on the surface of the tape 2. The semiconductor element 1 is positioned in each opening 20. Next, as shown in FIG. 24, the electrodes of the semiconductor element and the inner leads 4 are connected, and the stiffener 11 coated with the adhesive 10 is positioned and bonded to each semiconductor element 1. Next, as shown in FIG. 25, the surface of the semiconductor element including the connection between the semiconductor element 1 and the inner lead 4 is sealed with a resin 9, and the heat sink 12 with the adhesive 13 is aligned with the opening 14 with the semiconductor element. Stick. Resin sealing may be either potting or transfer molding using a mold. Finally, as shown in FIG. 26, the spherical electrodes 8 are attached to the bump lands 6, and individual semiconductor devices are cut out from the insulating tape 2.

【００２４】第一実施例の製造工程の図２３から図２６
では，スティフナ１１接着後に樹脂封止を行い，ヒート
シンク１２を接着したが，スティフナ１１接着後にヒー
トシンク１２を接着し樹脂封止を行う，あるいは，樹脂
封止後にスティフナ１１を接着し，ヒートシンクを接着
しても良い。FIGS. 23 to 26 show the manufacturing process of the first embodiment.
In the above, the resin sealing is performed after the stiffener 11 is bonded, and the heat sink 12 is bonded. However, the heat sink 12 is bonded after the stiffener 11 is bonded, and the resin sealing is performed. May be.

【００２５】本発明の第二実施例による半導体装置の断
面図を図４に示す。半導体素子１は絶縁テープ２に形成
された配線３から延長されたインナーリード４と電極部
５で電気的に接続されており，絶縁テープ上の配線は，
バンプランド６以外の配線３がレジスト７で被覆されて
いる。バンプランド６には外部端子である球状電極８が
接続されている。インナーリード４と半導体素子１の電
極５との接続部は樹脂９によって封止されている。絶縁
テープ２の配線形成面の裏面には，接着層１０を介して
金属製のスティフナ１１（１１a、１１b）が接着されて
いる。ヒートシンク１２はスティフナ１１a側から半導
体素子１を経てスティフナ１１b側まで接着層１３を介
して接着されている。FIG. 4 is a sectional view of a semiconductor device according to a second embodiment of the present invention. The semiconductor element 1 is electrically connected to an inner lead 4 extending from a wiring 3 formed on an insulating tape 2 by an electrode portion 5.
The wiring 3 other than the bump land 6 is covered with the resist 7. A spherical electrode 8 as an external terminal is connected to the bump land 6. The connection between the inner lead 4 and the electrode 5 of the semiconductor element 1 is sealed with a resin 9. A metal stiffener 11 (11a, 11b) is adhered to the back surface of the wiring forming surface of the insulating tape 2 via an adhesive layer 10. The heat sink 12 is bonded from the stiffener 11a side to the stiffener 11b side via the semiconductor element 1 via the bonding layer 13.

【００２６】第二実施例による半導体装置の斜視図を図
５に示す。ヒートシンク１２は長方形であり，４辺のス
ティフナの一組の対向する２辺，すなわちスティフナ１
１a側からスティフナ１１b側までおよび，半導体素子１
の裏面のほぼ全面に接着されている。FIG. 5 is a perspective view of a semiconductor device according to the second embodiment. The heat sink 12 is rectangular and has a set of four opposing sides, a stiffener 1
1a to the stiffener 11b and the semiconductor device 1
Is adhered to almost the entire back surface of the.

【００２７】第二実施例による半導体装置の別の斜視図
を図６に示す。ヒートシンク１２は十字形であり，４辺
のスティフナと半導体素子１の裏面のほぼ全面に接着さ
れている。第二実施例による半導体装置の別の斜視図を
図７に示す。ヒートシンク１２は半導体装置の略投影面
積大の大きさがあり，半導体素子１とスティフナ１１上
面全域に接着されている。FIG. 6 shows another perspective view of the semiconductor device according to the second embodiment. The heat sink 12 has a cross shape, and is adhered to almost all of the four sides of the stiffener and the back surface of the semiconductor element 1. FIG. 7 shows another perspective view of the semiconductor device according to the second embodiment. The heat sink 12 has a size substantially equal to the projected area of the semiconductor device, and is bonded to the semiconductor element 1 and the entire upper surface of the stiffener 11.

【００２８】第二実施例による半導体装置の別の斜視図
を図８に示す。ヒートシンク１２は半導体装置の略投影
面積大の大きさがあり，半導体素子１とスティフナ１１
上面全域に接着されている。さらに，ヒートシンク１２
には空気穴２８が設けられている。ヒートシンク１２搭
載後に半導体素子を樹脂封止する場合，樹脂内のボイド
発生を抑制することができる。FIG. 8 shows another perspective view of the semiconductor device according to the second embodiment. The heat sink 12 has a size substantially equal to the projected area of the semiconductor device, and the semiconductor element 1 and the stiffener 11
Adhered to the entire upper surface. Further, the heat sink 12
Is provided with an air hole 28. When the semiconductor element is sealed with resin after mounting the heat sink 12, voids in the resin can be suppressed.

【００２９】本発明の第三実施例による半導体装置の断
面図を図９に示す。半導体素子１は絶縁テープ２に形成
された配線３から延長されたインナーリード４と素子電
極５で電気的に接続されており，バンプランド６以外の
配線３はレジスト７で被覆されている。バンプランド６
には外部端子として球状電極８が接続されている。イン
ナーリード４と半導体素子１の電極５との接続部は樹脂
９によって封止されている。絶縁テープ２の配線形成面
の裏面には，接着層１０を介して金属製のスティフナ１
１が接着されている。スティフナ１１の上表面の一部と
半導体素子１の上表面の一部には，薄いヒートシンク１
２が接着層１３を介して接着され，ヒートシンク１２の
中心には開口部１４が設けられ，半導体素子１の裏面が
露出している。ヒートシンク１２の外形はスティフナ１
１の外形よりも小さい。FIG. 9 is a sectional view of a semiconductor device according to a third embodiment of the present invention. The semiconductor element 1 is electrically connected to an inner lead 4 extending from the wiring 3 formed on the insulating tape 2 by an element electrode 5, and the wiring 3 other than the bump lands 6 is covered with a resist 7. Bump land 6
Is connected to a spherical electrode 8 as an external terminal. The connection between the inner lead 4 and the electrode 5 of the semiconductor element 1 is sealed with a resin 9. A metal stiffener 1 is provided on the back surface of the wiring forming surface of the insulating tape 2 via an adhesive layer 10.
1 is adhered. A thin heat sink 1 is provided on a part of the upper surface of the stiffener 11 and a part of the upper surface of the semiconductor element 1.
2 are bonded via an adhesive layer 13, an opening 14 is provided at the center of the heat sink 12, and the back surface of the semiconductor element 1 is exposed. The outer shape of the heat sink 12 is the stiffener 1
1 smaller than the outer shape.

【００３０】第三実施例による半導体装置の斜視図を図
１０に示す。ヒートシンク１２の中心部に開口部１４が
有り，さらに開口部１４には切込み１５があっても良
い。ヒートシンク開口部の切込み１５により，半導体装
置にヒートシンク１２を貼る際に半導体素子側面の空気
を十分に脱気し，半導体素子１の形状に沿ってヒートシ
ンク１２を密着させることができる。もしくは，ヒート
シンク１２接着後に樹脂封止を行う場合，半導体素子側
面の空気を逃がすことができ，樹脂内のボイド発生を抑
制することができる。ヒートシンク１２の外形はスティ
フナ１１の外形よりも小さいが，スティフナへ熱を伝導
させる機能を果たしている。FIG. 10 is a perspective view of a semiconductor device according to the third embodiment. An opening 14 may be provided at the center of the heat sink 12, and the opening 14 may have a cut 15. The notch 15 in the heat sink opening allows the air on the side of the semiconductor element to be sufficiently evacuated when the heat sink 12 is attached to the semiconductor device, and allows the heat sink 12 to adhere to the shape of the semiconductor element 1. Alternatively, when resin sealing is performed after the heat sink 12 is bonded, air on the side surface of the semiconductor element can be released, and generation of voids in the resin can be suppressed. Although the outer shape of the heat sink 12 is smaller than the outer shape of the stiffener 11, it has a function of conducting heat to the stiffener.

【００３１】本発明の第四実施例による半導体装置の断
面図を図１１に示す。半導体素子１は絶縁テープ２に形
成された配線３から延長されたインナーリード４と電極
部５で電気的に接続されており，絶縁テープ上の配線
は，バンプランド６以外の配線３がレジスト７で被覆さ
れている。バンプランド６には外部端子である球状電極
８が接続されている。インナーリード４と半導体素子１
の電極５との接続部は樹脂９によって封止されている。
絶縁テープ２の配線形成面の裏面には，接着層１０を介
して金属製のスティフナ１１（１１a、１１b）が接着さ
れている。ヒートシンク１２はスティフナ１１a側の途
中から半導体素子１を経てスティフナ１１b側の途中ま
で接着層１３を介して接着されている。ヒートシンク１
２の外形はスティフナ１１の外形よりも小さい。FIG. 11 is a sectional view of a semiconductor device according to a fourth embodiment of the present invention. The semiconductor element 1 is electrically connected to an inner lead 4 extending from a wiring 3 formed on the insulating tape 2 by an electrode portion 5. The wiring on the insulating tape is formed by a resist 7 other than the bump land 6. It is covered with. A spherical electrode 8 as an external terminal is connected to the bump land 6. Inner lead 4 and semiconductor element 1
The connection with the electrode 5 is sealed with a resin 9.
A metal stiffener 11 (11a, 11b) is adhered to the back surface of the wiring forming surface of the insulating tape 2 via an adhesive layer 10. The heat sink 12 is bonded to the stiffener 11b from the middle on the stiffener 11a side through the semiconductor element 1 via the bonding layer 13 to the middle on the stiffener 11b side. Heat sink 1
2 is smaller than the stiffener 11.

【００３２】第四実施例による半導体装置の斜視図を図
１２に示す。ヒートシンク１２は十字形であり，４辺の
スティフナの一部と半導体素子１の裏面のほぼ全面に接
着されている。ヒートシンク１２の外形はスティフナ１
１の外形よりも小さいが，スティフナへ熱を伝導させる
機能を果たしている。FIG. 12 is a perspective view of a semiconductor device according to the fourth embodiment. The heat sink 12 has a cross shape and is adhered to a part of the four sides of the stiffener and almost the entire back surface of the semiconductor element 1. The outer shape of the heat sink 12 is the stiffener 1
Although smaller than the outer shape of No. 1, it functions to conduct heat to the stiffener.

【００３３】第五実施例による半導体装置の断面図を図
１３に示す。ヒートシンク１２以外の構成は第一実施例
と同じであるが，第五実施例のようにヒートシンク１２
にはたるみ２７を設けている。半導体素子１とヒートシ
ンク１２の線膨張係数差から温度上昇時には，半導体素
子１がせん断方向の引っ張り応力を受けるため，接着層
１０が破壊される恐れがある。したがって，応力を緩和
する目的でヒートシンク１２にはたるみ２７を設けてい
る。FIG. 13 is a sectional view of a semiconductor device according to the fifth embodiment. The structure other than the heat sink 12 is the same as that of the first embodiment.
Is provided with a slack 27. When the temperature rises due to the difference in linear expansion coefficient between the semiconductor element 1 and the heat sink 12, the semiconductor element 1 receives a tensile stress in the shear direction, and the adhesive layer 10 may be broken. Therefore, the heat sink 12 is provided with the slack 27 for the purpose of relaxing the stress.

【００３４】本発明の第六実施例による半導体装置の断
面図を図１４に示す。半導体素子１は絶縁テープ２に形
成された配線３から延長されたインナーリード４と電極
部５で電気的に接続されており，絶縁テープ上の配線
は，バンプランド６以外の配線３がレジスト７で被覆さ
れている。バンプランド６には外部端子である球状電極
８が接続されている。インナーリード４と半導体素子１
の電極５との接続部は樹脂９によって封止されている。
絶縁テープ２の配線形成面の裏面には，接着層１６を介
してヒートシンク１２が接着されている。ヒートシンク
の開口部１４は半導体素子１の裏面に接着されている。
ヒートシンク１２はあらかじめ絶縁テープの配線裏面に
形成されていても良い。また，ヒートシンク１２の直下
に球状電極８があるため，スティフナ１１は金属製でな
く，樹脂やセラミックなどでも良い。素子の熱をスティ
フナを介さずに球状電極８へ伝導することができため放
熱効果が高い。◆また図１５に示すように、ヒートシン
クの開口部１４は半導体素子１の側面に接着されていて
も良い。FIG. 14 is a sectional view of a semiconductor device according to a sixth embodiment of the present invention. The semiconductor element 1 is electrically connected to an inner lead 4 extending from a wiring 3 formed on the insulating tape 2 by an electrode portion 5. The wiring on the insulating tape is formed by a resist 7 other than the bump land 6. It is covered with. A spherical electrode 8 as an external terminal is connected to the bump land 6. Inner lead 4 and semiconductor element 1
The connection with the electrode 5 is sealed with a resin 9.
A heat sink 12 is adhered to the back surface of the wiring forming surface of the insulating tape 2 via an adhesive layer 16. The opening 14 of the heat sink is adhered to the back surface of the semiconductor element 1.
The heat sink 12 may be formed in advance on the wiring back surface of the insulating tape. Further, since the spherical electrode 8 is provided directly below the heat sink 12, the stiffener 11 may be made of resin or ceramic instead of metal. Since the heat of the element can be conducted to the spherical electrode 8 without passing through the stiffener, the heat radiation effect is high. As shown in FIG. 15, the opening 14 of the heat sink may be bonded to the side surface of the semiconductor element 1.

【００３５】第六実施例による半導体装置の斜視図を図
１６に示す。ヒートシンク１２の中心部に開口部１４と
切り込み１５が有り，半導体素子１の裏面の一部が露出
している。スティフナ１１はヒートシンク１２の上に配
置されている。チップ側面に樹脂が充填された場合，開
口部の切り込み１５から脱気されるため，樹脂内にボイ
ドが生じにくい。FIG. 16 is a perspective view of a semiconductor device according to the sixth embodiment. An opening 14 and a cut 15 are provided in the center of the heat sink 12, and a part of the back surface of the semiconductor element 1 is exposed. The stiffener 11 is disposed on the heat sink 12. When the side surface of the chip is filled with the resin, the resin is evacuated from the cutout 15 of the opening, so that voids are hardly generated in the resin.

【００３６】本発明の第七実施例による半導体装置の断
面図を図１７に示す。二つ以上の半導体素子１a，１bは
シリコン基板１７の回路面を上向きにフリップチップ接
続され，マルチチップモジュール１８を形成している。
絶縁テープ２に形成された配線３から延長されたインナ
ーリード４はシリコン基板の電極１９に電気的に接続さ
れており，絶縁テープ上の配線は，バンプランド６以外
の配線３がレジスト７で被覆されている。バンプランド
６には外部端子である球状電極８が接続されている。イ
ンナーリード４とシリコン基板の電極１９との接続部，
およびマルチチップモジュールの回路形成面は樹脂９に
よって封止されている。絶縁テープ２の配線形成面の裏
面には，接着層１０を介して金属製のスティフナ１１が
接着されている。スティフナ１１とシリコン基板１７の
裏面の一部には，ヒートシンク１２が接着層１３を介し
て接着され，ヒートシンク１２の中心部には開口部１４
が設けられている。図１７では，ヒートシンク１２の中
心部には開口部１４が設けられているが，図５や図６の
ように開口部を持たずに長方形や十字形の形状でも良
い。また，図１４のようにヒートシンク１２上にスティ
フナ１１が設けられていても良い。FIG. 17 is a sectional view of a semiconductor device according to a seventh embodiment of the present invention. The two or more semiconductor elements 1a and 1b are flip-chip connected with the circuit surface of the silicon substrate 17 facing upward to form a multi-chip module 18.
The inner leads 4 extending from the wires 3 formed on the insulating tape 2 are electrically connected to the electrodes 19 on the silicon substrate, and the wires 3 other than the bump lands 6 are covered with the resist 7 on the wires on the insulating tape. Have been. A spherical electrode 8 as an external terminal is connected to the bump land 6. Connection part between the inner lead 4 and the electrode 19 of the silicon substrate,
The circuit forming surface of the multichip module is sealed with a resin 9. A metal stiffener 11 is adhered to the back surface of the wiring forming surface of the insulating tape 2 via an adhesive layer 10. A heat sink 12 is bonded to a part of the back surface of the stiffener 11 and the back surface of the silicon substrate 17 via an adhesive layer 13.
Is provided. In FIG. 17, the opening 14 is provided at the center of the heat sink 12, but may have a rectangular or cross shape without the opening as shown in FIGS. Further, the stiffener 11 may be provided on the heat sink 12 as shown in FIG.

【００３７】本発明の第八実施例による半導体装置の斜
視図を図１８に示す。基本構成は第二実施例と同じであ
るが，十字形のヒートシンク１２は半導体装置外形寸法
を超えて長く，ヒートシンクの基板接続部２５が実装基
板（図示なし）に接着されている。本構成により，半導
体素子１の熱を実装基板に直接伝導することができる。FIG. 18 is a perspective view of a semiconductor device according to the eighth embodiment of the present invention. Although the basic configuration is the same as that of the second embodiment, the cross-shaped heat sink 12 is longer than the external dimensions of the semiconductor device, and the board connecting portion 25 of the heat sink is bonded to a mounting board (not shown). With this configuration, heat of the semiconductor element 1 can be directly conducted to the mounting substrate.

【００３８】第八実施例による別の半導体装置の斜視図
を図１９に示す。ヒートシンクの基板接続部２５は実装
基板の接地層（図示なし）と電気的に接続されていても
良い。本構成により，半導体素子１の熱を実装基板に直
接伝導することができ，かつノイズ対策も行うことがで
きる。FIG. 19 is a perspective view of another semiconductor device according to the eighth embodiment. The board connection part 25 of the heat sink may be electrically connected to a ground layer (not shown) of the mounting board. With this configuration, the heat of the semiconductor element 1 can be directly conducted to the mounting substrate, and noise can be reduced.

【００３９】本発明の第九実施例による半導体装置の断
面図を図２０に示す。ヒートシンク１２以外の構成は図
１に示した第一実施例と同様である。ヒートシンク１２
の厚さが薄く破れやすい場合などは，ポリイミドテープ
２９などにあらかじめ形成されたヒートシンク１２を用
いると扱いやすい。FIG. 20 is a sectional view of a semiconductor device according to the ninth embodiment of the present invention. The configuration other than the heat sink 12 is the same as that of the first embodiment shown in FIG. Heat sink 12
When the thickness of the heat sink 12 is thin and easily broken, the heat sink 12 formed in advance on the polyimide tape 29 or the like is easy to handle.

【００４０】本発明の第十実施例による半導体装置の断
面図を図２１に示す。半導体素子１は絶縁テープ２に形
成された配線３から延長されたインナーリード４と素子
電極５で電気的に接続されている。また，半導体素子の
直下に弾性体２２を介して設けられたセンターテープ２
４の表面に形成された配線と素子電極５も電気的に接続
されている。バンプランド６以外の配線３はレジスト７
で被覆されている。バンプランド６には外部端子として
球状電極８が接続されている。インナーリード４と半導
体素子１の電極５との接続部は樹脂９によって封止され
ている。絶縁テープ２の配線形成面の裏面には，接着層
１０を介して金属製のスティフナ１１が接着されてい
る。スティフナ１１と半導体素子１の上表面の一部に
は，薄いヒートシンク１２が接着層１３を介して接着さ
れ，ヒートシンク１２の中心には開口部１４が設けら
れ，半導体素子１の裏面が露出している。FIG. 21 is a sectional view of a semiconductor device according to the tenth embodiment of the present invention. The semiconductor element 1 is electrically connected to an inner lead 4 extending from a wiring 3 formed on an insulating tape 2 and an element electrode 5. Also, a center tape 2 provided directly below the semiconductor element via an elastic body 22 is provided.
The wiring formed on the surface of the element 4 and the element electrode 5 are also electrically connected. Wiring 3 other than bump land 6 is resist 7
It is covered with. A spherical electrode 8 is connected to the bump land 6 as an external terminal. The connection between the inner lead 4 and the electrode 5 of the semiconductor element 1 is sealed with a resin 9. A metal stiffener 11 is adhered to the back surface of the wiring forming surface of the insulating tape 2 via an adhesive layer 10. A thin heat sink 12 is bonded to the stiffener 11 and a part of the upper surface of the semiconductor element 1 via an adhesive layer 13, and an opening 14 is provided at the center of the heat sink 12, and the back surface of the semiconductor element 1 is exposed. I have.

【００４１】第十実施例による半導体装置で使用される
配線テープを裏面から見た平面図を図２２に示す。テー
プはレジスト７で覆われ，バンプランド６のみが露出さ
れている。半導体素子の直下に相当するセンターテープ
２４はブリッジ２３で四隅を保持されている。FIG. 22 is a plan view of a wiring tape used in the semiconductor device according to the tenth embodiment as viewed from the back. The tape is covered with a resist 7 and only the bump lands 6 are exposed. The center tape 24 corresponding directly below the semiconductor element is held at four corners by the bridge 23.

【００４２】[0042]

【発明の効果】本発明は以上に説明したように構成され
ているので，以下に記載されるような効果を奏する。◆
半導体素子とスティフナが薄く柔軟なヒートシンクで接
続されているため，半導体装置の柔軟性を確保しながら
も高い放熱効果を得ることができる。薄いヒートシンク
が使用されているため軽量であり，はんだの疲労破壊寿
命が長くなる。薄いヒートシンクは様々な半導体素子と
スティフナの組み合わせ対し汎用性が高い。ヒートシン
クを基板に接着することで放熱効果を高めることができ
る。ヒートシンクを基板にはんだ付けすることで放熱効
果を高め，かつノイズ対策を行うことができる。Since the present invention is configured as described above, it has the following effects. ◆
Since the semiconductor element and the stiffener are connected by a thin and flexible heat sink, a high heat dissipation effect can be obtained while ensuring the flexibility of the semiconductor device. Since a thin heat sink is used, it is lightweight and the fatigue fracture life of solder is extended. Thin heat sinks have high versatility for various combinations of semiconductor elements and stiffeners. The heat dissipation effect can be enhanced by bonding the heat sink to the substrate. By soldering the heat sink to the substrate, the heat radiation effect can be enhanced and noise countermeasures can be taken.

【図面の簡単な説明】[Brief description of the drawings]

【図１】 本願発明の第一実施例による半導体装置の断
面図。FIG. 1 is a sectional view of a semiconductor device according to a first embodiment of the present invention.

【図２】 本願発明の第一実施例による半導体装置の斜
視図。FIG. 2 is a perspective view of a semiconductor device according to a first embodiment of the present invention.

【図３】 本願発明の第一実施例による半導体装置の斜
視図。FIG. 3 is a perspective view of the semiconductor device according to the first embodiment of the present invention.

【図４】 本願発明の第二実施例による半導体装置の断
面図。FIG. 4 is a sectional view of a semiconductor device according to a second embodiment of the present invention.

【図５】 本願発明の第二実施例による半導体装置の斜
視図。FIG. 5 is a perspective view of a semiconductor device according to a second embodiment of the present invention.

【図６】 本願発明の第二実施例による半導体装置の斜
視図。FIG. 6 is a perspective view of a semiconductor device according to a second embodiment of the present invention.

【図７】 本願発明の第二実施例による半導体装置の斜
視図。FIG. 7 is a perspective view of a semiconductor device according to a second embodiment of the present invention.

【図８】 本願発明の第二実施例による半導体装置の斜
視図。FIG. 8 is a perspective view of a semiconductor device according to a second embodiment of the present invention.

【図９】 本願発明の第三実施例による半導体装置の断
面図。FIG. 9 is a sectional view of a semiconductor device according to a third embodiment of the present invention.

【図１０】 本願発明の第三実施例による半導体装置の
斜視図。FIG. 10 is a perspective view of a semiconductor device according to a third embodiment of the present invention.

【図１１】 本願発明の第四実施例による半導体装置の
断面図。FIG. 11 is a sectional view of a semiconductor device according to a fourth embodiment of the present invention.

【図１２】 本願発明の第四実施例による半導体装置の
斜視図。FIG. 12 is a perspective view of a semiconductor device according to a fourth embodiment of the present invention.

【図１３】 本願発明の第五実施例による半導体装置の
断面図。FIG. 13 is a sectional view of a semiconductor device according to a fifth embodiment of the present invention.

【図１４】 本願発明の第六実施例による半導体装置の
断面図。FIG. 14 is a sectional view of a semiconductor device according to a sixth embodiment of the present invention.

【図１５】 本願発明の第六実施例による半導体装置の
断面図。FIG. 15 is a sectional view of a semiconductor device according to a sixth embodiment of the present invention.

【図１６】 本願発明の第六実施例による半導体装置の
斜視図。FIG. 16 is a perspective view of a semiconductor device according to a sixth embodiment of the present invention.

【図１７】 本願発明の第七実施例による半導体装置の
断面図。FIG. 17 is a sectional view of a semiconductor device according to a seventh embodiment of the present invention;

【図１８】 本願発明の第八実施例による半導体装置の
斜視図。FIG. 18 is a perspective view of a semiconductor device according to an eighth embodiment of the present invention.

【図１９】 本願発明の第八実施例による半導体装置の
斜視図。FIG. 19 is a perspective view of a semiconductor device according to an eighth embodiment of the present invention.

【図２０】 本願発明の第九実施例による半導体装置の
斜視図。FIG. 20 is a perspective view of a semiconductor device according to a ninth embodiment of the present invention.

【図２１】 本願発明の第十実施例による半導体装置の
断面図。FIG. 21 is a sectional view of a semiconductor device according to a tenth embodiment of the present invention;

【図２２】 本願発明の第十実施例による半導体装置の
配線テープの平面図。FIG. 22 is a plan view of a wiring tape of a semiconductor device according to a tenth embodiment of the present invention.

【図２３】 本願発明の第一実施例による半導体装置の
製造方法の一工程を示す斜視図。FIG. 23 is a perspective view showing one step of a method for manufacturing a semiconductor device according to the first embodiment of the present invention.

【図２４】 本願発明の第一実施例による半導体装置の
製造方法の一工程を示す斜視図。FIG. 24 is a perspective view showing one step of a method for manufacturing a semiconductor device according to the first embodiment of the present invention.

【図２５】 本願発明の第一実施例による半導体装置の
製造方法の一工程を示す斜視図。FIG. 25 is a perspective view showing one step of a method for manufacturing a semiconductor device according to the first embodiment of the present invention.

【図２６】 本願発明の第一実施例による半導体装置の
製造方法の一工程を示す斜視図。FIG. 26 is a perspective view showing one step of a method for manufacturing a semiconductor device according to the first embodiment of the present invention.

【図２７】 従来技術のFan-out型BGAの断面図。FIG. 27 is a sectional view of a conventional Fan-out type BGA.

【図２８】 従来技術のFan-out型BGAの断面図。FIG. 28 is a sectional view of a conventional Fan-out type BGA.

【図２９】 従来技術のFan-out型BGAの断面図。FIG. 29 is a sectional view of a conventional Fan-out type BGA.

【図３０】 従来技術のFan-out型BGAの断面図。FIG. 30 is a cross-sectional view of a conventional Fan-out BGA.

【図３１】 本願発明によるパッケージ熱抵抗qjaの測
定値と解析値を表す図。FIG. 31 is a diagram showing measured and analyzed values of the package thermal resistance qja according to the present invention.

【図３２】 本願発明によるパッケージ熱抵抗qja解析
値を表す図。FIG. 32 is a view showing a package thermal resistance qja analysis value according to the present invention.

【符号の説明】[Explanation of symbols]

１…半導体素子，２…絶縁テープ，３…配線，４…イン
ナーリード，５…電極，６…バンプランド，７…レジス
ト，８…球状電極，９…樹脂，１０…接着層，１１…ス
ティフナ，１２…ヒートシンク，１３…接着層，１４…
開口部，１５…開口部の切り込み，１６…接着層，１７
…シリコン基板，１８…マルチチップモジュール，１９
…電極，２０…開口部，２１…テープの搬送用の孔，２
２…弾性体，２３…ブリッジ，２４…センターテープ，
２５…ヒートシンクの基板接続部，２６…はんだ，２７
…テープのたるみ，２８…空気穴，２９…ポリイミドテ
ープ。DESCRIPTION OF SYMBOLS 1 ... Semiconductor element, 2 ... Insulating tape, 3 ... Wiring, 4 ... Inner lead, 5 ... Electrode, 6 ... Bump land, 7 ... Resist, 8 ... Spherical electrode, 9 ... Resin, 10 ... Adhesive layer, 11 ... Stiffener, 12 ... heat sink, 13 ... adhesive layer, 14 ...
Opening, 15: Cut of opening, 16: Adhesive layer, 17
... Silicon substrate, 18 ... Multi-chip module, 19
... Electrode, 20 ... Opening, 21 ... Hole for transporting tape, 2
2 ... elastic body, 23 ... bridge, 24 ... center tape,
25: board connection part of heat sink, 26: solder, 27
... Slack tape, 28 ... Air holes, 29 ... Polyimide tape.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 春田 亮 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 西村 朝雄 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Ryo Haruta 5-2-1, Josuihonmachi, Kodaira-shi, Tokyo Inside Semiconductor Division, Hitachi, Ltd. 20-1 chome Semiconductor Division, Hitachi, Ltd.

Claims (6)

【特許請求の範囲】[Claims] 【請求項１】一主面に電極が形成された半導体素子と、
前記半導体素子の外縁部よりも外側に配置された、一主
面に多数の配線パターンと外部接続端子取付用のバンプ
ランドが形成された絶縁テープとを有し、前記配線パタ
ーンと前記半導体素子の電極とは電気的に接続されてお
り、前記配線パターンと前記半導体素子の電極との電気
的接続部が樹脂で覆われている半導体装置において、前
記半導体素子の前記電極が形成された面とは反対側の面
と前記絶縁テープの前記配線パターンが形成された面と
は反対側の面とが箔状の放熱部材により熱的に接続され
ていることを特徴とする半導体装置。A semiconductor element having an electrode formed on one principal surface thereof;
An insulating tape in which a plurality of wiring patterns and bump lands for attaching external connection terminals are formed on one main surface, which is disposed outside an outer edge portion of the semiconductor element, includes the wiring pattern and the semiconductor element. In a semiconductor device in which an electrode is electrically connected and an electrical connection portion between the wiring pattern and the electrode of the semiconductor element is covered with a resin, a surface on which the electrode of the semiconductor element is formed is A semiconductor device, wherein an opposite surface and a surface of the insulating tape opposite to a surface on which the wiring pattern is formed are thermally connected by a foil-shaped heat dissipating member. 【請求項２】一主面に電極が形成された半導体素子と、
前記半導体素子の外縁部よりも外側に配置された、一主
面に多数の配線パターンと外部接続端子取付用のバンプ
ランドが形成された絶縁テープとを有し、前記配線パタ
ーンと前記半導体素子の電極とは電気的に接続されてお
り、前記配線パターンと前記半導体素子の電極との電気
的接続部が樹脂で覆われている半導体装置において、前
記絶縁フィルムの前記配線パターンが形成された面とは
反対側の面には板状部材が設けられており、前記半導体
素子の前記電極が形成された面とは反対側の面と前記板
状部材とが箔状の放熱部材により熱的に接続されている
ことを特徴とする半導体装置。2. A semiconductor device having an electrode formed on one principal surface;
An insulating tape in which a plurality of wiring patterns and bump lands for mounting external connection terminals are formed on one main surface, which is disposed outside an outer edge portion of the semiconductor element, wherein the wiring pattern and the semiconductor element An electrode is electrically connected, and in a semiconductor device in which an electrical connection between the wiring pattern and the electrode of the semiconductor element is covered with resin, a surface of the insulating film on which the wiring pattern is formed. A plate-shaped member is provided on the surface on the opposite side, and the surface of the semiconductor element opposite to the surface on which the electrodes are formed is thermally connected to the plate-shaped member by a foil-shaped heat dissipation member. A semiconductor device characterized by being performed. 【請求項３】請求項１または２において、前記箔状部材
は前記半導体素子の前記電極が形成された面とは反対側
の面の一部が露出するように形成されてることを特徴と
する半導体装置。3. The semiconductor device according to claim 1, wherein the foil-shaped member is formed such that a part of a surface of the semiconductor element opposite to the surface on which the electrodes are formed is exposed. Semiconductor device. 【請求項４】請求項３において、前記箔状部材は前記半
導体素子の側面の一部が露出するように形成されてるこ
とを特徴とする半導体装置。4. The semiconductor device according to claim 3, wherein said foil-like member is formed such that a part of a side surface of said semiconductor element is exposed. 【請求項５】請求項第１乃至４のいずれかに記載の半導
体装置において，前記放熱部材の材料が厚さ0.015mm〜
0.15mmのアルミニウムまたはアルミニウム合金であるこ
とを特徴とする半導体装置。5. The semiconductor device according to claim 1, wherein said heat radiation member has a thickness of 0.015 mm or less.
A semiconductor device comprising 0.15 mm of aluminum or an aluminum alloy. 【請求項６】請求項第１乃至４のいずれかに記載の半導
体装置において，前記放熱部材の材料が厚さ0.015mm〜
0.1mmの銅または銅合金であることを特徴とする半導体
装置。6. The semiconductor device according to claim 1, wherein a material of said heat radiation member has a thickness of 0.015 mm or less.
A semiconductor device comprising 0.1 mm of copper or a copper alloy.
JP05471598A 1998-03-06 1998-03-06 Semiconductor device Expired - Fee Related JP3615651B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05471598A JP3615651B2 (en) 1998-03-06 1998-03-06 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05471598A JP3615651B2 (en) 1998-03-06 1998-03-06 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH11251483A true JPH11251483A (en) 1999-09-17
JP3615651B2 JP3615651B2 (en) 2005-02-02

Family

ID=12978513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05471598A Expired - Fee Related JP3615651B2 (en) 1998-03-06 1998-03-06 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3615651B2 (en)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168244A (en) * 1999-12-13 2001-06-22 Fujitsu Ltd Semiconductor device and manufacturing method thereof
WO2003019655A1 (en) * 2001-08-23 2003-03-06 Dowa Mining Co., Ltd. Radiation plate and power semiconductor module, ic package
WO2004107441A1 (en) * 2003-05-28 2004-12-09 Infineon Technologies Ag An integrated circuit package employing a flexible substrate
WO2006025084A1 (en) * 2004-08-30 2006-03-09 Spansion Llc Carrier arrangement for stacked semiconductor device, process for producing same, and process for producing stacked semiconductor device
KR100708040B1 (en) * 2001-04-20 2007-04-16 앰코 테크놀로지 코리아 주식회사 Circuit tape and semiconductor package using it and its manufacturing method
JP2007299887A (en) * 2006-04-28 2007-11-15 Toppan Printing Co Ltd Substrate for mounting semiconductor integrated circuit element, and semiconductor device
JP2008041910A (en) * 2006-08-04 2008-02-21 Ngk Spark Plug Co Ltd Wiring substrate and multicavity wiring substrate
JP2011135110A (en) * 2011-04-05 2011-07-07 Nissan Motor Co Ltd Joint structure
CN102347292A (en) * 2011-09-30 2012-02-08 常熟市广大电器有限公司 Novel chip packaging structure
CN106997870A (en) * 2016-01-26 2017-08-01 珠海越亚封装基板技术股份有限公司 Novel embedded encapsulation
KR20170129889A (en) * 2015-03-24 2017-11-27 3디 플러스 Electronic chip device with improved thermal resistance and associated manufacturing process
US10079194B1 (en) 2017-03-07 2018-09-18 Novatek Microelectronics Corp. Chip on film package
US10334721B2 (en) 2017-02-01 2019-06-25 Nec Corporation Electronic component and electronic component manufacturing method
CN113163699A (en) * 2020-01-22 2021-07-23 颀邦科技股份有限公司 Method and device for attaching radiating fins of circuit board

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6559536B1 (en) 1999-12-13 2003-05-06 Fujitsu Limited Semiconductor device having a heat spreading plate
US6796024B2 (en) 1999-12-13 2004-09-28 Fujitsu Limited Method for making semiconductor device
JP2001168244A (en) * 1999-12-13 2001-06-22 Fujitsu Ltd Semiconductor device and manufacturing method thereof
KR100708040B1 (en) * 2001-04-20 2007-04-16 앰코 테크놀로지 코리아 주식회사 Circuit tape and semiconductor package using it and its manufacturing method
US7180176B2 (en) 2001-08-23 2007-02-20 Dowa Mining Co., Ltd. Radiation plate and power semiconductor module IC package
WO2003019655A1 (en) * 2001-08-23 2003-03-06 Dowa Mining Co., Ltd. Radiation plate and power semiconductor module, ic package
US7659620B2 (en) 2003-05-28 2010-02-09 Infineon Technologies, Ag Integrated circuit package employing a flexible substrate
WO2004107441A1 (en) * 2003-05-28 2004-12-09 Infineon Technologies Ag An integrated circuit package employing a flexible substrate
US9142440B2 (en) 2004-08-30 2015-09-22 Cypess Semiconductor Corporation Carrier structure for stacked-type semiconductor device, method of producing the same, and method of fabricating stacked-type semiconductor device
JPWO2006025084A1 (en) * 2004-08-30 2008-07-31 スパンション エルエルシー Carrier structure for stacked semiconductor device, manufacturing method thereof, and manufacturing method of stacked semiconductor device
US7489029B2 (en) 2004-08-30 2009-02-10 Spansion Llc Carrier structure for stacked-type semiconductor device, method of producing the same, and method of fabricating stacked-type semiconductor device
JP4613367B2 (en) * 2004-08-30 2011-01-19 スパンション エルエルシー Carrier structure for stacked semiconductor device, manufacturing method thereof, and manufacturing method of stacked semiconductor device
WO2006025084A1 (en) * 2004-08-30 2006-03-09 Spansion Llc Carrier arrangement for stacked semiconductor device, process for producing same, and process for producing stacked semiconductor device
JP2007299887A (en) * 2006-04-28 2007-11-15 Toppan Printing Co Ltd Substrate for mounting semiconductor integrated circuit element, and semiconductor device
JP2008041910A (en) * 2006-08-04 2008-02-21 Ngk Spark Plug Co Ltd Wiring substrate and multicavity wiring substrate
JP2011135110A (en) * 2011-04-05 2011-07-07 Nissan Motor Co Ltd Joint structure
CN102347292A (en) * 2011-09-30 2012-02-08 常熟市广大电器有限公司 Novel chip packaging structure
KR20170129889A (en) * 2015-03-24 2017-11-27 3디 플러스 Electronic chip device with improved thermal resistance and associated manufacturing process
CN106997870A (en) * 2016-01-26 2017-08-01 珠海越亚封装基板技术股份有限公司 Novel embedded encapsulation
US10334721B2 (en) 2017-02-01 2019-06-25 Nec Corporation Electronic component and electronic component manufacturing method
US10079194B1 (en) 2017-03-07 2018-09-18 Novatek Microelectronics Corp. Chip on film package
US10236234B2 (en) 2017-03-07 2019-03-19 Novatek Microelectronics Corp. Chip on film package
TWI671862B (en) * 2017-03-07 2019-09-11 聯詠科技股份有限公司 Chip on film package
CN113163699A (en) * 2020-01-22 2021-07-23 颀邦科技股份有限公司 Method and device for attaching radiating fins of circuit board
JP2021118348A (en) * 2020-01-22 2021-08-10 ▲き▼邦科技股▲分▼有限公司 Heat sink attachment method and its attachment device
US11350518B2 (en) 2020-01-22 2022-05-31 Chipbond Technology Corporation Method of attaching heat sinks to a circuit tape

Also Published As

Publication number Publication date
JP3615651B2 (en) 2005-02-02

Similar Documents

Publication Publication Date Title
US6002169A (en) Thermally enhanced tape ball grid array package
KR100339044B1 (en) ball grid array semiconductor package and method for making the same
US6713856B2 (en) Stacked chip package with enhanced thermal conductivity
US6650006B2 (en) Semiconductor package with stacked chips
JP2974552B2 (en) Semiconductor device
KR100632459B1 (en) Heat-dissipating semiconductor package and manufacturing method
US5905299A (en) Thermally enhanced thin quad flatpack package
JP4454181B2 (en) Semiconductor device
JPH07221218A (en) Semiconductor device
JP2000077563A (en) Semiconductor device and its manufacture
JP3615651B2 (en) Semiconductor device
US8040682B2 (en) Semiconductor device
KR100274854B1 (en) Semiconductor device and lead frame for semiconductor device
US6784536B1 (en) Symmetric stack up structure for organic BGA chip carriers
US20170018487A1 (en) Thermal enhancement for quad flat no lead (qfn) packages
JPH03174749A (en) Semiconductor device
JP3374812B2 (en) Semiconductor device
JPS61137349A (en) Semiconductor device
JP2016219535A (en) Electronic circuit device
JP2841945B2 (en) Semiconductor device
KR19980083733A (en) Thin Film Ball Grid Array Package with Improved Thermal Dissipation
JP3894749B2 (en) Semiconductor device
JP3410041B2 (en) Hybrid module
JP2816496B2 (en) Substrate for mounting electronic components
JPH08172142A (en) Semiconductor package, its manufacturing method, and semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040121

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041026

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041101

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071112

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081112

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081112

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091112

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees