JPH11249754A

JPH11249754A - 電子装置

Info

Publication number: JPH11249754A
Application number: JP10048184A
Authority: JP
Inventors: Kazunori Kita; 一記喜多
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1998-02-27
Filing date: 1998-02-27
Publication date: 1999-09-17

Abstract

(57)【要約】【課題】携帯型のパーソナルコンピュータ等、例えば携
帯時には電池電源により駆動される電子装置にあって、
多くの情報処理機能を持たせた場合でも、低消費電力で
長い電池寿命を得ること。【解決手段】例えば電子腕時計装置において、時計機能
関連処理の通常時は低電力の時計用ＭＰＵ２２により低
速で入出力処理を行ない、スケジュール機能や計算機能
関連処理等の高速処理や所要アプリケーションを実行す
る場合のみ、高速のメインＭＰＵ２１を電源ＯＮにして
動作させるようにしたので、通常時は時計用ＭＰＵ２２
の数μＡ程度の超低消費電力で動作でき、且つ数ＭHzの
高速処理が必要な場合やアプリケーションの実行はメイ
ンＭＰＵ２１により行なうことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、携帯型のパーソナ
ルコンピュータ等、例えば携帯時には電池電源により駆
動される電子装置に関する。

【０００２】

【従来の技術】一般に、ＰＤＡ(Personal Digital Assi
stants) や携帯用パーソナルコンピュータ等の携帯型の
電子情報機器にあっては、小型電池による駆動で長時間
動作可能なように、サスペンド（レジューム），ハイバ
ネーション等の節電機能が備えられている。

【０００３】サスペンド（レジューム）の節電機能と
は、パーソナルコンピュータの場合、メモリ以外のデバ
イス（ＣＰＵ含む）への電力供給をカット、あるいはご
く小さくする機能であり、例えばノートマシンでは、持
ち運びに際し液晶ディスプレイを閉じた場合にサスペン
ド状態となる。

【０００４】ハイバネーションの節電機能とは、システ
ムメモリの内容をＨＤＤ(Hard DiskDrive) 上に書き出
し、パーソナルコンピュータの電源を完全に切れるよう
にする機能であり、次回起動時には、自動的に保存した
ファイルがメモリに読み込まれ、電源を落とす前の状態
に戻される。

【０００５】このように、携帯型の電子情報機器におい
て、従来から一般にある節電機能では、当然ながら表示
は消去されるので、例えば時計のように常時表示を行な
わなければならない電子装置の節電機能としては採用す
ることができない。

【０００６】一方、電子腕時計としては、最近多機能化
が進み、スケジューラ，データバンク等の機能が付加さ
れ、そのためにＣＰＵを内蔵したものがある。腕時計に
おいては、時刻を常時計時して表示しなければならない
ため、ＣＰＵを同時動作させておく必要がある。

【０００７】そこで、このような多機能化した電子腕時
計にあって、時計のみ動作させるときには、ＣＰＵを低
周波数のクロックで動作させ、高速のデータ処理が必要
なときのみ、ＣＰＵを高周波数のクロックで動作させ
て、節電を図っている。

【０００８】

【発明が解決しようとする課題】しかしながら、前記電
子腕時計にあって、ＣＰＵの負荷の程度に応じて駆動周
波数を変更することで節電を図るようにしても、さらに
多くの情報を処理できるようにするためには、さらに高
速のＣＰＵを内蔵する必要があり、この場合、消費電力
の節約が十分に行なえず、電池寿命が短くなる問題があ
る。

【０００９】このため、腕時計のような小型の情報機器
では、多くの情報処理が可能なＣＰＵの搭載は困難であ
った。本発明は、前記のような問題に鑑みなされたもの
で、多くの情報処理機能を持たせた場合でも、低消費電
力で長い電池寿命を得ることが可能になる電子装置を提
供することを目的とする。

【００１０】

【課題を解決するための手段】すなわち、本発明に係わ
る第１の電子装置は、低周波数のクロックで常時動作す
る第１の回路ユニットと、高周波数のクロックで動作す
る第２の回路ユニットと、この第２の回路ユニットを間
欠的に動作させる制御手段とを具備したことを特徴とす
る。

【００１１】つまり、本発明に係わる第１の電子装置で
は、時計処理等の低速での常時処理は、低周波クロック
で低消費電力動作する第１の回路ユニットで実行され、
高速なデータ処理のみは、高周波クロックで動作する第
２の回路ユニットで実行されるので、高速の情報処理機
能を持たせても十分な消費電力の節約が行なえることに
なる。

【００１２】また、本発明に係わる第２の電子装置は、
低周波数のクロックで常時動作する第１の回路ユニット
と、高周波数のクロックで動作する第２の回路ユニット
と、この第２の回路ユニットの動作を開始，停止させる
制御手段と、この制御手段により前記第２の回路ユニッ
トの動作が停止される前に、該第２の回路ユニットで処
理されたデータを前記第１の回路ユニットに転送するデ
ータ転送手段とを具備したことを特徴とする。

【００１３】つまり、本発明に係わる第２の電子装置で
は、時計処理等の低速での常時処理は、低周波クロック
で低消費電力動作する第１の回路ユニットで実行され、
高速なデータ処理のみは、高周波クロックで動作する第
２の回路ユニットで実行されるので、高速の情報処理機
能を持たせても十分な消費電力の節約が行なえるだけで
なく、第２の回路ユニットの動作が停止される前には、
該第２の回路ユニットで高速処理されたデータが第１の
回路ユニットに転送されて退避されるので、第２の回路
ユニットと第１の回路ユニットの動作の切り換えが円滑
に行なえることになる。

【００１４】

【発明の実施の形態】以下図面により本発明の実施の形
態について説明する。［第１実施形態］図１は本発明の電子装置の第１実施形
態に係わる電子腕時計装置の電子回路の基本構成を示す
ブロック図である。

【００１５】図２は前記第１実施形態に係わる電子腕時
計装置の電子回路の具体的構成を示すブロック図であ
る。図３は前記第１実施形態に係わる電子腕時計装置の
外観構成を示す図であり、同図（Ａ）はジョイスティッ
ク型の入力デバイスを有する電子腕時計装置の外観構成
を示す図、同図（Ｂ）はキーボード型の入力デバイスを
有する電子腕時計装置の外観構成を示す図である。

【００１６】図３（Ａ）に示す電子腕時計装置の外観
は、時計側ケース１１、リストバンド１２で構成され、
時計側ケース１１の下部及び左側面には、ジョイスティ
ック入力部や複数のスイッチを配置した操作スイッチ部
１３が設けられ、上部及び右側面には、パソコン等との
データの送受信を可能にする赤外線シリアル通信ポート
１４、シリアル入出力接続ポート１５が設けられ、ま
た、中央正面には、タッチパネル入力部１６を重ねて備
えたＬＣＤ表示部１７が設けられる。

【００１７】図３（Ｂ）に示す電子腕時計装置の外観
は、時計側ケース１１、リストバンド１２で構成され、
時計側ケース１１の下部には、キー入力部１８及びスピ
ーカ１９が設けられ、上部及び左側面には、パソコン等
とのデータの送受信を可能にする赤外線シリアル通信ポ
ート１４、シリアル入出力接続ポート１５、そしてマイ
ク２０が設けられ、また、中央正面には、タッチパネル
入力部１６を重ねて備えたＬＣＤ表示部１７が設けられ
る。

【００１８】この電子腕時計装置の電子回路は、図１及
び図２に示すように、データ処理用の高速クロックで動
作するメインマイクロプロセッサユニット２１と、時計
用の低速クロックで動作するマイクロプロセッサ２２と
を備えてなり、時計用ＭＰＵ２２には、常時電源が供給
されて低速で動作し、時刻計時処理、ストップウォッチ
処理、アラーム処理等が行なわれ、ＬＣＤ表示部１７で
は時刻等の情報が常時表示される。

【００１９】メインＭＰＵ２１は、サスペンド（レジュ
ーム）、ハイバネーション等の節電機能を備え、多段階
に消費電力が低減される。また、所定の情報処理が終了
した後、あるいは一定時間何の操作も無いときには、電
源がＯＦＦされてＬＣＤ表示部１７の表示内容も時計機
能表示に戻される。

【００２０】前記第１実施形態の電子腕時計装置の電子
回路の構成，動作について、さらに詳細に説明する。プ
ログラム制御によるデータ処理用のメインＭＰＵ２１
は、高速動作可能であるが、その動作時には数十ｍＡと
比較的大きい電流を消費するため、電池２３やバックア
ップ用電池２４と接続された電源回路２５から、電源ス
イッチ２６を介して電源供給される。

【００２１】メインＭＰＵ２１への電源スイッチ２６
は、超低電力消費の時計回路部（時計用ＭＰＵ）２２か
らの制御信号ａにより制御され、また、時計用ＭＰＵ２
２は、メインＭＰＵ２１への割り込み信号ｂを出力す
る。

【００２２】メインＭＰＵ２１内のＣＰＵ２７や入出力
回路２８、リアルタイムクロック（ＲＴＣ２）２９等の
内部回路は、ＭＰＵ２１内の電源制御回路３０から各部
への電源供給により動作する。また、ＭＰＵ２１外部の
入出力回路３１，３２やメモリ３３は、メインＭＰＵ２
１だけでなく、時計用ＭＰＵ２２からも共用で入出力で
きる構成とする。

【００２３】通常時は、メインＭＰＵ２１は電源ＯＦＦ
であり、常時電源に接続されている時計用ＭＰＵ２２や
計時回路（ＲＴＣ１）３４と常時使用する入出力回路３
１，３２やメモリ３３だけに電源が供給される。

【００２４】時計用ＭＰＵ２２内のＣＰＵ３５は、内蔵
プログラムにより動作し、操作スイッチ部１３等の入力
回路３２からの入力を受けて、計時処理や内蔵メモリ読
み書き等の小規模プログラム動作を低速低電力で実行
し、動作時でも数μＡと極めて少ない電力のみ消費す
る。また、表示駆動回路３６へ表示データを出力してＬ
ＣＤ表示部１７に表示させる等、所要の出力処理も時計
用ＭＰＵ２２により実行される。

【００２５】外部操作等により、高速なデータ処理やメ
インＭＰＵ２１での処理が必要な機能やアプリケーショ
ンが呼び出された場合のみ、時計用ＭＰＵ２１は電源ス
イッチ２６を投入してメインＭＰＵ２１に電源供給し、
また、割り込み信号ｂによりメインＭＰＵ２１内のＣＰ
Ｕ２７を起動させる。

【００２６】メインＭＰＵ２１内のＣＰＵ２７は、外部
からのリセット信号や割り込み信号ｂ、ソフトウエア割
り込み、また内蔵ＲＴＣ（ＲＴＣ２）２９からのタイマ
割り込み等により、ＣＰＵ動作を開始し、リセットによ
るシステム初期化や各割り込みプログラムの起動を行な
う。

【００２７】例えば電源起動時は、リセット信号により
ＣＰＵ動作を開始し、内蔵レジスタやメモリ、Ｉ／Ｏ等
のシステムの初期化を行ない、ＯＳ等の基本ソフトを起
動させる。

【００２８】ＯＳ動作時は、ユーザ操作により必要なア
プリケーションプログラムを呼び出して実行したり終了
したりする。また、メモリや入出力部の管理や、表示や
入力等のＧＵＩ（グラフィカルユーザインターフェイ
ス）をメインＭＰＵ２１上で動作するＯＳが制御する。

【００２９】また、メインＭＰＵ２１の節電制御（パワ
ーマネジメント）は、割り込み制御回路３７と電源制御
回路３０が連動して行ない、ＣＰＵ２７からのソフトウ
エアによる命令により、「ＣＰＵ動作状態」から「スタ
ンバイ状態」（＝ＣＰＵ２７の動作やパイプライン処理
を停止）や「サスペンド状態」（＝ＣＰＵ動作停止と共
に内部バスや入出力回路２８のクロックや電源の供給を
遮断、内部メモリデータは保持）、「ハイバネート状
態」（待機状態＝ＲＴＣ２９と発振回路以外のＣＰＵ２
７や内部バス、入出力回路２８を停止）へ遷移し、多段
階に電力を低減できる。逆に、リセット命令や割り込み
命令によりバイバネートやサスペンド、スタンバイから
ＣＰＵ動作状態へ遷移する。

【００３０】メインＭＰＵ２１の動作状態では、メイン
ＭＰＵ２１内のＣＰＵ２７のプログラムによりＯＳやア
プリケーションのプログラムを実行すると共に、それら
プログラムの処理により、時計用ＭＰＵ２２の代わりに
メインＭＰＵ２１がキー入力等の入力部３２からの入力
処理、出力データのＬＣＤ表示部１７への出力処理を実
行する。

【００３１】キー操作等が一定時間以上発生しない場合
や入力待ち等では、メインＭＰＵ２１内のＣＰＵ２７や
入出力回路を多段階で停止する節電制御を実行するだけ
でなく、所要のアプリケーションやプログラムが終了し
た後や設定スケジュール等の計時によるイベント待ち、
あるいはデスクトップ表示等の画面表示だけで低速処理
しか発生しない場合には、メインＭＰＵ２１の電源を遮
断するよう、時計用ＭＰＵ２２に制御信号を送り、時計
用ＭＰＵ２２に入出力処理を切り換える制御を行なう。

【００３２】図４は前記第１実施形態に係わる電子腕時
計装置のＣＰＵの動作状態パターンに応じた消費電力を
単一ＭＰＵによる従来構成の場合と比較して示す図であ
り、同図（Ａ）はＣＰＵの動作状態パターン例を示す
図、同図（Ｂ）は単一ＭＰＵによる従来構成の場合の消
費電力を示す図、同図（Ｃ）はメインＭＰＵ＋低電力時
計用ＭＰＵによる本発明構成の場合の消費電力を示す図
である。

【００３３】図４で明らかなように、単一ＭＰＵにより
低速での時計処理や高速でのデータ入出力処理等を共に
行なう従来構成の場合の消費電力特性に比べ、低速での
時計処理は低電力時計用ＭＰＵ２２のみの動作により、
高速でのデータ入出力処理等はメインＭＰＵ２１の動作
により行なう本発明構成の場合の消費電力特性を、特
に、平均消費電力において大幅に低減することができ
る。

【００３４】したがって、前記構成の第１実施形態の電
子腕時計装置によれば、通常時は低電力の時計用ＭＰＵ
２２により低速で入出力処理を行ない、高速処理や所要
アプリケーションを実行する場合のみ、高速のメインＭ
ＰＵ２１を電源ＯＮにして動作させるようにしたので、
通常時は時計用ＭＰＵ２２の数μＡ程度の超低消費電力
で動作でき、且つ数ＭHzの高速処理が必要な場合やアプ
リケーションの実行はメインＭＰＵ２１により行なうこ
とができる。

【００３５】また、従来の高速ＭＰＵのハイバネーショ
ン節電機能では、ＲＴＣ等のレジスタの保持のみで数百
μＡと消費電力が大きく、しかも表示等の入出力処理や
プログラム動作を全く行なえないのに対して、本発明構
成の場合のハイバネーション節電機能では、メインＭＰ
Ｕ２１の電源をＯＦＦしその間は時計用ＭＰＵ２２が入
出力を代行するので、表示の更新や低速の入出力処理な
ら超低消費電力で実行することができる。

【００３６】さらに、メインＭＰＵ２１の高速動作用設
計や半導体プロセスと、時計用ＭＰＵ２２の超低電力用
設計や半導体プロセスを併用できるので、特別な設計や
新規プロセスを要さずに、高速性能を維持しながら低電
力化を実現することができる。また、高速のメインＭＰ
Ｕ２１と超低電力時計用ＭＰＵ２２とを組み合わせるだ
けでよいので、他の携帯情報機器にも同様に適用するこ
とができる。

【００３７】なお、前記第１実施形態の電子腕時計装置
において、各ＭＰＵ２１，２２用のプログラムやデータ
格納用のＲＯＭやＲＡＭ等のメモリは、各対応するＭＰ
Ｕ２１，２２に内蔵しても、また、別チップの外部メモ
リとしても、あるいは、一部を内蔵したり、各ＭＰＵ２
１，２２で共用する構成としてもよい。

【００３８】また、高速のメインＭＰＵ２１用の高周波
数の発振源２９と、時計用ＭＰＵ２２用の低周波数の発
振源３４とを別々に設けたが、一方の発振源からのクロ
ック信号を用いて他方のクロック信号を生成したり、同
一クロックから分周あるいは逓倍したクロックや、ＰＬ
Ｌシンセサイザ等で生成した可変周波数信号を利用する
構成としてもよい。また、ＲＴＣは共に内蔵したが、時
計用ＭＰＵ２２内のＲＴＣ１のみとして構成してもよ
い。

【００３９】［第２実施形態］図５は本発明の電子装置
の第２実施形態に係わる電子腕時計装置の電子回路の基
本構成を示すブロック図である。

【００４０】図６は前記第２実施形態に係わる電子腕時
計装置の電子回路の具体的構成を示すブロック図であ
る。図７は前記第２実施形態に係わる電子腕時計装置の
時計用ＭＰＵ〜メインＭＰＵ間におけるメッセージ入出
力部の構成を示すブロック図である。

【００４１】図８は前記第２実施形態に係わる電子腕時
計装置の時計用ＭＰＵ〜メインＭＰＵ間における入出力
メッセージ信号の構成を示す図である。図９は前記第２
実施形態に係わる電子腕時計装置の時計用ＭＰＵ〜メイ
ンＭＰＵ間における入出力メッセージデータの内容を示
す図である。

【００４２】この第２実施形態の電子腕時計装置では、
メインＭＰＵ２１内にメッセージ入出力部４１が設けら
れ、また、時計用ＭＰＵ２２内にメッセージメモリ４２
が設けられる。

【００４３】前記第１実施形態の電子腕時計装置と同様
に、時計用ＭＰＵ２２には、常時電源が供給されて低速
で動作し、時刻計時処理、ストップウォッチ処理、アラ
ーム処理等が行なわれて、ＬＣＤ表示部１７での時刻等
の情報が常時表示される。また、メインＭＰＵ２１に
は、サスペンド（レジューム）、ハイバネーション等の
節電機能が備えられ、多段階に電力が低減されるもの
で、所定の処理が終了した後、あるいは一定時間何の操
作もないときには、電源がＯＦＦされて表示も時計機能
表示に戻される。

【００４４】そして、第２実施形態の電子腕時計装置で
は、メインＭＰＵ２１の電源が遮断される直前に、当該
メインＭＰＵ２１のメッセージ入出力部４１から処理し
たデータが時計用ＭＰＵ２２に転送され、時計用ＭＰＵ
２２では、受け取ったデータがメッセージメモリ４２に
記憶され、これに基づいて所定の処理が行なわれる。

【００４５】メインＭＰＵ２１の動作が開始される際に
は、時計用ＭＰＵ２２のメッセージメモリ４２に記憶さ
れたデータは、メインＭＰＵ２１に転送されてそのメッ
セージ入出力部４１に記憶される。

【００４６】前記第２実施形態の電子腕時計装置の電子
回路の構成，動作について、さらに詳細に説明する。デ
ータ処理用の高速メインＭＰＵ２１に、ＣＰＵ２７や電
源の停止遮断前に実行していた処理の結果や途中経過の
データ、あるいは表示データ等の表示画面情報、あるい
は、実行中のアプリケーションで設定されていたイベン
ト予定情報や、入出力部の設定情報等をメッセージデー
タとして出力するメッセージ入出力制御部４１を設け、
時計用ＭＰＵ２２側に、それらのメッセージデータを入
力する入出力制御部４３と入力メッセージデータを記憶
するメッセージメモリ４２を設けて、メインＭＰＵ２１
のＣＰＵ２７を停止したり電源を遮断する直前に、時計
用ＭＰＵ２２側に引継ぎ情報を伝達できる構成とする。

【００４７】これにより、メインＭＰＵ２１で処理途中
のイベント情報の報知等を、時計用ＭＰＵ２２で引き継
いで継続して検出判断してイベント発生時には時計用Ｍ
ＰＵ２２側で報知する。また、高速ＭＰＵ２１でのＯＳ
やアプリケーションでの表示画面の内容や表示中のデー
タ等を、時計用ＭＰＵ２２に処理が引き継がれた後も、
表示だけは同様の表示内容を維持できるため、ユーザイ
ンターフェイスや使い勝手が変化したり、画面をがらっ
と変化させずに、スムーズに移行できる。

【００４８】前記メインＣＰＵ２１の停止あるいは電源
遮断に伴なう引き継ぎ用メッセージデータとしては、例
えば、図７〜図９に示すように、スケジュール機能や時
刻アラーム機能、タイマ機能、ＴｏＤｏリスト（仕事や
プロジェクトの期限や計画管理）機能等、計時情報によ
りイベントを発生する機能の設定データの内容やイベン
ト予定情報、あるいは、仮想キーボード等のソフトウエ
アで可変可能な入力装置等の入力部の設定情報、あるい
は、表示画面のウインドやＭＥＮＵ表示、ダイアログや
一覧表リスト等ＧＵＩ（グラフィカルユーザインターフ
ェイス）のコンポーネント部品の設定や、表示文字の書
式やスタイル、字体フォントサイズ等、表示画面の様式
や出力部の設定情報、マイクやスピーカによる音声入出
力の音質やサンプリング速度（ビットレート）やＡ／Ｄ
変換のビット数、音量や感度等、音声入出力の仕様や設
定情報、外部メモリの利用のためのメモリ設定情報等が
含まれる。

【００４９】また、メインＭＰＵ２１と時計用ＭＰＵ２
２とに、ＲＴＣ等の時計計時回路をそれぞれ独立して設
けた場合には、年月日や時刻、都市や標準時の選択や時
差情報等、計時情報の同期やシンクロナイズのためのデ
ータやタイミング信号を含めてもよい。

【００５０】また、両ＭＰＵ２１，２２のプログラムや
メモリに共に利用する、電話番号簿や住所録、カレンダ
やスケジュール、メモリやノート機能等、ＰＩＭ（パー
ソナル情報管理）機能を有する場合には、それらＰＩＭ
情報の転送データやシンクロナイズのための更新日時情
報等を含めてもよい。

【００５１】図１０は前記第２実施形態に係わる電子腕
時計装置のＭＰＵ起動制御に伴なうメッセージ送受信処
理の状態遷移を示す図である。すなわち、メッセージの
送受により、時計用ＭＰＵ２２からデータ処理用の高速
メインＭＰＵ２１を起動する場合、及び逆にメインＭＰ
Ｕ２１の電源を遮断する場合の処理の流れを示してお
り、メインＭＰＵ２１を停止する直前に時計用ＭＰＵ２
２にメッセージを出力して、イベント情報や表示処理を
時計側に引き継いでからメインＭＰＵ２１の電源を遮断
する制御を行ない、また、イベント発生時に時計用ＭＰ
Ｕ２２で報知や警告表示を実行してからメインＭＰＵ２
１を起動し、関連アプリケーションに移行する場合の制
御を行なう等、ＭＰＵ２１，２２の切り替えや引き継ぎ
がスムーズに行なわれる。

【００５２】図１１は前記第２実施形態に係わる電子腕
時計装置のＭＰＵ起動制御に伴なうメッセージ送受信処
理での表示モードの切り替え遷移を示す図である。すな
わち、時計用ＭＰＵ２２の動作のみにより実行可能な基
本時計モードからのアラーム機能モード、ストップウォ
ッチ機能モード、タイマ機能モードへの各表示画面の切
り替え状態と、メインＭＰＵ２１の動作により実行可能
なデスクトップ表示からの住所録／電話帳アプリケーシ
ョン、メモリ機能アプリケーション、計算機能アプリケ
ーション、スケジュール機能アプリケーションへの各表
示画面の切り替え状態を示しており、表示外観上にはＭ
ＰＵの切り替え状態は表現されず、内部的にのみＭＰＵ
の起動停止や切り替えが行なわれ、例えば時計用ＭＰＵ
２２のみによる時計動作中に、スケジュールの設定時刻
が検出された場合には、イベント発生の報知メッセージ
表示が行なわれ、メインＭＰＵ２１が起動され、スケジ
ュール機能アプリケーションの表示画面に移行される。

【００５３】この第２実施形態の電子腕時計装置の場合
も前記第１実施形態同様に、前記図４で明らかにしたよ
うに、単一ＭＰＵにより低速での時計処理や高速でのデ
ータ入出力処理等を共に行なう従来構成の場合の消費電
力特性に比べ、低速での時計処理は低電力時計用ＭＰＵ
２２のみの動作により、高速でのデータ入出力処理等は
メインＭＰＵ２１の動作により行なう本発明構成の場合
の消費電力特性を、特に、平均消費電力において大幅に
低減することができる。

【００５４】したがって、前記構成の第２実施形態の電
子腕時計装置によれば、前記第１実施形態同様に、通常
時は低電力の時計用ＭＰＵ２２により低速で入出力処理
を行ない、高速処理や所要アプリケーションを実行する
場合のみ、高速のメインＭＰＵ２１を電源ＯＮにして動
作させるようにしただけでなく、メインＭＰＵ２１のＣ
ＰＵ２７を停止し電源を遮断制御する場合には、それま
でに実行していた経過や設定情報をメッセージデータと
して、停止直前に時計用ＭＰＵ２２に転送記憶できるよ
うにしたので、表示画面等ＧＵＩや使い勝手を急に変え
ること無く、スムーズにＭＰＵ２１，２２の切り替えが
行なえ、キー入力待ち等、画面表示だけの低速処理時に
は、時計用ＭＰＵ２２に切り替わっても、あるいは、キ
ー入力されてメインＭＰＵ２１に戻っても、外観上はユ
ーザに意識させずに、消費電力を大幅に削減できように
なる。

【００５５】また、スケジュール等、イベント情報の報
知等も、メインＭＰＵ２１が停止中も時計用ＭＰＵ２２
側で引き継いで検出判断し報知できるので、一々電源Ｏ
Ｎして確認する必要無く、特に、常時身に付ける腕時計
にあっては便利で有効なＰＩＭ機能等が実現できる。

【００５６】なお、前記第２実施形態では、メッセージ
データの入出力を、高速のメインＭＰＵ２１から低速の
時計用ＭＰＵ２２へ転送する構成としたが、逆方向の切
り替え用に、時計用ＭＰＵ２２からメインＭＰＵ２１へ
もメッセージデータを送出できる構成としてもよい。

【００５７】また、前記第２実施形態では、メインＭＰ
Ｕ２１からＯＳやアプリケーションのプログラム実行に
よる途中経過や設定イベント情報や入出力設定情報を転
送する構成としたが、その他の情報やＯＳの情報を含め
て、よりシステム的なメッセージ入出力を行なう構成と
してもよい。

【００５８】例えば最近はマルチウインドウ画面等のＧ
ＵＩを多用するＯＳが増加しているが、これらのＧＵＩ
型ＯＳでは、アプリケーションや入出力プログラムでＯ
Ｓ管理のＧＵＩを利用するのに、ＯＳやＧＵＩ部品への
入出力情報をメッセージとして入出力し、ＧＵＩの利用
には発生イベント別に処理プログラムを記述設定してお
く、イベント駆動型（イベントドリブン）の処理が多
い。これらＧＵＩ型ＯＳをメインＭＰＵ２１側で起動
し、途中経過やワーキング情報をメモリに逐次バックア
ップしておき、メインＭＰＵ２１とＯＳを時分割式にス
テップ毎にＯＮ／ＯＦＦ動作させ、入出力処理は時計用
ＭＰＵ２２側で処理して、ＯＳとはメッセージ情報でや
り取りする構成としてもよい。

【００５９】また、マルチＣＰＵ向けのＲＴＯＳ（リア
ルタイムＯＳ）が小規模システム用にも提供されている
が、時計用ＭＰＵ２２でこれらの小規模ＲＴＯＳを動作
させて、メインＭＰＵ２１を制御する構成としてもよ
い。

【００６０】［第３実施形態］図１２は本発明の電子装
置の第３実施形態に係わる電子腕時計装置の電子回路の
基本構成を示すブロック図である。

【００６１】この第３実施形態の電子腕時計装置では、
低電力の時計用ＭＰＵ２２を電源回路２５及び電源スイ
ッチ２６と共に一体化集積して構成する。これによれ
ば、前記第１，第２実施形態の電子腕時計装置での効果
に加え、常に電源が通電されている電源回路部２５，２
６では、その回路の一部に時計用ＭＰＵ２２を内蔵して
も、合計した消費電流が特に増加することはないので、
チップ数や実装サイズを削減できる効果がある。

【００６２】［第４実施形態］図１３は本発明の電子装
置の第４実施形態に係わる電子腕時計装置の電子回路の
基本構成を示すブロック図である。

【００６３】この第４実施形態の電子腕時計装置では、
低電力の時計用ＭＰＵ２２を出力回路３１と共に一体化
集積して構成する。これによれば、前記第１，第２実施
形態の電子腕時計装置での効果に加え、常に電源が通電
されている表示部や報知部等に対する出力回路３１で
は、回路の一部に時計用ＭＰＵ２２を内蔵しても、合計
した消費電力が特に増加することはなく、時計用ＭＰＵ
２２とこれら出力回路３１との間の信号線等がチップ内
で配線できるので、チップ数だけでなく、端子数の総計
やチップサイズの回路基板面積等も削減でき、実装サイ
ズを削減できる効果がある。

【００６４】［第５実施形態］図１４は本発明の電子装
置の第５実施形態に係わる電子腕時計装置の電子回路の
基本構成を示すブロック図である。

【００６５】この第５実施形態の電子腕時計装置では、
低電力の時計用ＭＰＵ２２を操作スイッチ部１３やタッ
チパネル入力部１６等の入力回路３２と共に一体化集積
して構成する。

【００６６】これによれば、前記第１，第２実施形態の
電子腕時計装置での効果に加え、ＬＳＩ等の部品数や実
装面積、機器サイズをより小さく構成できる効果があ
る。［第６実施形態］図１５は本発明の電子装置の第６実施
形態に係わる電子腕時計装置の電子回路の基本構成を示
すブロック図である。

【００６７】この第６実施形態の電子腕時計装置では、
低電力の時計用ＭＰＵ２２をＲＯＭやＲＡＭあるいは不
揮発メモリ等のメモリ３３と共に一体化集積して構成す
る。これによれば、前記第１，第２実施形態の電子腕時
計装置での効果に加え、ＬＳＩ等の部品数や実装面積、
機器サイズをより小さく構成できる効果がある。

【００６８】そして、ＤＲＡＭ等、メモリ保護に電源供
給が必要なメモリ３３では、時計用ＭＰＵ２２と一緒に
電源供給できるメリットがあり、また、ＲＯＭやＳＲＡ
Ｍ等でも、時計用ＭＰＵ２２用のＲＯＭやＳＲＡＭと一
緒に構成する方が全体の集積サイズを小さくできるメリ
ットがある。

【００６９】［第７実施形態］図１６は本発明の電子装
置の第７実施形態に係わる電子腕時計装置の電子回路の
基本構成を示すブロック図である。

【００７０】この第７実施形態の電子腕時計装置では、
低電力の時計用ＭＰＵ２２を表示駆動回路３６（３６
ｂ）と共に一体化集積して構成する。図１７は前記第７
実施形態に係わる電子腕時計装置の外観構成及び組み立
て構成を示す図であり、同図（Ａ）は正面外観図、同図
（Ｂ）は側断面図、同図（Ｃ）は部品実装図である。

【００７１】この第７実施形態の電子腕時計装置は、時
計用ＭＰＵ２２を表示駆動回路３６と共に一体化集積す
るにあたり、ＬＣＤガラス基板１７ａ，１７ｂに表示ド
ライバ３６ａ，３６ｂを一体で実装するＣＯＧ(Circuit
On Glass)実装技術を用いて表示モジュールを構成し、
ＬＣＤパネル下板ガラス１７ｂに実装した表示ドライバ
（２）３６ｂ内に、表示データ用メモリと合わせて時計
用ＭＰＵ２２を内蔵集積化して構成する。

【００７２】これによれば、前記第１，第２実施形態の
電子腕時計装置での効果に加え、ＬＳＩ等の部品数や実
装面積、機器サイズをより小さく構成できる効果があ
る。そして、常に電源が通電されているＬＣＤ用の表示
駆動回路（表示ドライバ）３６では、回路の一部に表示
データ用メモリ等と一緒に時計用ＭＰＵ２２を内蔵して
も、合計した消費電力が特に増加することはなく、しか
も、時計用ＭＰＵ２２とこれら出力回路との間の信号線
等がチップ内で配線できるので、チップ数だけでなく、
端子数の総計やチップサイズの回路基板面積等も削減で
きる効果がある。

【００７３】［第８実施形態］図１８は本発明の電子装
置の第８実施形態に係わる電子腕時計装置の電子回路の
基本構成を示すブロック図である。

【００７４】この第８実施形態の電子腕時計装置では、
低電力の時計用ＭＰＵ２２をメインＭＰＵ２１と同一Ｌ
ＳＩ中に各ブロックの基板やウエル層等、電源供給路を
分離（絶縁）し集積して構成する。

【００７５】これによれば、前記第１，第２実施形態の
電子腕時計装置での効果に加え、ＬＳＩ等の部品数や実
装面積、機器サイズをより小さく構成できる効果があ
る。すなわち、一般のＭＰＵにあっても、発振回路や時
計部をＲＴＣとして内蔵し、ＣＰＵ動作が停止中でも、
時計等の計時機能を維持したり、タイマ割り込み等の時
間情報によるＣＰＵの起動やリセット，割り込みが行な
える構成が多い。しかしこれらは、同一チップ内の同一
基板やウエル上に同一のプロセスで作り込み、その他の
回路のクロックや電源電圧だけを切っている場合が多
く、発振回路とＲＴＣのみが動作する待機時（ハイバネ
ート状態）でも、リーク電流が大きく数十〜数百μＷも
電力消費する。また、ハイバネート状態では、計時や割
り込み制御は可能であるが、プログラム処理や表示の更
新等は実行できない。

【００７６】これに対し、この第８実施形態の電子腕時
計装置では、例えば同一ＬＳＩでも各ＭＰＵ２１，２２
のＣＭＯＳ回路素子の電源電圧や接地電圧と接続するサ
ブストレート（半導体基板）もしくは各ＭＰＵ２１，２
２のＣＭＯＳを形成するウエル層（ＮウエルもしくはＰ
ウエル）を分離し、この分離ブロック毎に電源供給する
構造とすることにより、メインＭＰＵ２１の電源を遮断
したときのリーク電流消費も遮断できる。

【００７７】このため、ＬＳＩの一部に時計用ＭＰＵ２
２を内蔵しても、特に消費電流が増加することはなく、
且つ、時計用ＭＰＵ２２とメインＭＰＵ２１との間の信
号線等が同一チップ内で配線できるので、チップ数だけ
でなく端子数の総計やチップサイズの回路基板面積等も
削減でき、実装サイズを小さくできる。また、従来のＭ
ＰＵ内蔵ＲＴＣとは異なり、時計や割り込みだけでな
く、時計用ＭＰＵ２２内のＣＰＵ３５によるプログラム
動作や、キー入力や表示データ出力等の入出力処理も実
行できる。

【００７８】一般のＣＭＯＳでは、ｐ型基板上にｎ型ウ
エルを形成する場合には、ｎ型ウエルはウエル毎に電圧
を制御できるが、ｐ型ウエルはｐ型基板そのものを流用
しているので、全て繋がっていて一つの電位になる。ｎ
型基板上にｐ型ウエルを形成した場合では逆になる。

【００７９】プロセスは増えるが、三重構造のウエルを
構成し、ｐＭＯＳもｎＭＯＳもウエル単位で基板電圧を
分離できる構造とし、ウエル単位で基板電位を制御すれ
ば、ブロック毎に基板電位を変えて使用してないブロッ
クのリーク電流を下げることができる。

【００８０】また、ブロック間を電気的に遮断する方法
としては、（バイポーラ型素子をＣＭＯＳゲートでスイ
ッチングする）Ｂｉ−ＣＭＯＳ回路等で用いる素子分離
技術、すなわち、ｐ型基板ならｐ型エピタキシャル層や
ｐ+ 埋め込み層等を用いて基板と同じｐウエルを形成し
て素子間を分離する「拡散分離法」や、溝を作り酸化膜
等の誘電体で埋める「誘電体分離法」等もある。

【００８１】

【発明の効果】以上のように、本発明に係わる第１の電
子装置によれば、時計処理等の低速での常時処理は、低
周波クロックで低消費電力動作する第１の回路ユニット
で実行され、高速なデータ処理のみは、高周波クロック
で動作する第２の回路ユニットで実行されるので、高速
の情報処理機能を持たせても十分な消費電力の節約が行
なえるようになる。

【００８２】また、本発明に係わる第２の電子装置によ
れば、時計処理等の低速での常時処理は、低周波クロッ
クで低消費電力動作する第１の回路ユニットで実行さ
れ、高速なデータ処理のみは、高周波クロックで動作す
る第２の回路ユニットで実行されるので、高速の情報処
理機能を持たせても十分な消費電力の節約が行なえるだ
けでなく、第２の回路ユニットの動作が停止される前に
は、該第２の回路ユニットで高速処理されたデータが第
１の回路ユニットに転送されて退避されるので、第２の
回路ユニットと第１の回路ユニットの動作の切り換えが
円滑に行なえるようになる。よって、本発明によれば、
多くの情報処理機能を持たせた場合でも、低消費電力で
長い電池寿命を得ることが可能になる。

【図面の簡単な説明】

【図１】本発明の電子装置の第１実施形態に係わる電子
腕時計装置の電子回路の基本構成を示すブロック図。

【図２】前記第１実施形態に係わる電子腕時計装置の電
子回路の具体的構成を示すブロック図。

【図３】前記第１実施形態に係わる電子腕時計装置の外
観構成を示す図であり、同図（Ａ）はジョイスティック
型の入力デバイスを有する電子腕時計装置の外観構成を
示す図、同図（Ｂ）はキーボード型の入力デバイスを有
する電子腕時計装置の外観構成を示す図。

【図４】前記第１実施形態に係わる電子腕時計装置のＣ
ＰＵの動作状態パターンに応じた消費電力を単一ＭＰＵ
による従来構成の場合と比較して示す図であり、同図
（Ａ）はＣＰＵの動作状態パターン例を示す図、同図
（Ｂ）は単一ＭＰＵによる従来構成の場合の消費電力を
示す図、同図（Ｃ）はメインＭＰＵ＋低電力時計用ＭＰ
Ｕによる本発明構成の場合の消費電力を示す図。

【図５】本発明の電子装置の第２実施形態に係わる電子
腕時計装置の電子回路の基本構成を示すブロック図。

【図６】前記第２実施形態に係わる電子腕時計装置の電
子回路の具体的構成を示すブロック図。

【図７】前記第２実施形態に係わる電子腕時計装置の時
計用ＭＰＵ〜メインＭＰＵ間におけるメッセージ入出力
部の構成を示すブロック図。

【図８】前記第２実施形態に係わる電子腕時計装置の時
計用ＭＰＵ〜メインＭＰＵ間における入出力メッセージ
信号の構成を示す図。

【図９】前記第２実施形態に係わる電子腕時計装置の時
計用ＭＰＵ〜メインＭＰＵ間における入出力メッセージ
データの内容を示す図。

【図１０】前記第２実施形態に係わる電子腕時計装置の
ＭＰＵ起動制御に伴なうメッセージ送受信処理の状態遷
移を示す図。

【図１１】前記第２実施形態に係わる電子腕時計装置の
ＭＰＵ起動制御に伴なうメッセージ送受信処理での表示
モードの切り替え遷移を示す図。

【図１２】本発明の電子装置の第３実施形態に係わる電
子腕時計装置の電子回路の基本構成を示すブロック図。

【図１３】本発明の電子装置の第４実施形態に係わる電
子腕時計装置の電子回路の基本構成を示すブロック図。

【図１４】本発明の電子装置の第５実施形態に係わる電
子腕時計装置の電子回路の基本構成を示すブロック図。

【図１５】本発明の電子装置の第６実施形態に係わる電
子腕時計装置の電子回路の基本構成を示すブロック図。

【図１６】本発明の電子装置の第７実施形態に係わる電
子腕時計装置の電子回路の基本構成を示すブロック図。

【図１７】前記第７実施形態に係わる電子腕時計装置の
外観構成及び組み立て構成を示す図であり、同図（Ａ）
は正面外観図、同図（Ｂ）は側断面図、同図（Ｃ）は部
品実装図。

【図１８】本発明の電子装置の第８実施形態に係わる電
子腕時計装置の電子回路の基本構成を示すブロック図。

【符号の説明】

１１ …時計側ケース、１２ …リストバンド、１３ …操作スイッチ部、１４ …赤外線シリアル通信ポート、１５ …シリアル入出力接続ポート、１６ …タッチパネル入力部、１７ …ＬＣＤ表示部、１７ａ…ＬＣＤパネル上板ガラス、１７ｂ…ＬＣＤパネル下板ガラス、１８ …キー入力部、１９ …スピーカ、２０ …マイク、２１ …高速メインＭＰＵ、２２ …低速時計用ＭＰＵ、２３ …主電源（電池）２４ …バックアップ電源（電池）、２５ …電源回路、２６ …電源スイッチ、２７ …メインＭＰＵ内ＣＰＵ、２８ …メインＭＰＵ入出力制御部、２９ …メインＭＰＵ内ＲＴＣ、３０ …メインＭＰＵ内電源制御部、３１ …出力回路、３２ …入力回路、３３ …メモリ、３４ …時計用ＭＰＵ内ＲＴＣ、３５ …時計用ＭＰＵ内ＣＰＵ、３６ …表示駆動回路、３７ …割り込み制御部、４１ …メッセージ入出力部、４２ …メッセージメモリ、５１ …回路基板。

Claims

【特許請求の範囲】

【請求項１】低周波数のクロックで常時動作する第１
の回路ユニットと、高周波数のクロックで動作する第２の回路ユニットと、この第２の回路ユニットを間欠的に動作させる制御手段
とを具備したことを特徴とする電子装置。
【請求項２】前記制御手段は、前記第１の回路ユニッ
トから制御信号が供給された際に、前記第２の回路ユニ
ットの動作を開始させる制御手段であることを特徴とす
る請求項１に記載の電子装置。
【請求項３】前記第１の回路ユニットは時計用の回路
ユニットであり、この時計用の回路ユニット、前記第２の回路ユニット、
前記制御手段は、腕装着型のケースに収容されてなるこ
とを特徴とする請求項１又は請求項２に記載の電子装
置。
【請求項４】低周波数のクロックで常時動作する第１
の回路ユニットと、高周波数のクロックで動作する第２の回路ユニットと、この第２の回路ユニットの動作を開始，停止させる制御
手段と、この制御手段により前記第２の回路ユニットの動作が停
止される前に、該第２の回路ユニットで処理されたデー
タを前記第１の回路ユニットに転送するデータ転送手段
とを具備したことを特徴とする電子装置。
【請求項５】さらに、前記制御手段により、前記第２の回路ユニットの動作が
再開された際に、前記データ転送手段により前回の動作
停止前に前記第１の回路ユニットに転送されたデータ
を、前記第２の回路ユニットに復帰させるデータ復帰手
段を備えたことを特徴とする請求項４に記載の電子装
置。
【請求項６】前記第１の回路ユニットは時計用の回路
ユニットであり、この時計用の回路ユニット、前記第２の回路ユニット、
前記制御手段、前記データ転送手段、前記データ復帰手
段は、腕装着型のケースに収容されてなることを特徴と
する請求項５に記載の電子装置。
【請求項７】さらに、電源を供給する電源手段と、この電源手段により供給される電源を、前記第１の回路
ユニットに対しては常時供給し、前記制御手段により前
記第２の回路ユニットの動作を開始させる際には、該第
２の回路ユニットにも供給するように切り換える電源切
り換え手段とを備えたことを特徴とする請求項１又は請
求項４に記載の電子装置。
【請求項８】さらに、データを表示する表示手段と、通常時は前記第１の回路ユニットの処理により得られた
表示データを前記表示手段により表示させ、前記第２の
回路ユニットの動作時には、該第２の回路ユニットの処
理により得られた表示データを前記表示手段により表示
させる表示制御手段とを備えたことを特徴とする請求項
１又は請求項４に記載の電子装置。
【請求項９】さらに、データを入力するデータ入力手段と、通常時は前記データ入力手段により入力されたデータを
前記第１の回路ユニットに入力させ、前記第２の回路ユ
ニットの動作時には、前記データ入力手段により入力さ
れたデータを該第２の回路ユニットにも入力させる入力
制御手段とを備えたことを特徴とする請求項１又は請求
項４に記載の電子装置。
【請求項１０】さらに、データを出力するデータ出力手段と、通常時は前記第１の回路ユニットの処理により得られた
データを前記データ出力手段により出力させ、前記第２
の回路ユニットの動作時には、該第２の回路ユニットの
処理により得られたデータを前記データ出力手段により
出力させる出力制御手段とを備えたことを特徴とする請
求項１又は請求項４に記載の電子装置。
【請求項１１】さらに、データを記憶するメモリと、通常時は前記第１の回路ユニットと前記メモリとの間で
メモリデータの読み出し／書き込みを行ない、前記第２
の回路ユニットの動作時には、該第２の回路ユニットと
前記メモリとの間でメモリデータの読み出し／書き込み
を行なうメモリ制御手段とを備えたことを特徴とする請
求項１又は請求項４に記載の電子装置。
【請求項１２】前記電源切り換え手段と前記第１の回
路ユニットとを一体化集積して構成したことを特徴とす
る請求項７に記載の電子装置。
【請求項１３】前記表示制御手段と前記第１の回路ユ
ニットとを一体化集積して構成したことを特徴とする請
求項８に記載の電子装置。
【請求項１４】前記入力制御手段と前記第１の回路ユ
ニットとを一体化集積して構成したことを特徴とする請
求項９に記載の電子装置。
【請求項１５】前記出力制御手段と前記第１の回路ユ
ニットとを一体化集積して構成したことを特徴とする請
求項１０に記載の電子装置。
【請求項１６】前記メモリと前記第１の回路ユニット
とを一体化集積して構成したことを特徴とする請求項１
１に記載の電子装置。
【請求項１７】前記第１の回路ユニットと前記第２の
回路ユニットとを電源供給路を分離した状態で一体化集
積して構成したことを特徴とする請求項１又は請求項４
に記載の電子装置。
【請求項１８】前記第１の回路ユニットと前記第２の
回路ユニットとの間で該第２の回路ユニットの動作の開
始／停止の制御に応じて転送されるデータは、前記第２
の回路ユニットでの時間関連処理，表示関連処理，入力
関連処理，出力関連処理，メモリデータ関連処理の中で
得られたデータであることを特徴とする請求項５に記載
の電子装置。