JPH11239233A - 電流制御装置 - Google Patents
電流制御装置Info
- Publication number
- JPH11239233A JPH11239233A JP31709898A JP31709898A JPH11239233A JP H11239233 A JPH11239233 A JP H11239233A JP 31709898 A JP31709898 A JP 31709898A JP 31709898 A JP31709898 A JP 31709898A JP H11239233 A JPH11239233 A JP H11239233A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- state
- current
- source
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M1/00—Substation equipment, e.g. for use by subscribers
- H04M1/738—Interface circuits for coupling substations to external telephone lines
- H04M1/7385—Programmable or microprocessor-controlled
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Signal Processing (AREA)
- Devices For Supply Of Signal Current (AREA)
- Interface Circuits In Exchanges (AREA)
Abstract
デバイスに流れる電流を制御する回路を提供する。 【解決手段】 本発明の端末デバイスは、電圧制御電流
ソースにより通信機器を流れるチップ/リング電流を制
御する。この電圧制御電流ソースの制御電圧は、デジタ
ル信号プロセッサから提供され、チップ/リング電流
は、電圧が所定のしきい値より低いときにはチップ/リ
ング電圧に比例するが、それを越えると一定となるよう
維持する。この一定電流は、機器の動作に必要な最低電
流である。
Description
ェース回路に関し、特に電話線上のチップ/リングの電
流を制限するDC端末回路に関する。
一対のワイヤ(チップ/リングと称する)がDC電流を
搬送し、このチップ/リングを介して接続される電話機
のようなデバイスに電力を与えている。このチップ/リ
ングはまた音声信号またはモデム信号のような実際の電
話信号も搬送している。電話会社の中央局にある電圧ソ
ースがこのチップ/リングのノードに電圧を与え、それ
により前述のDC電流を与えている。
のインピーダンスを有している。したがって中央局と特
定の電話機との間を結ぶワイヤの長さが、その電話機が
受信する実際のチップ/リング電圧と電流を決めてい
る。かくして中央局に近い電話機(したがって、ワイヤ
の長さも短くなる)は、中央局に遠い電話機(ワイヤの
長さが長くなる)よりは、より高い電圧とそれ故により
大きな電流を通常受け取ることになる。
機構(European Telecommunications Standard Institu
te−ETSI)の国際標準TBR21は、電話機を流れ
るチップ/リング電流は、所定の電流レベルを越えては
ならないと規定している。TBR21は、通信機器のチ
ップ/リング電流の最大値を60mAと規定している。
この標準はまたチップ/リング電流が60mA以下で
は、通信機器は一定のインピーダンスをチップ/リング
ラインに与え、そしてこの通信機器を流れるチップ/リ
ング電流は、通信機器にかかるチップ/リング電圧に線
形比例しなければならないと規定している。
のファクタが寄与しているが、チップ/リング電流の最
大値を規定する主要な理由の1つは、中央局に接続され
ている通信機器にDCチップ/リング電流を与えるため
に中央局が生成しなければならない電力を低減するため
である。
られたものではないが、極めて強く勧告されているもの
である。
を制限する仕様を含む他の標準の観点から、通信機器は
その機器を流れるチップ/リング電流を制限するため
に、フロントエンドのDC端末回路を具備しなければな
らない。このような回路は、電流制限回路の形態を採
り、特定の制限電流値となるまで一定の抵抗を与え、さ
らに電圧が継続して上昇しても特定の制限電流値で一定
電流が流れるようにしている。例えば0mAから60m
Aまでは、通信機器を流れるチップ/リング電流はチッ
プ/リング電圧に比例して上昇する。しかしこのチップ
/リング電流が60mAに達したときには、チップ/リ
ング電圧がその後上昇しても電流は60mAで一定とな
るようになっている。
が高いときには過剰の電力を消費する電流シンクを採用
している。このような電流シンクは、電流シンクに対し
熱損傷を与えるのを回避するために、活性素子内に熱を
放散するあるいは蓄積された熱を分散させるような手段
(通常ヒートシンクと称する)を必要としている。この
ヒートシンクはかなり大きいものである。多くの通信機
器、例えばPCMCIAカードモデムは極めて小さいも
のである。このため大きなヒートシンクを必要とするこ
とは問題がある、その理由は、他の電子機器が利用でき
るスペースを占有してしまうからである。
大部分の国で一般的である。したがって、60Vのチッ
プ/リング電圧と60mAのチップリング電流(3.6
Wの電力)が通信機器内で消費されることになる。この
3.6Wは、かなり大きなパワーであり、それを消費す
るためには非常に大きなヒートシンクが必要である。様
々な電子回路が近接して配置されるようなコンパクトな
装置においては、ヒートシンクによりはき出される熱
は、近くの電子回路の動作に悪影響を及ぼし、さらには
また破壊することさえある。
的は、DC端末デバイスを改善することである。また本
発明の他の目的は、様々な標準の性能要件に適合したD
C端末デバイスを提供することである。さらに本発明の
別の目的は、様々な標準の仕様に適合し通信機器内の電
力消費を最少にするようなDC端末デバイスを提供する
ことである。
処理を用いて、チップ/リング電圧に応答して通信機器
内を流れるチップ/リング電流を制限する方法と装置を
提供する。特に、本発明はチップ・ラインとリング・ラ
イン間に接続され、このライン上のチップ/リング電圧
の検出に応答してデジタル信号プロセッサにより制御さ
れる電圧制御電流ソースを有するDC端末デバイスであ
る。
リング電流とAC電流とを含み、このAC電流は信号を
送受信する可聴バンドを含む。このチップ/リング信号
は増幅されA/Dコンバータにより変換される。このチ
ップ/リング信号のAC成分とDC成分はデジタル的に
フィルタ処理され、デジタル信号プロセッサ回路に加え
られる。この信号のDC成分は、デジタル的に処理さ
れ、デジタル信号プロセッサ回路に転送されてDCチッ
プ/リング電圧を決定する。
流以下の電流を生成するようなチップ/リング電圧を検
出すると、このデジタル信号プロセッサは、このチップ
/リング電圧を電圧制御電流ソースの電圧制御入力を介
して調整して、一定のインピーダンスで動作して、通信
機器を流れるチップ/リング電圧とチップ/リング電流
との間に線形の関係を与える。この動作モードは、一定
インピーダンスモードと称する。
れたしきい値を越えて、チップ/リング電流が60mA
を越えていると、デジタル信号プロセッサは定電流モー
ドで動作する。このモードにおいては、デジタル信号プ
ロセッサは電圧制御電流ソースに対し制御信号を生成し
てこの電流ソースが検出されたチップリング電圧の如何
を問わず特定の電流値にチップ/リング電流を維持す
る。この信号は、電圧制御電流ソースに与えられ、さら
に適切に処理されて増幅器とD/A変換器に与えられ
る。
ずしも最大しきい値電流ではなく、ある任意に選択され
た電流値でよい。したがって本発明の一実施例において
は、最大しきい値電流が一定電流となるようにせず、一
定電流を最大の動作電流にあるいはその近傍に設定して
デバイスの電力消費を最少にしている。このような実施
例においては、通信機器が定電流モードに切り換えられ
ると、チップ/リング電流の低下は、チップ/リング電
圧の増加をともなう。かくして定電流モードにあり、中
央局により与えられる電圧が定インピーダンスモードに
おける60mA以下の電流を提供するという事実を表す
第2しきい値電圧以下に電圧が落ちると、デジタル信号
プロセッサは定インピーダンスモードに戻る。
い従来の通信機器のチップ/リング電流対チップ/リン
グ電圧の関係を表すグラフである。特定の電流制御回路
を具備しない通信機器は、回路に一定のインピーダンス
を与える。したがって、チップ/リング間の電流対電圧
との関係は、図1に示す傾斜Iの直線となる。したがっ
てこの設計の機器において、中央局の近傍に配置された
通信機器は、高いチップ/リング電圧を受信し、中央局
から遠くに離れた通信機器よりもより多くの電流が流れ
ることになる。
て、公表されている標準では、通信機器はDC端末回路
を有し、チップ/リング・ラインからしきい値を越える
電流が通信機器に流れないよう規定している。このよう
な特徴を与える従来の解決法は、ヒートシンクを具備す
る電流シンク回路を用いることである。このような電流
シンク回路の例を図2に示す。同図において電流シンク
回路は、チップ・ラインとリング・ライン間に接続され
たソース端末とドレイン端末を有するトランジスタ2と
リング・ラインとトランジスタのベースとの間に接続さ
れたツェナーダイオード4とを有し、チップリングから
の電流がツェナーダイオード4の値により規定されるし
きい値レベルを越えないようにしている。
する通信機器の特性を図3に示す。同図から分かるよう
に、このデバイスは特定のしきい値電流以下では定イン
ピーダンス特性を有する。しかし、特定のしきい値電流
以上の場合には、チップ/リング電圧の増加はチップ/
リング電流に影響を及ぼさずしきい値電流となるように
している。このような通信機器においては、しきい値電
流を越えない場合でもチップ/リング電圧が高いときに
は、大きな電力が消費される、その理由は、チップ/リ
ング電流がしきい値電流の最大値に維持されるからであ
る。
グ電流対チップ/リング電圧の理想的な関係を示す。同
図から分かるように好ましい特性は、チップ/リング電
圧が特定のしきい値VTH-L以下のときには、通信機器は
ラインに対し一定のインピーダンスを示すことである。
チップ/リング電圧がVTH-Lを越えたときには、通信機
器は、チップ/リング電圧のいかなる値に対してもチッ
プ/リング電流が一定となるようにラインに対し可変の
(大きな)インピーダンスを与える。
TH-Lの値により支配される特定の電流を越えないよう保
証されている。この定電流は電流ITH-Lに設定される。
しかし、好ましくは電力消費を最低にするために、定電
流レベルはライン上の通信機器の適正な動作を維持する
のに必要な最少電流、または適用される性能の仕様によ
り許される最少電流のいずれか高い方に維持される。
で、チップ/リング電圧がVTH-L以下からVTH-L以上に
増加し見かけ上のライン抵抗が減少すると、チップ/リ
ング電圧は不連続に増加する。これは、V=IRの関係
は全ての条件の下で維持されるからである。このためチ
ップ/リング電圧がVTH-Lを越えると、通信機器は定電
流モードに入り、チップ/リング電圧はVTH-H以上の高
い値にジャンプする。VTH-Hの正確な値は、VTH-Lの関
数であり最低の動作電流となるよう選択される。
ーダンスモードから定電流モードに切り替わるとチップ
/リング電圧対電流の関係も変化する。したがって、デ
バイスが定電流モードにあるときは、VTH-Lはチップ/
リング電流がデバイスが定インピーダンスモードにある
ときのITH以下となることを表す電圧とはもはやならな
い。そしてそれよりもはるかに高いチップリング電圧V
TH-Hは、動作が定インピーダンスモードに戻されたとき
には、チップ/リング電流はITH以下となることを意味
する。
るいは個別の部品を含む)の小型化と通信機器おけるデ
ジタル信号処理技術の進歩により、デジタル信号プロセ
ッサに機能を単に追加するだけで、コストあるいは回路
の増加を最少に押さえてさらに別の機能を付加すること
もできる。特にデジタル信号プロセッサは装置内に組み
込むことができ、そして基本動作に必要とされる処理よ
りもさらに多くの処理を限られた時間内に実行すること
ができるほど高速であるために、このデジタル信号プロ
セッサは、以前は別の回路で行われていた多くの機能を
実行するようプログラムすることができる。
関係を与えるために通信機器内にデジタル信号プロセッ
サを配置することを利用するものである。
ック図である。本発明を明瞭にするために、図5は通信
機器に係るチップ/リング電流を制御するためのDC端
末回路に関連する回路のみを示している。しかし図には
示してないが、一般的に通信機器はノード21,23に
係るDCチップ/リング電圧により駆動される回路を含
む。
CCS)ブロック12と制御回路14内で主に実現され
る。図5のブロック図は、特定された回路要素あるいは
ブロックの観点から回路の機能を示しているが、制御回
路14内に示された機能は、プログラム制御されるデジ
タル信号プロセッサ(DSP)により与えられ、個別の
回路要素により必ずしも与えられるものではない。しか
し本発明は個別の回路要素により実現することも可能で
ある。
子とはノード21,23でデバイスに接続される。VC
CS12が、ノード21,23の間に加えられる。この
チップ/リング電流は、(1)DCチップ/リング電流
と、(2)ACフィードバック電流と、(3)DCフィ
ードバック電流と、(4)送受信される実際のデータを
含むAC可聴バンド信号のいずれかを含む。
16の相補的入力端末の(理論的に)無限インピーダン
スとVCCS12に接続される。差分増幅器16へのA
C信号パスは、抵抗18,20,22,24を通る。差
分増幅器16へのDC信号パスは、キャパシタ26,2
8と抵抗30,32を通る。この増幅された信号がA/
Dコンバータ34に与えられる。
は、デジタル信号プロセッサに与えられ、受信した可聴
バンドデータ信号とDCフィードバック信号とAC制御
信号を取り出し処理するためのものである。出力ライン
36上のデジタル信号は、DCチップ/リング電圧を表
す。したがって、出力ライン36上の信号は、信号パス
38を介して制御回路14に与えられる。この制御回路
14は、チップ/リングDCラインの電圧を決定し、V
CCS12により後で使用される出力ライン40上の制
御電圧出力を生成する回路を有する。
タ52,デジタルコンパレータ54,DC端末校正係数
56,乗算器58,スイッチ60としきい値電圧を生成
する電圧ソース回路63と制限電流DC値を与える電圧
ソース62を有する。この制御回路14の動作において
は、デジタル信号はローパスフィルタ52に与えられ、
出力ライン38上の信号からDCチップリング電圧成分
を抽出する。ローパスフィルタ52の出力は、コンパレ
ータ54と乗算器58に与えられる。
電圧を電圧ソース回路63により与えられる所定の値の
VTH-LまたはVTH-Hと比較する。この電圧ソース回路6
3は、コンパレータ54に加えられるべき値、即ち、端
末デバイスが現在動作しているモードに対応するVTH-L
またはVTH-Hを選択する。具体的に説明すると、定イン
ピーダンスモードにおいては、電圧ソース回路63はV
TH-Lをコンパレータ54に与えて、チップ/リング電圧
と比較する。定電流モードにおいては、電圧ソース回路
63はVTH-Hをコンパレータ54に与えて、チップ/リ
ング電圧と比較する。
制御する。このスイッチ60は制御回路14を2つの動
作モード(即ち定インピーダンスモードと定電流モード
との間)で切り換える。特に制御回路14が定インピー
ダンスモードにあり、コンパレータ54がチップ/リン
グ電圧がVTH-L以下からVTH-L以上の値に切り替わると
きに、制御回路14はスイッチ60が定インピーダンス
モード(図5の実線で示すモード)から定電流モード
(図5の点線で示すモード)に切り替わるよう制御す
る。
パレータ54がチップ/リング電圧がVTH-H以上の値か
らVTH-H以下の値に変わるときに、制御回路14はスイ
ッチ60が定インピーダンスモードに切り替わるよう制
御する。
インピーダンスモードにあるときには、ローパスフィル
タ52によりフィルタ処理されたラインから受信したチ
ップ/リングDC電圧は、乗算器58に加えられる、そ
してこの乗算器58ではDC端末校正係数56からのD
C端末校正係数でもって増幅される。DC端末校正係数
56により生成されるこのDC端末校正係数は、単に適
当なスケーリングファクタであり、これにより出力ライ
ン40上の電圧(そして制御ライン48,50上の電圧
も)が適当な値に入るようにしている。
介してDC制御電圧の出力用のライン40に加えられ、
さらにVCCS12の制御ライン48,50に伝送され
る。これに対して、定インピーダンスモードにおいて
は、出力ライン40上のVCCS12向けの制御電圧
は、ラインを介して受信するチップ/リング電圧の修正
された適宜比例した値である。これにより電流対電圧の
関係は、VTH-L以下のチップ/リング電圧の値に対して
は図4に示されたようになる。
線)にあるときには、一定のDC電圧が出力ライン40
にスイッチ60を介してかかる。したがって、VCCS
12を制御するための出力ライン40に加えられるDC
制御電圧は一定である。このことは電圧制御電流ソース
が、ノード21からノード23にVCCS12を介して
流れる電流を一定かつ不変のものとする。かくしてVC
CS12を介して流れるチップ/リング電流は、チップ
/リング電圧がVTH-H以上のときには一定に維持され
る。
加算回路42によって可聴デジタル信号処理回路から受
信した可聴バンド伝送信号と加算回路42で加えられ
る。この可聴デジタル信号処理回路は、出力ライン40
上に制御電圧を生成する同一のデジタル信号プロセッサ
に含まれる。加算回路42の出力は、D/Aコンバータ
44に加えられて、アナログ形式に変換される。
イン48,50を介してVCCS12に与えられる。V
CCS12内において、DC制御電圧が適当なフィルタ
処理により抽出され、電圧制御端末に加えられ、そこで
VCCS(ノード21からノード23へ)を流れるチッ
プ/リング電流を制御する。ライン48,50上の信号
のAC可聴成分は、直接チップ/リングノード21,2
3に加えられ、そして中央局に戻される。
2は、電流対電圧の好ましい関係を与えるよう設計され
ている。図4に示す関係は、単なる実施例で本発明はE
TSIの標準TBR21にしたがって動作するような二
線式の通信機器について記載したものである。しかし、
本発明の機器は、他の通信アプリケーションあるいは非
通信アプリケーションのいずれにも使用することができ
る。さらに本発明のデバイスは、所望の電流対電圧の関
係を与えるようなあるデバイスのフロントエンドとして
用いることもできる。
は、個々の回路から構成されているが、これはプログラ
ムを内蔵したデジタル信号プロセッサの機能の一部でも
よく、また可聴バンドデータ信号を処理するような既存
の回路内のデジタル信号プロセッサの機能の一部でもよ
い。さらにまた制御回路14内に示された機能は、有限
状態マシーンにより提供することも可能である。
ップ/リング電圧がチップ/リング電流がデバイスの信
頼できる動作を補償するのに必要な最低の電流を越えた
ことを示すときには常に定電流モードに入るようにする
ことが望ましい。このような動作は、デバイス内の電力
消費を最少にすることができる。図6は、このような電
流対電圧の関係を示すグラフである。しかし、ETSI
の国際標準TBR21のような多くの標準は、ある性能
要求を有し、これにより図4に示したような電流と電圧
の関係を必要とするような性能要件を有し、これは図6
に示した電流対電圧の関係によっては満足されないもの
である。
ップ/リング電流対チップ/リング電圧の関係を表すグ
ラフ
する通信機器のチップ/リング電流対チップ/リング電
圧の関係を表すグラフ
プ/リング電圧の関係を表すグラフ
チップ/リング電圧の関係を表すグラフ
Claims (30)
- 【請求項1】 電圧ソースに接続された電気回路を流れ
る電流を前記電圧ソースにより供給されるDC電圧の関
数として制御する装置において、 前記電圧ソースに接続され制御入力を有する電圧制御電
流ソース(12)と、 前記電圧ソースにより前記電気回路に供給されるDC電
圧を決定する電圧決定手段と、 前記電圧決定手段と前記電圧制御電流ソースの制御入力
との間に結合され、前記電圧制御電流ソースを前記所定
の電圧の関数として制御するために制御電圧を供給する
制御電圧供給手段とからなることを特徴とする電流制御
装置。 - 【請求項2】 前記電圧決定手段は、前記電圧を第1と
第2の基準しきい値電圧と比較するプログラムを内蔵し
たデジタル信号プロセッサを有し、 前記第2基準しきい値電圧は、前記第1基準しきい値電
圧よりも大きいことを特徴とする請求項1記載の装置。 - 【請求項3】 前記制御電圧供給手段は、前記DC電圧
が前記第1基準しきい値電圧以下のときに第1状態の制
御信号を供給し、 前記DC電圧が前記第1基準しきい値電圧以下から以上
に変わるときに第2状態の制御信号を供給し、 前記DC電圧が前記第2基準しきい値電圧以上から以下
に変わるときに前記第1状態の制御信号を供給するよう
プログラムされたデジタル信号プロセッサを有すること
を特徴とする請求項2記載の装置。 - 【請求項4】 前記第1状態の制御信号は、前記DC電
圧の関数であり、 前記第2状態の制御信号は一定電圧であることを特徴と
する請求項3記載の装置。 - 【請求項5】 前記第1状態の制御信号は、前記DC電
圧の関数であり、 前記第2状態の制御信号は、一定電圧である、 前記第1状態においては、前記電気回路は前記電圧ソー
スに対し一定のインピーダンスを与え、 前記第2状態においては、前記電気回路は前記電圧ソー
スから一定電流を取り出すことを特徴とする請求項4記
載の装置。 - 【請求項6】 前記電圧決定手段は、前記電圧を第1と
第2の基準しきい値電圧と比較するコンパレータを有
し、 前記第2基準しきい値電圧は前記第1基準しきい値電圧
よりも大きく、 前記制御電圧供給手段は、前記DC電圧が前記第1基準
しきい値電圧以下のときに第1状態の制御信号を供給
し、 前記DC電圧が前記第1基準しきい値電圧以下から以上
に変わるときに第2状態の制御信号を供給し、 前記DC電圧が前記第2基準しきい値電圧以上から以下
に変わるときに前記第1状態の制御信号を供給するよう
プログラムされたデジタル信号プロセッサを有すること
を特徴とする請求項1記載の装置。 - 【請求項7】 前記制御電圧供給手段は、前記電圧制御
電流ソースと前記コンパレータに接続されたスイッチを
有し、 これにより前記第1状態にある制御信号に応答して、可
変電圧を前記電圧制御電流ソースに与え、 前記第2状態にある制御信号に応答して、一定電圧を前
記電圧制御電流ソースに与えることを特徴とする請求項
6記載の装置。 - 【請求項8】 前記可変電圧は、前記DC電圧の関数で
あり、 前記電気回路は、前記制御信号が第1状態にあるときに
は定インピーダンスを前記電圧ソースに示し、 前記電気回路は、前記制御電圧が第2状態にあるときに
は、前記電圧ソースから一定電流を取り出すことを特徴
とする請求項7記載の装置。 - 【請求項9】 前記定電流は、前記電気回路を動作させ
るのに必要な最低電流であることを特徴とする請求項8
記載の装置。 - 【請求項10】 通信ネットワークを介して受信した通
信信号の少なくとも一部として前記通信機器に供給され
るDC電圧の関数として通信機器を流れる電流を制御す
るDC端末装置において、 前記通信ネットワークに接続される電圧制御電流ソース
と、 前記DC電圧を第1基準しきい値電圧と比較し、前記D
C電圧が第1基準電圧以下のときには第1状態の制御信
号を、前記第2電圧が前記第1基準しきい値電圧以上の
ときには第2状態の制御信号を生成する前記DC電圧を
受信するよう接続された電圧コンパレータと、 低電圧ソースと、 前記電圧制御電流ソースの制御入力端子に接続される出
力端子と、前記定電流ソースに接続される第1入力端子
と、可変電圧信号に接続される第2入力端子とを有する
スイッチと、 を有し、 前記スイッチは、前記第1状態の制御信号に応答して前
記第1入力端子を前記出力端子に接続し、 前記第2状態の制御信号に応答して前記第2入力端子を
前記出力端子に接続することを特徴とする通信機器を流
れる電流を制御するDC端末装置。 - 【請求項11】 前記電圧コンパレータは、前記DC電
圧を第1基準しきい値電圧よりも高い第2基準しきい値
電圧と比較し、 前記DC電圧が前記第2基準しきい値電圧の以上から以
下に変わるときに第1状態の制御信号を生成することを
特徴とする請求項10記載の装置。 - 【請求項12】 前記可変電圧は、前記DC電圧の関数
であり、 前記スイッチが前記第1状態にあるときには前記通信機
器は前記通信ネットワークに対し定インピーダンスを示
し、 前記スイッチが第2状態にあるときには、前記通信機器
は前記通信ネットワークからの定電流をシンクすること
を特徴とする請求項11記載の装置。 - 【請求項13】 前記定電流は、前記通信機器を動作さ
せるのに必要な最低電流であることを特徴とする請求項
12記載の装置。 - 【請求項14】 前記定電流は、前記電気回路を動作さ
せるのに必要な最低電流であることを特徴とする請求項
12記載の装置。 - 【請求項15】 前記通信ネットワークに接続され、前
記通信信号を受信し前記信号をデジタル形式に変換する
A/D変換器と、 前記A/D変換器に接続され、前記通信信号からDC電
圧を取り出すローパスフィルタと、 をさらに有し、 前記ローパスフルタの出力を前記電圧コンパレータと前
記スイッチに接続することを特徴とする請求項11記載
の装置。 - 【請求項16】 前記スイッチの出力端子と前記電圧制
御電流ソースとの間に接続されたD/A変換器をさらに
有することを特徴とする請求項15記載の装置。 - 【請求項17】 前記信号は、通信データをさらに含
み、 前記信号は、前記通信データを処理するデジタル信号プ
ロセッサに入力され、前記デジタル信号プロセッサは前
記電圧コンパレータと前記スイッチとを含むことを特徴
とする請求項11記載の装置。 - 【請求項18】 前記デジタル信号プロセッサは、前記
電圧制御電流ソースを含むことを特徴とする請求項17
記載の装置。 - 【請求項19】 前記信号は、通信データをさらに含
み、 前記信号は、前記通信データを処理するデジタル信号プ
ロセッサに入力され、前記デジタル信号プロセッサは前
記電圧コンパレータと前記スイッチと前記A/D変換器
と前記D/A変換器を含むことを特徴とする請求項16
記載の装置。 - 【請求項20】 前記スイッチが第1状態にあるとき
に、前記電圧制御電流ソースを制御するために、前記D
C電圧を整える校正係数を生成する校正回路と、
前記DC電圧を前記DC校正係数と乗算するために、
前記ローパスフィルタと前記スイッチの間に配置される
乗算器とをさらに有することを特徴とする請求項16記
載の装置。 - 【請求項21】 前記スイッチが第1状態にあるときに
前記電圧制御電流ソースを制御するために、前記DC電
圧を整える校正係数を生成する校正回路(56)と、 前記DC電圧を前記DC校正係数と乗算するために、前
記ローパスフィルタと前記スイッチの間に配置される乗
算器(58)と、 前記校正回路は、前記デジタル信号プロセッサ内に含ま
れることを特徴とする請求項20記載の装置。 - 【請求項22】 電気回路に流れる電流をこの電気回路
に加えられる電圧に電圧の関数として制御する方法にお
いて、 (A) 前記電気回路に流れる電流を制御するために、
電圧制御電流ソースを用意するステップと、 (B) 前記電気回路に供給される電圧を決定するステ
ップと、 (C) 前記電気回路に加えられる電圧が第1しきい値
以下のときに、前記電圧ソースに対し定インピーダンス
を表すよう前記電圧制御電流ソースを制御するステップ
と、 (D) 前記電気回路に加えられる電圧が前記第1しき
い値以下から以上に変わるときに、前記電圧ソースから
定電流を取り出すよう前記電圧制御電流ソースを制御す
るステップと、 (E) 前記電気回路に加えられる電圧が前記第2しき
い値以上から以下に変わるときに、前記電圧ソースに対
し定インピーダンスとなるよう前記電圧制御電流ソース
を制御するステップとからなることを特徴とする電気回
路を流れる電流を制御する方法。 - 【請求項23】 前記定電流は、前記電気回路を動作さ
せるのに必要な最低電流であることを特徴とする請求項
22記載の方法。 - 【請求項24】 前記(B)のステップは、前記電圧を
第1と第2の基準しきい値電圧と比較するステップを含
み、前記第2基準しきい値電圧は、前記第1基準しきい
値電圧以上であることを特徴とする請求項23記載の方
法。 - 【請求項25】 前記(D),(E)のステップは、前
記電圧が前記第1所定値以下のときには第1状態の制御
信号を前記電圧制御電流ソースに与えるステップと、 前記電圧が前記第1所定値以下から以上に変わるときに
第2状態の制御信号を与えるステップと、 前記電圧が前記第2所定値以上から以下に変わるときに
第1状態の制御信号を与えるステップとを含むことを特
徴とする請求項24記載の方法。 - 【請求項26】 前記第1状態の制御信号は、前記電圧
の関数であり、 前記第2状態の制御信号は、一定値であることを特徴と
する請求項25記載の方法。 - 【請求項27】 電気回路に流れる電流をこの電気回路
に加えられる電圧の関数として制御する方法において、 (A) 前記電気回路に供給される電圧を決定するステ
ップと、 (B) 前記電気回路に加えられる電圧が第1しきい値
以下のときに、前記電気回路を前記電圧ソースに対し定
インピーダンスとなるように制御する前記電気回路を制
御するステップと、 (C) 前記電気回路に加えられる電圧が前記第1しき
い値以下から以上に変わるときに、前記電圧ソースから
定電流を取り出すよう前記電気回路を制御するステップ
と、 前記定電流は、前記電圧ソースから取り出された電流よ
りも小さく、前記供給される電圧が前記所定の値のとき
には、前記デバイスは前記電圧ソースに対し定インピー
ダンスとなる、 (D) 前記電気回路に加えられる電圧が前記第2しき
い値以上から以下に変わるときに、前記電圧ソースに対
し定インピーダンスとなるよう前記電気回路を制御する
ステップとからなることを特徴とする電気回路を流れる
電流を制御する方法。 - 【請求項28】 前記定電流は、前記電気回路を動作さ
せるのに必要な最低電流であることを特徴とする請求項
27記載の方法。 - 【請求項29】 前記定インピーダンスは、前記供給電
圧の関数であることを特徴とする請求項28記載の方
法。 - 【請求項30】 前記定インピーダンスは、前記供給電
圧に比例することを特徴とする請求項29記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/970,724 US5912513A (en) | 1997-11-14 | 1997-11-14 | Method and apparatus for reducing power dissipation in DC termination circuit |
US08/970724 | 1997-11-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11239233A true JPH11239233A (ja) | 1999-08-31 |
JP3643248B2 JP3643248B2 (ja) | 2005-04-27 |
Family
ID=25517405
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31709898A Expired - Fee Related JP3643248B2 (ja) | 1997-11-14 | 1998-11-09 | 電流制御装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5912513A (ja) |
EP (1) | EP0917339B1 (ja) |
JP (1) | JP3643248B2 (ja) |
CA (1) | CA2250958C (ja) |
DE (1) | DE69836716T2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100411538B1 (ko) * | 1999-10-08 | 2003-12-18 | 루센트 테크놀러지스 인크 | 콜 브릿지동안 라인 전력 데이터 억세스 장치의 오프훅상태를 유지하는 방법 |
US11422203B1 (en) * | 2019-02-15 | 2022-08-23 | Maxim Integrated Products, Inc. | Current sensing line fault detector |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6516024B1 (en) * | 1997-04-22 | 2003-02-04 | Silicon Laboratories Inc. | Digital access arrangement circuitry and method for connecting to phone lines having a DC holding circuit with low distortion and current limiting |
US6498825B1 (en) * | 1997-04-22 | 2002-12-24 | Silicon Laboratories Inc. | Digital access arrangement circuitry and method for connecting to phone lines having a DC holding circuit with programmable current limiting |
US6377681B1 (en) * | 1998-04-01 | 2002-04-23 | National Semiconductor Corporation | Signal line driving circuit with self-controlled power dissipation |
US6665403B1 (en) * | 1999-05-11 | 2003-12-16 | Agere Systems Inc. | Digital gyrator |
US6731749B1 (en) * | 1999-05-14 | 2004-05-04 | Conexant Systems, Inc. | Telephone line interface circuit with intelligent line current and voltage control |
US6735302B1 (en) * | 1999-05-28 | 2004-05-11 | Broadcom Corporation | DSP based SLIC architecture with current-sensing voltage synthesis impedance matching and DC feed control |
JP3929673B2 (ja) | 1999-09-30 | 2007-06-13 | 株式会社リコー | 通信装置 |
EP1089551B9 (en) * | 1999-09-30 | 2008-11-05 | Ricoh Company, Ltd. | Communication apparatus for interfacing with networks having different standards |
US6778664B1 (en) | 2000-03-14 | 2004-08-17 | 3Com Corporation | Line current protection circuit and method for linear and nonlinear hold circuit |
DE10140358C2 (de) * | 2001-08-17 | 2003-07-10 | Infineon Technologies Ag | Telefonsystem mit Stromregelung im Konstantstrombereich |
US7116778B2 (en) * | 2002-09-30 | 2006-10-03 | Silicon Laboratories, Inc. | Adaptive linefeed control for varying load on a subscriber loop |
US6968055B1 (en) | 2003-03-26 | 2005-11-22 | Silicon Laboratories Inc. | DC holding circuit |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3956638A (en) * | 1974-12-20 | 1976-05-11 | Hughes Aircraft Company | Battery paralleling system |
IT1166875B (it) * | 1979-06-12 | 1987-05-06 | Sits Soc It Telecom Siemens | Disposizione circuitale per la gestione del parallelo tra una pluralita' di alimentatori |
DE3279671D1 (en) * | 1982-02-25 | 1989-06-08 | Ibm | Power supply circuit and transmission device using such a power supply circuit |
US4894860A (en) * | 1988-06-07 | 1990-01-16 | Tie/Communications, Inc. | Trunk interface circuitry for telephone systems |
CA2053382C (en) * | 1991-10-11 | 2000-04-18 | Tom Lavrisa | Voltage booster |
US5555182A (en) * | 1995-05-04 | 1996-09-10 | Cyberex, Inc. | Source quality monitoring system |
-
1997
- 1997-11-14 US US08/970,724 patent/US5912513A/en not_active Expired - Lifetime
-
1998
- 1998-10-20 CA CA 2250958 patent/CA2250958C/en not_active Expired - Fee Related
- 1998-11-03 EP EP19980308973 patent/EP0917339B1/en not_active Expired - Lifetime
- 1998-11-03 DE DE69836716T patent/DE69836716T2/de not_active Expired - Lifetime
- 1998-11-09 JP JP31709898A patent/JP3643248B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100411538B1 (ko) * | 1999-10-08 | 2003-12-18 | 루센트 테크놀러지스 인크 | 콜 브릿지동안 라인 전력 데이터 억세스 장치의 오프훅상태를 유지하는 방법 |
US11422203B1 (en) * | 2019-02-15 | 2022-08-23 | Maxim Integrated Products, Inc. | Current sensing line fault detector |
Also Published As
Publication number | Publication date |
---|---|
EP0917339A2 (en) | 1999-05-19 |
DE69836716D1 (de) | 2007-02-08 |
EP0917339B1 (en) | 2006-12-27 |
US5912513A (en) | 1999-06-15 |
CA2250958C (en) | 2001-01-16 |
DE69836716T2 (de) | 2007-10-04 |
EP0917339A3 (en) | 2004-06-09 |
JP3643248B2 (ja) | 2005-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11239233A (ja) | 電流制御装置 | |
EP0615375B1 (en) | Subscriber line interface circuit | |
US7248097B2 (en) | Voltage-activated, constant current sink circuit | |
US6489755B1 (en) | Active ripple and noise filter for telecommunication equipment powering | |
KR20050084945A (ko) | 집적 돌입 전류 리미터 회로 및 방법 | |
JPS59501239A (ja) | 電話機内の電話線電力供給制御装置 | |
JP3348051B2 (ja) | 受信局と送信局との間の信号伝送用並びに前記送信局の電流給電用の装置 | |
EP0282567A1 (en) | Low voltage and low power detector circuits | |
US11616436B2 (en) | Error amplifier with programmable on-chip and off-chip compensation | |
EP0984657A2 (en) | Programmable subscriber loop interface circuit and method | |
JP2001501080A (ja) | 電力変換器、集積回路及び電気通信デバイス | |
US6545451B2 (en) | Load-dependent frequency modulation circuit and method for switching power system | |
US7139391B2 (en) | DAA hook switch | |
JP3982463B2 (ja) | フィールドバス信号伝送システムの端末装置 | |
US6728372B2 (en) | Wire bound telecommunications device and a power supply circuit | |
CN118573162A (zh) | 一种可编程的高侧驱动芯片限流电路 | |
KR100571016B1 (ko) | 가입자 회선 인터페이스 회로의 장치 | |
JP3479241B2 (ja) | 交換機 | |
JP3554251B2 (ja) | 安定化直流電源装置 | |
JP3683002B2 (ja) | Dc−dcコンバータ給電加入者回路 | |
JP3471656B2 (ja) | 局給電対応デジタル加入者回路用開放検出回路及びその開放検出方法 | |
EP1447961A1 (en) | Hook switch circuit and power circuit for electronic telephone line interface | |
EP0194723A1 (en) | Variable reference voltage-transmission amplifier in the form of a line voltage stabiliser | |
JP2005269490A (ja) | 高周波電力増幅装置とこれに用いる集積回路 | |
WO1998013999A2 (en) | Power supply circuit, telecommunication device and method for multiple dc slope power management |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040726 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20041026 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20041029 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050127 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080204 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130204 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130204 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |