JPH11239062A - ビタビ復号化器 - Google Patents
ビタビ復号化器Info
- Publication number
- JPH11239062A JPH11239062A JP3943798A JP3943798A JPH11239062A JP H11239062 A JPH11239062 A JP H11239062A JP 3943798 A JP3943798 A JP 3943798A JP 3943798 A JP3943798 A JP 3943798A JP H11239062 A JPH11239062 A JP H11239062A
- Authority
- JP
- Japan
- Prior art keywords
- path metric
- data series
- value
- metric
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
(57)【要約】
【課題】 オーバーフロー及びアンダーフローが発生せ
ず、しかも高速動作が可能なビタビ復号化器の提供。 【解決手段】 サンプリングデータを含むデータ系列へ
遷移する確からしさを示す各ブランチメトリックに、１
サンプリング前の取り得るデータ系列が元のデータ系列
である確からしさ示す各パスメトリックを加算して得た
各値から確からしさの高い値を選択し、選択した各値に
基づき、最も確からしいデータ系列を推定して行くビタ
ビ復号化器。前記選択した各値から第１の所定値を減算
する手段１７と、その減算した各結果の何れかが第２の
所定値より小さいか否かを判定する手段１９と、判定す
る手段１９が小さいと判定したときは、前記減算した各
結果を新たな各パスメトリックとして選択し、否と判定
したときは、前記選択した各値を新たな各パスメトリッ
クとして選択する手段とを備えている。
ず、しかも高速動作が可能なビタビ復号化器の提供。 【解決手段】 サンプリングデータを含むデータ系列へ
遷移する確からしさを示す各ブランチメトリックに、１
サンプリング前の取り得るデータ系列が元のデータ系列
である確からしさ示す各パスメトリックを加算して得た
各値から確からしさの高い値を選択し、選択した各値に
基づき、最も確からしいデータ系列を推定して行くビタ
ビ復号化器。前記選択した各値から第１の所定値を減算
する手段１７と、その減算した各結果の何れかが第２の
所定値より小さいか否かを判定する手段１９と、判定す
る手段１９が小さいと判定したときは、前記減算した各
結果を新たな各パスメトリックとして選択し、否と判定
したときは、前記選択した各値を新たな各パスメトリッ
クとして選択する手段とを備えている。
Description
【０００１】
【発明の属する技術分野】本発明は、磁気ディスク、光
ディスク及び光磁気ディスク等のディジタル信号の再生
に使用するビタビ復号化器の改良に関する。
ディスク及び光磁気ディスク等のディジタル信号の再生
に使用するビタビ復号化器の改良に関する。
【０００２】
【従来の技術】近年、コンピュータの外部記憶媒体とし
て、光ディスクが脚光を浴びている。光磁気ディスク
は、急速に発展するマルチメディアの中で、増加するデ
ータを格納しておくメモリの中心的存在として位置付け
られており、画像情報の記録再生用からコンピュータ用
のコード記録可能なもの迄、用途が急速に拡大してい
る。
て、光ディスクが脚光を浴びている。光磁気ディスク
は、急速に発展するマルチメディアの中で、増加するデ
ータを格納しておくメモリの中心的存在として位置付け
られており、画像情報の記録再生用からコンピュータ用
のコード記録可能なもの迄、用途が急速に拡大してい
る。
【０００３】光磁気ディスクに記録されているディジタ
ル信号の再生に当たっては、ビタビ復号化器が多用され
ている。ビタビ復号化器は、着目したサンプリングデー
タの前後のサンプリングデータの値も使用して、データ
系列として最も確からしいデータ系列を推定していく復
号化器であり、取り得るデータ系列からサンプリングデ
ータを含むデータ系列へ遷移する確からしさを示す各ブ
ランチメトリックと、それらのデータ系列が元の入力デ
ータ系列である確からしさ示す各パスメトリックとを演
算し、各パスメトリックの大小から最も確からしいデー
タ系列を推定する。
ル信号の再生に当たっては、ビタビ復号化器が多用され
ている。ビタビ復号化器は、着目したサンプリングデー
タの前後のサンプリングデータの値も使用して、データ
系列として最も確からしいデータ系列を推定していく復
号化器であり、取り得るデータ系列からサンプリングデ
ータを含むデータ系列へ遷移する確からしさを示す各ブ
ランチメトリックと、それらのデータ系列が元の入力デ
ータ系列である確からしさ示す各パスメトリックとを演
算し、各パスメトリックの大小から最も確からしいデー
タ系列を推定する。
【０００４】ビタビ復号化器は図１に示すブロック図の
ような構成であり、Ａ／Ｄ変換器（図示せず）によりデ
ィジタル信号に変換され入力されたサンプリング値ｙt
に基づいてブランチメトリックを計算するブランチメト
リック計算部１０と、ブランチメトリックを用いてパス
メトリックを求めるＡＣＳ（Add-Compare-Select）回路
１１と、求めたパスメトリックを記憶しておくパスメト
リックメモリ１３と、求めたパスメトリックに対応した
データを蓄えておき、最終的に確定されたデータを出力
するパスメモリ１２とを有する。
ような構成であり、Ａ／Ｄ変換器（図示せず）によりデ
ィジタル信号に変換され入力されたサンプリング値ｙt
に基づいてブランチメトリックを計算するブランチメト
リック計算部１０と、ブランチメトリックを用いてパス
メトリックを求めるＡＣＳ（Add-Compare-Select）回路
１１と、求めたパスメトリックを記憶しておくパスメト
リックメモリ１３と、求めたパスメトリックに対応した
データを蓄えておき、最終的に確定されたデータを出力
するパスメモリ１２とを有する。
【０００５】このような構成のビタビ復号化器の動作を
以下に説明する。例えば、元のデータが拘束長４のデー
タ系列の場合、図１２に示すように、データ系列が
（０，０，０）の状態をＳ0 、（１，０，０）の状態を
Ｓ1 、（０，１，０）の状態をＳ2 、（１，１，０）の
状態をＳ3 、（０，０，１）の状態をＳ4 、（１，０，
１）の状態をＳ5 、（０，１，１）の状態をＳ6 、
（１，１，１）の状態をＳ7 とし、時点ｔ−３，ｔ−
２，ｔ−１，ｔにおけるデータ系列の値を（ｃ，ｂ，
ａ，ｓ）とする。この場合、時点ｔ−３，ｔ−２，ｔ−
１の各状態から時点ｔ−２，ｔ−１，ｔの各状態へ遷移
する組合せは１６通り考えられ、各組合せの、理想的な
復号が行われた場合の理論的に期待される再生レベルで
ある期待値Ｐ0 ，・・Ｐ15は、Ｐ0 ，・・Ｐ15＝ａ＋ｂ
＋ｃ＋ｓで与えられる。
以下に説明する。例えば、元のデータが拘束長４のデー
タ系列の場合、図１２に示すように、データ系列が
（０，０，０）の状態をＳ0 、（１，０，０）の状態を
Ｓ1 、（０，１，０）の状態をＳ2 、（１，１，０）の
状態をＳ3 、（０，０，１）の状態をＳ4 、（１，０，
１）の状態をＳ5 、（０，１，１）の状態をＳ6 、
（１，１，１）の状態をＳ7 とし、時点ｔ−３，ｔ−
２，ｔ−１，ｔにおけるデータ系列の値を（ｃ，ｂ，
ａ，ｓ）とする。この場合、時点ｔ−３，ｔ−２，ｔ−
１の各状態から時点ｔ−２，ｔ−１，ｔの各状態へ遷移
する組合せは１６通り考えられ、各組合せの、理想的な
復号が行われた場合の理論的に期待される再生レベルで
ある期待値Ｐ0 ，・・Ｐ15は、Ｐ0 ，・・Ｐ15＝ａ＋ｂ
＋ｃ＋ｓで与えられる。
【０００６】時点ｔにおけるサンプリング値ｙt が図１
のブランチメトリック計算部１０に送られ、そのサンプ
リング値ｙt に基づき、図１３に示すフローチャートに
従って、期待値に対する１６通りの、そのデータ系列へ
遷移する確からしさを示すブランチメトリックが計算さ
れる。これらの１６通りのブランチメトリックＢＭ0〜
ＢＭ15は、具体的には下式に従って求められる。
のブランチメトリック計算部１０に送られ、そのサンプ
リング値ｙt に基づき、図１３に示すフローチャートに
従って、期待値に対する１６通りの、そのデータ系列へ
遷移する確からしさを示すブランチメトリックが計算さ
れる。これらの１６通りのブランチメトリックＢＭ0〜
ＢＭ15は、具体的には下式に従って求められる。
【０００７】 ＢＭ0 ＝｜ｙt −Ｐ0 ｜ ＢＭ1 ＝｜ｙt −Ｐ1 ｜ ＢＭ2 ＝｜ｙt −Ｐ2 ｜ ・・・・・・・・・ ・・・・・・・・・ ＢＭ13＝｜ｙt −Ｐ13｜ ＢＭ14＝｜ｙt −Ｐ14｜ ＢＭ15＝｜ｙt −Ｐ15｜
【０００８】計算されたブランチメトリックはＡＣＳ回
路１１に入力される。ＡＣＳ回路は、例えば図１４に示
すような構成であり、ブランチメトリック計算部１０の
各計算ユニットから入力された１６通りのブランチメト
リックに、パスメトリックメモリ１３の各メモリユニッ
トＰＭＭ0 〜ＰＭＭ7 に記憶されている時刻ｔ−１にお
ける８種のパスメトリックを、加算器Ａｄｄ0 〜Ａｄｄ
7 ，Ａｄｄ8 〜Ａｄｄ 15により加算する。ＡＣＳ回路
は、加算後のパスメトリックを、比較器Ｃｏｍ0〜Ｃｏ
ｍ7 により２つずつ比較し、選択器Ｓｅｌ0 〜Ｓｅｌ7
により、その値の小さい方を選択する。その選択したパ
スメトリックは、新しい時刻ｔにおけるパスメトリック
としてメモリユニットＰＭＭ0 〜ＰＭＭ7 に格納し、ま
た、選択したパスメトリックに相当するデータＤ0 〜Ｄ
7 を図１のパスメモリ１２に供給する。
路１１に入力される。ＡＣＳ回路は、例えば図１４に示
すような構成であり、ブランチメトリック計算部１０の
各計算ユニットから入力された１６通りのブランチメト
リックに、パスメトリックメモリ１３の各メモリユニッ
トＰＭＭ0 〜ＰＭＭ7 に記憶されている時刻ｔ−１にお
ける８種のパスメトリックを、加算器Ａｄｄ0 〜Ａｄｄ
7 ，Ａｄｄ8 〜Ａｄｄ 15により加算する。ＡＣＳ回路
は、加算後のパスメトリックを、比較器Ｃｏｍ0〜Ｃｏ
ｍ7 により２つずつ比較し、選択器Ｓｅｌ0 〜Ｓｅｌ7
により、その値の小さい方を選択する。その選択したパ
スメトリックは、新しい時刻ｔにおけるパスメトリック
としてメモリユニットＰＭＭ0 〜ＰＭＭ7 に格納し、ま
た、選択したパスメトリックに相当するデータＤ0 〜Ｄ
7 を図１のパスメモリ１２に供給する。
【０００９】図１５は、パスメモリ１２の構成例を示す
ブロック図である。パスメモリ１２は、８系統（Ｄ0 〜
Ｄ7 ）それぞれにおいてシフトレジタ３１及び選択器３
２を一組としてそれを複数段備えた構成である。各シフ
トレジスタ３１はクロック同期で動作するが、シフトレ
ジスタ３１の前には選択器３２が設けられており、シフ
トレジスタ３１に入るデータが選択されるようになって
いる。
ブロック図である。パスメモリ１２は、８系統（Ｄ0 〜
Ｄ7 ）それぞれにおいてシフトレジタ３１及び選択器３
２を一組としてそれを複数段備えた構成である。各シフ
トレジスタ３１はクロック同期で動作するが、シフトレ
ジスタ３１の前には選択器３２が設けられており、シフ
トレジスタ３１に入るデータが選択されるようになって
いる。
【００１０】パスメモリ１２の８系統には、各パスメト
リックで選択されたデータＤ0 〜Ｄ 7 が入力される。そ
の入力データは、図１２の期待値とその期待値により計
算されたブランチメトリックに従って決められる。選択
器３２は、入力された“１”又は“０”の値により、図
１２から確からしい状態遷移を判定し、その系統の全て
のシフトレジスタ３１は、その判定した遷移後の状態の
時刻ｔ−１のデータを時刻ｔのデータとする。このよう
な動作を各系統のシフトレジタ３１及び選択器３２は行
い、これをサンプリングの都度繰り返すことにより、状
態遷移が確定され、確定された状態遷移の連なりである
パスマージの発生によってデータ系列が確定すると、パ
スメモリ１２内の下流側での８系統Ｄ0 〜Ｄ7 における
各シフトレジスタ３１は同じデータとなり、これを検出
したデータとして出力する。
リックで選択されたデータＤ0 〜Ｄ 7 が入力される。そ
の入力データは、図１２の期待値とその期待値により計
算されたブランチメトリックに従って決められる。選択
器３２は、入力された“１”又は“０”の値により、図
１２から確からしい状態遷移を判定し、その系統の全て
のシフトレジスタ３１は、その判定した遷移後の状態の
時刻ｔ−１のデータを時刻ｔのデータとする。このよう
な動作を各系統のシフトレジタ３１及び選択器３２は行
い、これをサンプリングの都度繰り返すことにより、状
態遷移が確定され、確定された状態遷移の連なりである
パスマージの発生によってデータ系列が確定すると、パ
スメモリ１２内の下流側での８系統Ｄ0 〜Ｄ7 における
各シフトレジスタ３１は同じデータとなり、これを検出
したデータとして出力する。
【００１１】
【発明が解決しようとする課題】上述したビタビ復号化
器のＡＣＳ回路では、パスメトリック値にブランチメト
リック値を次々に加算して行く為、パスメトリック値が
大きくなり、計算に必要な有効桁数（ビット数）が非常
に大きくなる。その為、オーバーフローが発生し、動作
不良となる問題があった。
器のＡＣＳ回路では、パスメトリック値にブランチメト
リック値を次々に加算して行く為、パスメトリック値が
大きくなり、計算に必要な有効桁数（ビット数）が非常
に大きくなる。その為、オーバーフローが発生し、動作
不良となる問題があった。
【００１２】この問題を解決する為、図１６に示すよう
なＡＣＳ回路が知られている。このＡＣＳ回路は、ブラ
ンチメトリック計算部（図示せず）から入力された１６
通りの、７ビットのバス信号であるブランチメトリック
に、パスメトリックメモリ１３に記憶されている時刻ｔ
−１における８種のパスメトリックを、加算器１４によ
り加算する。加算後のパスメトリックは、比較器１６に
より２つずつ比較され、選択器１５により、その値の小
さい方が選択される。その選択された８種のパスメトリ
ックの内、最小値が最小値選択器２１により選択され
る。８種のパスメトリックは、減算回路２２により、選
択された最小値がそれぞれ減算され、新しい時刻ｔにお
けるパスメトリックとしてパスメトリックメモリ１３に
に格納される。
なＡＣＳ回路が知られている。このＡＣＳ回路は、ブラ
ンチメトリック計算部（図示せず）から入力された１６
通りの、７ビットのバス信号であるブランチメトリック
に、パスメトリックメモリ１３に記憶されている時刻ｔ
−１における８種のパスメトリックを、加算器１４によ
り加算する。加算後のパスメトリックは、比較器１６に
より２つずつ比較され、選択器１５により、その値の小
さい方が選択される。その選択された８種のパスメトリ
ックの内、最小値が最小値選択器２１により選択され
る。８種のパスメトリックは、減算回路２２により、選
択された最小値がそれぞれ減算され、新しい時刻ｔにお
けるパスメトリックとしてパスメトリックメモリ１３に
に格納される。
【００１３】しかし、パスメトリック値はバス信号であ
り、このＡＣＳ回路では、最小値を選択するには全ての
パスメトリック値同士を比較しなければならない為、回
路規模が大きくなる。その為、図１７のタイムチャート
に示すように、最小値を選択する演算時間（Ｍｉｎ．Ｓ
ｅｌ．）が、他の演算時間に比較して大きくなり過ぎ、
処理の高速化ができない問題があった。
り、このＡＣＳ回路では、最小値を選択するには全ての
パスメトリック値同士を比較しなければならない為、回
路規模が大きくなる。その為、図１７のタイムチャート
に示すように、最小値を選択する演算時間（Ｍｉｎ．Ｓ
ｅｌ．）が、他の演算時間に比較して大きくなり過ぎ、
処理の高速化ができない問題があった。
【００１４】また、近年、磁気ディスク及び光磁気ディ
スク等も大容量化され、高速のデータ転送速度が求めら
れている。ビタビ復号化器は、クロック同期で動作する
為、高速のデータ転送速度を得るには、各演算が高速に
実行されなければならない。ビタビ復号化器の演算速度
は、１クロックで演算しなければならないＡＣＳ回路の
演算速度により制限されており、ビタビ復号化器のデー
タ転送速度を高速化する上での障害となっていた。
スク等も大容量化され、高速のデータ転送速度が求めら
れている。ビタビ復号化器は、クロック同期で動作する
為、高速のデータ転送速度を得るには、各演算が高速に
実行されなければならない。ビタビ復号化器の演算速度
は、１クロックで演算しなければならないＡＣＳ回路の
演算速度により制限されており、ビタビ復号化器のデー
タ転送速度を高速化する上での障害となっていた。
【００１５】このような問題を解決する為、パスメトリ
ック値から減算する必要性の有無を判定し、必要と判定
した都度、減算量を決定して減算操作を実行するビタビ
復号器が、特開平６−２５２７８０号公報に開示されて
いるが、拘束長が大きくなると、減算する必要性の判定
の為に、急激に処理速度が遅くなる問題がある。また、
ブランチメトリック値の計算時間を、式の変形に基づい
て平均化し、計算時間の短縮化を図る最尤検出復号化器
及び情報再生装置が、特開平９−１３９６７８号公報に
開示されているが、変形された最終的な式によっては、
計算が簡単なものと複雑なものとができる問題がある。
本発明は、上述したような事情に鑑みてなされたもので
あり、オーバーフロー及びアンダーフローが発生せず、
しかも高速動作が可能なビタビ復号化器を提供すること
を目的とする。
ック値から減算する必要性の有無を判定し、必要と判定
した都度、減算量を決定して減算操作を実行するビタビ
復号器が、特開平６−２５２７８０号公報に開示されて
いるが、拘束長が大きくなると、減算する必要性の判定
の為に、急激に処理速度が遅くなる問題がある。また、
ブランチメトリック値の計算時間を、式の変形に基づい
て平均化し、計算時間の短縮化を図る最尤検出復号化器
及び情報再生装置が、特開平９−１３９６７８号公報に
開示されているが、変形された最終的な式によっては、
計算が簡単なものと複雑なものとができる問題がある。
本発明は、上述したような事情に鑑みてなされたもので
あり、オーバーフロー及びアンダーフローが発生せず、
しかも高速動作が可能なビタビ復号化器を提供すること
を目的とする。
【００１６】
【課題を解決するための手段】第１発明に係るビタビ復
号化器は、取り得るデータ系列からサンプリングデータ
を含むデータ系列へ遷移する確からしさを示す各ブラン
チメトリックを演算し、演算した各ブランチメトリック
に、１サンプリング前の取り得るデータ系列が元のデー
タ系列である確からしさ示す各パスメトリックを加算
し、加算して得た各値を比較して確からしさの高い値を
選択し、選択した各値に対応する各データ系列に基づ
き、最も確からしいデータ系列を推定して行くビタビ復
号化器において、前記選択した各値から第１の所定値を
減算する手段と、該手段が減算した各結果の何れかが第
２の所定値より小さいか否かを判定する手段と、該手段
が小さいと判定したときは、前記減算した各結果を新た
な各パスメトリックとして選択し、前記手段が否と判定
したときは、前記選択した各値を新たな各パスメトリッ
クとして選択する手段とを備えることを特徴とする。
号化器は、取り得るデータ系列からサンプリングデータ
を含むデータ系列へ遷移する確からしさを示す各ブラン
チメトリックを演算し、演算した各ブランチメトリック
に、１サンプリング前の取り得るデータ系列が元のデー
タ系列である確からしさ示す各パスメトリックを加算
し、加算して得た各値を比較して確からしさの高い値を
選択し、選択した各値に対応する各データ系列に基づ
き、最も確からしいデータ系列を推定して行くビタビ復
号化器において、前記選択した各値から第１の所定値を
減算する手段と、該手段が減算した各結果の何れかが第
２の所定値より小さいか否かを判定する手段と、該手段
が小さいと判定したときは、前記減算した各結果を新た
な各パスメトリックとして選択し、前記手段が否と判定
したときは、前記選択した各値を新たな各パスメトリッ
クとして選択する手段とを備えることを特徴とする。
【００１７】このビタビ復号化器では、各ブランチメト
リックと各パスメトリックとを加算して得た各値を比較
して確からしさの高い値を選択する。減算する手段は、
その選択した各値から第１の所定値を減算し、判定する
手段は、その減算した各結果の何れかが第２の所定値よ
り小さいか否かを判定する。選択する手段は、判定する
手段が小さいと判定したときは、前記減算した各結果を
新たな各パスメトリックとして選択し、判定する手段が
否と判定したときは、前記選択した各値を新たな各パス
メトリックとして選択する。これにより、オーバーフロ
ー及びアンダーフローが発生せず、しかも高速動作が可
能であるビタビ復号化器を簡単な回路構成により実現で
きる。
リックと各パスメトリックとを加算して得た各値を比較
して確からしさの高い値を選択する。減算する手段は、
その選択した各値から第１の所定値を減算し、判定する
手段は、その減算した各結果の何れかが第２の所定値よ
り小さいか否かを判定する。選択する手段は、判定する
手段が小さいと判定したときは、前記減算した各結果を
新たな各パスメトリックとして選択し、判定する手段が
否と判定したときは、前記選択した各値を新たな各パス
メトリックとして選択する。これにより、オーバーフロ
ー及びアンダーフローが発生せず、しかも高速動作が可
能であるビタビ復号化器を簡単な回路構成により実現で
きる。
【００１８】第２発明に係るビタビ復号化器は、取り得
るデータ系列からサンプリングデータを含むデータ系列
へ遷移する確からしさを示す各ブランチメトリックを演
算し、演算した各ブランチメトリックに、１サンプリン
グ前の取り得るデータ系列が元のデータ系列である確か
らしさ示す各パスメトリックを加算し、加算して得た各
値を比較して確からしさの高い値を選択し、選択した各
値に対応する各データ系列に基づき、最も確からしいデ
ータ系列を推定して行くビタビ復号化器において、前記
各パスメトリックの最小値を選択する選択手段と、前記
選択した各値から、該選択手段が選択した最小値を減算
し、減算した各結果を新たな各パスメトリックとする手
段とを備えることを特徴とする。
るデータ系列からサンプリングデータを含むデータ系列
へ遷移する確からしさを示す各ブランチメトリックを演
算し、演算した各ブランチメトリックに、１サンプリン
グ前の取り得るデータ系列が元のデータ系列である確か
らしさ示す各パスメトリックを加算し、加算して得た各
値を比較して確からしさの高い値を選択し、選択した各
値に対応する各データ系列に基づき、最も確からしいデ
ータ系列を推定して行くビタビ復号化器において、前記
各パスメトリックの最小値を選択する選択手段と、前記
選択した各値から、該選択手段が選択した最小値を減算
し、減算した各結果を新たな各パスメトリックとする手
段とを備えることを特徴とする。
【００１９】このビタビ復号化器では、各ブランチメト
リックと各パスメトリックとを加算して得た各値を比較
して確からしさの高い値を選択する一方、選択手段が各
パスメトリックの最小値を選択する。そして、選択した
前記各値から、選択手段が選択した最小値を減算し、減
算した各結果を新たな各パスメトリックとする。これに
より、オーバーフロー及びアンダーフローが発生せず、
しかも高速動作が可能であるビタビ復号化器を簡単な回
路構成により実現できる。
リックと各パスメトリックとを加算して得た各値を比較
して確からしさの高い値を選択する一方、選択手段が各
パスメトリックの最小値を選択する。そして、選択した
前記各値から、選択手段が選択した最小値を減算し、減
算した各結果を新たな各パスメトリックとする。これに
より、オーバーフロー及びアンダーフローが発生せず、
しかも高速動作が可能であるビタビ復号化器を簡単な回
路構成により実現できる。
【００２０】第３発明に係るビタビ復号化器は、取り得
るデータ系列からサンプリングデータを含むデータ系列
へ遷移する確からしさを示す各ブランチメトリックを演
算し、演算した各ブランチメトリックに、１サンプリン
グ前の取り得るデータ系列が元のデータ系列である確か
らしさ示す各パスメトリックを加算し、加算して得た各
値を比較して確からしさの高い値を選択し、選択した各
値に対応する各データ系列に基づき、最も確からしいデ
ータ系列を推定して行くビタビ復号化器において、前記
選択した各値から第１の所定値を減算する減算手段と、
前記各パスメトリックの何れかが第２の所定値より小さ
いか否かを判定する判定手段と、該判定手段が小さいと
判定したときは、前記減算手段が減算した各結果を新た
な各パスメトリックとして選択し、前記判定手段が否と
判定したときは、前記選択した各値を新たな各パスメト
リックとして選択する手段とを備えることを特徴とす
る。
るデータ系列からサンプリングデータを含むデータ系列
へ遷移する確からしさを示す各ブランチメトリックを演
算し、演算した各ブランチメトリックに、１サンプリン
グ前の取り得るデータ系列が元のデータ系列である確か
らしさ示す各パスメトリックを加算し、加算して得た各
値を比較して確からしさの高い値を選択し、選択した各
値に対応する各データ系列に基づき、最も確からしいデ
ータ系列を推定して行くビタビ復号化器において、前記
選択した各値から第１の所定値を減算する減算手段と、
前記各パスメトリックの何れかが第２の所定値より小さ
いか否かを判定する判定手段と、該判定手段が小さいと
判定したときは、前記減算手段が減算した各結果を新た
な各パスメトリックとして選択し、前記判定手段が否と
判定したときは、前記選択した各値を新たな各パスメト
リックとして選択する手段とを備えることを特徴とす
る。
【００２１】このビタビ復号化器では、各ブランチメト
リックと各パスメトリックとを加算して得た各値を比較
して確からしさの高い値を選択する。減算する手段は、
その選択した各値から第１の所定値を減算する。一方、
判定手段は各パスメトリックの何れかが第２の所定値よ
り小さいか否かを判定する。選択する手段は、判定手段
が小さいと判定したときは、減算手段が減算した各結果
を新たな各パスメトリックとして選択し、判定手段が否
と判定したときは、前記選択した各値を新たな各パスメ
トリックとして選択する。これにより、オーバーフロー
及びアンダーフローが発生せず、しかも高速動作が可能
であるビタビ復号化器を簡単な回路構成により実現でき
る。
リックと各パスメトリックとを加算して得た各値を比較
して確からしさの高い値を選択する。減算する手段は、
その選択した各値から第１の所定値を減算する。一方、
判定手段は各パスメトリックの何れかが第２の所定値よ
り小さいか否かを判定する。選択する手段は、判定手段
が小さいと判定したときは、減算手段が減算した各結果
を新たな各パスメトリックとして選択し、判定手段が否
と判定したときは、前記選択した各値を新たな各パスメ
トリックとして選択する。これにより、オーバーフロー
及びアンダーフローが発生せず、しかも高速動作が可能
であるビタビ復号化器を簡単な回路構成により実現でき
る。
【００２２】
【発明の実施の形態】以下に、本発明をその実施の形態
を示す図面を参照しながら説明する。 実施の形態１．図１は、第１発明に係るビタビ復号化器
の実施の形態の構成を示すブロック図である。このビタ
ビ復号化器は、Ａ／Ｄ変換器（図示せず）によりディジ
タル信号に変換され入力されたサンプリング値ｙt 及び
与えられた期待値に基づいてブランチメトリックを計算
するブランチメトリック計算部１０と、ブランチメトリ
ックを用いてパスメトリックを求めるＡＣＳ（Add-Comp
are-Select）回路１１と、求めたパスメトリックを記憶
しておくパスメトリックメモリ１３と、求めたパスメト
リックに対応したデータを蓄えておき、最終的に確定さ
れたデータを出力するパスメモリ１２とを有する。
を示す図面を参照しながら説明する。 実施の形態１．図１は、第１発明に係るビタビ復号化器
の実施の形態の構成を示すブロック図である。このビタ
ビ復号化器は、Ａ／Ｄ変換器（図示せず）によりディジ
タル信号に変換され入力されたサンプリング値ｙt 及び
与えられた期待値に基づいてブランチメトリックを計算
するブランチメトリック計算部１０と、ブランチメトリ
ックを用いてパスメトリックを求めるＡＣＳ（Add-Comp
are-Select）回路１１と、求めたパスメトリックを記憶
しておくパスメトリックメモリ１３と、求めたパスメト
リックに対応したデータを蓄えておき、最終的に確定さ
れたデータを出力するパスメモリ１２とを有する。
【００２３】以下に、このような構成のビタビ復号化器
の動作を説明する。ブランチメトリック計算部１０は、
サンプリング値ｙt が入力されると、ブランチメトリッ
クの計算を実行し、計算したブランチメトリックをＡＣ
Ｓ回路１１に与える。ＡＣＳ回路１１は、パスメトリッ
クメモリ１３から与えられた１サンプリング前のパスメ
トリックにブランチメトリックを加算し、加算した後の
パスメトリックを２つずつ比較して、その小さい方を選
択する。選択されたパスメトリックは、新しいパスメト
リックとして、パスメトリックメモリ１３に格納され
る。また、選択されたパスメトリックに対応するデータ
が、パスメモリ１２に供給され、パスメモリ１２内にお
ける生き残りパスに対応するデータが、確定されたデー
タとして出力される。
の動作を説明する。ブランチメトリック計算部１０は、
サンプリング値ｙt が入力されると、ブランチメトリッ
クの計算を実行し、計算したブランチメトリックをＡＣ
Ｓ回路１１に与える。ＡＣＳ回路１１は、パスメトリッ
クメモリ１３から与えられた１サンプリング前のパスメ
トリックにブランチメトリックを加算し、加算した後の
パスメトリックを２つずつ比較して、その小さい方を選
択する。選択されたパスメトリックは、新しいパスメト
リックとして、パスメトリックメモリ１３に格納され
る。また、選択されたパスメトリックに対応するデータ
が、パスメモリ１２に供給され、パスメモリ１２内にお
ける生き残りパスに対応するデータが、確定されたデー
タとして出力される。
【００２４】図２は、第１発明に係るビタビ復号化器の
ＡＣＳ回路１１の構成を示すブロック図である。このＡ
ＣＳ回路１１は、拘束長４のデータ系列に適合するもの
であり、ブランチメトリック計算部（図示せず）から入
力された１６通りの、７ビットのバス信号であるブラン
チメトリックに、パスメトリックメモリ１３に記憶され
ている１サンプリング前の８種のパスメトリックを加算
する加算器１４と、加算後のパスメトリックを２つずつ
比較する比較器１６と、その２つのパスメトリックの小
さい方を選択する選択器１５とを備えている。
ＡＣＳ回路１１の構成を示すブロック図である。このＡ
ＣＳ回路１１は、拘束長４のデータ系列に適合するもの
であり、ブランチメトリック計算部（図示せず）から入
力された１６通りの、７ビットのバス信号であるブラン
チメトリックに、パスメトリックメモリ１３に記憶され
ている１サンプリング前の８種のパスメトリックを加算
する加算器１４と、加算後のパスメトリックを２つずつ
比較する比較器１６と、その２つのパスメトリックの小
さい方を選択する選択器１５とを備えている。
【００２５】このＡＣＳ回路１１は、また、選択器１５
が選択した各パスメトリックから所定値（第１の所定
値；例えば１２８（１０進））を減算する減算器１７
と、減算器１７が減算した各結果の何れかが所定値（第
２の所定値；例えば−２５６（１０進））より小さいか
否かを判定する為の比較器１９及びＯＲゲート２０（判
定する手段）と、比較器１９及びＯＲゲート２０が小さ
いと判定し１を出力したときは、選択器１５が選択した
各パスメトリックを新たな各パスメトリックとして選択
して、パスメトリックメモリ１３に与え、比較器１９及
びＯＲゲート２０が否と判定し０を出力したときは、減
算器１７が減算した各結果を新たな各パスメトリックと
して選択し、パスメトリックメモリ１３に与える選択器
１８とを備えている。ここに、減算器１７が減算する所
定値は、比較器１９及びＯＲゲート２０が判定する基準
となる所定値の概ね−１／２倍である。
が選択した各パスメトリックから所定値（第１の所定
値；例えば１２８（１０進））を減算する減算器１７
と、減算器１７が減算した各結果の何れかが所定値（第
２の所定値；例えば−２５６（１０進））より小さいか
否かを判定する為の比較器１９及びＯＲゲート２０（判
定する手段）と、比較器１９及びＯＲゲート２０が小さ
いと判定し１を出力したときは、選択器１５が選択した
各パスメトリックを新たな各パスメトリックとして選択
して、パスメトリックメモリ１３に与え、比較器１９及
びＯＲゲート２０が否と判定し０を出力したときは、減
算器１７が減算した各結果を新たな各パスメトリックと
して選択し、パスメトリックメモリ１３に与える選択器
１８とを備えている。ここに、減算器１７が減算する所
定値は、比較器１９及びＯＲゲート２０が判定する基準
となる所定値の概ね−１／２倍である。
【００２６】以下に、このような構成のＡＣＳ回路１１
の動作を、それを示す図３のタイムチャートを参照しな
がら説明する。加算器１４は、ブランチメトリック計算
部（図示せず）から１６通りの、７ビットのバス信号で
あるブランチメトリックが入力されると、これらのブラ
ンチメトリックに、パスメトリックメモリ１３に記憶さ
れている８種のパスメトリックを加算する（図３Ａｄ
ｄ）。比較器１６は、これら加算後の１６通りのパスメ
トリックを２つずつ比較し（Ｃｏｍ．）、選択器１５
は、その２つのパスメトリックの小さい方を選択する
（Ｓｅｌ．）。
の動作を、それを示す図３のタイムチャートを参照しな
がら説明する。加算器１４は、ブランチメトリック計算
部（図示せず）から１６通りの、７ビットのバス信号で
あるブランチメトリックが入力されると、これらのブラ
ンチメトリックに、パスメトリックメモリ１３に記憶さ
れている８種のパスメトリックを加算する（図３Ａｄ
ｄ）。比較器１６は、これら加算後の１６通りのパスメ
トリックを２つずつ比較し（Ｃｏｍ．）、選択器１５
は、その２つのパスメトリックの小さい方を選択する
（Ｓｅｌ．）。
【００２７】減算器１７は、選択器１５が選択した各パ
スメトリックから所定値（例えば１２８（１０進））を
減算する（Ｓｕｂ）。比較器１９は、減算器１７が減算
した各結果を所定値（例えば−２５６（１０進））と比
較し、減算した各結果の方が小さいときは１を出力する
（Ｃｏｍ．）。ＯＲゲート２０は、比較器１９の８つの
出力の内、１つでも１があれば１を選択器１８に与える
（ＯＲ）。
スメトリックから所定値（例えば１２８（１０進））を
減算する（Ｓｕｂ）。比較器１９は、減算器１７が減算
した各結果を所定値（例えば−２５６（１０進））と比
較し、減算した各結果の方が小さいときは１を出力する
（Ｃｏｍ．）。ＯＲゲート２０は、比較器１９の８つの
出力の内、１つでも１があれば１を選択器１８に与える
（ＯＲ）。
【００２８】選択器１８は、ＯＲゲート２０から１が与
えられたときは、選択器１５が選択した各パスメトリッ
クを新たな各パスメトリックとして選択し（Ｓｅ
ｌ．）、パスメトリックメモリ１３に与え、ＯＲゲート
２０から０が与えられたときは、減算器１７が減算した
各結果を新たな各パスメトリックとして選択し（Ｓｅ
ｌ．）、パスメトリックメモリ１３に与える。パスメト
リックメモリ１３は与えられた新たな各パスメトリック
を記憶する（ＦＦ）。これにより、このビタビ復号化器
は、従来の選択された各パスメトリックの最小値を求
め、各パスメトリックからその最小値を差し引くビタビ
復号化器に比べて、減算器１７による８つ同時の１回の
減算動作と、比較器１９による８つ同時の１回の比較動
作と、１回のＯＲ演算とにより、オーバーフロー及びア
ンダーフローを防止できるので、高速動作が可能である
と共に、回路構成が簡単である。
えられたときは、選択器１５が選択した各パスメトリッ
クを新たな各パスメトリックとして選択し（Ｓｅ
ｌ．）、パスメトリックメモリ１３に与え、ＯＲゲート
２０から０が与えられたときは、減算器１７が減算した
各結果を新たな各パスメトリックとして選択し（Ｓｅ
ｌ．）、パスメトリックメモリ１３に与える。パスメト
リックメモリ１３は与えられた新たな各パスメトリック
を記憶する（ＦＦ）。これにより、このビタビ復号化器
は、従来の選択された各パスメトリックの最小値を求
め、各パスメトリックからその最小値を差し引くビタビ
復号化器に比べて、減算器１７による８つ同時の１回の
減算動作と、比較器１９による８つ同時の１回の比較動
作と、１回のＯＲ演算とにより、オーバーフロー及びア
ンダーフローを防止できるので、高速動作が可能である
と共に、回路構成が簡単である。
【００２９】図４は、第１発明に係るビタビ復号化器の
ＡＣＳ回路の詳細な構成例を示すブロック図である。こ
のＡＣＳ回路は、ブランチメトリック計算部１０の各計
算ユニットＢＭ0 〜ＢＭ15から入力された１６通りのブ
ランチメトリックに、パスメトリックメモリ１３の各メ
モリユニットＰＭＭ0 〜ＰＭＭ7 に記憶されている１サ
ンプリング前における８種のパスメトリックを、加算器
１４の加算ユニットＡｄｄ0 〜Ａｄｄ7 ，Ａｄｄ8 〜Ａ
ｄｄ15により加算する。加算後の各パスメトリックは、
比較器１６の比較ユニットＣｏｍ0 〜Ｃｏｍ7 により２
つずつ比較され、選択器１５の選択ユニットＳｅｌ0 〜
Ｓｅｌ7 により、その値の小さい方が選択される。
ＡＣＳ回路の詳細な構成例を示すブロック図である。こ
のＡＣＳ回路は、ブランチメトリック計算部１０の各計
算ユニットＢＭ0 〜ＢＭ15から入力された１６通りのブ
ランチメトリックに、パスメトリックメモリ１３の各メ
モリユニットＰＭＭ0 〜ＰＭＭ7 に記憶されている１サ
ンプリング前における８種のパスメトリックを、加算器
１４の加算ユニットＡｄｄ0 〜Ａｄｄ7 ，Ａｄｄ8 〜Ａ
ｄｄ15により加算する。加算後の各パスメトリックは、
比較器１６の比較ユニットＣｏｍ0 〜Ｃｏｍ7 により２
つずつ比較され、選択器１５の選択ユニットＳｅｌ0 〜
Ｓｅｌ7 により、その値の小さい方が選択される。
【００３０】選択ユニットＳｅｌ0 〜Ｓｅｌ7 により選
択された各パスメトリックは、選択器１８の選択ユニッ
トＳｅｌ10〜Ｓｅｌ17に与えられる一方、減算器１７の
減算ユニットＳｕｂ0 〜Ｓｕｂ7 により、所定値（例え
ば１２８（１０進））が減算される。減算ユニットＳｕ
ｂ0 〜Ｓｕｂ7 により減算された各結果は、比較器１９
の比較ユニットＣｏｍ10〜Ｃｏｍ17により、所定値（例
えば−２５６（１０進））と比較され、比較ユニットＣ
ｏｍ10〜Ｃｏｍ17は、減算された各結果の方が小さいと
きは１を出力する。ＯＲゲート２０は、比較ユニットＣ
ｏｍ10〜Ｃｏｍ17からの８つの出力の内、１つでも１が
あれば１を選択器１８の選択ユニットＳｅｌ10〜Ｓｅｌ
17に与える。
択された各パスメトリックは、選択器１８の選択ユニッ
トＳｅｌ10〜Ｓｅｌ17に与えられる一方、減算器１７の
減算ユニットＳｕｂ0 〜Ｓｕｂ7 により、所定値（例え
ば１２８（１０進））が減算される。減算ユニットＳｕ
ｂ0 〜Ｓｕｂ7 により減算された各結果は、比較器１９
の比較ユニットＣｏｍ10〜Ｃｏｍ17により、所定値（例
えば−２５６（１０進））と比較され、比較ユニットＣ
ｏｍ10〜Ｃｏｍ17は、減算された各結果の方が小さいと
きは１を出力する。ＯＲゲート２０は、比較ユニットＣ
ｏｍ10〜Ｃｏｍ17からの８つの出力の内、１つでも１が
あれば１を選択器１８の選択ユニットＳｅｌ10〜Ｓｅｌ
17に与える。
【００３１】選択器１８の選択ユニットＳｅｌ10〜Ｓｅ
ｌ17は、ＯＲゲート２０から１が与えられたときは、減
算ユニットＳｕｂ0 〜Ｓｕｂ7 により減算された各結果
を新たな各パスメトリックとして選択し、ＯＲゲート２
０から０が与えられたときは、選択ユニットＳｅｌ0 〜
Ｓｅｌ7 により選択された各パスメトリックを新たな各
パスメトリックとして選択し、パスメトリックメモリ１
３のメモリユニットＰＭＭ0 〜ＰＭＭ7 に与える。メモ
リユニットＭＭ0 〜ＰＭＭ7 は与えられた新たな各パス
メトリックを記憶する。また、新たなパスメトリックに
対応するデータが、パスメモリ１２に供給され、パスメ
モリ１２内における生き残りパスに対応するデータが、
確定されたデータとして出力される。
ｌ17は、ＯＲゲート２０から１が与えられたときは、減
算ユニットＳｕｂ0 〜Ｓｕｂ7 により減算された各結果
を新たな各パスメトリックとして選択し、ＯＲゲート２
０から０が与えられたときは、選択ユニットＳｅｌ0 〜
Ｓｅｌ7 により選択された各パスメトリックを新たな各
パスメトリックとして選択し、パスメトリックメモリ１
３のメモリユニットＰＭＭ0 〜ＰＭＭ7 に与える。メモ
リユニットＭＭ0 〜ＰＭＭ7 は与えられた新たな各パス
メトリックを記憶する。また、新たなパスメトリックに
対応するデータが、パスメモリ１２に供給され、パスメ
モリ１２内における生き残りパスに対応するデータが、
確定されたデータとして出力される。
【００３２】実施の形態２．図５は、第２発明に係るビ
タビ復号化器のＡＣＳ回路の構成を示すブロック図であ
る。このＡＣＳ回路は、拘束長４のデータ系列に適合す
るものであり、ブランチメトリック計算部（図示せず）
から入力された１６通りの、７ビットのバス信号である
ブランチメトリックに、パスメトリックメモリ１３に記
憶されている１サンプリング前の８種のパスメトリック
を加算する加算器１４と、加算後のパスメトリックを２
つずつ比較する比較器１６と、その２つのパスメトリッ
クの小さい方を選択する選択器１５とを備えている。
タビ復号化器のＡＣＳ回路の構成を示すブロック図であ
る。このＡＣＳ回路は、拘束長４のデータ系列に適合す
るものであり、ブランチメトリック計算部（図示せず）
から入力された１６通りの、７ビットのバス信号である
ブランチメトリックに、パスメトリックメモリ１３に記
憶されている１サンプリング前の８種のパスメトリック
を加算する加算器１４と、加算後のパスメトリックを２
つずつ比較する比較器１６と、その２つのパスメトリッ
クの小さい方を選択する選択器１５とを備えている。
【００３３】このＡＣＳ回路は、また、上述した加算器
１４、比較器１６及び選択器１５の処理動作と並行し
て、パスメトリックメモリ１３に記憶されている１サン
プリング前の８種のパスメトリックの最小値を選択する
選択器（選択手段）２１と、選択器１５が選択した各パ
スメトリックから、選択器２１が選択したパスメトリッ
クの最小値を減算し、減算した各結果を新たな各パスメ
トリックとして、パスメトリックメモリ１３に与える減
算器２２とを備えている。第２発明に係るビタビ復号化
器の構成及び動作は、実施の形態１で説明したビタビ復
号化器の構成及び動作と同様であるので、説明を省略す
る。
１４、比較器１６及び選択器１５の処理動作と並行し
て、パスメトリックメモリ１３に記憶されている１サン
プリング前の８種のパスメトリックの最小値を選択する
選択器（選択手段）２１と、選択器１５が選択した各パ
スメトリックから、選択器２１が選択したパスメトリッ
クの最小値を減算し、減算した各結果を新たな各パスメ
トリックとして、パスメトリックメモリ１３に与える減
算器２２とを備えている。第２発明に係るビタビ復号化
器の構成及び動作は、実施の形態１で説明したビタビ復
号化器の構成及び動作と同様であるので、説明を省略す
る。
【００３４】以下に、このような構成のＡＣＳ回路の動
作を、それを示す図６のタイムチャートを参照しながら
説明する。加算器１４は、ブランチメトリック計算部
（図示せず）から１６通りの、７ビットのバス信号であ
るブランチメトリックが入力されると、これらのブラン
チメトリックに、パスメトリックメモリ１３に記憶され
ている８種のパスメトリックを加算する（図６Ａｄ
ｄ）。比較器１６は、これら加算後の１６通りのパスメ
トリックを２つずつ比較し（Ｃｏｍ．）、選択器１５
は、その２つのパスメトリックの小さい方を選択する
（Ｓｅｌ．）。
作を、それを示す図６のタイムチャートを参照しながら
説明する。加算器１４は、ブランチメトリック計算部
（図示せず）から１６通りの、７ビットのバス信号であ
るブランチメトリックが入力されると、これらのブラン
チメトリックに、パスメトリックメモリ１３に記憶され
ている８種のパスメトリックを加算する（図６Ａｄ
ｄ）。比較器１６は、これら加算後の１６通りのパスメ
トリックを２つずつ比較し（Ｃｏｍ．）、選択器１５
は、その２つのパスメトリックの小さい方を選択する
（Ｓｅｌ．）。
【００３５】選択器２１は、上述した加算器１４、比較
器１６及び選択器１５の処理動作（Ａｄｄ，Ｃｏｍ，Ｓ
ｅｌ．）と並行して、パスメトリックメモリ１３に記憶
されている１サンプリング前の８種のパスメトリックの
最小値を選択する（Ｍｉｎ．Ｓｅｌ．）。減算器２２
は、選択器１５が選択した（Ｓｅｌ．）各パスメトリッ
クから、選択器２１が選択した（Ｍｉｎ．Ｓｅｌ．）パ
スメトリックの最小値を減算し（Ｓｕｂ）、減算した各
結果を新たな各パスメトリックとして、パスメトリック
メモリ１３に与える。パスメトリックメモリ１３は与え
られた新たな各パスメトリックを記憶する（ＦＦ）。
器１６及び選択器１５の処理動作（Ａｄｄ，Ｃｏｍ，Ｓ
ｅｌ．）と並行して、パスメトリックメモリ１３に記憶
されている１サンプリング前の８種のパスメトリックの
最小値を選択する（Ｍｉｎ．Ｓｅｌ．）。減算器２２
は、選択器１５が選択した（Ｓｅｌ．）各パスメトリッ
クから、選択器２１が選択した（Ｍｉｎ．Ｓｅｌ．）パ
スメトリックの最小値を減算し（Ｓｕｂ）、減算した各
結果を新たな各パスメトリックとして、パスメトリック
メモリ１３に与える。パスメトリックメモリ１３は与え
られた新たな各パスメトリックを記憶する（ＦＦ）。
【００３６】これにより、このビタビ復号化器は、従来
の選択された各パスメトリックの最小値を求める代わり
に、１サンプリング前の各パスメトリックの最小値を求
めるので、最小値を求める処理動作を、加算器１４、比
較器１６及び選択器１５の処理動作と並行して行うこと
ができ、高速動作が可能となると共に、オーバーフロー
及びアンダーフローを防止できる。
の選択された各パスメトリックの最小値を求める代わり
に、１サンプリング前の各パスメトリックの最小値を求
めるので、最小値を求める処理動作を、加算器１４、比
較器１６及び選択器１５の処理動作と並行して行うこと
ができ、高速動作が可能となると共に、オーバーフロー
及びアンダーフローを防止できる。
【００３７】図７は、第２発明に係るビタビ復号化器の
ＡＣＳ回路の詳細な構成例を示すブロック図である。こ
のＡＣＳ回路は、ブランチメトリック計算部１０の各計
算ユニットＢＭ0 〜ＢＭ15から入力された１６通りのブ
ランチメトリックに、パスメトリックメモリ１３の各メ
モリユニットＰＭＭ0 〜ＰＭＭ7 に記憶されている１サ
ンプリング前における８種のパスメトリックを、加算器
１４の加算ユニットＡｄｄ0 〜Ａｄｄ7 ，Ａｄｄ8 〜Ａ
ｄｄ15により加算する。加算後の各パスメトリックは、
比較器１６の比較ユニットＣｏｍ0 〜Ｃｏｍ7 により２
つずつ比較され、選択器１５の選択ユニットＳｅｌ0 〜
Ｓｅｌ7 により、その値の小さい方が選択される。
ＡＣＳ回路の詳細な構成例を示すブロック図である。こ
のＡＣＳ回路は、ブランチメトリック計算部１０の各計
算ユニットＢＭ0 〜ＢＭ15から入力された１６通りのブ
ランチメトリックに、パスメトリックメモリ１３の各メ
モリユニットＰＭＭ0 〜ＰＭＭ7 に記憶されている１サ
ンプリング前における８種のパスメトリックを、加算器
１４の加算ユニットＡｄｄ0 〜Ａｄｄ7 ，Ａｄｄ8 〜Ａ
ｄｄ15により加算する。加算後の各パスメトリックは、
比較器１６の比較ユニットＣｏｍ0 〜Ｃｏｍ7 により２
つずつ比較され、選択器１５の選択ユニットＳｅｌ0 〜
Ｓｅｌ7 により、その値の小さい方が選択される。
【００３８】また、選択器２１は、上述した加算ユニッ
トＡｄｄ0 〜Ａｄｄ7 ，Ａｄｄ8 〜Ａｄｄ15、比較ユニ
ットＣｏｍ0 〜Ｃｏｍ7 及び選択ユニットＳｅｌ0 〜Ｓ
ｅｌ 7 の処理動作と並行して、メモリユニットＰＭＭ0
〜ＰＭＭ7 に記憶されている１サンプリング前の８種の
パスメトリックの最小値を選択する。減算器２２の減算
ユニットＳｕｂ0 〜Ｓｕｂ7 は、選択ユニットＳｅｌ0
〜Ｓｅｌ7 が選択した各パスメトリックから、選択器２
１が選択したパスメトリックの最小値を減算し、減算し
た各結果を新たな各パスメトリックとして、メモリユニ
ットＰＭＭ0 〜ＰＭＭ7 に与える。メモリユニットＰＭ
Ｍ0 〜ＰＭＭ7 は与えられた新たな各パスメトリックを
記憶する。また、新たなパスメトリックに対応するデー
タが、パスメモリ１２に供給され、パスメモリ１２内に
おける生き残りパスに対応するデータが、確定されたデ
ータとして出力される。
トＡｄｄ0 〜Ａｄｄ7 ，Ａｄｄ8 〜Ａｄｄ15、比較ユニ
ットＣｏｍ0 〜Ｃｏｍ7 及び選択ユニットＳｅｌ0 〜Ｓ
ｅｌ 7 の処理動作と並行して、メモリユニットＰＭＭ0
〜ＰＭＭ7 に記憶されている１サンプリング前の８種の
パスメトリックの最小値を選択する。減算器２２の減算
ユニットＳｕｂ0 〜Ｓｕｂ7 は、選択ユニットＳｅｌ0
〜Ｓｅｌ7 が選択した各パスメトリックから、選択器２
１が選択したパスメトリックの最小値を減算し、減算し
た各結果を新たな各パスメトリックとして、メモリユニ
ットＰＭＭ0 〜ＰＭＭ7 に与える。メモリユニットＰＭ
Ｍ0 〜ＰＭＭ7 は与えられた新たな各パスメトリックを
記憶する。また、新たなパスメトリックに対応するデー
タが、パスメモリ１２に供給され、パスメモリ１２内に
おける生き残りパスに対応するデータが、確定されたデ
ータとして出力される。
【００３９】実施の形態３．図８は、第３発明に係るビ
タビ復号化器のＡＣＳ回路の構成を示すブロック図であ
る。このＡＣＳ回路は、拘束長４のデータ系列に適合す
るものであり、ブランチメトリック計算部（図示せず）
から入力された１６通りの、７ビットのバス信号である
ブランチメトリックに、パスメトリックメモリ１３に記
憶されている１サンプリング前の８種のパスメトリック
を加算する加算器１４と、加算後のパスメトリックを２
つずつ比較する比較器１６と、その２つのパスメトリッ
クの小さい方を選択する選択器１５と、選択器１５が選
択した各パスメトリックから所定値（第１の所定値；例
えば６４（１０進））を減算する減算器２５とを備えて
いる。
タビ復号化器のＡＣＳ回路の構成を示すブロック図であ
る。このＡＣＳ回路は、拘束長４のデータ系列に適合す
るものであり、ブランチメトリック計算部（図示せず）
から入力された１６通りの、７ビットのバス信号である
ブランチメトリックに、パスメトリックメモリ１３に記
憶されている１サンプリング前の８種のパスメトリック
を加算する加算器１４と、加算後のパスメトリックを２
つずつ比較する比較器１６と、その２つのパスメトリッ
クの小さい方を選択する選択器１５と、選択器１５が選
択した各パスメトリックから所定値（第１の所定値；例
えば６４（１０進））を減算する減算器２５とを備えて
いる。
【００４０】このＡＣＳ回路は、また、上述した加算器
１４、比較器１６及び選択器１５の処理動作と並行し
て、パスメトリックメモリ１３に記憶されている１サン
プリング前の８種のパスメトリックの何れかが所定値
（第２の所定値；例えば−１２８（１０進））より小さ
いか否かを判定する為の比較器２３及びＯＲゲート２４
（判定手段）と、比較器２３及びＯＲゲート２４が小さ
いと判定し１を出力したときは、選択器１５が選択した
各パスメトリックを新たな各パスメトリックとして選択
し、パスメトリックメモリ１３に与え、比較器２３及び
ＯＲゲート２４が否と判定し０を出力したときは、減算
器２５が減算した各結果を新たな各パスメトリックとし
て選択し、パスメトリックメモリ１３に与える選択器２
６とを備えている。
１４、比較器１６及び選択器１５の処理動作と並行し
て、パスメトリックメモリ１３に記憶されている１サン
プリング前の８種のパスメトリックの何れかが所定値
（第２の所定値；例えば−１２８（１０進））より小さ
いか否かを判定する為の比較器２３及びＯＲゲート２４
（判定手段）と、比較器２３及びＯＲゲート２４が小さ
いと判定し１を出力したときは、選択器１５が選択した
各パスメトリックを新たな各パスメトリックとして選択
し、パスメトリックメモリ１３に与え、比較器２３及び
ＯＲゲート２４が否と判定し０を出力したときは、減算
器２５が減算した各結果を新たな各パスメトリックとし
て選択し、パスメトリックメモリ１３に与える選択器２
６とを備えている。
【００４１】ここに、減算器２５が減算する所定値は、
比較器２３及びＯＲゲート２４が判定する基準となる所
定値の概ね−１／２倍である。第３発明に係るビタビ復
号化器の構成及び動作は、実施の形態１で説明したビタ
ビ復号化器の構成及び動作と同様であるので、説明を省
略する。
比較器２３及びＯＲゲート２４が判定する基準となる所
定値の概ね−１／２倍である。第３発明に係るビタビ復
号化器の構成及び動作は、実施の形態１で説明したビタ
ビ復号化器の構成及び動作と同様であるので、説明を省
略する。
【００４２】以下に、このような構成のＡＣＳ回路の動
作を、それを示す図９のタイムチャートを参照しながら
説明する。加算器１４は、ブランチメトリック計算部
（図示せず）から１６通りの、７ビットのバス信号であ
るブランチメトリックが入力されると、これらのブラン
チメトリックに、パスメトリックメモリ１３に記憶され
ている８種のパスメトリックを加算する（図９Ａｄ
ｄ）。比較器１６は、これら加算後の１６通りのパスメ
トリックを２つずつ比較し（Ｃｏｍ．）、選択器１５
は、その２つのパスメトリックの小さい方を選択する
（Ｓｅｌ．）。減算器２５は、選択器１５が選択した各
パスメトリックから所定値（例えば６４（１０進））を
減算する（Ｓｕｂ）。
作を、それを示す図９のタイムチャートを参照しながら
説明する。加算器１４は、ブランチメトリック計算部
（図示せず）から１６通りの、７ビットのバス信号であ
るブランチメトリックが入力されると、これらのブラン
チメトリックに、パスメトリックメモリ１３に記憶され
ている８種のパスメトリックを加算する（図９Ａｄ
ｄ）。比較器１６は、これら加算後の１６通りのパスメ
トリックを２つずつ比較し（Ｃｏｍ．）、選択器１５
は、その２つのパスメトリックの小さい方を選択する
（Ｓｅｌ．）。減算器２５は、選択器１５が選択した各
パスメトリックから所定値（例えば６４（１０進））を
減算する（Ｓｕｂ）。
【００４３】比較器２３及びＯＲゲート２４は、上述し
た加算器１４、比較器１６及び選択器１５の処理動作
（Ａｄｄ，Ｃｏｍ，Ｓｅｌ．）と並行して、パスメトリ
ックメモリ１３に記憶されている１サンプリング前の８
種のパスメトリックの何れかが所定値（例えば−１２８
（１０進））より小さいか否かを判定する（Ｃｏｍ，Ｏ
Ｒ）。
た加算器１４、比較器１６及び選択器１５の処理動作
（Ａｄｄ，Ｃｏｍ，Ｓｅｌ．）と並行して、パスメトリ
ックメモリ１３に記憶されている１サンプリング前の８
種のパスメトリックの何れかが所定値（例えば−１２８
（１０進））より小さいか否かを判定する（Ｃｏｍ，Ｏ
Ｒ）。
【００４４】選択器２６は、比較器２３及びＯＲゲート
２４が小さいと判定し１を出力したときは、選択器１５
が選択した各パスメトリックを新たな各パスメトリック
として選択して、パスメトリックメモリ１３に与え、比
較器２３及びＯＲゲート２４が否と判定し０を出力した
ときは、減算器２５が減算した各結果を新たな各パスメ
トリックとして選択し（Ｓｅｌ．）、パスメトリックメ
モリ１３に与える。パスメトリックメモリ１３は与えら
れた新たな各パスメトリックを記憶する（ＦＦ）。これ
により、このビタビ復号化器は、アンダーフローを検出
する動作を、加算器１４、比較器１６及び選択器１５の
処理動作と並行して行うので、高速動作が可能となると
共に、オーバーフロー及びアンダーフローを防止でき
る。
２４が小さいと判定し１を出力したときは、選択器１５
が選択した各パスメトリックを新たな各パスメトリック
として選択して、パスメトリックメモリ１３に与え、比
較器２３及びＯＲゲート２４が否と判定し０を出力した
ときは、減算器２５が減算した各結果を新たな各パスメ
トリックとして選択し（Ｓｅｌ．）、パスメトリックメ
モリ１３に与える。パスメトリックメモリ１３は与えら
れた新たな各パスメトリックを記憶する（ＦＦ）。これ
により、このビタビ復号化器は、アンダーフローを検出
する動作を、加算器１４、比較器１６及び選択器１５の
処理動作と並行して行うので、高速動作が可能となると
共に、オーバーフロー及びアンダーフローを防止でき
る。
【００４５】図１０，１１は、第３発明に係るビタビ復
号化器のＡＣＳ回路の詳細な構成例を示すブロック図で
ある。このＡＣＳ回路は、ブランチメトリック計算部１
０の各計算ユニットＢＭ0 〜ＢＭ15から入力された１６
通りのブランチメトリックに、パスメトリックメモリ１
３の各メモリユニットＰＭＭ0 〜ＰＭＭ7 に記憶されて
いる１サンプリング前における８種のパスメトリック
を、加算器１４の加算ユニットＡｄｄ0 〜Ａｄｄ7 ，Ａ
ｄｄ8 〜Ａｄｄ15により加算する。加算後の各パスメト
リックは、比較器１６の比較ユニットＣｏｍ0 〜Ｃｏｍ
7 により２つずつ比較され、選択器１５の選択ユニット
Ｓｅｌ0 〜Ｓｅｌ7 により、その値の小さい方が選択さ
れる。
号化器のＡＣＳ回路の詳細な構成例を示すブロック図で
ある。このＡＣＳ回路は、ブランチメトリック計算部１
０の各計算ユニットＢＭ0 〜ＢＭ15から入力された１６
通りのブランチメトリックに、パスメトリックメモリ１
３の各メモリユニットＰＭＭ0 〜ＰＭＭ7 に記憶されて
いる１サンプリング前における８種のパスメトリック
を、加算器１４の加算ユニットＡｄｄ0 〜Ａｄｄ7 ，Ａ
ｄｄ8 〜Ａｄｄ15により加算する。加算後の各パスメト
リックは、比較器１６の比較ユニットＣｏｍ0 〜Ｃｏｍ
7 により２つずつ比較され、選択器１５の選択ユニット
Ｓｅｌ0 〜Ｓｅｌ7 により、その値の小さい方が選択さ
れる。
【００４６】選択ユニットＳｅｌ0 〜Ｓｅｌ7 により選
択された各パスメトリックは、選択器２６の選択ユニッ
トＳｅｌ10〜Ｓｅｌ17に与えられる一方、減算器２５の
減算ユニットＳｕｂ0 〜Ｓｕｂ7 により、所定値（例え
ば６４（１０進））が減算される。比較器２３の比較ユ
ニットＣｏｍ10〜Ｃｏｍ17は、上述した加算ユニットＡ
ｄｄ0 〜Ａｄｄ7 ，Ａｄｄ8 〜Ａｄｄ15、比較ユニット
Ｃｏｍ0 〜Ｃｏｍ7 及び選択ユニットＳｅｌ0 〜Ｓｅｌ
7 の処理動作と並行して、パスメトリックメモリ１３に
記憶されている１サンプリング前の８種のパスメトリッ
クと所定値（例えば−１２８（１０進））とを比較し、
パスメトリックの方が小さいときは１を出力する。ＯＲ
ゲート２４は、比較器２３の８つの出力の内、１つでも
１があれば、１を選択ユニットＳｅｌ10〜Ｓｅｌ17に与
える。
択された各パスメトリックは、選択器２６の選択ユニッ
トＳｅｌ10〜Ｓｅｌ17に与えられる一方、減算器２５の
減算ユニットＳｕｂ0 〜Ｓｕｂ7 により、所定値（例え
ば６４（１０進））が減算される。比較器２３の比較ユ
ニットＣｏｍ10〜Ｃｏｍ17は、上述した加算ユニットＡ
ｄｄ0 〜Ａｄｄ7 ，Ａｄｄ8 〜Ａｄｄ15、比較ユニット
Ｃｏｍ0 〜Ｃｏｍ7 及び選択ユニットＳｅｌ0 〜Ｓｅｌ
7 の処理動作と並行して、パスメトリックメモリ１３に
記憶されている１サンプリング前の８種のパスメトリッ
クと所定値（例えば−１２８（１０進））とを比較し、
パスメトリックの方が小さいときは１を出力する。ＯＲ
ゲート２４は、比較器２３の８つの出力の内、１つでも
１があれば、１を選択ユニットＳｅｌ10〜Ｓｅｌ17に与
える。
【００４７】選択ユニットＳｅｌ10〜Ｓｅｌ17は、ＯＲ
ゲート２４が１を出力したときは、選択ユニットＳｅｌ
0 〜Ｓｅｌ7 が選択した各パスメトリックを新たな各パ
スメトリックとして選択して、パスメトリックメモリ１
３に与え、ＯＲゲート２４が０を出力したときは、減算
ユニットＳｕｂ0 〜Ｓｕｂ7 が減算した各結果を新たな
各パスメトリックとして選択し、パスメトリックメモリ
１３に与える。パスメトリックメモリ１３は与えられた
新たな各パスメトリックを記憶する。また、新たなパス
メトリックに対応するデータが、パスメモリ１２に供給
され、パスメモリ１２内における生き残りパスに対応す
るデータが、確定されたデータとして出力される。
ゲート２４が１を出力したときは、選択ユニットＳｅｌ
0 〜Ｓｅｌ7 が選択した各パスメトリックを新たな各パ
スメトリックとして選択して、パスメトリックメモリ１
３に与え、ＯＲゲート２４が０を出力したときは、減算
ユニットＳｕｂ0 〜Ｓｕｂ7 が減算した各結果を新たな
各パスメトリックとして選択し、パスメトリックメモリ
１３に与える。パスメトリックメモリ１３は与えられた
新たな各パスメトリックを記憶する。また、新たなパス
メトリックに対応するデータが、パスメモリ１２に供給
され、パスメモリ１２内における生き残りパスに対応す
るデータが、確定されたデータとして出力される。
【００４８】
【発明の効果】第１〜３発明に係るビタビ復号化器によ
れば、オーバーフロー及びアンダーフローが発生せず、
しかも高速動作が可能であるビタビ復号化器を簡単な回
路構成により実現できる。
れば、オーバーフロー及びアンダーフローが発生せず、
しかも高速動作が可能であるビタビ復号化器を簡単な回
路構成により実現できる。
【図１】本発明に係るビタビ復号化器の実施の形態の構
成を示すブロック図である。
成を示すブロック図である。
【図２】第１発明に係るビタビ復号化器のＡＣＳ回路の
構成例を示すブロック図である。
構成例を示すブロック図である。
【図３】第１発明に係るビタビ復号化器のＡＣＳ回路の
動作を示すタイムチャートである。
動作を示すタイムチャートである。
【図４】第１発明に係るビタビ復号化器のＡＣＳ回路の
詳細な構成例を示すブロック図である。
詳細な構成例を示すブロック図である。
【図５】第２発明に係るビタビ復号化器のＡＣＳ回路の
構成例を示すブロック図である。
構成例を示すブロック図である。
【図６】第２発明に係るビタビ復号化器のＡＣＳ回路の
動作を示すタイムチャートである。
動作を示すタイムチャートである。
【図７】第２発明に係るビタビ復号化器のＡＣＳ回路の
詳細な構成例を示すブロック図である。
詳細な構成例を示すブロック図である。
【図８】第３発明に係るビタビ復号化器のＡＣＳ回路の
構成例を示すブロック図である。
構成例を示すブロック図である。
【図９】第３発明に係るビタビ復号化器のＡＣＳ回路の
動作を示すタイムチャートである。
動作を示すタイムチャートである。
【図１０】第３発明に係るビタビ復号化器のＡＣＳ回路
の詳細な構成例を示すブロック図である。
の詳細な構成例を示すブロック図である。
【図１１】第３発明に係るビタビ復号化器のＡＣＳ回路
の詳細な構成例を示すブロック図である。
の詳細な構成例を示すブロック図である。
【図１２】データ系列の例を示す図表である。
【図１３】ブランチメトリックを計算する動作を示すフ
ローチャートである。
ローチャートである。
【図１４】従来のビタビ復号化器のＡＣＳ回路の詳細な
構成例を示すブロック図である。
構成例を示すブロック図である。
【図１５】パスメモリの構成例を示すブロック図であ
る。
る。
【図１６】従来のビタビ復号化器のＡＣＳ回路の構成例
を示すブロック図である。
を示すブロック図である。
【図１７】従来のビタビ復号化器のＡＣＳ回路の動作を
示すタイムチャートである。
示すタイムチャートである。
１０ ブランチメトリック計算部 １１ ＡＣＳ回路 １２ パスメモリ １３ パスメトリックメモリ １４ 加算器 １５ 選択器 １６，１９，２３ 比較器 １７，２２，２５ 減算器 １８，２６ 選択器 １９ 比較器（判定する手段） ２０ ＯＲゲート（判定する手段） ２１ 選択器（選択手段） ２３ 比較器（判定手段） ２４ ＯＲゲート（判定手段）
Claims (3)
- 【請求項１】 取り得るデータ系列からサンプリングデ
ータを含むデータ系列へ遷移する確からしさを示す各ブ
ランチメトリックを演算し、演算した各ブランチメトリ
ックに、１サンプリング前の取り得るデータ系列が元の
データ系列である確からしさ示す各パスメトリックを加
算し、加算して得た各値を比較して確からしさの高い値
を選択し、選択した各値に対応する各データ系列に基づ
き、最も確からしいデータ系列を推定して行くビタビ復
号化器において、 前記選択した各値から第１の所定値を減算する手段と、
該手段が減算した各結果の何れかが第２の所定値より小
さいか否かを判定する手段と、該手段が小さいと判定し
たときは、前記減算した各結果を新たな各パスメトリッ
クとして選択し、前記手段が否と判定したときは、前記
選択した各値を新たな各パスメトリックとして選択する
手段とを備えることを特徴とするビタビ復号化器。 - 【請求項２】 取り得るデータ系列からサンプリングデ
ータを含むデータ系列へ遷移する確からしさを示す各ブ
ランチメトリックを演算し、演算した各ブランチメトリ
ックに、１サンプリング前の取り得るデータ系列が元の
データ系列である確からしさ示す各パスメトリックを加
算し、加算して得た各値を比較して確からしさの高い値
を選択し、選択した各値に対応する各データ系列に基づ
き、最も確からしいデータ系列を推定して行くビタビ復
号化器において、 前記各パスメトリックの最小値を選択する選択手段と、
前記選択した各値から、該選択手段が選択した最小値を
減算し、減算した各結果を新たな各パスメトリックとす
る手段とを備えることを特徴とするビタビ復号化器。 - 【請求項３】 取り得るデータ系列からサンプリングデ
ータを含むデータ系列へ遷移する確からしさを示す各ブ
ランチメトリックを演算し、演算した各ブランチメトリ
ックに、１サンプリング前の取り得るデータ系列が元の
データ系列である確からしさ示す各パスメトリックを加
算し、加算して得た各値を比較して確からしさの高い値
を選択し、選択した各値に対応する各データ系列に基づ
き、最も確からしいデータ系列を推定して行くビタビ復
号化器において、 前記選択した各値から第１の所定値を減算する減算手段
と、前記各パスメトリックの何れかが第２の所定値より
小さいか否かを判定する判定手段と、該判定手段が小さ
いと判定したときは、前記減算手段が減算した各結果を
新たな各パスメトリックとして選択し、前記判定手段が
否と判定したときは、前記選択した各値を新たな各パス
メトリックとして選択する手段とを備えることを特徴と
するビタビ復号化器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03943798A JP3448679B2 (ja) | 1998-02-20 | 1998-02-20 | ビタビ復号化器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03943798A JP3448679B2 (ja) | 1998-02-20 | 1998-02-20 | ビタビ復号化器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11239062A true JPH11239062A (ja) | 1999-08-31 |
| JP3448679B2 JP3448679B2 (ja) | 2003-09-22 |
Family
ID=12552992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03943798A Expired - Fee Related JP3448679B2 (ja) | 1998-02-20 | 1998-02-20 | ビタビ復号化器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3448679B2 (ja) |
-
1998
- 1998-02-20 JP JP03943798A patent/JP3448679B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3448679B2 (ja) | 2003-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6148043A (en) | Viterbi decoder and viterbi decoding method | |
| JPH07220409A (ja) | ディジタル信号再生装置 | |
| KR100661761B1 (ko) | 데이터 디코딩 장치 및 데이터 디코딩 방법 | |
| JPH11126438A (ja) | ディジタル信号再生装置 | |
| JP3647761B2 (ja) | データ再生方法及びデータ再生装置並びに光磁気ディスク装置 | |
| JP4099730B2 (ja) | ディジタル信号再生装置 | |
| JP3448679B2 (ja) | ビタビ復号化器 | |
| JP3343606B2 (ja) | ビタビ復号化器 | |
| JP3521584B2 (ja) | 最尤復号化器および情報再生装置 | |
| JP3258174B2 (ja) | ビタビ復号回路 | |
| JP2973946B2 (ja) | データ再生装置 | |
| US6718511B2 (en) | Method and apparatus to detect a signal received from a channel signal | |
| US6771580B2 (en) | Data reproduction apparatus | |
| JP5003284B2 (ja) | 信号品質測定装置及び情報再生装置 | |
| JP2005190628A (ja) | ディスク装置及びディスク再生方法 | |
| JP3282215B2 (ja) | 情報再生装置およびそのビットエラー測定装置 | |
| JP2668451B2 (ja) | 最尤復号制御方式 | |
| JP3301691B2 (ja) | デジタル情報再生装置 | |
| US7969848B1 (en) | System and method of decoupling asymmetry from baseline compensation | |
| JP3856704B2 (ja) | 最尤パスのメトリックマージン抽出装置 | |
| JPH084234B2 (ja) | メトリツク演算方式 | |
| JP2005223405A (ja) | 最尤復号方法及び最尤復号装置 | |
| JPH10178354A (ja) | ビタビ復号器 | |
| JPH10247853A (ja) | データ再生装置 | |
| JPH10163884A (ja) | ブランチメトリック計算装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030610 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |