JPH11238664A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH11238664A
JPH11238664A JP10055792A JP5579298A JPH11238664A JP H11238664 A JPH11238664 A JP H11238664A JP 10055792 A JP10055792 A JP 10055792A JP 5579298 A JP5579298 A JP 5579298A JP H11238664 A JPH11238664 A JP H11238664A
Authority
JP
Japan
Prior art keywords
film
alignment mark
semiconductor substrate
metal film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10055792A
Other languages
Japanese (ja)
Inventor
Hiroaki Ishii
博明 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toko Inc
Original Assignee
Toko Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toko Inc filed Critical Toko Inc
Priority to JP10055792A priority Critical patent/JPH11238664A/en
Publication of JPH11238664A publication Critical patent/JPH11238664A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To utilize the same alignment marks, when a non-transparent 2-layer metal film such as 2-layered wiring is formed on a semiconductor substrate. SOLUTION: After a flat work film 3 which insulates a semiconductor substrate 1 from a metal film 5 has been formed, the proximate flat work film 3 comprising the upper part of an alignment mark 2 is removed to form the metal film 5 of a first layer. A protruding part 6 of the metal film 5 on the alignment mark 2 is substituted for an alignment mark, when the metal film of second layer is formed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体基板上に配
線等の非透明膜を2層以上形成する際の製造方法に関す
る。
The present invention relates to a method for forming two or more non-transparent films such as wirings on a semiconductor substrate.

【0002】[0002]

【従来の技術】半導体基板上に配線等の非透明膜を形成
する場合、マスクからのパターンを半導体基板上の感光
性有機膜に転写する複数の工程が含まれる。その際、ウ
エハー状態の半導体基板上とマスクに形成されたアライ
ンメントマークを互いに一致させることにより露光領域
の正確な位置合わせが行われる。図3は、従来の製造方
法で半導体基板上に配線を形成する場合のアラインメン
トマーク近傍の断面図であり、図3(a)から図3
(d)までは製造途中における変化の様子を表してい
る。図3(a)では、半導体基板1内に図示されていな
い各種の領域がすでに形成されているが、その領域間を
接続したり領域を端子に接続する配線はまだ行われてい
ないので、アラインメントマーク2が半導体基板1上に
露呈している。図3(b)では、半導体基板1と配線間
を絶縁する平坦化加工膜3がアラインメントマーク2上
を含めて半導体基板1上に形成されている。
2. Description of the Related Art Forming a non-transparent film such as wiring on a semiconductor substrate involves a plurality of steps of transferring a pattern from a mask to a photosensitive organic film on the semiconductor substrate. At this time, by aligning the alignment marks formed on the mask with the semiconductor substrate in the wafer state, accurate alignment of the exposure region is performed. FIG. 3 is a cross-sectional view of the vicinity of an alignment mark when a wiring is formed on a semiconductor substrate by a conventional manufacturing method.
(D) shows the state of the change during manufacturing. In FIG. 3A, various regions (not shown) have already been formed in the semiconductor substrate 1. However, since the wiring between the regions and the connection of the regions to the terminals have not been made yet, the alignment is not performed. The mark 2 is exposed on the semiconductor substrate 1. In FIG. 3B, a planarization film 3 for insulating the semiconductor substrate 1 from the wiring is formed on the semiconductor substrate 1 including the alignment mark 2.

【0003】図3(c)では、平坦化加工膜3が配線の
段切れを防ぐために平坦化されている。図3(d)で
は、平坦化された平坦化加工膜3上に第1層目の配線と
なる金属膜5がアラインメントマーク2上の平坦化加工
膜3を含めて形成されている。金属膜5を形成するため
のマスクのパターンは、平坦化加工膜3が通常はSiO2
の透明な膜であるのでアラインメントマーク2を平坦化
加工膜3上から透過して確認できることにより、平坦化
加工膜3を形成する場合と同様にアラインメントマーク
2を位置合わせのために使用できる。ところが、金属膜
5上に第2層目の配線となる別の金属膜をアラインメン
トマーク2を用いて形成することはできない。これは、
金属膜5が非透明であり、金属膜5の下側のアラインメ
ントマーク2を認識できないことによる。従って2層以
上の多層配線を行う場合には、アラインメントマーク2
上に金属膜が形成されることを防ぐ別の工程や金属膜上
に次の層の金属膜のためのアラインメントマークを形成
する等の工程が必要であり、工程の数が多くなる欠点が
あった。
In FIG. 3C, the flattening film 3 is flattened to prevent disconnection of the wiring. In FIG. 3D, a metal film 5 serving as a first-layer wiring is formed on the planarized processing film 3 including the planarization processing film 3 on the alignment mark 2. The mask pattern for forming the metal film 5 is flat because the alignment mark 2 can be transmitted through the planarization film 3 and confirmed because the planarization film 3 is usually a transparent film such as SiO 2. The alignment mark 2 can be used for alignment as in the case of forming the roughened film 3. However, it is not possible to form another metal film on the metal film 5 as the second-layer wiring by using the alignment mark 2. this is,
This is because the metal film 5 is non-transparent and the alignment mark 2 below the metal film 5 cannot be recognized. Therefore, when performing multi-layer wiring of two or more layers, the alignment mark 2
There is a need for another process to prevent the formation of a metal film on the top and a process to form an alignment mark for the next layer of the metal film on the metal film, which has the disadvantage of increasing the number of processes. Was.

【0004】[0004]

【発明が解決しようとする課題】本発明の課題は、2層
配線のように二つの非透明膜を半導体基板上に形成する
場合に同じアラインメントマークを利用可能な半導体装
置の製造方法を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a method of manufacturing a semiconductor device in which the same alignment mark can be used when two non-transparent films are formed on a semiconductor substrate such as a two-layer wiring. It is in.

【0005】[0005]

【課題を解決するための手段】本発明は、半導体基板上
に2層以上の非透明膜を有する半導体装置の製造方法に
おいて、アラインメントマークを含めた半導体基板上に
平坦化加工膜を形成し、アラインメントマーク上を含む
その近傍の平坦化加工膜を除去した後に第1層目の非透
明膜を形成し、該マーク上の該非透明膜の突出部分を2
層目の非透明膜を形成する際のアラインメントマークと
して代用することを特徴とする。
According to the present invention, there is provided a method of manufacturing a semiconductor device having two or more layers of non-transparent films on a semiconductor substrate, wherein a flattening film is formed on the semiconductor substrate including alignment marks, After removing the planarization film near and including the alignment mark, a first layer of non-transparent film is formed.
It is characterized by being used as an alignment mark when forming a non-transparent film of the layer.

【0006】[0006]

【発明の実施の形態】本発明では、平坦化加工膜を形成
した後、アラインメントマーク上を含むその近傍の平坦
化加工膜を除去して第1層目の非透明膜を形成する。そ
して、第1層目の非透明膜により形成されたアラインメ
ントマーク上の該非透明膜の突起部分を第2層目の非透
明膜を形成する際のアラインメントマークとして代用す
るものである。
In the present invention, after a planarization film is formed, the planarization film near and including the alignment mark is removed to form a first non-transparent film. Then, the projection of the non-transparent film on the alignment mark formed by the first non-transparent film is used as an alignment mark when the second non-transparent film is formed.

【0007】[0007]

【実施例】以下、本発明の半導体装置の製造方法の実施
例を示す断面図である図1を参照しながら説明する。図
1(a)から図1(f)は、半導体基板上に1層目の配
線が完成するまでの製造途中のアラインメントマーク近
傍の変化を表している。なお、図3と同じ部分は同一符
号を付与してある。図1(a)では、シリコンからなる
半導体基板1上にアラインメントマーク2が例えば多結
晶シリコンから形成されている。すでに、半導体基板1
内には図示されていない各種の領域が形成されている
が、その領域間を接続したり領域を端子に接続する配線
はまだ行われていないので、アラインメントマーク2が
半導体基板1上に露呈している。図1(b)では、半導
体基板1と配線間を絶縁する二酸化珪素(SiO2)からな
る平坦化加工膜3がアラインメントマーク2上を含めて
半導体基板1上に形成されている。図1(c)では、平
坦化加工膜3が配線の段切れを防ぐために平坦化されて
いる。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a sectional view showing an embodiment of a method for manufacturing a semiconductor device according to the present invention. FIGS. 1A to 1F show changes in the vicinity of an alignment mark in the course of manufacture until the first-layer wiring is completed on a semiconductor substrate. The same parts as those in FIG. 3 are denoted by the same reference numerals. In FIG. 1A, an alignment mark 2 is formed on a semiconductor substrate 1 made of silicon, for example, from polycrystalline silicon. Already semiconductor substrate 1
Although various regions (not shown) are formed inside the semiconductor substrate 1, the alignment marks 2 are exposed on the semiconductor substrate 1 because the wiring between the regions or the connection between the regions is not yet performed. ing. In FIG. 1B, a planarization film 3 made of silicon dioxide (SiO 2 ) for insulating the semiconductor substrate 1 from the wiring is formed on the semiconductor substrate 1 including the alignment marks 2. In FIG. 1C, the flattening film 3 is flattened to prevent disconnection of the wiring.

【0008】図1(d)では、感光性有機膜4のパター
ンが平坦化加工膜3上に形成されている。図1(e)で
は、感光性有機膜4のパターンをマスクとしてアライン
メントマーク2上を含むその近傍の平坦化加工膜3が除
去されている。図1(f)では、アラインメントマーク
2上及びその近傍の平坦化加工膜3の除去された部分に
第1層目の配線である金属膜5が形成される。アライン
メントマーク2上の金属膜5は、下側にあるアラインメ
ントマーク2のために突起している。金属膜5を形成す
るまでのマスクと半導体基板1間の位置合わせは、半導
体基板1の上側から光学的に常に確認できるアラインメ
ントマーク2を用いて行われる。
In FIG. 1D, a pattern of the photosensitive organic film 4 is formed on the planarized film 3. In FIG. 1E, the planarizing film 3 near and including the alignment mark 2 is removed using the pattern of the photosensitive organic film 4 as a mask. In FIG. 1F, a metal film 5 as a first-layer wiring is formed on the alignment mark 2 and in the vicinity of the alignment mark 2 where the planarization film 3 has been removed. The metal film 5 on the alignment mark 2 protrudes for the lower alignment mark 2. The alignment between the mask and the semiconductor substrate 1 until the metal film 5 is formed is performed using the alignment mark 2 which can be always optically confirmed from above the semiconductor substrate 1.

【0009】金属膜5の上に第2層目の配線となる金属
膜を形成する場合には、最早アラインメントマーク2を
確認することはできないが、その上の金属膜5の突起部
分6を該マーク2の代用として用いることができる。突
起部分6がアラインメントマーク2の代用として用いら
れることにより、第2層の配線となる金属膜は図1
(b)、図1(c)と類似の状態を経て金属膜5上の別
の平坦化加工膜の上に形成されることは明らかである。
図2は本発明の半導体装置の製造方法の他の実施例を示
す断面図であり、図2(a)から図2(e)は半導体基
板上に1層の配線が完成するまでの製造途中のアライン
メントマーク近傍の変化を表している。図2(a)から
図2(b)までは、図1(a)から図1(b)までの変
化と同じである。図2(c)では、平坦化加工膜3の平
坦化を行うことなく、感光性有機膜4のパターンが平坦
化加工膜3上に形成されている。
When a metal film serving as a second layer wiring is formed on the metal film 5, the alignment mark 2 can no longer be confirmed. It can be used as a substitute for the mark 2. By using the protruding portion 6 as a substitute for the alignment mark 2, the metal film serving as the second-layer wiring is formed as shown in FIG.
(B), it is clear that it is formed on another planarized film on the metal film 5 through a state similar to that of FIG. 1 (c).
FIG. 2 is a cross-sectional view showing another embodiment of the method of manufacturing a semiconductor device according to the present invention. FIGS. 2A to 2E show a manufacturing process until a single-layer wiring is completed on a semiconductor substrate. In the vicinity of the alignment mark. 2 (a) to 2 (b) are the same as the changes from FIG. 1 (a) to FIG. 1 (b). In FIG. 2C, the pattern of the photosensitive organic film 4 is formed on the planarized film 3 without planarizing the planarized film 3.

【0010】図2(d)では、感光性有機膜4のパター
ンをマスクとしてアラインメントマーク2上を含むその
近傍の平坦化加工膜3が除去されている。この状態で、
図示されていないアラインメントマーク2の近傍以外の
残存する平坦化加工膜3の平坦化処理が行われる。そし
て、図2(e)のようにアラインメントマーク2上及び
その近傍の平坦化加工膜3の除去された部分に第1層目
の配線である金属膜5が形成される。アラインメントマ
ーク2上の金属膜5は下側にあるアラインメントマーク
2のために突起しており、突起部分6が形成される。金
属膜5の上に第2層目の配線となる金属膜を形成する場
合には、このアラインメントマーク2を確認することは
できないので、アラインメントマーク2上の金属膜5の
突起部分6を該マーク2の代用として用いることは図1
の場合と同様である。図2は、平坦化加工膜3の平坦化
をアラインメントマーク2上及びその近傍の平坦化加工
膜3の除去された後で行うことが図1の場合と異なる。
なお、実施例では2層の金属膜を形成する場合を説明し
たが、非透明膜を半導体基板上に2層にわたって形成す
る場合に広く応用できることは明らかである。このよう
な非透明膜を形成する例としては、MOSトランジスタ
を用いて回路を形成する集積回路において多結晶シリコ
ン膜を2層以上に形成する場合が相当する。
In FIG. 2D, the planarizing film 3 near and including the alignment mark 2 is removed using the pattern of the photosensitive organic film 4 as a mask. In this state,
The remaining flattening film 3 other than the vicinity of the alignment mark 2 (not shown) is subjected to a flattening process. Then, as shown in FIG. 2E, a metal film 5, which is a first-layer wiring, is formed on the alignment mark 2 and in the vicinity of the alignment mark 2 where the planarization film 3 has been removed. The metal film 5 on the alignment mark 2 protrudes for the alignment mark 2 on the lower side, and a protruding portion 6 is formed. When a metal film to be a second-layer wiring is formed on the metal film 5, the alignment mark 2 cannot be confirmed. Therefore, the protrusion 6 of the metal film 5 on the alignment mark 2 is Use as a substitute for 2
Is the same as FIG. 2 is different from the case of FIG. 1 in that the planarization processing film 3 is planarized after the planarization processing film 3 on and near the alignment mark 2 is removed.
In the embodiment, the case where a two-layer metal film is formed has been described. However, it is apparent that the present invention can be widely applied to a case where a non-transparent film is formed over two layers on a semiconductor substrate. An example of forming such a non-transparent film corresponds to a case where a polycrystalline silicon film is formed in two or more layers in an integrated circuit in which a circuit is formed using MOS transistors.

【0011】[0011]

【発明の効果】以上述べたように本発明の半導体装置の
製造方法は、半導体基板上に2層目の非透明膜を形成す
る場合のアラインメントマークとして、アラインメント
マーク上の第1層目の非透明膜の突起部分を代用するも
のである。同じアラインメントマークを再度利用して2
層の非透明膜を形成することができるので効率的である
し、またアラインメントマーク上に第1層の非透明膜の
形成を防ぐための余分の工程等を必要としないので製造
工程が簡潔になり、その信頼性が向上する利点がある。
As described above, according to the method of manufacturing a semiconductor device of the present invention, the first non-transparent film on the alignment mark is used as the alignment mark when the second non-transparent film is formed on the semiconductor substrate. The projection of the transparent film is used as a substitute. Using the same alignment mark again, 2
This is efficient because the non-transparent film of the layer can be formed, and the manufacturing process can be simplified since no extra step for preventing the formation of the non-transparent film of the first layer on the alignment mark is required. This has the advantage that its reliability is improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の半導体装置の製造方法を示す断面図
である。
FIG. 1 is a cross-sectional view illustrating a method for manufacturing a semiconductor device of the present invention.

【図2】 本発明の半導体装置の製造方法の他の実施例
を示す断面図である。
FIG. 2 is a sectional view showing another embodiment of the method for manufacturing a semiconductor device of the present invention.

【図3】 従来の半導体装置の製造方法を示す断面図で
ある。
FIG. 3 is a cross-sectional view showing a conventional method for manufacturing a semiconductor device.

【符号の説明】[Explanation of symbols]

1 半導体基板 2 アラインメントマーク 5 金属膜 6 突起部分 DESCRIPTION OF SYMBOLS 1 Semiconductor substrate 2 Alignment mark 5 Metal film 6 Projection part

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上に2層以上の非透明膜を有
する半導体装置の製造方法において、アラインメントマ
ークを含めた半導体基板上に平坦化加工膜を形成し、ア
ラインメントマーク上を含むその近傍の平坦化加工膜を
除去した後に第1層目の非透明膜を形成し、該マーク上
の該非透明膜の突出部分を2層目の非透明膜を形成する
際のアラインメントマークとして代用することを特徴と
する半導体装置の製造方法。
In a method of manufacturing a semiconductor device having two or more layers of non-transparent films on a semiconductor substrate, a flattening film is formed on a semiconductor substrate including an alignment mark, and a planarizing film is formed on the semiconductor substrate including the alignment mark. Forming a first layer of non-transparent film after removing the flattening film, and using a protruding portion of the non-transparent film on the mark as an alignment mark when forming a second layer of non-transparent film. A method for manufacturing a semiconductor device.
JP10055792A 1998-02-20 1998-02-20 Manufacture of semiconductor device Pending JPH11238664A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10055792A JPH11238664A (en) 1998-02-20 1998-02-20 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10055792A JPH11238664A (en) 1998-02-20 1998-02-20 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH11238664A true JPH11238664A (en) 1999-08-31

Family

ID=13008774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10055792A Pending JPH11238664A (en) 1998-02-20 1998-02-20 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH11238664A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100847638B1 (en) 2007-07-13 2008-07-21 주식회사 동부하이텍 Overlay mark of semiconductor apparatus and its forming method
JP2011253061A (en) * 2010-06-02 2011-12-15 Canon Inc Pattern forming method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100847638B1 (en) 2007-07-13 2008-07-21 주식회사 동부하이텍 Overlay mark of semiconductor apparatus and its forming method
JP2011253061A (en) * 2010-06-02 2011-12-15 Canon Inc Pattern forming method

Similar Documents

Publication Publication Date Title
JPH0955429A (en) Semiconductor device and its manufacturing method
JPH1187502A (en) Manufacture of semiconductor device
US6348398B1 (en) Method of forming pad openings and fuse openings
JPH11238664A (en) Manufacture of semiconductor device
KR100552816B1 (en) Photo mask, method of manufacturing the same and method of forming interconnection line in semiconudctor device using the photo mask
KR0124144B1 (en) Semiconductor device including silicon ladder resin layer
US20080070415A1 (en) Method for burying resist and method for manufacturing semiconductor device
US20060128140A1 (en) Method of forming a contact hole in a semiconductor device
JPH1174174A (en) Manufacture of semiconductor device
JPH10340953A (en) Semiconductor device
JPH1079426A (en) Method of forming interlayer contact and its structure
JP2809172B2 (en) Semiconductor device
KR100248809B1 (en) Method of manufacturing semiconductor device
JP2743895B2 (en) Method for manufacturing semiconductor device
JPH01241118A (en) Alignment-mark
KR100470390B1 (en) Method for minimizing space of local interconnection using damascene in fabricating SRAM device
KR100345070B1 (en) Method for forming overlay mark to monitor a deformation of poly2 pattern
JP2000077524A (en) Pattern formation method
KR100887019B1 (en) Mask having multi overlay mark
KR100456420B1 (en) Method of forming a copper wiring in a semiconductor device
JPH0541454A (en) Semiconductor device
JPH09186221A (en) Alignment mark structure for semiconductor wafer and manufacture thereof
JPH09162280A (en) Manufacture of semiconductor device
JPH07135249A (en) Semiconductor device and manufacture thereof
JPH0555182A (en) Surface flattening method