KR100847638B1 - Overlay mark of semiconductor apparatus and its forming method - Google Patents

Overlay mark of semiconductor apparatus and its forming method Download PDF

Info

Publication number
KR100847638B1
KR100847638B1 KR1020070070482A KR20070070482A KR100847638B1 KR 100847638 B1 KR100847638 B1 KR 100847638B1 KR 1020070070482 A KR1020070070482 A KR 1020070070482A KR 20070070482 A KR20070070482 A KR 20070070482A KR 100847638 B1 KR100847638 B1 KR 100847638B1
Authority
KR
South Korea
Prior art keywords
overlay mark
overlay
semiconductor device
interlayer insulating
semiconductor substrate
Prior art date
Application number
KR1020070070482A
Other languages
Korean (ko)
Inventor
송일호
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070070482A priority Critical patent/KR100847638B1/en
Application granted granted Critical
Publication of KR100847638B1 publication Critical patent/KR100847638B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

An overlay mark of a semiconductor device and a manufacturing method thereof are provided to reduce an overlay mismatching effect and improve reliability and yield of the semiconductor device. An overlay mark(200) for measuring an aligning state of each layer formed on a semiconductor substrate(100) is formed on an interlayer dielectric(130) which is deposited between metal lines of the semiconductor substrate. The overlay mark is formed at the predetermined depth of the interlayer dielectric in order not to expose the lower layer of the interlayer. The depth of the overlay mark is 0.3 to 05 micrometers. The width of the overlay mark is 1 micrometer x 1 micrometer.

Description

반도체소자의 오버레이 마크 및 그 형성방법{Overlay mark of semiconductor apparatus and its forming method}Overlay mark of semiconductor device and its forming method

본 발명은 반도체소자의 오버레이 마크 및 그 형성방법에 관한 것으로, 더욱 상세하게는 오버레이 마크(overlay mark)의 상측으로 필름이 비대칭하게 증착되는 현상인 쉘프쉐이딩 효과(shelf-shading effect)에 의해 발생하는 오버레이 미스매치(overlay mismatch)를 방지할 수 있도록 한 반도체소자의 오버레이 마크 및 그 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an overlay mark of a semiconductor device and a method of forming the same. More particularly, the present invention relates to a shelf-shading effect, which is a phenomenon in which a film is asymmetrically deposited on an overlay mark. The present invention relates to an overlay mark of a semiconductor device and a method of forming the same so as to prevent overlay mismatch.

일반적으로, 반도체 소자의 적층 구조를 형성함에 있어, 이전에 수행된 포토리소그래피(photo lithography) 공정에 의해 하부측에 형성된 서브레이어(sub layer) 상의 패턴과 현행 리소그래피 공정에 의해 상부측에 형성된 커런트레이어(current layer)상의 패턴 간의 위치 정렬(align)은 매우 정확하게 이루어져야만 한다. 따라서 매 포토리소그래피 공정이 완료된 후에는 각 레이어(layer)의 정렬상태가 제대로 이루어졌는지를 계측하게 되는데, 이 경우 오버레이 마크를 이용하게 된다.In general, in forming a stacked structure of a semiconductor device, a pattern on a sub layer formed on a lower side by a photolithography process performed previously and a current layer formed on an upper side by a current lithography process. Alignment between patterns on the (current layer) must be very accurate. Therefore, after each photolithography process is completed, it is measured whether the alignment of each layer is properly performed. In this case, an overlay mark is used.

상기 오버레이 마크의 정밀도 측정은 전 공정에서 형성시킨 레이어와 현 공정을 통해 형성되는 레이어 간의 정렬 상태를 파악 및 보정하기 위한 목적으로 수행된다.Precision measurement of the overlay mark is performed for the purpose of identifying and correcting the alignment between the layer formed in the previous process and the layer formed through the current process.

상기와 같은 오버레이 마크의 측정 패턴은 다이(Die) 사이를 분할하는 스크라이브 라인(Scribe line) 내에 설치하는 것이 보통이다.The measurement pattern of the overlay mark as described above is usually installed in a scribe line that divides between dies.

상기 오버레이 마크의 계측 방법은, 한 축 방향의 오버레이 계측을 위해서 계측기가 이격된 두 가장자리부를 감지하여 이들 간의 중심점을 계산하게 된다.In the overlay mark measuring method, two edge portions spaced apart from the measuring instrument are sensed to calculate the center point between them for overlay measurement in one axial direction.

도 1은 종래의 오버레이 마크를 보여주는 구성도이고, 도 2의 (a)(b)는 종래의 쉘프쉐이딩효과에 의한 스케일 및 회전현상을 보여주는 평면도이다.1 is a block diagram showing a conventional overlay mark, Figure 2 (a) (b) is a plan view showing the scale and rotation phenomenon by the conventional shelf shading effect.

도 1을 참조하면, 종래에는 반도체 기판(100)상에 다수의 금속배선(120)이 형성되고, 상기 금속배선(120) 사이로 층간절연막(130)이 증착되며, 상기 금속배선(120)의 상면에 오버레이 마크(150)가 형성되게 된다.Referring to FIG. 1, in the related art, a plurality of metal wires 120 are formed on a semiconductor substrate 100, an interlayer insulating layer 130 is deposited between the metal wires 120, and an upper surface of the metal wires 120. Overlay mark 150 is formed on.

그러나 상기와 같이 금속배선(120)의 상면에 오버레이 마크(150)가 형성되는 경우, 상기 오버레이 마크(150)의 상측으로 필름(film)이 비대칭(asymmetry) 하게 증착되는 현상인 쉘프쉐이딩 효과를 유발하게 된다.However, when the overlay mark 150 is formed on the upper surface of the metal interconnection 120 as described above, the shelf shading effect is a phenomenon in which a film is asymmetrically deposited on the overlay mark 150. Done.

이 경우 도 2의 (a)에 도시된 바와 같이, 상기 쉘프쉐이딩 효과에 의해 필름이 비대칭하게 증착되면 웨이퍼의 센터에서 외곽으로 갈수록 오버레이 마크(150)의 X, Y 방향 계측 값이 점점 커지게 되는 스케일(Scale) 현상이 발생하게 되고, 도 2의 (b)에 도시된 바와 같이, 상기 오버레이 마크(150)에 채워지는 텅스텐(W)의 CMP(화학기계적 연마) 공정을 진행하는 과정에서 오버레이 마크(150)의 X, Y 방향 의 계측 값이 웨이퍼의 센터를 중심으로 조금씩 틀어지게 되는 회전(Rotation) 현상이 발생하게 된다.In this case, as shown in (a) of FIG. 2, when the film is asymmetrically deposited by the shelf shading effect, the X and Y direction measurement values of the overlay mark 150 gradually increase from the center of the wafer to the outside. Scale phenomenon occurs, as shown in Figure 2 (b), the overlay mark in the process of the CMP (chemical mechanical polishing) process of the tungsten (W) is filled in the overlay mark 150 A rotation phenomenon occurs in which the measured values in the X and Y directions of 150 are slightly distorted about the center of the wafer.

상기와 같은 스케일 및 회전 현상은 오버레이 미스매치를 가져오게 되고, 결국 반도체 소자의 신뢰성 및 수율(yield)을 저하시키는 문제점이 있다.Such scaling and rotational phenomena lead to overlay mismatch, which in turn lowers the reliability and yield of semiconductor devices.

본 발명은 상술한 문제점을 해결하고자 안출된 것으로, 오버레이 마크의 위치와 깊이를 최적화하여 필름이 비대칭하게 증착되는 현상인 쉘프쉐이딩 효과를 방지해줌으로써, 오버레이 미스매치를 줄일 수 있도록 한 반도체소자의 오버레이 마크 형성방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above-described problem, by optimizing the position and depth of the overlay mark to prevent the shelf shading effect, a phenomenon that the film is asymmetrically deposited, the overlay of the semiconductor device to reduce the overlay mismatch The purpose is to provide a method for forming a mark.

반도체 기판상에 형성된 각 레이어의 정렬상태를 계측하기 위한 반도체소자의 오버레이 마크에 있어서, 상기 오버레이 마크는 반도체 기판상에 형성된 다수의 금속배선 사이로 증착되는 층간절연막에 형성되는 것을 특징으로 한다.An overlay mark of a semiconductor device for measuring the alignment of each layer formed on a semiconductor substrate, wherein the overlay mark is formed on an interlayer insulating film deposited between a plurality of metal wires formed on the semiconductor substrate.

또한, 상기 오버레이 마크는 층간절연막에 형성하되, 상기 층간절연막의 하부레이어가 드러나지 않는 깊이로 형성되는 것을 특징으로 한다.In addition, the overlay mark is formed on the interlayer insulating film, and the depth of the lower layer of the interlayer insulating film is not exposed.

또한, 상기 오버레이 마크의 깊이는 0.3 ~ 0.5㎛로 형성되는 것을 특징으로 한다.In addition, the depth of the overlay mark is characterized in that formed in 0.3 ~ 0.5㎛.

또한, 상기 오버레이 마크의 폭은 1㎛×1㎛로 형성되는 것을 특징으로 한다.In addition, the width of the overlay mark is characterized in that formed in 1㎛ × 1㎛.

반도체 기판상에 형성된 각 레이어의 정렬상태를 계측하기 위한 반도체소자의 오버레이 마크 형성방법에 있어서, 상기 반도체 기판상에 다수의 금속배선을 형성하는 단계; 상기 금속배선 사이로 층간절연막을 증착하는 단계; 상기 층간절연막에 오버레이 마크를 형성하는 단계; 를 포함하여 이루어지는 것을 특징으로 한다.An overlay mark forming method of a semiconductor device for measuring the alignment of each layer formed on a semiconductor substrate, the method comprising: forming a plurality of metal wires on the semiconductor substrate; Depositing an interlayer insulating film between the metal wires; Forming an overlay mark on the interlayer insulating film; Characterized in that comprises a.

이상에서 상세히 설명한 바와 같이 본 발명에 따른 반도체소자의 오버레이 마크 및 그 형성방법은, 오버레이 마크의 위치와 깊이를 최적화시켜줌으로써 오버레이 미스매치를 줄일 수 있고 반도체소자의 신뢰성과 수율을 향상시킬 수 있는 장점이 있다.As described in detail above, the overlay mark and the method of forming the semiconductor device according to the present invention can reduce overlay mismatch by optimizing the position and depth of the overlay mark, and improve the reliability and yield of the semiconductor device. There is this.

이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대한 구성 및 작용을 상세히 설명하면 다음과 같다.Hereinafter, the configuration and operation of the preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

여기서, 종래 구성과 동일기능을 수행하는 구성요소에 대하여는 동일한 부호 및 명칭을 부여하여 설명한다.Here, the components that perform the same functions as the conventional configurations will be described with the same reference numerals and names.

도 3은 본 발명에 따른 반도체소자의 오버레이 마크를 보여주는 구성도이고, 도 4는 본 발명에 따른 반도체소자의 오버레이 마크의 효과를 보여주는 그래프이며, 도 5는 오버레이 마크 형성방법을 보여주는 흐름도이다.3 is a block diagram showing an overlay mark of a semiconductor device according to the present invention, Figure 4 is a graph showing the effect of the overlay mark of the semiconductor device according to the invention, Figure 5 is a flow chart showing a method for forming an overlay mark.

도 3을 참조하면, 본 발명은 반도체 기판(100)상에 다수의 금속배선(120)이 형성되고, 상기 금속배선(120) 사이로 층간절연막(130)이 증착되는 구성은 종래의 기술과 동일하므로 설명의 중복을 피하기 위하여 상세한 설명은 생략하고, 새로이 부가되는 구성 부재들의 동작을 중심으로 하여 상세히 설명한다.Referring to FIG. 3, according to the present invention, since a plurality of metal wires 120 are formed on the semiconductor substrate 100, and the interlayer insulating film 130 is deposited between the metal wires 120, the structure is the same as in the related art. Detailed description is omitted in order to avoid duplication of description, and will be described in detail with reference to the operation of the newly added constituent members.

본 발명에 따른 오버레이 마크는(200)는 상측으로 형성되는 필름이 비대칭하 게 증착되는 현상이 쉘프쉐이딩 효과를 방지할 수 있도록 상기 층간절연막(130)에 형성하되, 상기 층간절연막의 하부레이어(110)가 드러나지 않는 깊이로 형성된다. The overlay mark 200 according to the present invention is formed on the interlayer insulating film 130 so that the phenomenon in which the film is formed asymmetrically deposited on the upper side to prevent the shelf shading effect, the lower layer 110 of the interlayer insulating film ) Is formed to an invisible depth.

이 경우 상기 오버레이 마크(200)는 상면으로 필름이 비대칭하게 형성되는 것을 방지하기 위한 최적의 범위인 0.3 ~ 0.5㎛ 사이의 깊이(t)로 형성하는 것이 바람직하다.In this case, the overlay mark 200 is preferably formed to a depth (t) between 0.3 ~ 0.5㎛ which is an optimal range for preventing the film from being formed asymmetrically to the upper surface.

즉, 상기 오버레이 마크(200)는 형성되는 위치도 중요하지만 형성되는 깊이(t)도 역시 중요하며, 상기 오버레이 마크(200)의 깊이(t)가 0.3㎛ 이하로 형성될 경우엔 상면으로 필름이 비대칭하게 증착되어 오버레이 미스매치를 유발할 수 있게 된다.That is, the position where the overlay mark 200 is formed is also important, but the depth t formed is also important. When the depth t of the overlay mark 200 is formed to be 0.3 μm or less, Deposition asymmetrically can cause overlay mismatch.

또한, 상기 오버레이 마크(200)의 형성되는 폭은 1㎛ × 1㎛로 형성된다.In addition, the width of the overlay mark 200 is formed to 1㎛ × 1㎛.

도 4를 참조하면, 그래프에서 X 축은 오버레이 마크(200)의 수직 깊이(t)이며, Y축은 오버레이 미스매치 정도를 나타낸다. 여기서, 본 발명과 종래의 사진을 비교해 보면 오버레이 마크(200)의 변화를 통해 가장 큰 효과를 기대할 수 있는 것이 스케일현상이므로 웨이퍼스케일(wafer scale)를 비교해 보기로 한다.Referring to FIG. 4, in the graph, the X axis represents the vertical depth t of the overlay mark 200, and the Y axis represents the degree of overlay mismatch. Here, the comparison between the present invention and the conventional photo is a scale phenomenon in which the greatest effect can be expected through the change of the overlay mark 200. Thus, the wafer scale will be compared.

이 경우 상기 오버레이 마크(200)의 깊이(t)가 깊지 않을 경우에는 상면으로 필름이 비대칭하게 증착되는 현상이 발생하게 되므로, 상기 오버레이 마크(200)가 일정 깊이 이상으로 형성되어야만 오버레이 마크(200)의 상면에 필름이 비대칭하게 증착되는 것을 방지할 수 있어 정렬정확도가 좋아진다는 것을 알 수 있다.In this case, when the depth t of the overlay mark 200 is not deep, a phenomenon in which the film is asymmetrically deposited on the upper surface occurs. Therefore, the overlay mark 200 must be formed at a predetermined depth or more. It can be seen that the film can be prevented from being asymmetrically deposited on the upper surface of the film, thereby improving the alignment accuracy.

도 5를 참조하면, 반도체 기판(100)상에 형성된 각 레이어의 정렬상태를 계측하기 위한 반도체소자의 오버레이 마크 형성방법은 다음과 같다.Referring to FIG. 5, an overlay mark forming method of a semiconductor device for measuring the alignment of each layer formed on the semiconductor substrate 100 is as follows.

먼저, 상기 반도체 기판(100)상에 다수의 금속배선(120)을 형성한다(S210).First, a plurality of metal wires 120 are formed on the semiconductor substrate 100 (S210).

상기 금속배선(120) 사이 및 상측으로 층간절연막(130)을 증착한다(S230).An interlayer insulating layer 130 is deposited between and on the metal wires 120 (S230).

상기 층간절연막(130)에 오버레이 마크(200)를 형성하되, 상기 오버레이 마크(200)는 금속배선(120) 사이에 형성된 층간절연막(130)에 하부레이어(110)가 드러나지 않는 깊이로 형성한다(S250).An overlay mark 200 is formed on the interlayer insulating layer 130, and the overlay mark 200 is formed to a depth where the lower layer 110 is not exposed in the interlayer insulating layer 130 formed between the metal lines 120 ( S250).

이상에서는 본 발명을 특정의 바람직한 실시 예를 들어 도시하고 설명하였으나, 본 발명은 상기한 실시 예에 한정되지 않으며 본 발명의 기술사상을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능함은 물론이다.Although the present invention has been shown and described with reference to certain preferred embodiments, the present invention is not limited to the above-described embodiments, and the general knowledge in the technical field to which the present invention pertains falls within the scope of the technical spirit of the present invention. Of course, various changes and modifications are possible.

도 1은 종래의 오버레이 마크를 보여주는 구성도,1 is a block diagram showing a conventional overlay mark,

도 2의 (a)(b)는 종래의 쉘프쉐이딩효과에 의한 스케일 및 회전현상을 보여주는 평면도,Figure 2 (a) (b) is a plan view showing the scale and rotation phenomenon by the conventional shelf shading effect,

도 3은 본 발명에 따른 반도체소자의 오버레이 마크를 보여주는 구성도,3 is a configuration diagram showing an overlay mark of a semiconductor device according to the present invention;

도 4는 본 발명에 따른 반도체소자의 오버레이 마크의 효과를 보여주는 그래프,4 is a graph showing the effect of the overlay mark of the semiconductor device according to the present invention;

도 5는 본 발명에 따른 반도체소자의 오버레이 마크 형성방법을 보여주는 흐름도이다.5 is a flowchart illustrating a method of forming an overlay mark of a semiconductor device according to the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100 : 반도체 기판 110 : 하부레이어 100 semiconductor substrate 110 lower layer

120 : 금속배선 130 : 층간절연막120: metal wiring 130: interlayer insulating film

200 : 오버레이 마크200: overlay mark

Claims (5)

반도체 기판상에 형성된 각 레이어의 정렬상태를 계측하기 위한 반도체소자의 오버레이 마크에 있어서,In the overlay mark of the semiconductor element for measuring the alignment state of each layer formed on the semiconductor substrate, 상기 오버레이 마크는 반도체 기판상에 형성된 금속배선 사이로 증착되는 층간절연막에 형성되는 것을 특징으로 하는 반도체소자의 오버레이 마크.The overlay mark is an overlay mark of a semiconductor device, characterized in that formed on the interlayer insulating film deposited between the metal wiring formed on the semiconductor substrate. 제 1항에 있어서, 상기 오버레이 마크는 층간절연막에 형성하되, 상기 층간절연막의 하부레이어가 드러나지 않는 깊이로 형성되는 것을 특징으로 하는 반도체소자의 오버레이 마크.The overlay mark of claim 1, wherein the overlay mark is formed on the interlayer insulating layer, and is formed to a depth at which the lower layer of the interlayer insulating layer is not exposed. 제 1항 또는 제 2항에 있어서, 상기 오버레이 마크의 깊이는 0.3 ~ 0.5㎛로 형성되는 것을 특징으로 하는 반도체소자의 오버레이 마크.The overlay mark of claim 1, wherein the overlay mark has a depth of 0.3 μm to 0.5 μm. 제 3항에 있어서, 상기 오버레이 마크의 폭은 1㎛×1㎛로 형성되는 것을 특징으로 하는 반도체소자의 오버레이 마크.The overlay mark of claim 3, wherein the overlay mark has a width of 1 μm × 1 μm. 반도체 기판상에 형성된 각 레이어의 정렬상태를 계측하기 위한 반도체소자의 오버레이 마크 형성방법에 있어서,In the overlay mark forming method of a semiconductor device for measuring the alignment of each layer formed on a semiconductor substrate, 상기 반도체 기판상에 다수의 금속배선을 형성하는 단계;Forming a plurality of metal wires on the semiconductor substrate; 상기 금속배선 사이로 층간절연막을 증착하는 단계;Depositing an interlayer insulating film between the metal wires; 상기 층간절연막에 오버레이 마크를 형성하는 단계;Forming an overlay mark on the interlayer insulating film; 를 포함하여 이루어지는 것을 특징으로 하는 반도체소자의 오버레이 마크 형성방법.Overlay mark forming method of a semiconductor device comprising a.
KR1020070070482A 2007-07-13 2007-07-13 Overlay mark of semiconductor apparatus and its forming method KR100847638B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070070482A KR100847638B1 (en) 2007-07-13 2007-07-13 Overlay mark of semiconductor apparatus and its forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070070482A KR100847638B1 (en) 2007-07-13 2007-07-13 Overlay mark of semiconductor apparatus and its forming method

Publications (1)

Publication Number Publication Date
KR100847638B1 true KR100847638B1 (en) 2008-07-21

Family

ID=39824965

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070070482A KR100847638B1 (en) 2007-07-13 2007-07-13 Overlay mark of semiconductor apparatus and its forming method

Country Status (1)

Country Link
KR (1) KR100847638B1 (en)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11238664A (en) 1998-02-20 1999-08-31 Toko Inc Manufacture of semiconductor device
KR20020056388A (en) * 2000-12-29 2002-07-10 박종섭 Method for forming global aligning pattern using exposure of semiconductor
KR20020079918A (en) * 2000-12-27 2002-10-19 코닌클리즈케 필립스 일렉트로닉스 엔.브이. Method of measuring overlay
KR20040015050A (en) * 2001-01-24 2004-02-18 인피네온 테크놀로지스 아게 Design of lithography alignment and overlay measurement marks on cmp finished damascene surface
KR20050110467A (en) * 2004-05-19 2005-11-23 삼성전자주식회사 Measurement method for overlay mark and align key
KR20060000554A (en) * 2004-06-29 2006-01-06 삼성전자주식회사 Semiconductor and manufacturing method thereof
KR20060055862A (en) * 2004-11-19 2006-05-24 삼성전자주식회사 Method for forming alignment mark in metal layer process
US7053495B2 (en) 2001-09-17 2006-05-30 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit device and method for fabricating the same
KR100698750B1 (en) 2005-12-27 2007-03-23 동부일렉트로닉스 주식회사 Semiconductor device including the overlay mark and the manufacturing method thereof

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11238664A (en) 1998-02-20 1999-08-31 Toko Inc Manufacture of semiconductor device
KR20020079918A (en) * 2000-12-27 2002-10-19 코닌클리즈케 필립스 일렉트로닉스 엔.브이. Method of measuring overlay
KR20020056388A (en) * 2000-12-29 2002-07-10 박종섭 Method for forming global aligning pattern using exposure of semiconductor
KR20040015050A (en) * 2001-01-24 2004-02-18 인피네온 테크놀로지스 아게 Design of lithography alignment and overlay measurement marks on cmp finished damascene surface
US7053495B2 (en) 2001-09-17 2006-05-30 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit device and method for fabricating the same
KR20050110467A (en) * 2004-05-19 2005-11-23 삼성전자주식회사 Measurement method for overlay mark and align key
KR20060000554A (en) * 2004-06-29 2006-01-06 삼성전자주식회사 Semiconductor and manufacturing method thereof
KR20060055862A (en) * 2004-11-19 2006-05-24 삼성전자주식회사 Method for forming alignment mark in metal layer process
KR100698750B1 (en) 2005-12-27 2007-03-23 동부일렉트로닉스 주식회사 Semiconductor device including the overlay mark and the manufacturing method thereof

Similar Documents

Publication Publication Date Title
US11876054B2 (en) Overlay mark and method of making
US7258953B2 (en) Multi-layer registration and dimensional test mark for scatterometrical measurement
TWI229243B (en) Lithographic marker structure, lithographic projection apparatus comprising such a lithographic marker structure and method for substrate alignment using such a lithographic marker structure
CN107037699B (en) The forming method of mark structure
KR20070037522A (en) Overlay key, method of forming the overlay key and method of measuring overlay accuracy using the overlay key
US20070035039A1 (en) Overlay marker for use in fabricating a semiconductor device and related method of measuring overlay accuracy
US7485975B2 (en) Alignment error measuring mark and method for manufacturing semiconductor device using the same
JPH0321901B2 (en)
TW202027133A (en) Apparatus and method for aligning integrated circuit layers using multiple grating materials
CN112201572A (en) Method for stacking multilayer wafers and system for stacking multilayer wafers
CN108231663A (en) The method for making semiconductor device
CN113555345A (en) Semiconductor mark and method for forming the same
JP5345833B2 (en) Method for creating alignment mark on substrate, alignment method and substrate
KR100847638B1 (en) Overlay mark of semiconductor apparatus and its forming method
CN103107115B (en) A kind of etching control method
US20030044057A1 (en) Method of checking overlap accuracy of patterns on four stacked semiconductor layers
KR20100072886A (en) Multi overlay mark and method for forming the same
KR100941805B1 (en) Method of forming an overlay key in a semiconductor device
KR100614796B1 (en) Method for aligning a wafer
KR20040033621A (en) Method for measuring critical dimension of semiconductor device
CN116417361A (en) Method for forming film thickness measuring region
CN1293604C (en) Structure of superposition mark and method for forming same
KR20100134417A (en) Manufacturing method of overlay vernier
KR20080001206A (en) Overlay vernier and method for fabricating semiconductor device using the same
KR100734079B1 (en) Method for measuring overlay in lithography process

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee