JPH11237609A - 表示装置およびその駆動方法 - Google Patents
表示装置およびその駆動方法Info
- Publication number
- JPH11237609A JPH11237609A JP3926698A JP3926698A JPH11237609A JP H11237609 A JPH11237609 A JP H11237609A JP 3926698 A JP3926698 A JP 3926698A JP 3926698 A JP3926698 A JP 3926698A JP H11237609 A JPH11237609 A JP H11237609A
- Authority
- JP
- Japan
- Prior art keywords
- data
- voltage
- potential
- electrode
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】 クロストークの発生を抑制する。
【解決手段】 スイッチ（Ｓ１〜Ｓ４）は、補正信号が
Ｌ期間には、スイッチ（Ｓ１、Ｓ４）がオン状態、スイ
ッチ（Ｓ２、Ｓ３）がオフ状態となり、走査電圧パルス
の出力は、＋ＶＲまたは−ＶＲが出力される。また、補
正信号がＨ期間には、スイッチ（Ｓ１、Ｓ４）がオフ状
態、スイッチ（Ｓ２、Ｓ３）がオン状態となり、走査電
圧パルスの出力は、非選択電位（ＶＭ）に対して極性が
逆側の電位−ＶＣまたは＋ＶＣが出力される。以上の動
作により選択パルスの電位は、補正期間で非選択電位
（ＶＭ）に対して極性が逆の電位に固定され、選択パル
スの立ち下がりが急峻となり、波形歪みが補正される。
Ｌ期間には、スイッチ（Ｓ１、Ｓ４）がオン状態、スイ
ッチ（Ｓ２、Ｓ３）がオフ状態となり、走査電圧パルス
の出力は、＋ＶＲまたは−ＶＲが出力される。また、補
正信号がＨ期間には、スイッチ（Ｓ１、Ｓ４）がオフ状
態、スイッチ（Ｓ２、Ｓ３）がオン状態となり、走査電
圧パルスの出力は、非選択電位（ＶＭ）に対して極性が
逆側の電位−ＶＣまたは＋ＶＣが出力される。以上の動
作により選択パルスの電位は、補正期間で非選択電位
（ＶＭ）に対して極性が逆の電位に固定され、選択パル
スの立ち下がりが急峻となり、波形歪みが補正される。
Description
【０００１】
【発明の属する技術分野】本発明は、たとえばＡＶ（Ａ
ｕｄｉｏ Ｖｉｓｕａｌ）機器、ＯＡ（ｏｆｆｉｃｅ
Ａｕｔｏｍａｔｉｏｎ）機器等に用いられ、特に高速で
大容量の表示面を持つ単純マトリクス型の液晶表示装置
などの表示装置および表示装置の駆動方法に関する。
ｕｄｉｏ Ｖｉｓｕａｌ）機器、ＯＡ（ｏｆｆｉｃｅ
Ａｕｔｏｍａｔｉｏｎ）機器等に用いられ、特に高速で
大容量の表示面を持つ単純マトリクス型の液晶表示装置
などの表示装置および表示装置の駆動方法に関する。
【０００２】
【従来の技術】近年、高度情報化社会の進展に伴って、
高コントラストと高速応答性とを両立させ、動画を表示
可能とする液晶表示装置の需要が高まってきている。液
晶表示装置に備えられる液晶表示パネルは、単純マトリ
クス型液晶表示パネルとアクティブマトリクス型液晶表
示パネルとに大別され、単純マトリクス型液晶表示パネ
ルとアクティブマトリクス型液晶表示パネルとを比較す
ると、単純マトリクス型液晶表示パネルの方が、パネル
構造が単純化されているため、製造プロセスが容易であ
り、コスト的には有利である。
高コントラストと高速応答性とを両立させ、動画を表示
可能とする液晶表示装置の需要が高まってきている。液
晶表示装置に備えられる液晶表示パネルは、単純マトリ
クス型液晶表示パネルとアクティブマトリクス型液晶表
示パネルとに大別され、単純マトリクス型液晶表示パネ
ルとアクティブマトリクス型液晶表示パネルとを比較す
ると、単純マトリクス型液晶表示パネルの方が、パネル
構造が単純化されているため、製造プロセスが容易であ
り、コスト的には有利である。
【０００３】ところで、大容量表示が可能な単純マトリ
クス型液晶表示パネルとしては、一対の基板の間にＳＴ
Ｎ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）液晶
が設けられ、かつ、両基板の外側に偏光板が配置された
ＳＴＮ液晶表示パネルが用いられている。この構造を以
下により詳細に説明する。
クス型液晶表示パネルとしては、一対の基板の間にＳＴ
Ｎ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）液晶
が設けられ、かつ、両基板の外側に偏光板が配置された
ＳＴＮ液晶表示パネルが用いられている。この構造を以
下により詳細に説明する。
【０００４】一方の基板上には相互に平行な複数のデー
タ電極（信号電極）が形成され、その上には配向膜が被
覆されている。また、他方の基板上には、相互に平行で
あって、前記データ電極の延びる方向と直交する方向に
延びる複数の走査電極が形成され、その上には配向膜が
被覆されている。これらの各基板の間に、高コントラス
トを実現すべく、液晶分子を１８０度から２７０度程度
までねじる、いわゆるＳＴＮ液晶が配設され、さらに偏
光板を組み合わせた構成となっている。
タ電極（信号電極）が形成され、その上には配向膜が被
覆されている。また、他方の基板上には、相互に平行で
あって、前記データ電極の延びる方向と直交する方向に
延びる複数の走査電極が形成され、その上には配向膜が
被覆されている。これらの各基板の間に、高コントラス
トを実現すべく、液晶分子を１８０度から２７０度程度
までねじる、いわゆるＳＴＮ液晶が配設され、さらに偏
光板を組み合わせた構成となっている。
【０００５】更には、このＳＴＮ液晶表示パネルに、液
晶や高分子フィルムで構成した位相補償板を組み込んだ
構成のものも商品化されており、かかる構成の液晶表示
パネルが現在、単純マトリクス型液晶表示パネルの主流
となっている。
晶や高分子フィルムで構成した位相補償板を組み込んだ
構成のものも商品化されており、かかる構成の液晶表示
パネルが現在、単純マトリクス型液晶表示パネルの主流
となっている。
【０００６】このような単純マトリクス型液晶表示パネ
ルにおける応答速度は３００ｍｓ程度であり、駆動方式
としては、図７に示す各走査電極を１本毎に順次選択
し、それに同期してデータ電極にデータ信号を印加する
線順次走査駆動法が用いられている。
ルにおける応答速度は３００ｍｓ程度であり、駆動方式
としては、図７に示す各走査電極を１本毎に順次選択
し、それに同期してデータ電極にデータ信号を印加する
線順次走査駆動法が用いられている。
【０００７】一方、液晶表示パネルの応答特性を改善す
るために、液晶層の薄層化や液晶材料の低粘度化が検討
され、ビデオ画像等の動画表示が可能な応答速度１５０
ｍｓ以下の液晶表示パネルが開発されつつある。
るために、液晶層の薄層化や液晶材料の低粘度化が検討
され、ビデオ画像等の動画表示が可能な応答速度１５０
ｍｓ以下の液晶表示パネルが開発されつつある。
【０００８】しかし、従来の線順次走査駆動法により、
上記高速応答液晶表示パネルを駆動した場合には、液晶
が本来の実効値応答より逸脱し、透過率が表示画素およ
び非表示画素の印加電圧波形に応答して変化する現象、
いわゆるフレームレスポンス現象を生じてしまう。つま
り、非表示画素部の透過率が上昇するとともに、表示画
素部の透過率が減少するため、表示された画像のコント
ラストが低下し、良好な表示特性が得られなくなる。
上記高速応答液晶表示パネルを駆動した場合には、液晶
が本来の実効値応答より逸脱し、透過率が表示画素およ
び非表示画素の印加電圧波形に応答して変化する現象、
いわゆるフレームレスポンス現象を生じてしまう。つま
り、非表示画素部の透過率が上昇するとともに、表示画
素部の透過率が減少するため、表示された画像のコント
ラストが低下し、良好な表示特性が得られなくなる。
【０００９】そこで近年、上記フレームレスポンス現象
を抑制する駆動方式として、以下の方式が提案されてい
る。その駆動方式は、図８に示すように１フレーム期間
ＴFを複数の期間に均等分割した各期間毎に複数、この
例では４本の走査電極を同時選択し、かつデータ電極に
は式（１）に従う電圧を印加して駆動する方式である
（Ｔ．Ｎ．Ｒｕｃｋｍｏｎｇａｔｈａｎ ｅｔ ａｌ．，
Ｊａｐａｎ Ｄｉｓｐｌａｙ ９２，Ｄｉｇｅｓｔ、ｐ．
６５，特開平６−４０４９他，以下シーケンシーアドレ
ッシング法（ＳＡＴ法）と呼ぶ。）。
を抑制する駆動方式として、以下の方式が提案されてい
る。その駆動方式は、図８に示すように１フレーム期間
ＴFを複数の期間に均等分割した各期間毎に複数、この
例では４本の走査電極を同時選択し、かつデータ電極に
は式（１）に従う電圧を印加して駆動する方式である
（Ｔ．Ｎ．Ｒｕｃｋｍｏｎｇａｔｈａｎ ｅｔ ａｌ．，
Ｊａｐａｎ Ｄｉｓｐｌａｙ ９２，Ｄｉｇｅｓｔ、ｐ．
６５，特開平６−４０４９他，以下シーケンシーアドレ
ッシング法（ＳＡＴ法）と呼ぶ。）。
【００１０】
【数１】
【００１１】但し、ｋ ：比例定数 Ｆｉ（ｔ）：時刻ｔにｉ行目に印加する電圧を決定する
関数値 Ｉｉｊ ：ｉ行ｊ列の表示データ Ｎ ：全走査電極数 また、実際の液晶表示パネルモジュールは、ＩＴＯ等で
形成される走査電極の電極抵抗および走査側ドライバＩ
ＣのＯＮ抵抗と液晶の容量成分とによってローパス・フ
ィルターが構成され、走査パルスの立ち上がりおよび立
ち下がり時の波形が図９に示すように歪んでしまう。
関数値 Ｉｉｊ ：ｉ行ｊ列の表示データ Ｎ ：全走査電極数 また、実際の液晶表示パネルモジュールは、ＩＴＯ等で
形成される走査電極の電極抵抗および走査側ドライバＩ
ＣのＯＮ抵抗と液晶の容量成分とによってローパス・フ
ィルターが構成され、走査パルスの立ち上がりおよび立
ち下がり時の波形が図９に示すように歪んでしまう。
【００１２】以下、上記立ち下がり時の波形歪みに起因
する表示品位の低下について説明する。
する表示品位の低下について説明する。
【００１３】図９に示すように走査電圧の波形が鈍る
と、この走査電圧が他の走査期間にはみ出す。この場
合、本来選択しないデータ信号を選択してしまうことに
より、クロストークが発生する。
と、この走査電圧が他の走査期間にはみ出す。この場
合、本来選択しないデータ信号を選択してしまうことに
より、クロストークが発生する。
【００１４】そこで、選択パルスのパルス幅を図１０の
ように短くすることにより、走査パルス波形の鈍りによ
って次の走査電極のデータ信号を選択してしまうという
ことを回避する方式が提案されている（特開平５−１５
０７５０）。
ように短くすることにより、走査パルス波形の鈍りによ
って次の走査電極のデータ信号を選択してしまうという
ことを回避する方式が提案されている（特開平５−１５
０７５０）。
【００１５】
【発明が解決しようとする課題】液晶表示パネルは、大
画面化および高速応答化を図ると、ＩＴＯ等で形成され
る走査電極の電極抵抗や液晶の容量成分が増大し、上記
走査電圧波形の歪みが大きくなり、クロストークが顕著
となる。そこで、これを回避するために、上記方式のよ
うに選択パルスの短幅化を更に短幅にすることが考えら
れるが、選択パルスの幅を短くし過ぎると、ＯＮ時とＯ
ＦＦ時との実効電圧差が小さくなり、コントラストが得
られなくなるという問題点がある。
画面化および高速応答化を図ると、ＩＴＯ等で形成され
る走査電極の電極抵抗や液晶の容量成分が増大し、上記
走査電圧波形の歪みが大きくなり、クロストークが顕著
となる。そこで、これを回避するために、上記方式のよ
うに選択パルスの短幅化を更に短幅にすることが考えら
れるが、選択パルスの幅を短くし過ぎると、ＯＮ時とＯ
ＦＦ時との実効電圧差が小さくなり、コントラストが得
られなくなるという問題点がある。
【００１６】また、最近では画面の高精細化が急激に進
んでおり、本来選択パルスの幅自体も短くなる傾向にあ
る。更に、選択パルスの幅を短くした場合には、その分
選択パルスの振幅を高く設定する必要があるが、このよ
うに設定すると応答速度が速い液晶の場合にはフレーム
レスポンスが顕著となることや、振幅が高くなることに
よって立ち下がり時の波形なまりが更に大きくなる等の
問題がある。このためクロストークを回避するために選
択パルスの幅を短くしていくことは困難な状況にある。
んでおり、本来選択パルスの幅自体も短くなる傾向にあ
る。更に、選択パルスの幅を短くした場合には、その分
選択パルスの振幅を高く設定する必要があるが、このよ
うに設定すると応答速度が速い液晶の場合にはフレーム
レスポンスが顕著となることや、振幅が高くなることに
よって立ち下がり時の波形なまりが更に大きくなる等の
問題がある。このためクロストークを回避するために選
択パルスの幅を短くしていくことは困難な状況にある。
【００１７】本発明は、このような従来技術の課題を解
決すべくなされたものであり、クロストークの発生を抑
制することができる表示装置および表示装置の駆動方法
を提供することを目的とする。
決すべくなされたものであり、クロストークの発生を抑
制することができる表示装置および表示装置の駆動方法
を提供することを目的とする。
【００１８】
【課題を解決するための手段】本発明の表示装置の駆動
方法は、複数の走査電極と複数のデータ電極とが相互に
交差して対向配置され、各走査電極と各データ電極との
各交差部位にそれぞれの画素が形成されている表示装置
に対し、各走査電極と各データ電極を通じて各画素にそ
れぞれの電圧を加えて、これらの画素をオンまたはオフ
に切り換える表示装置の駆動方法であって、走査電圧と
して走査電極に印加される選択パルスを、データ電圧が
データ電極へ出力されるデータ電圧出力期間におけるデ
ータ出力終了直前からデータ出力終了までの間、選択パ
ルスの電位を非選択電位に対して極性が逆となるよう電
位を固定するので、そのことにより上記目的が達成され
る。
方法は、複数の走査電極と複数のデータ電極とが相互に
交差して対向配置され、各走査電極と各データ電極との
各交差部位にそれぞれの画素が形成されている表示装置
に対し、各走査電極と各データ電極を通じて各画素にそ
れぞれの電圧を加えて、これらの画素をオンまたはオフ
に切り換える表示装置の駆動方法であって、走査電圧と
して走査電極に印加される選択パルスを、データ電圧が
データ電極へ出力されるデータ電圧出力期間におけるデ
ータ出力終了直前からデータ出力終了までの間、選択パ
ルスの電位を非選択電位に対して極性が逆となるよう電
位を固定するので、そのことにより上記目的が達成され
る。
【００１９】本発明の表示装置の駆動方法において、前
記データ電圧がデータ電極へ出力されるデータ電圧出力
期間におけるデータ出力終了直前からデータ出力終了ま
での間の選択パルスの電位を、データ電極に印加される
電位とするようにしてもよい。
記データ電圧がデータ電極へ出力されるデータ電圧出力
期間におけるデータ出力終了直前からデータ出力終了ま
での間の選択パルスの電位を、データ電極に印加される
電位とするようにしてもよい。
【００２０】本発明の表示装置の駆動方法において、走
査電極を複数のグループに分割し、各グループに属する
走査電極に印加する電圧を、直交関数に従った電圧と
し、データ電極には表示データと前記直交関数との積の
総和に比例した電圧を印加するようにしてもよい。
査電極を複数のグループに分割し、各グループに属する
走査電極に印加する電圧を、直交関数に従った電圧と
し、データ電極には表示データと前記直交関数との積の
総和に比例した電圧を印加するようにしてもよい。
【００２１】本発明の表示装置は、複数の走査電極と複
数のデータ電極とが相互に交差して対向配置され、各走
査電極と各データ電極との各交差部位にそれぞれの画素
が形成され、各走査電極と各データ電極を通じて各画素
にそれぞれの電圧を加えて、これらの画素をオンまたは
オフに切り換えるよう駆動される表示装置において、表
示データに応じた電圧をデータ電圧としてデータ電極に
出力する手段と、走査電圧として走査電極に印加する選
択パルスを出力する手段と、データ電圧がデータ電極へ
出力されるデータ電圧出力期間におけるデータ出力終了
直前からデータ出力終了までの間、選択パルスの電位を
非選択電位に対して極性が逆側の電位に固定する手段と
を備え、そのことにより上記目的が達成される。
数のデータ電極とが相互に交差して対向配置され、各走
査電極と各データ電極との各交差部位にそれぞれの画素
が形成され、各走査電極と各データ電極を通じて各画素
にそれぞれの電圧を加えて、これらの画素をオンまたは
オフに切り換えるよう駆動される表示装置において、表
示データに応じた電圧をデータ電圧としてデータ電極に
出力する手段と、走査電圧として走査電極に印加する選
択パルスを出力する手段と、データ電圧がデータ電極へ
出力されるデータ電圧出力期間におけるデータ出力終了
直前からデータ出力終了までの間、選択パルスの電位を
非選択電位に対して極性が逆側の電位に固定する手段と
を備え、そのことにより上記目的が達成される。
【００２２】本発明の表示装置において、前記選択パル
スの電位を非選択電位に対して極性が逆側の電位に固定
する手段が、走査電圧として走査電極に印加される選択
パルスを生成する手段の内部に構成されているようにす
ることができる。
スの電位を非選択電位に対して極性が逆側の電位に固定
する手段が、走査電圧として走査電極に印加される選択
パルスを生成する手段の内部に構成されているようにす
ることができる。
【００２３】以下、本発明の作用につき説明する。
【００２４】本発明にあっては、選択パルスの極性を、
補正期間において非選択電位に対して逆極性となるよう
にするので、クロストークを抑えることが可能となり、
その結果、均一な表示特性を実現できる。
補正期間において非選択電位に対して逆極性となるよう
にするので、クロストークを抑えることが可能となり、
その結果、均一な表示特性を実現できる。
【００２５】
【発明の実施の形態】以下、本発明の実施形態を具体的
に説明する。
に説明する。
【００２６】（実施形態１）図１は、従来の線順次駆動
法を用いた液晶表示装置に、本発明の駆動方法（つまり
波形歪み補正方式）を適用した場合のブロック図であ
る。
法を用いた液晶表示装置に、本発明の駆動方法（つまり
波形歪み補正方式）を適用した場合のブロック図であ
る。
【００２７】同図において、液晶表示パネル１は一対の
基板を有し、一方の基板にＮ本の走査電極２を並設し
て、この上に配向膜を形成すると共に、他方の基板にＭ
本のデータ電極３を平行に並設して、この上に配向膜を
形成し、各走査電極２と各データ電極３を相互に交差さ
せた状態で、これらの基板を対向配置して、これらの基
板間に液晶層を挟持し、各走査電極２と各データ電極３
の交差部位にそれぞれの画素を形成する。またそれぞれ
の走査電極２およびデータ電極３には、走査側ドライバ
４およびデータ側ドライバ５が接続されている。
基板を有し、一方の基板にＮ本の走査電極２を並設し
て、この上に配向膜を形成すると共に、他方の基板にＭ
本のデータ電極３を平行に並設して、この上に配向膜を
形成し、各走査電極２と各データ電極３を相互に交差さ
せた状態で、これらの基板を対向配置して、これらの基
板間に液晶層を挟持し、各走査電極２と各データ電極３
の交差部位にそれぞれの画素を形成する。またそれぞれ
の走査電極２およびデータ電極３には、走査側ドライバ
４およびデータ側ドライバ５が接続されている。
【００２８】また、図１の走査側ドライバ４およびデー
タ側ドライバ５には、図２の駆動電圧生成回路により生
成された電圧がそれぞれ印加される。走査側ドライバ４
は選択時には、図２の駆動電圧生成回路の出力端子１ま
たは５の出力電圧を、非選択時には、出力端子３の電圧
を出力する。また、データ側ドライバ５は、表示データ
に応じて、図２の駆動電圧生成回路の出力端子２または
４の出力電圧を出力する。
タ側ドライバ５には、図２の駆動電圧生成回路により生
成された電圧がそれぞれ印加される。走査側ドライバ４
は選択時には、図２の駆動電圧生成回路の出力端子１ま
たは５の出力電圧を、非選択時には、出力端子３の電圧
を出力する。また、データ側ドライバ５は、表示データ
に応じて、図２の駆動電圧生成回路の出力端子２または
４の出力電圧を出力する。
【００２９】図２の駆動電圧生成回路は、オペレーショ
ンアンプ（演算増幅器）、抵抗およびスイッチ（ＦＥＴ
等）で構成され、抵抗によって各電圧＋ＶＥＥ、−ＶＥ
Ｅを分圧して、各電圧（±ＶＲ、±ＶＣ、ＶＭ）を生成
する。
ンアンプ（演算増幅器）、抵抗およびスイッチ（ＦＥＴ
等）で構成され、抵抗によって各電圧＋ＶＥＥ、−ＶＥ
Ｅを分圧して、各電圧（±ＶＲ、±ＶＣ、ＶＭ）を生成
する。
【００３０】ここで、図９で説明した走査電圧の波形歪
みを補正するために、本駆動電圧生成回路は走査電極に
印加する選択パルスを、データ電圧がデータ電極へ出力
されるデータ電圧出力期間におけるデータ出力終了直前
からデータ出力終了までの間、選択パルスの電位（＋Ｖ
Ｒ、−ＶＲ）を非選択電位（ＶＭ）を挟んで極性が逆側
の電位（−ＶＣまたは＋ＶＣ）に固定するために、ＦＥ
Ｔ等で構成される電圧切替え用スイッチ（Ｓ１〜Ｓ４）
を備えている。
みを補正するために、本駆動電圧生成回路は走査電極に
印加する選択パルスを、データ電圧がデータ電極へ出力
されるデータ電圧出力期間におけるデータ出力終了直前
からデータ出力終了までの間、選択パルスの電位（＋Ｖ
Ｒ、−ＶＲ）を非選択電位（ＶＭ）を挟んで極性が逆側
の電位（−ＶＣまたは＋ＶＣ）に固定するために、ＦＥ
Ｔ等で構成される電圧切替え用スイッチ（Ｓ１〜Ｓ４）
を備えている。
【００３１】上記スイッチは、表１に従って動作し、図
３に示す補正信号がＬ期間には、スイッチ（Ｓ１、Ｓ
４）がオン状態、スイッチ（Ｓ２、Ｓ３）がオフ状態と
なり、走査電圧パルスの出力は、＋ＶＲまたは−ＶＲが
出力される。
３に示す補正信号がＬ期間には、スイッチ（Ｓ１、Ｓ
４）がオン状態、スイッチ（Ｓ２、Ｓ３）がオフ状態と
なり、走査電圧パルスの出力は、＋ＶＲまたは−ＶＲが
出力される。
【００３２】
【表１】
【００３３】また、補正信号がＨ期間には、スイッチ
（Ｓ１、Ｓ４）がオフ状態、スイッチ（Ｓ２、Ｓ３）が
オン状態となり、走査電圧パルスの出力は、非選択電位
（ＶＭ）に対して極性が逆側の電位−ＶＣまたは＋ＶＣ
が出力される。
（Ｓ１、Ｓ４）がオフ状態、スイッチ（Ｓ２、Ｓ３）が
オン状態となり、走査電圧パルスの出力は、非選択電位
（ＶＭ）に対して極性が逆側の電位−ＶＣまたは＋ＶＣ
が出力される。
【００３４】以上の動作により選択パルスの電位は、補
正期間で非選択電位（ＶＭ）に対して極性が逆の電位に
固定され、選択パルスの立ち下がりが急峻となり、波形
歪みが補正される。本実施形態では、補正期間の電位を
−ＶＣまたは＋ＶＣに固定するように構成されている
が、液晶表示パネルの容量および配線抵抗が大きく走査
電圧波形の歪みが大きい場合には、−ＶＣまたは＋ＶＣ
に代えて、−ＶＲまたは＋ＶＲに固定するように構成
し、さらに急峻に波形を立ち下げることも可能である。
正期間で非選択電位（ＶＭ）に対して極性が逆の電位に
固定され、選択パルスの立ち下がりが急峻となり、波形
歪みが補正される。本実施形態では、補正期間の電位を
−ＶＣまたは＋ＶＣに固定するように構成されている
が、液晶表示パネルの容量および配線抵抗が大きく走査
電圧波形の歪みが大きい場合には、−ＶＣまたは＋ＶＣ
に代えて、−ＶＲまたは＋ＶＲに固定するように構成
し、さらに急峻に波形を立ち下げることも可能である。
【００３５】（実施形態２）図４は、複数の走査電極を
同時に選択するＳＡＴ法を用いた液晶表示装置に、本発
明の駆動方法（つまり波形歪み補正方式）を適用した場
合のブロック図である。
同時に選択するＳＡＴ法を用いた液晶表示装置に、本発
明の駆動方法（つまり波形歪み補正方式）を適用した場
合のブロック図である。
【００３６】同図において、液晶表示パネル１は一対の
基板を有し、一方の基板にＮ本の走査電極２を並設し
て、この上に配向膜を形成すると共に、他方の基板にＭ
本のデータ電極３を平行に並設して、この上に配向膜を
形成し、各走査電極２と各データ電極３を相互に交差さ
せた状態で、これらの基板を対向配置して、これらの基
板間に液晶層を挟持し、各走査電極２と各データ電極３
の交差部位にそれぞれの画素を形成する。またそれぞれ
の走査電極２およびデータ電極３には、走査側ドライバ
４およびデータ側ドライバ５が接続されている。
基板を有し、一方の基板にＮ本の走査電極２を並設し
て、この上に配向膜を形成すると共に、他方の基板にＭ
本のデータ電極３を平行に並設して、この上に配向膜を
形成し、各走査電極２と各データ電極３を相互に交差さ
せた状態で、これらの基板を対向配置して、これらの基
板間に液晶層を挟持し、各走査電極２と各データ電極３
の交差部位にそれぞれの画素を形成する。またそれぞれ
の走査電極２およびデータ電極３には、走査側ドライバ
４およびデータ側ドライバ５が接続されている。
【００３７】また、図４の走査側ドライバ４およびデー
タ側ドライバ５には、図５の駆動電圧生成回路により生
成された電圧がそれぞれ印加される。
タ側ドライバ５には、図５の駆動電圧生成回路により生
成された電圧がそれぞれ印加される。
【００３８】走査側ドライバ４は、直交関数生成回路６
からの関数データに基づいて、選択時には、駆動電圧生
成回路の出力端子１または７の出力電圧を、非選択時に
は、出力端子４の電圧を出力する。
からの関数データに基づいて、選択時には、駆動電圧生
成回路の出力端子１または７の出力電圧を、非選択時に
は、出力端子４の電圧を出力する。
【００３９】表示データは、一旦、Ｎ×Ｍの容量を有す
るバッファメモリ７に蓄えられ、演算回路８において、
選択されたＬ本の走査電極２に対応するＬビットの表示
データと、直交関数生成回路６からのＬビットの関数デ
ータをもとに、式１に従った信号を生成し、その結果を
データ側ドライバ５に転送する。データ側ドライバ５
は、それに応じた電圧をデータ電極３に一斉に出力す
る。
るバッファメモリ７に蓄えられ、演算回路８において、
選択されたＬ本の走査電極２に対応するＬビットの表示
データと、直交関数生成回路６からのＬビットの関数デ
ータをもとに、式１に従った信号を生成し、その結果を
データ側ドライバ５に転送する。データ側ドライバ５
は、それに応じた電圧をデータ電極３に一斉に出力す
る。
【００４０】図５の駆動電圧生成回路は、オペレーショ
ンアンプ（演算増幅器）、抵抗およびスイッチ（ＦＥＴ
等）で構成され、抵抗によって各電圧＋ＶＥＥ、−ＶＥ
Ｅを分圧して、各電圧（±ＶＲ、±ＶＣ１、±ＶＣ２、
ＶＭ）を生成する。
ンアンプ（演算増幅器）、抵抗およびスイッチ（ＦＥＴ
等）で構成され、抵抗によって各電圧＋ＶＥＥ、−ＶＥ
Ｅを分圧して、各電圧（±ＶＲ、±ＶＣ１、±ＶＣ２、
ＶＭ）を生成する。
【００４１】ここで、図９で説明した走査電圧の波形歪
みを補正するために、本駆動電圧生成回路は走査電極２
に印加する選択パルスを、データ電圧がデータ電極へ出
力されるデータ電圧出力期間におけるデータ出力終了直
前からデータ出力終了までの間、選択パルスの電位（＋
ＶＲ、−ＶＲ）を非選択電位（ＶＭ）を挟んで極性が逆
側の電位（−ＶＣ１または＋ＶＣ１）に固定するため
に、ＦＥＴ等で構成される電圧切替え用スイッチ（Ｓ１
〜Ｓ４）を備えている。本実施形態では、補正期間の電
位を−ＶＣ１または＋ＶＣ１に固定するよう構成されて
いるが、液晶表示パネルの容量および配線抵抗が大きく
走査電圧波形の歪みが大きい場合には、−ＶＣ１または
＋ＶＣ１に代えて、−ＶＣ２または＋ＶＣ２、あるいは
−ＶＲまたは＋ＶＲに固定するように構成し、さらに急
峻に波形を立ち下げることも可能である。
みを補正するために、本駆動電圧生成回路は走査電極２
に印加する選択パルスを、データ電圧がデータ電極へ出
力されるデータ電圧出力期間におけるデータ出力終了直
前からデータ出力終了までの間、選択パルスの電位（＋
ＶＲ、−ＶＲ）を非選択電位（ＶＭ）を挟んで極性が逆
側の電位（−ＶＣ１または＋ＶＣ１）に固定するため
に、ＦＥＴ等で構成される電圧切替え用スイッチ（Ｓ１
〜Ｓ４）を備えている。本実施形態では、補正期間の電
位を−ＶＣ１または＋ＶＣ１に固定するよう構成されて
いるが、液晶表示パネルの容量および配線抵抗が大きく
走査電圧波形の歪みが大きい場合には、−ＶＣ１または
＋ＶＣ１に代えて、−ＶＣ２または＋ＶＣ２、あるいは
−ＶＲまたは＋ＶＲに固定するように構成し、さらに急
峻に波形を立ち下げることも可能である。
【００４２】上記スイッチは、表２に従って動作し、図
６に示す補正信号がＬ期間には、スイッチ（Ｓ１、Ｓ
４）がオン状態、スイッチ（Ｓ２、Ｓ３）がオフ状態と
なり、走査電圧パルスの出力は、＋ＶＲまたは−ＶＲが
出力される。
６に示す補正信号がＬ期間には、スイッチ（Ｓ１、Ｓ
４）がオン状態、スイッチ（Ｓ２、Ｓ３）がオフ状態と
なり、走査電圧パルスの出力は、＋ＶＲまたは−ＶＲが
出力される。
【００４３】
【表２】
【００４４】また、補正信号がＨ期間には、スイッチ
（Ｓ１、Ｓ４）がオフ状態、スイッチ（Ｓ２、Ｓ３）が
オン状態となり、走査電圧パルスの出力は、非選択電位
（ＶＭ）に対して極性が逆側の電位−ＶＣ１または＋Ｖ
Ｃ１が出力される。
（Ｓ１、Ｓ４）がオフ状態、スイッチ（Ｓ２、Ｓ３）が
オン状態となり、走査電圧パルスの出力は、非選択電位
（ＶＭ）に対して極性が逆側の電位−ＶＣ１または＋Ｖ
Ｃ１が出力される。
【００４５】以上の動作により選択パルスの電位は、補
正期間で非選択電位（ＶＭ）に対して極性が逆の電位に
固定され、選択パルスの立ち下がりが急峻となり、波形
歪みが補正される。
正期間で非選択電位（ＶＭ）に対して極性が逆の電位に
固定され、選択パルスの立ち下がりが急峻となり、波形
歪みが補正される。
【００４６】
【発明の効果】以上、説明したように本発明によれば、
大型高精細化および高速応答化した液晶表示装置におい
て問題となる走査電圧波形の歪みを抑制するために、選
択パルスの極性が補正期間において非選択電位に対して
逆極性となるように構成することにより、クロストーク
を抑えることが可能となり、均一な表示特性を実現でき
る。
大型高精細化および高速応答化した液晶表示装置におい
て問題となる走査電圧波形の歪みを抑制するために、選
択パルスの極性が補正期間において非選択電位に対して
逆極性となるように構成することにより、クロストーク
を抑えることが可能となり、均一な表示特性を実現でき
る。
【図１】従来の線順次駆動方式に本発明の方式を適用し
た場合の液晶表示装置のブロック図である。
た場合の液晶表示装置のブロック図である。
【図２】図１０の液晶表示装置に印加する駆動電圧を生
成する駆動電圧生成回路を示す図である。
成する駆動電圧生成回路を示す図である。
【図３】図１０の液晶表示装置の走査電圧波形を示す図
である。
である。
【図４】ＳＡＴ法に本発明の方式を適用した場合の液晶
表示装置のブロック図である。
表示装置のブロック図である。
【図５】図１の液晶表示装置に印加する駆動電圧を生成
する駆動電圧生成回路を示す図である。
する駆動電圧生成回路を示す図である。
【図６】図１０の液晶表示装置の走査電圧波形を示す図
である。
である。
【図７】従来の線順次駆動方式を示す図であり、（ａ）
は走査電圧例を示し、（ｂ）は画素構成を示す平面図で
ある。
は走査電圧例を示し、（ｂ）は画素構成を示す平面図で
ある。
【図８】ＳＡＴ法を示す図であり、（ａ）は走査電圧例
を示し、（ｂ）は画素構成を示す平面図である。
を示し、（ｂ）は画素構成を示す平面図である。
【図９】走査電圧の波形歪みよるクロストークを示す図
である。
である。
【図１０】従来の走査電圧の波形歪み補正方式を示す図
である。
である。
１ 液晶表示パネル ２ 走査電極 ３ データ電極 ４ 走査側ドライバ ５ データ側ドライバ ６ 直交関数生成回路 ７ バッファメモリ ８ 演算回路
Claims (5)
- 【請求項１】 複数の走査電極と複数のデータ電極とが
相互に交差して対向配置され、各走査電極と各データ電
極との各交差部位にそれぞれの画素が形成されている表
示装置に対し、各走査電極と各データ電極を通じて各画
素にそれぞれの電圧を加えて、これらの画素をオンまた
はオフに切り換える表示装置の駆動方法であって、 走査電圧として走査電極に印加される選択パルスを、デ
ータ電圧がデータ電極へ出力されるデータ電圧出力期間
におけるデータ出力終了直前からデータ出力終了までの
間、選択パルスの電位を非選択電位に対して極性が逆と
なるよう電位を固定する表示装置の駆動方法。 - 【請求項２】 前記データ電圧がデータ電極へ出力され
るデータ電圧出力期間におけるデータ出力終了直前から
データ出力終了までの間の選択パルスの電位を、データ
電極に印加される電位とする請求項１に記載の表示装置
の駆動方法。 - 【請求項３】 走査電極を複数のグループに分割し、各
グループに属する走査電極に印加する電圧を、直交関数
に従った電圧とし、データ電極には表示データと前記直
交関数との積の総和に比例した電圧を印加する請求項１
に記載の駆動方法。 - 【請求項４】 複数の走査電極と複数のデータ電極とが
相互に交差して対向配置され、各走査電極と各データ電
極との各交差部位にそれぞれの画素が形成され、各走査
電極と各データ電極を通じて各画素にそれぞれの電圧を
加えて、これらの画素をオンまたはオフに切り換えるよ
う駆動される表示装置において、 表示データに応じた電圧をデータ電圧としてデータ電極
に出力する手段と、 走査電圧として走査電極に印加する選択パルスを出力す
る手段と、 データ電圧がデータ電極へ出力されるデータ電圧出力期
間におけるデータ出力終了直前からデータ出力終了まで
の間、選択パルスの電位を非選択電位に対して極性が逆
側の電位に固定する手段とを備える表示装置。 - 【請求項５】 前記選択パルスの電位を非選択電位に対
して極性が逆側の電位に固定する手段が、走査電圧とし
て走査電極に印加される選択パルスを生成する手段の内
部に構成されている請求項４に記載の表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3926698A JPH11237609A (ja) | 1998-02-20 | 1998-02-20 | 表示装置およびその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3926698A JPH11237609A (ja) | 1998-02-20 | 1998-02-20 | 表示装置およびその駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11237609A true JPH11237609A (ja) | 1999-08-31 |
Family
ID=12548349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3926698A Withdrawn JPH11237609A (ja) | 1998-02-20 | 1998-02-20 | 表示装置およびその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11237609A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002221930A (ja) * | 2000-12-16 | 2002-08-09 | Samsung Electronics Co Ltd | フラットパネル表示装置 |
-
1998
- 1998-02-20 JP JP3926698A patent/JPH11237609A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002221930A (ja) * | 2000-12-16 | 2002-08-09 | Samsung Electronics Co Ltd | フラットパネル表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100408350B1 (ko) | 표시 장치의 구동 방법, 그 구동 회로, 표시 장치 및전자기기 | |
| EP0863498B1 (en) | Data signal line structure in an active matrix liquid crystal display | |
| JPH01134346A (ja) | 強誘電性液晶表示装置及びその駆動方法並びに駆動波形発生方法 | |
| KR100698975B1 (ko) | 액정 표시 장치 및 액정 표시 장치의 구동 방법 | |
| JPH06180564A (ja) | 液晶表示装置 | |
| KR100331730B1 (ko) | 액정표시장치 및 그 구동방법 | |
| JPH0225834A (ja) | 液晶装置の駆動法 | |
| JP4879379B2 (ja) | 液晶表示装置の駆動方法 | |
| JP3054520B2 (ja) | アクティブマトリックスセルの駆動方法 | |
| EP1586936A1 (en) | Display device, display method, liquid crystal drive circuit, and liquid crystal drive method | |
| KR101167929B1 (ko) | 수평전계방식 액정표시소자 | |
| JPH11231287A (ja) | 強誘電性液晶表示素子の駆動方法および駆動回路 | |
| JPH11237609A (ja) | 表示装置およびその駆動方法 | |
| JP2542851B2 (ja) | 光学変調素子 | |
| JP3499134B2 (ja) | 表示装置および表示装置の駆動方法 | |
| JPH028814A (ja) | 液晶装置 | |
| JP2941580B2 (ja) | 表示パネルの駆動装置 | |
| JP2901438B2 (ja) | 液晶表示装置の駆動方法 | |
| JPH0527720A (ja) | 表示装置 | |
| JP4572748B2 (ja) | 電気光学装置、駆動方法および電子機器 | |
| JP3247518B2 (ja) | 反強誘電性液晶パネル | |
| JPH11231286A (ja) | 反強誘電性液晶表示素子の駆動方法 | |
| JPH1090649A (ja) | 液晶表示装置の駆動方式 | |
| JPH0772802A (ja) | 液晶表示装置 | |
| JP3599732B2 (ja) | 液晶表示装置における画像表示方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050510 |