JPH11232763A - ジッタ計測装置 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は、ハードウエアへの負担を軽減し、
再生信号のジッタを精度良く計測することのできるジッ
タ計測装置を提供することを目的とする。 【解決手段】 記録媒体を回転させ当該記録媒体に記録
されたデータを再生する再生装置から出力される再生信
号のジッタの標準偏差またはそれに対応する統計量（分
散等）を計測するジッタ計測装置において、前記記録媒
体からデータを読取る読取り手段と当該記録媒体との相
対的な再生速度を、当該記録媒体を通常に再生する際の
正規の再生速度より低速度とすることを要旨とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光ディスク、磁気
ディスク等の記録媒体の再生装置のジッタ計測装置に関
する。

【０００２】

【従来の技術】従来のジッタ計測装置の概略の構成を図
１２のブロック図に示す。この図１２において、ジッタ
計測装置５０は、光ピックアップ２、スピンドルモータ
３、プリアンプ回路４、２値化回路５、オフセット調整
回路７、ＣＰＵ （Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉ
ｎｇ Ｕｎｉｔ）８、フォーカスサーボ回路９、ジッタ
測定回路１０、スピンドル制御回路１２、Ｂｉｔ ＰＬ
Ｌ（Ｐｈａｓｅ Ｌｏｃｋ Ｌｏｏｐ）回路１３および
基準クロック発生回路１５を備える。尚、１９は光ディ
スクである。

【０００３】このジッタ計測装置５０はフォーカスサー
ボ系におけるジッタ計測装置である。以下の説明におい
て、光ピックアップ２、スピンドルモータ３、スピンド
ル制御回路１２をジッタ計測装置５０の構成に含めてあ
るが、そのうちのいずれかは、このジッタ計測装置５０
を用いてジッタ計測する再生信号を出力する、光ディス
ク１９を再生する再生装置の構成であることは言うまで
もない。

【０００４】光ピックアップ２は、スピンドルモータ３
によって回転する光ディスク１９上に記録された情報を
光（レーザビーム）によって読み取り、電気信号に変換
して得られるピックアップ信号Ｓ2 をプリアンプ回路４
に出力する。プリアンプ回路４はピックアップ信号Ｓ2
を所定レベルに増幅し、データ信号Ｓ4aを生成して２値
化回路５に出力し、またサーボ系のエラー信号Ｓ4bをオ
フセット調整回路７に出力する。

【０００５】２値化回路５は、データ信号Ｓ4aを２値化
処理して得られる２値化信号Ｓ5 をＢｉｔ ＰＬＬ回路
１３に出力する。Ｂｉｔ ＰＬＬ回路１３は、２値化信
号Ｓ5 に基づいてクロック再生を行い、２値化信号Ｓ5
に同期したビットクロック信号Ｓ13をジッタ測定回路１
０とスピンドル制御回路１２とに出力する。

【０００６】ジッタ測定回路１０は、２値化信号Ｓ5 と
ビットクロック信号Ｓ13とに基づいてジッタを測定して
得られるジッタ測定信号Ｓ10をＣＰＵ８に出力する。Ｃ
ＰＵ８は、ジッタ測定信号Ｓ10に基づいてジッタの標準
偏差を演算し、このジッタ標準偏差値が最小となるよう
にオフセット調整回路７のオフセット量を制御するオフ
セット制御信号Ｓ8aをオフセット調整回路７に出力す
る。

【０００７】プリアンプ回路４から出力されるサーボ系
のエラー信号Ｓ4bにはフォーカスサーボ及びトラッキン
グサーボ系等のエラーが含まれるが、オフセット調整回
路７はオフセット制御信号Ｓ8aとエラー信号Ｓ4bとに基
づいてオフセット量を生成して得られるオフセット調整
信号Ｓ7 をフォーカスサーボ回路９に出力する。

【０００８】フォーカスサーボ回路９はオフセット調整
信号Ｓ7 に基づいて得られるフォーカス制御信号Ｓ9 を
光ピックアップ２に出力する。

【０００９】光ピックアップ２は、フォーカス制御信号
Ｓ9 によって光を光ディスク１９上に絞り込んだ光スポ
ットを形成し、その反射光より光ディスクに記録された
情報を読み取る読取り手段である。

【００１０】スピンドル制御回路１２は、Ｂｉｔ ＰＬ
Ｌ回路１３からのビットクロック信号Ｓ13と基準クロッ
ク発生回路１５からの基準クロックＳ15とを比較して得
られる速度制御信号Ｓ12をスピンドルモータ３に出力
し、スピンドルモータ３の回転速度を制御する。

【００１１】

【発明が解決しようとする課題】高密度記録された記録
媒体からの再生デジタル信号は高い伝送速度を持ってい
る。

【００１２】しかしながら、従来のジッタ計測装置５０
には、高い伝送速度を有する再生信号を２値化（デジタ
ル信号）するための閾値が２値化したデジタル信号の時
間変動に大きく影響し、かつＳ／Ｎの影響を大きく受
け、また、高い精度で高い伝送速度の再生デジタル信号
のジッタを計測するためには、非常に高いクロック周波
数が必要とされ、ハードウエアへの負担が大きくなり、
再生信号のジッタを精度良く計測することが困難になる
という課題がある。

【００１３】本発明は、上記課題に鑑みてなされたもの
で、記録媒体の再生速度を記録マークがトラッキングサ
ーボまたはフォーカスサーボに影響を与えない範囲で、
正規の回転速度よりも遅くして再生信号の伝送速度を下
げ、ハードウエアへの負担を軽減し、再生信号のジッタ
を精度良く計測することのできるジッタ計測装置を提供
することを目的とする。

【００１４】

【課題を解決するための手段】上記課題を解決するため
に本発明の請求項１に係るジッタ計測装置は、記録媒体
を再生する再生装置から出力される再生信号のジッタの
標準偏差またはこの標準偏差の統計量を計測するジッタ
計測装置において、前記記録媒体を通常に再生する際の
正規の再生速度より低速度で再生して前記記録媒体から
データを読取る読取り手段と、前記記録媒体の再生速度
をトラッキングサーボまたはフォーカスサーボに影響を
与えない範囲で前記正規の再生速度より低速度とするよ
うに、前記読取り手段の速度制御を行なう制御手段とを
備えたことを要旨とする。

【００１５】本発明に係るジッタ計測装置は、記録媒体
の正規の再生速度より低い再生速度で再生するので、ハ
ードウエアに負担をかけずに再生信号のジッタを精度良
く計測することができる。

【００１６】本発明の請求項２に係るジッタ計測装置
は、前記読取り手段は、前記再生信号のデータ位置の時
間的間隔のばらつきの標準偏差値、またはこの標準偏差
値の統計量、または前記再生信号のデータ位置と該再生
信号からデータを抽出するための読取りクロックとの時
間間隔のばらつきの標準偏差値、または前記再生信号の
データ位置と該再生信号からデータを抽出するための読
取りクロックとの時間間隔のばらつきの標準偏差値の統
計量のいずれかを読取ることを要旨とする。

【００１７】本発明に係るジッタ計測装置は、複数のジ
ッタに対応することができ、これによりジッタをより精
度良く計測することができる。

【００１８】

【発明の実施の形態】以下、図面を用いて本発明の実施
の形態について説明する。

【００１９】図１は本発明の一実施の形態に係るジッタ
計測装置の構成を示すブロック図である。尚、図中、図
９で示したものと同一のものは同一の記号を付して詳細
な説明を省略した。

【００２０】図１において、ジッタ計測装置１は、光ピ
ックアップ２、スピンドルモータ３、プリアンプ回路
４、２値化回路５、Ｂｉｔ ＰＬＬ回路６、オフセット
調整回路７、ＣＰＵ８、フォーカスサーボ回路９、ジッ
タ測定回路１０、スピンドル制御回路１７、基準クロッ
ク発生回路１１を備える。１９は光ディスク。ジッタ計
測装置１はフォーカスサーボ系におけるジッタ計測装置
である。

【００２１】ＣＰＵ８は、光ディスク１９が通常再生回
転速度より遅い回転となるような基準クロックＳ11をス
ピンドル制御回路１７に出力するよう基準クロック発生
回路１１に制御信号Ｓ8bを出力する。

【００２２】また、ＣＰＵ８は、制御信号Ｓ8cをＢｉｔ
ＰＬＬ回路６に出力し、ＢｉｔＰＬＬ回路６の動作点
が所定の位置になる様に、すなわちビットクロック信号
Ｓ6 が基準クロック発生回路１１の基準クロックＳ11に
対応して低い点で動作する様に制御する。

【００２３】Ｂｉｔ ＰＬＬ回路６は、２値化信号Ｓ5
に基づいてクロック再生を行い、２値化信号Ｓ5 に同期
したビットクロック信号Ｓ6 をジッタ測定回路１０とス
ピンドル制御回路１７とに出力する。

【００２４】スピンドル制御回路１７は、ビットクロッ
ク信号Ｓ6 と基準クロックＳ11とを比較して得られる速
度制御信号Ｓ17をスピンドルモータ３に出力し、スピン
ドルモータ３の回転速度が通常再生回転速度より遅い回
転となるよう制御する。

【００２５】このように、本実施形態におけるジッタ計
測装置１は、光ディスク１９、光ピックアップ２、スピ
ンドルモータ３、プリアンプ回路４、２値化回路５、Ｂ
ｉｔＰＬＬ回路６、オフセット調整回路７、ＣＰＵ８、
フォーカスサーボ回路９、ジッタ測定回路１０、スピン
ドル制御回路１７、基準クロック発生回路１１を備え、
記録媒体の再生速度を記録マークがトラッキングサーボ
またはフォーカスサーボに影響を与えない範囲で、正規
の回転速度よりも遅くして再生信号の伝送速度を下げ、
ハードウエアへの負担を軽減し、再生信号のジッタを精
度良く計測することができる。

【００２６】次に、図２に示すＢｉｔ ＰＬＬ回路６の
基本ブロック構成図および図３に示すＢｉｔ ＰＬＬ回
路の説明図を参照して、Ｂｉｔ ＰＬＬ回路を詳細に説
明する。図２において、Ｂｉｔ ＰＬＬ回路６は、位相
比較器Ａ１、ＬＰＦ（ＬｏｗＰａｓｓ Ｆｉｌｔｅｒ）
Ａ２、ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ
Ｏｓｃｉｌｌａｔｏｒ）Ａ３を備える。

【００２７】位相比較器Ａ１は２値化信号Ｓ5 （再生信
号）とビットクロックＳ6 との位相差Δφを検出する。
すなわち、２値化された２値化信号Ｓ5 の反転位置とビ
ットクロックＳ6 との位相差Δφを検出する。

【００２８】ＶＣＯ（Ａ３）は位相差ΔφをＬＰＦ（Ａ
２）により平滑化して得た信号により位相差Δφを０
（零）にするようにビットクロックＳ6 を変化させる。

【００２９】図３を参照するに、例えばコンパクトディ
スク（ＣＤ）は情報をＥＦＭ変調により記録してあり、
ＣＤプレーヤから再生され、２値化された２値化信号Ｓ
5 は（１）に示すように、３Ｔ〜１１Ｔ（Ｔ：ビットク
ロック周期）の時間間隔で反転する信号系列となってい
る。

【００３０】ビットクロックＳ6 は、（２）に示すよう
に２値化された２値化信号Ｓ5 の反転位置（ａ1 〜ａ5
）と位相が合うように位相制御されている。

【００３１】ＣＤプレーヤから再生され、２値化された
２値化信号Ｓ5 は、時間変動を伴い、２値化信号Ｓ5 の
反転位置（ａ１〜ａ5 ）とビットクロックＳ6 との位相
差の変動を利用してジッタ測定することができる。

【００３２】次に、図４に示す要部ブロック図を参照し
て、本実施形態に係るジッタ測定回路の構成について説
明する。図４において、ジッタ測定回路１０は、端数パ
ルス発生回路２０、Ｔ／Ｖ（時間／電圧）変換器２１、
Ｔ／Ｖ変換器２２、Ａ／Ｄ（Ａｎａｌｏｇ ｔｏ Ｄｉ
ｇｉｔａｌ）変換器２３、Ａ／Ｄ変換器２４、測定制御
回路２５、メモリ２６およびジッタ計算回路２７を備え
る。

【００３３】次に図５を参照してジッタ測定回路１０の
動作を説明する。図５の（１）、（２）に示すように、
端数パルス発生回路２０は、２値化信号Ｓ5 の被測定時
間（例えば、反転時間間隔＝６Ｔ）を基準クロックＳ11
でその端数を除いてカウントし、その値ｎを信号線ｂを
介して測定制御回路２５に出力する。

【００３４】基準クロックＳ11は２値化信号Ｓ5 の反転
周波数に比べて充分高い周波数のクロックである。

【００３５】端数パルス発生回路２０の端数とは、被測
定時間６Ｔが反転する時点（図５の（１）に示す反転位
置ａ２，ａ３）から基準クロックＳ11の２クロック目
（図５の（２）に示すクロック２）の立上がりまでの端
数時間Ｔａ，Ｔｂである。

【００３６】端数パルス発生回路２０は、端数時間Ｔ
ａ，Ｔｂのパルス幅を有する端数パルスｐ1 ，ｐ2 （図
５の（３）に図示）を発生してＴ／Ｖ変換器２１、Ｔ／
Ｖ変換器２２に出力する。

【００３７】Ｔ／Ｖ変換器２１及びＴ／Ｖ変換器２２
は、この端数パルス（ｐ1 ，ｐ2 ）を時間−電圧変換し
て得られるＴ／Ｖ信号Ｔａ1 、Ｔｂ1 （図５の（４）に
図示）をＡ／Ｄ変換器２３，２４に出力する。

【００３８】図５の（４）に示すように、Ｔ／Ｖ信号Ｔ
ａ1 ，Ｔｂ1 の傾きは等しく、また積分開始時点（端数
パルスｐ1 ，ｐ2 の立上がり時点）での電圧は等しい。

【００３９】Ａ／Ｄ変換器２３，２４は、Ｔ／Ｖ信号Ｔ
ａ1 ，Ｔｂ1 に応じた端数データＴａ1 ，Ｔｂ1 を測定
制御回路２５へ出力する。

【００４０】従って、下記の(1) 式に Ｔｕ＝ｎ×ｔ0 ＋（Ｔａ−Ｔｂ） …(1) 但し、Ｔｕ：反転時間間隔（例えば６Ｔ） ｔ0 ：基準クロックＳ11の周期 端数データＴａ1 ，Ｔｂ1 から求めた端数時間Ｔａ，Ｔ
ｂを代入することによって２値化信号Ｓ5 の反転時間間
隔を測定することができる。

【００４１】こうして、測定制御回路２５は、反転時間
間隔を測定して得た時間データＴｄをメモリ２６に連続
して出力する。メモリ２６が、この時間データＴｄを記
憶すると同時に、測定制御回路２５はこの時間データＴ
ｄをデータバスＤ上へ出力する。

【００４２】また、測定制御回路２５は信号線ａを介し
て端数パルス発生回路２０に出力する信号ｅのタイミン
グの制御、メモリ２６への時間データＴｄを書き込むタ
イミングの制御の他にメモリ２６に記憶してある時間デ
ータＴｄを読み出すタイミングの制御を行う。

【００４３】時間データＴｄは、２値化信号Ｓ5 の反転
時間間隔の変動に応じて記憶されたデータであり、また
２値化信号Ｓ5 の反転時間間隔のバラツキ（ジッタ）
は、ジッタ計算回路２７により測定されたデータの標準
偏差ｄｋを計算して簡単で判りやすい形で出力される。
ここで、反転時間間隔のバラツキ（ジッタ）はデータの
標準偏差に対応する統計量（分散など）でもよい。

【００４４】さらに、図５の（２）に示す基準クロック
Ｓ11としてビットクロックＳ6 を用いると、端数時間Ｔ
ａ、Ｔｂはビットクロック（読みとりクロック）に対す
るデータ（２値化信号のエッジ）との間隔のばらつきを
図ることができる。

【００４５】なお本実施形態に係るジッタ計測装置は、
ジッタの検出を、少なくともトラッキングサーボまたは
フォーカスサーボ、またはイコライザ回路、オートスラ
イス回路、またはＢｉｔ ＰＬＬ回路のいずれか１つの
周波数特性を記録媒体の回転数に応じて変化させながら
行うことが可能である。これにより記録媒体の再生装置
の構成に関わらず、精度良くジッタを計測することがで
きる。

【００４６】その一例として、まずイコライザ回路につ
いて説明する。再生時の信号振幅はピットの長さが短い
ほど小さくなる。そのため、イコライザのゲインの特性
は図９に示すように再生時の最短ピット長の周波数にお
いてゲインがピークになる特性となっている。ディスク
の回転数を落とした場合、最短ピット長の周波数も低下
し、イコライザーのピーク周波数とのずれが生じ、２値
化信号のジッタが増加する。本実施形態ではこの問題を
解決するために、再生速度に応じてイコライザのピーク
周波数を最短ピット長周波数の合うように設定してい
る。

【００４７】次に、オートスライス回路について説明す
る。オートスライス回路、すなわち本実施形態における
２値化回路は、プリアンプ回路からのアナログ再生信号
Ｓ4aを２値化する回路である。スライスレベルは、２値
化後の０のレベルの累積時間と１のレベルの累積時間が
等しくなるように２値化出力のフィードパック制御系に
よって得ている。図１０はアナログ再生信号Ｓ4aのエン
ベロープとスライスレベルを示している。エンベロープ
はディスク上の一周当たりの反射率変動などの要因によ
り変動する。スライスレベルは、図１０に示すように低
周波のエンベロープ変動には応答し、ディスク上の傷等
のディフェクトの高周波には応答しないようにオートス
ライス回路の周波数特性が設定されている。ディスクの
回転速度を下げるとディフェクトの周波数が下がり、図
１１に示すように、スライスレベルがディフェクトに応
答し、ディフェクト通過後に正しいスライスレベルにな
るまでに時間がかかるという問題がある。本発明ではこ
の問題を解決するために、再生速度に応じてオートスラ
イス回路の応答帯域を変化させ、ディフェクト等の高周
波外乱に応答しないようにしている。

【００４８】ところで、光ディスク１９上の記録マー
ク、即ち、ピットとランドの円周方向の長さはそれぞれ
ｎＴ（ｎ＝３〜１１の整数）であり、再生した２値化信
号Ｓ5はｎＴ（ｎ＝３〜１１の整数）の時間間隔で反転
する。

【００４９】図６に２値化信号Ｓ5 の周波数スペクトラ
ムを示す。

【００５０】トラッキングエラー信号や、フォーカスエ
ラー信号にはピット成分がクロストークとして入り込ん
でおり、このクロストークは両サーボ系にとってノイズ
となって作用する。

【００５１】一方、従来の計測装置５０では、各サーボ
系の応答特性（閉ループ伝達特性）は図７のようになっ
ており、応答帯域（ＢＷ）以上では殆ど応答しないよう
になっている。

【００５２】従って、従来の計測装置５０では、光ディ
スク１９は標準速度以上で回転しており、図８に示すよ
うにサーボ系の応答帯域はサーボ系の構成要素である対
物レンズ（図示せず）を駆動するアクチュエータの共振
周波数等さまざまな制限要因によってピット成分の存在
する周波数よりの遥かに小さく設定されており、再生信
号成分はサーボ系に影響を与えない。

【００５３】光ディスク１９の回転速度を低下させる
と、ピット周波数成分が低下し、サーボ応答帯域に近付
き、ついには、ピット成分がサーボにノイズとして悪影
響を及ぼし始める。

【００５４】そこで、本実施形態のジッタ計測装置１
は、この問題を回避するために、光ディスク１９の回転
速度をピット成分の影響を受けない範囲で低下させる。

【００５５】なお、上記実施の形態は本発明の一例であ
り、本発明は上記実施の形態に限定されるものではな
い。たとえば、上記実施例はフォーカスサーボ系におい
て実施されているが、この他ピックアップの出射光軸を
ディスク面に垂直に当たる様に制御するチルトサーボ系
やトラッキングサーボ系においても実施でき効果を上げ
ることができる。

【００５６】

【発明の効果】本発明の請求項１に係るジッタ計測装置
は、記録媒体からの再生信号に基づいてクロック再生を
行うＢｉｔ ＰＬＬ回路と、所定の範囲内で任意のクロ
ック周波数に設定できる基準クロック発生回路と、前記
Ｂｉｔ ＰＬＬ回路からのクロック信号と前記基準クロ
ック発生回路からの基準クロック信号に基づいて前記記
録媒体の正規の再生速度より低い再生速度で再生する再
生手段とを備え、ハードウエアに負担をかけずに再生信
号のジッタを精度良く計測することができるので、経済
的で、高性能化が図れる。

【００５７】本発明の請求項２に係るジッタ計測装置
は、記録媒体の再生速度を所定の範囲内で任意の再生速
度に可変し、種々の再生速度でのジッタの計測ができる
ので、利便性及び商品性の向上を図ることができる。

【００５８】本発明の請求項３に係るジッタ計測装置
は、記録媒体の再生速度をトラッキングサーボ、または
フォーカスサーボに影響を与えない範囲で、正規の再生
速度より低い再生速度のジッタを計測するので、信頼性
の向上を図ることができる。

【００５９】よって、本発明は、高性能で、信頼性の高
い、経済性に優れたジッタ計測装置を提供することがで
きる。

【図面の簡単な説明】

【図１】本発明に係るジッタ計測装置の実施形態の全体
ブロック構成図である。

【図２】Ｂｉｔ ＰＬＬ回路の基本ブロック構成図であ
る。

【図３】Ｂｉｔ ＰＬＬ回路の動作を説明するための説
明図である。

【図４】図１に示した実施形態におけるジッタ測定回路
の要部の構成を示すブロック図である。

【図５】ジッタ測定回路の動作を説明するための説明図
である。

【図６】２値化信号Ｓ5 の周波数スペクトラムである。

【図７】従来の計測装置における各サーボ系の応答特性
を説明するための特性図である。

【図８】サーボ系の応答特性を説明するための特性図で
ある。

【図９】イコライザのゲイン特性を示す特性図である。

【図１０】エンベロープ変動とスライスレベルとの関係
を説明するための特性図である。

【図１１】エンベロープ変動とスライスレベルとの関係
を説明するための特性図である。

【図１２】従来の計測装置の全体ブロック構成図であ
る。

【符号の説明】

１…ジッタ計測装置、１９…光ディスク、２…光ピック
アップ、３…スピンドルモータ、４…プリアンプ回路、
５…２値化回路、６…Ｂｉｔ ＰＬＬ回路、７…オフセ
ット調整回路、８…ＣＰＵ、９…フォーカスサーボ回
路、１０…ジッタ測定回路、１７…スピンドル制御回
路、１１…基準クロック発生回路。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 記録媒体を再生する再生装置から出力さ
   れる再生信号のジッタの標準偏差またはこの標準偏差の
   統計量を計測するジッタ計測装置において、 前記記録媒体を通常に再生する際の正規の再生速度より
   低速度で再生して前記記録媒体からデータを読取る読取
   り手段と、 前記記録媒体の再生速度をトラッキングサーボまたはフ
   ォーカスサーボに影響を与えない範囲で前記正規の再生
   速度より低速度とするように、前記読取り手段の速度制
   御を行なう制御手段とを備えたことを特徴とするジッタ
   計測装置。
2. 【請求項２】 前記読取り手段は、前記再生信号のデー
   タ位置の時間的間隔のばらつきの標準偏差値、またはこ
   の標準偏差値の統計量、または前記再生信号のデータ位
   置と該再生信号からデータを抽出するための読取りクロ
   ックとの時間間隔のばらつきの標準偏差値、または前記
   再生信号のデータ位置と該再生信号からデータを抽出す
   るための読取りクロックとの時間間隔のばらつきの標準
   偏差値の統計量のいずれかを読取ることを特徴とする請
   求項１項記載のジッタ計測装置。