JPH11231283A - 平面表示装置 - Google Patents
平面表示装置Info
- Publication number
- JPH11231283A JPH11231283A JP2857298A JP2857298A JPH11231283A JP H11231283 A JPH11231283 A JP H11231283A JP 2857298 A JP2857298 A JP 2857298A JP 2857298 A JP2857298 A JP 2857298A JP H11231283 A JPH11231283 A JP H11231283A
- Authority
- JP
- Japan
- Prior art keywords
- scanning
- electrodes
- signal
- thin film
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 走査方向の輝度差を解消するべくゲート電圧
の高さを走査方向に沿って異ならせることで、均一な画
面をもつ平面表示装置を提供する。 【解決手段】 共通電極ＣＴＳに向かい合い液晶組成物
ＬＣが封入されてマトリクス状に構成されそれぞれが複
数薄膜ＦＥＴ２４の電流路の一端に接続されている複数
アレイ電極ＡＲＳと、この複数薄膜ＦＥＴ２４のゲート
に、走査方向に従って順に多くなる電荷をそれぞれ供給
するべく増幅量が走査方向にそって順に大きくなるアン
プ回路１０１，１０２，１０３をそれぞれ有している複
数ゲート電圧供給回路１４とをもつ平面表示装置。
の高さを走査方向に沿って異ならせることで、均一な画
面をもつ平面表示装置を提供する。 【解決手段】 共通電極ＣＴＳに向かい合い液晶組成物
ＬＣが封入されてマトリクス状に構成されそれぞれが複
数薄膜ＦＥＴ２４の電流路の一端に接続されている複数
アレイ電極ＡＲＳと、この複数薄膜ＦＥＴ２４のゲート
に、走査方向に従って順に多くなる電荷をそれぞれ供給
するべく増幅量が走査方向にそって順に大きくなるアン
プ回路１０１，１０２，１０３をそれぞれ有している複
数ゲート電圧供給回路１４とをもつ平面表示装置。
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示装置に代表
される平面表示装置に関し、特に画面の走査方向に発生
する画面の輝度差を解消するドライバ回路をもつ平面表
示装置に関する。
される平面表示装置に関し、特に画面の走査方向に発生
する画面の輝度差を解消するドライバ回路をもつ平面表
示装置に関する。
【０００２】
【従来の技術】近年、液晶表示装置が薄型軽量、さらに
低消費電力という利点からかなり普及しつつある。一般
的な液晶表示装置は、液晶組成物がアレイ基板および対
向基板間に保持される構造を有する。アレイ基板および
対向基板は例えば各々絶縁性および光透過性を有し、液
晶セルがアレイ基板と対向基板との間隙に液晶組成物を
充填して形成される。アレイ基板は複数の画素電極のマ
トリスクアレイと、これら画素電極の行に沿ってそれぞ
れ形成される複数の走査線と、これら画素電極の列に沿
ってそれぞれ形成される複数の信号線と、複数の画素電
極のマトリスクアレイを全体的に覆う第１配向膜とを有
する。複数の走査線はそれぞれ画素電極の行を選択し、
複数の信号線はそれぞれ選択行の画素電極に画素信号電
圧を印加するために設けられる。対向基板は複数の画素
電極のマトリクスアレイに対向するコモン電極と、この
コモン電極を全体的に覆う第２配向膜とを有する。第１
および第２配向膜は画素電極およびコモン電極間に電位
差がないときに液晶セル内の液晶分子をツイストネマチ
ック（ＴＮ）配向させるために設けられる。光が偏光板
を介して一方の基板側から液晶層に入射すると、この光
が液晶層の厚さ方向に配列される液晶分子のねじれに沿
って旋回し、他方の基板へ導かれ、さらに偏光板を介し
て選択的に透過される。電位差が画素電極およびコモン
電極間に与えられると、液晶分子が画像が表示される基
板表面に平行な平面からこの電位差に比例した角度だけ
チルトアップし、光の透過率を変化させる。
低消費電力という利点からかなり普及しつつある。一般
的な液晶表示装置は、液晶組成物がアレイ基板および対
向基板間に保持される構造を有する。アレイ基板および
対向基板は例えば各々絶縁性および光透過性を有し、液
晶セルがアレイ基板と対向基板との間隙に液晶組成物を
充填して形成される。アレイ基板は複数の画素電極のマ
トリスクアレイと、これら画素電極の行に沿ってそれぞ
れ形成される複数の走査線と、これら画素電極の列に沿
ってそれぞれ形成される複数の信号線と、複数の画素電
極のマトリスクアレイを全体的に覆う第１配向膜とを有
する。複数の走査線はそれぞれ画素電極の行を選択し、
複数の信号線はそれぞれ選択行の画素電極に画素信号電
圧を印加するために設けられる。対向基板は複数の画素
電極のマトリクスアレイに対向するコモン電極と、この
コモン電極を全体的に覆う第２配向膜とを有する。第１
および第２配向膜は画素電極およびコモン電極間に電位
差がないときに液晶セル内の液晶分子をツイストネマチ
ック（ＴＮ）配向させるために設けられる。光が偏光板
を介して一方の基板側から液晶層に入射すると、この光
が液晶層の厚さ方向に配列される液晶分子のねじれに沿
って旋回し、他方の基板へ導かれ、さらに偏光板を介し
て選択的に透過される。電位差が画素電極およびコモン
電極間に与えられると、液晶分子が画像が表示される基
板表面に平行な平面からこの電位差に比例した角度だけ
チルトアップし、光の透過率を変化させる。
【０００３】アクティブマトリクス型液晶表示装置で
は、複数の薄膜トランジスタ（ＴＦＴ）が走査線および
信号線の交差位置の近くにそれぞれ形成され、各々対応
する画素電極を選択的に駆動するスイッチング素子とし
て用いられる。各ＴＦＴのゲートは１走査線に接続さ
れ、ドレインは１信号線に接続され、ソースは１画素電
極に接続される。このＴＦＴは走査線からの走査パルス
の立ち上がりに伴って導通し、信号線からの画素信号電
圧を画素電極に供給する。画素電極およびコモン電極は
液晶容量ＣＬＣを構成し、これら電極間の電位差に対応
して充電される。この電位差はＴＦＴが走査パルスの立
ち下がりに伴って非導通となった後も液晶容量ＣＬＣに
保持される。
は、複数の薄膜トランジスタ（ＴＦＴ）が走査線および
信号線の交差位置の近くにそれぞれ形成され、各々対応
する画素電極を選択的に駆動するスイッチング素子とし
て用いられる。各ＴＦＴのゲートは１走査線に接続さ
れ、ドレインは１信号線に接続され、ソースは１画素電
極に接続される。このＴＦＴは走査線からの走査パルス
の立ち上がりに伴って導通し、信号線からの画素信号電
圧を画素電極に供給する。画素電極およびコモン電極は
液晶容量ＣＬＣを構成し、これら電極間の電位差に対応
して充電される。この電位差はＴＦＴが走査パルスの立
ち下がりに伴って非導通となった後も液晶容量ＣＬＣに
保持される。
【０００４】ところで、平面表示装置において走査方向
に沿って走査時間の時間差が存在するため、これに基づ
く電荷のリーク量のばらつきが走査方向に沿って発生す
る。このため、上記の平面表示装置には走査方向に沿っ
て画面上に輝度差が存在してしまう。
に沿って走査時間の時間差が存在するため、これに基づ
く電荷のリーク量のばらつきが走査方向に沿って発生す
る。このため、上記の平面表示装置には走査方向に沿っ
て画面上に輝度差が存在してしまう。
【０００５】
【発明が解決しようとする課題】従って上記した平面表
示装置においては、走査方向の輝度差が発生し、このた
め画面に輝度のむらが生じるという問題がある。本発明
は、走査方向の輝度差を解消するべくゲート電圧の高さ
を走査方向に沿って異ならせることで、均一な画面をも
つ平面表示装置を提供することを目的とする。
示装置においては、走査方向の輝度差が発生し、このた
め画面に輝度のむらが生じるという問題がある。本発明
は、走査方向の輝度差を解消するべくゲート電圧の高さ
を走査方向に沿って異ならせることで、均一な画面をも
つ平面表示装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、マトリクス状
に配置された複数の走査電極および信号電極と、前記走
査電極と前記信号電極の各交点に配置され、その行毎に
ゲートが前記走査電極に共通接続され、その列毎にドレ
インが前記信号電極に共通接続された複数の薄膜トラン
ジスタと、前記薄膜トランジスタのソースに接続された
画素容量と、前記走査電極に所定走査方向に沿って線順
次に選択信号を供給することにより前記薄膜トランジス
タを駆動するゲート電圧供給回路とを備え、前記ゲート
電圧供給回路は、前記走査線方向に沿って電位レベルの
異なる前記選択信号を供給可能であることを特徴とする
平面表示装置である。
に配置された複数の走査電極および信号電極と、前記走
査電極と前記信号電極の各交点に配置され、その行毎に
ゲートが前記走査電極に共通接続され、その列毎にドレ
インが前記信号電極に共通接続された複数の薄膜トラン
ジスタと、前記薄膜トランジスタのソースに接続された
画素容量と、前記走査電極に所定走査方向に沿って線順
次に選択信号を供給することにより前記薄膜トランジス
タを駆動するゲート電圧供給回路とを備え、前記ゲート
電圧供給回路は、前記走査線方向に沿って電位レベルの
異なる前記選択信号を供給可能であることを特徴とする
平面表示装置である。
【０００７】本発明は、上記構造により、走査方向に生
じたリーク電荷の不均一を解消するべく、走査方向にそ
って複数アレイ電極に接続されているＴＦＴのゲート電
極に与えるゲート電位に格差を設けることにより、リー
ク電荷の量を調整するものである。つまり、走査の時間
差により発生したリーク量の不均衡をゲート電位の格差
により矯正することで、均一なリーク量を実現し、均一
な画面表示を可能とすることができる。
じたリーク電荷の不均一を解消するべく、走査方向にそ
って複数アレイ電極に接続されているＴＦＴのゲート電
極に与えるゲート電位に格差を設けることにより、リー
ク電荷の量を調整するものである。つまり、走査の時間
差により発生したリーク量の不均衡をゲート電位の格差
により矯正することで、均一なリーク量を実現し、均一
な画面表示を可能とすることができる。
【０００８】本発明は、マトリクス状に配置された複数
の走査電極および信号電極と、前記走査電極と前記信号
電極の各交点に配置され、その行毎にゲートが前記走査
電極に共通接続され、その列毎にドレインが前記信号電
極に共通接続された複数の薄膜トランジスタと、前記薄
膜トランジスタのソースに接続された画素容量と、前記
走査電極に所定走査方向に沿って線順次に選択信号を供
給することにより前記薄膜トランジスタを駆動するゲー
ト電圧供給回路とを備え、前記ゲート電圧供給回路は、
前記走査線方向に沿って電位レベルの異なる前記選択信
号を供給するべく複数のアンプ回路をそれぞれ有するこ
とを特徴とする平面表示装置である。
の走査電極および信号電極と、前記走査電極と前記信号
電極の各交点に配置され、その行毎にゲートが前記走査
電極に共通接続され、その列毎にドレインが前記信号電
極に共通接続された複数の薄膜トランジスタと、前記薄
膜トランジスタのソースに接続された画素容量と、前記
走査電極に所定走査方向に沿って線順次に選択信号を供
給することにより前記薄膜トランジスタを駆動するゲー
ト電圧供給回路とを備え、前記ゲート電圧供給回路は、
前記走査線方向に沿って電位レベルの異なる前記選択信
号を供給するべく複数のアンプ回路をそれぞれ有するこ
とを特徴とする平面表示装置である。
【０００９】上記の構造により、ゲート電位の電位調整
を増幅量が走査方向に応じて異なったアンプ回路をそれ
ぞれ設けることで実現することができる。又本発明は、
マトリクス状に配置された複数の走査電極および信号電
極と、前記走査電極と前記信号電極の各交点に配置さ
れ、その行毎にゲートが前記走査電極に共通接続され、
その列毎にドレインが前記信号電極に共通接続された複
数の薄膜トランジスタに対して、前記走査電極に所定走
査方向に沿って線順次に電位レベルの異なる選択信号を
供給することにより前記薄膜トランジスタを駆動する平
面表示装置のゲート電圧供給回路である。
を増幅量が走査方向に応じて異なったアンプ回路をそれ
ぞれ設けることで実現することができる。又本発明は、
マトリクス状に配置された複数の走査電極および信号電
極と、前記走査電極と前記信号電極の各交点に配置さ
れ、その行毎にゲートが前記走査電極に共通接続され、
その列毎にドレインが前記信号電極に共通接続された複
数の薄膜トランジスタに対して、前記走査電極に所定走
査方向に沿って線順次に電位レベルの異なる選択信号を
供給することにより前記薄膜トランジスタを駆動する平
面表示装置のゲート電圧供給回路である。
【００１０】
【発明の実施の形態】以下、本発明の実施形態に係るア
クティブマトリクス型液晶表示装置を図面を参照して説
明する。図１はこの液晶表示装置の構成を概略的に示
し、図２は図１に示す液晶パネル１０の断面構造を示
す。この液晶表示装置はカラー表示可能な液晶パネル１
０を有する。この液晶パネル１０は光透過性を有するア
レイ基板ＡＲＳおよび対向基板ＣＴＳ、およびこれらア
レイ基板ＡＲＳおよび対向基板ＣＴＳ間に保持され液晶
組成物を充填した液晶セルＬＣにより構成される。液晶
パネル１０において、アレイ基板ＡＲＳはガラス基板Ｓ
Ｂ１と、このガラス基板ＳＢ１上に形成される４８０×
１９２０個の画素電極２０のマトリスクアレイと、これ
ら画素電極２０の行に沿ってそれぞれ形成される４８０
本の走査線Ｙ１−Ｙ４８０と、これら画素電極２０の列
に沿ってそれぞれ形成される１９２０本の信号線Ｘ１−
Ｘ１９２０と、走査線Ｙ１−Ｙ４８０および信号線Ｘ１
−Ｘ１９２０の交差点近くにそれぞれスイッチング素子
として形成される４８０×１９２０個の薄膜トランジス
タ（ＴＦＴ）２４と、各々対応する行の画素電極２０に
絶縁膜を介してオーバーラップして形成される４８０本
の蓄積容量線２６と、画素電極２０のマトリスクアレイ
を全体的に覆う第１配向膜ＯＲ１とを有する。また、対
向基板ＣＴＳはガラス基板ＳＢ２と、画素電極２０の周
辺をマスクするためにこのガラス基板ＳＢ２上に形成さ
れる遮光膜ＳＴと、赤、緑、青の色成分の光を選択的に
透過するカラーフィルタＦＬと、画素電極２０のマトリ
クスアレイに対向するコモン電極２２と、このコモン電
極２２を全体的に覆う第２配向膜ＯＲ２とを有する。第
１配向膜ＯＲ１および第２配向膜ＯＲ２は画素電極２０
およびコモン電極２２間に電位差がないときに液晶分子
をツイストネマチック（ＴＮ）配向させるために設けら
れる。各ＴＦＴ２４は走査線Ｙ１−Ｙ４８０のうちの１
本に接続されるゲート、および信号線Ｘ１−Ｘ１９２０
のうちの１本と全画素電極２０のうちの１個との間に接
続されるソース・ドレインパスを有する。画素電極２０
とコモン電極２２とは液晶容量ＣＬＣを構成し、蓄積容
量線２６と画素電極２０とは蓄積容量ＣＳを構成する。
アレイ基板ＡＲＳおよび対向基板ＣＴＳの外側表面に
は、互いに直交する向きに設定される２枚の偏光板ＰＬ
１およびＰＬ２が貼り付けられ、コモン電極２２は蓄積
容量線２６に接続される。
クティブマトリクス型液晶表示装置を図面を参照して説
明する。図１はこの液晶表示装置の構成を概略的に示
し、図２は図１に示す液晶パネル１０の断面構造を示
す。この液晶表示装置はカラー表示可能な液晶パネル１
０を有する。この液晶パネル１０は光透過性を有するア
レイ基板ＡＲＳおよび対向基板ＣＴＳ、およびこれらア
レイ基板ＡＲＳおよび対向基板ＣＴＳ間に保持され液晶
組成物を充填した液晶セルＬＣにより構成される。液晶
パネル１０において、アレイ基板ＡＲＳはガラス基板Ｓ
Ｂ１と、このガラス基板ＳＢ１上に形成される４８０×
１９２０個の画素電極２０のマトリスクアレイと、これ
ら画素電極２０の行に沿ってそれぞれ形成される４８０
本の走査線Ｙ１−Ｙ４８０と、これら画素電極２０の列
に沿ってそれぞれ形成される１９２０本の信号線Ｘ１−
Ｘ１９２０と、走査線Ｙ１−Ｙ４８０および信号線Ｘ１
−Ｘ１９２０の交差点近くにそれぞれスイッチング素子
として形成される４８０×１９２０個の薄膜トランジス
タ（ＴＦＴ）２４と、各々対応する行の画素電極２０に
絶縁膜を介してオーバーラップして形成される４８０本
の蓄積容量線２６と、画素電極２０のマトリスクアレイ
を全体的に覆う第１配向膜ＯＲ１とを有する。また、対
向基板ＣＴＳはガラス基板ＳＢ２と、画素電極２０の周
辺をマスクするためにこのガラス基板ＳＢ２上に形成さ
れる遮光膜ＳＴと、赤、緑、青の色成分の光を選択的に
透過するカラーフィルタＦＬと、画素電極２０のマトリ
クスアレイに対向するコモン電極２２と、このコモン電
極２２を全体的に覆う第２配向膜ＯＲ２とを有する。第
１配向膜ＯＲ１および第２配向膜ＯＲ２は画素電極２０
およびコモン電極２２間に電位差がないときに液晶分子
をツイストネマチック（ＴＮ）配向させるために設けら
れる。各ＴＦＴ２４は走査線Ｙ１−Ｙ４８０のうちの１
本に接続されるゲート、および信号線Ｘ１−Ｘ１９２０
のうちの１本と全画素電極２０のうちの１個との間に接
続されるソース・ドレインパスを有する。画素電極２０
とコモン電極２２とは液晶容量ＣＬＣを構成し、蓄積容
量線２６と画素電極２０とは蓄積容量ＣＳを構成する。
アレイ基板ＡＲＳおよび対向基板ＣＴＳの外側表面に
は、互いに直交する向きに設定される２枚の偏光板ＰＬ
１およびＰＬ２が貼り付けられ、コモン電極２２は蓄積
容量線２６に接続される。
【００１１】液晶表示装置は液晶パネル１０に接続され
る表示制御回路を有する。この表示制御回路は、信号線
Ｘ１−Ｘ１９２０を駆動するＸドライバ１２と、走査線
Ｙ１−Ｙ４８０を駆動するＹドライバ１４と、Ｘドライ
バ１２およびＹドライバ１４を制御する液晶コントロー
ラ１６と、コモン電極２２を蓄積容量線２６と共に駆動
するコモン電極ドライバ１７と、外部電源電圧のレベル
を安定な＋５Ｖ，＋１９Ｖ，−１２Ｖに変換するＤＣ／
ＤＣコンバータ１８を有する。＋５Ｖの電源電圧はＸド
ライバ１２、液晶コントローラ１６、およびコモン電極
ドライバ１７に接続される電源端子ＶＤＤに供給され、
＋１９Ｖおよび−１２Ｖの電源電圧はＹドライバ１４に
接続される電源端子ＶＯＮおよびＶＯＦＦに供給され
る。
る表示制御回路を有する。この表示制御回路は、信号線
Ｘ１−Ｘ１９２０を駆動するＸドライバ１２と、走査線
Ｙ１−Ｙ４８０を駆動するＹドライバ１４と、Ｘドライ
バ１２およびＹドライバ１４を制御する液晶コントロー
ラ１６と、コモン電極２２を蓄積容量線２６と共に駆動
するコモン電極ドライバ１７と、外部電源電圧のレベル
を安定な＋５Ｖ，＋１９Ｖ，−１２Ｖに変換するＤＣ／
ＤＣコンバータ１８を有する。＋５Ｖの電源電圧はＸド
ライバ１２、液晶コントローラ１６、およびコモン電極
ドライバ１７に接続される電源端子ＶＤＤに供給され、
＋１９Ｖおよび−１２Ｖの電源電圧はＹドライバ１４に
接続される電源端子ＶＯＮおよびＶＯＦＦに供給され
る。
【００１２】液晶コントローラ１６は、外部から順次供
給される階調データをスタートパルスＳＴおよびシフト
クロックＣＫと共にＸドライバ１２に供給する。スター
トパルスＳＴ１は１９２０個の階調データが供給される
１水平走査期間毎に発生され、シフトクロックＣＫは各
階調データの供給毎に発生される。さらに、液晶コント
ローラ１６は１水平走査期間毎に走査線Ｙ１−Ｙ４８０
のうちの１本を選択し、この選択結果を選択信号として
Ｙドライバ１４に供給する。極性反転信号ＰＯＬは液晶
セルＬＣ内の電界方向を周期的に反転させるために１フ
レーム期間および１水平走査期間毎に接地レベル（＝０
Ｖ）およびＶＤＤレベル（＝＋５Ｖ）の一方から他方に
変化する信号であり、液晶コントローラ１６からＸドラ
イバ１２およびコモン電極ドライバ１７に供給される。
給される階調データをスタートパルスＳＴおよびシフト
クロックＣＫと共にＸドライバ１２に供給する。スター
トパルスＳＴ１は１９２０個の階調データが供給される
１水平走査期間毎に発生され、シフトクロックＣＫは各
階調データの供給毎に発生される。さらに、液晶コント
ローラ１６は１水平走査期間毎に走査線Ｙ１−Ｙ４８０
のうちの１本を選択し、この選択結果を選択信号として
Ｙドライバ１４に供給する。極性反転信号ＰＯＬは液晶
セルＬＣ内の電界方向を周期的に反転させるために１フ
レーム期間および１水平走査期間毎に接地レベル（＝０
Ｖ）およびＶＤＤレベル（＝＋５Ｖ）の一方から他方に
変化する信号であり、液晶コントローラ１６からＸドラ
イバ１２およびコモン電極ドライバ１７に供給される。
【００１３】さて上記の構造による平面表示装置におい
て、本発明が解消しようとする走査方向に沿った輝度差
は以下のように分布することとなる。図７は、走査タイ
ミングと電荷リーク量との関係を説明するためのグラフ
である。この図において、電極アレイ（ａ）において最
初のラインＡ点、中央ラインＢ点、最終ラインＣ点がそ
れぞれ示されている。さらに（ｂ）にて最初のラインＡ
点の信号電圧に基づくリーク量は、走査タイミングの遅
れ時間がゼロであるため、ΔＶleak＝０となる。
て、本発明が解消しようとする走査方向に沿った輝度差
は以下のように分布することとなる。図７は、走査タイ
ミングと電荷リーク量との関係を説明するためのグラフ
である。この図において、電極アレイ（ａ）において最
初のラインＡ点、中央ラインＢ点、最終ラインＣ点がそ
れぞれ示されている。さらに（ｂ）にて最初のラインＡ
点の信号電圧に基づくリーク量は、走査タイミングの遅
れ時間がゼロであるため、ΔＶleak＝０となる。
【００１４】（ｂ）において中央ラインＢ点の信号電圧
に基づくリーク量は、走査タイミングｔ＝１／２Ｔとな
るので、図示した値をとる。更に（ｃ）において最終ラ
インＣ点の信号電圧に基づくリーク量は、走査タイミン
グｔ＝Ｔとなるので、図示したように最大の値をとるこ
ととなる。
に基づくリーク量は、走査タイミングｔ＝１／２Ｔとな
るので、図示した値をとる。更に（ｃ）において最終ラ
インＣ点の信号電圧に基づくリーク量は、走査タイミン
グｔ＝Ｔとなるので、図示したように最大の値をとるこ
ととなる。
【００１５】又図３は、本発明の特徴であるアレイ電極
ドライバ回路である。図３において、それぞれのトラン
ジスタ２４のゲートに与えられるゲート電圧は、走査方
向に沿って順番に大きくなるように、増幅率の異なるア
ンプ回路１０１、１０２、１０３が設けられている。こ
こで、それぞれのアンプ回路１０１、１０２、１０３が
実現するゲート電圧は、１ライン目のゲート電圧Ｖg1、
中央ラインのゲート電圧Ｖgk、最終ラインのゲート電圧
Ｖgnであり、それぞれの大小関係は、Ｖg1＜Ｖgk＜Ｖgn
である。このゲート電圧の一例は、それぞれ０Ｖ、−３
Ｖ、−５Ｖである。図４は、画素電位の変化量を説明す
るための等価回路図である。図４において、画素電位の
変化ΔＶleakは、式（１）で示される。
ドライバ回路である。図３において、それぞれのトラン
ジスタ２４のゲートに与えられるゲート電圧は、走査方
向に沿って順番に大きくなるように、増幅率の異なるア
ンプ回路１０１、１０２、１０３が設けられている。こ
こで、それぞれのアンプ回路１０１、１０２、１０３が
実現するゲート電圧は、１ライン目のゲート電圧Ｖg1、
中央ラインのゲート電圧Ｖgk、最終ラインのゲート電圧
Ｖgnであり、それぞれの大小関係は、Ｖg1＜Ｖgk＜Ｖgn
である。このゲート電圧の一例は、それぞれ０Ｖ、−３
Ｖ、−５Ｖである。図４は、画素電位の変化量を説明す
るための等価回路図である。図４において、画素電位の
変化ΔＶleakは、式（１）で示される。
【００１６】
【表１】
【００１７】但し、ΔＶsig ＝Ｖsig1−Ｖsig2となる。
つまり、図４において、電源Ｖsig1で寄生容量Ｃloadを
充電し、電源Ｖsig2に切り替えてからｔ秒後の画素電位
の変化ΔＶleakが式（１）に示されている。この式を用
いて走査時間の時間差に基づく画素電位の変化、電位の
リーク量を概算し、更にこれを解消するべくゲート電位
を異ならせることで、リーク量の均一化を図るものであ
る。
つまり、図４において、電源Ｖsig1で寄生容量Ｃloadを
充電し、電源Ｖsig2に切り替えてからｔ秒後の画素電位
の変化ΔＶleakが式（１）に示されている。この式を用
いて走査時間の時間差に基づく画素電位の変化、電位の
リーク量を概算し、更にこれを解消するべくゲート電位
を異ならせることで、リーク量の均一化を図るものであ
る。
【００１８】図５は、ゲート電位と画素電位との関係を
説明するためのグラフ、図６は、ゲート電位とアレイ電
極の電荷量との関係を説明するためのグラフである。図
５において、画面上の最終ラインにおけるゲート電位と
画素電位の関係が示されており、ゲート電圧Ｈ＝１５Ｖ
と、アンプ回路により与えられたゲート電圧Ｌ＝−５
Ｖ、信号電圧Ｖsig の一例である９Ｖが示されている。
ここで、ゲート電位がＨからＬに変わることで、画素電
位Ｖｇは若干のリークをもちながら所定値になる。この
とき、電位差Ｖgは、画素電位Ｖg−ＶgLとして定義され
ることとなる。
説明するためのグラフ、図６は、ゲート電位とアレイ電
極の電荷量との関係を説明するためのグラフである。図
５において、画面上の最終ラインにおけるゲート電位と
画素電位の関係が示されており、ゲート電圧Ｈ＝１５Ｖ
と、アンプ回路により与えられたゲート電圧Ｌ＝−５
Ｖ、信号電圧Ｖsig の一例である９Ｖが示されている。
ここで、ゲート電位がＨからＬに変わることで、画素電
位Ｖｇは若干のリークをもちながら所定値になる。この
とき、電位差Ｖgは、画素電位Ｖg−ＶgLとして定義され
ることとなる。
【００１９】又図６において、各ラインにおける薄膜Ｆ
ＥＴのＭＯＳ−ＣＳの電荷量ＣＳが示されている。この
図において、最初のラインが−９Ｖ、中央のラインが−
１２Ｖ、最終ラインが−１４Ｖとなり、それぞれの値に
応じたリーク量が発生するためこのリーク量の格差によ
り、上記した走査タイミングの格差に基づくリーク量の
格差を矯正することができる。
ＥＴのＭＯＳ−ＣＳの電荷量ＣＳが示されている。この
図において、最初のラインが−９Ｖ、中央のラインが−
１２Ｖ、最終ラインが−１４Ｖとなり、それぞれの値に
応じたリーク量が発生するためこのリーク量の格差によ
り、上記した走査タイミングの格差に基づくリーク量の
格差を矯正することができる。
【００２０】尚、本発明は上述の実施形態に限定され
ず、その要旨を逸脱しない範囲で様々に変形することが
できる。例えば実施形態では、コモン電極ドライバ１７
がＣＭＯＳトランジスタ１７Ａおよび１７Ｂを備える
が、これらはバイポーラトランジスタに置き換えること
もできる。又、上記の例ではゲート電位はゲート信号Ｌ
の値のみを可変させているが、ゲート信号Ｈを含めて可
変させることも可能である。
ず、その要旨を逸脱しない範囲で様々に変形することが
できる。例えば実施形態では、コモン電極ドライバ１７
がＣＭＯＳトランジスタ１７Ａおよび１７Ｂを備える
が、これらはバイポーラトランジスタに置き換えること
もできる。又、上記の例ではゲート電位はゲート信号Ｌ
の値のみを可変させているが、ゲート信号Ｈを含めて可
変させることも可能である。
【００２１】
【発明の効果】本発明によれば、走査方向の輝度の不均
一をＴＦＴへ供給するゲート電圧の大きさを工夫するこ
とにより解消する平面表示装置を提供することができ
る。
一をＴＦＴへ供給するゲート電圧の大きさを工夫するこ
とにより解消する平面表示装置を提供することができ
る。
【図１】本発明の一実施形態に係るアクティブマトリク
ス型液晶表示装置の構成を概略的に示す回路図。
ス型液晶表示装置の構成を概略的に示す回路図。
【図２】図１に示す液晶パネルの構造を示す断面図。
【図３】本発明の特徴であるアレイ電極ドライバ回路を
示す回路図。
示す回路図。
【図４】画素電位の変化量を説明するための等価回路
図。
図。
【図５】ゲート電位と画素電位との関係を説明するため
のグラフ。
のグラフ。
【図６】ゲート電位とアレイ電極の電荷量との関係を説
明するためのグラフ。
明するためのグラフ。
【図７】走査タイミングと電荷リーク量との関係を説明
するためのグラフ。
するためのグラフ。
ＡＲＳ … アレイ基板 ＣＴＳ … 対向基板 ＬＣ … 液晶セル １２ … Ｘドライバ １４ … Ｙドライバ １６ … 液晶コントローラ １７ … コモン電極ドライバ １８ … ＤＣ／ＤＣコンバータ ２０ … 画素電極 ２４ … ＴＦＴ １０１，１０２，１０３ … アンプ回路
Claims (3)
- 【請求項１】 マトリクス状に配置された複数の走査電
極および信号電極と、前記走査電極と前記信号電極の各
交点に配置され、その行毎にゲートが前記走査電極に共
通接続され、その列毎にドレインが前記信号電極に共通
接続された複数の薄膜トランジスタと、前記薄膜トラン
ジスタのソースに接続された画素容量と、前記走査電極
に所定走査方向に沿って線順次に選択信号を供給するこ
とにより前記薄膜トランジスタを駆動するゲート電圧供
給回路とを備え、 前記ゲート電圧供給回路は、前記走査線方向に沿って電
位レベルの異なる前記選択信号を供給可能であることを
特徴とする平面表示装置。 - 【請求項２】 マトリクス状に配置された複数の走査電
極および信号電極と、前記走査電極と前記信号電極の各
交点に配置され、その行毎にゲートが前記走査電極に共
通接続され、その列毎にドレインが前記信号電極に共通
接続された複数の薄膜トランジスタと、前記薄膜トラン
ジスタのソースに接続された画素容量と、前記走査電極
に所定走査方向に沿って線順次に選択信号を供給するこ
とにより前記薄膜トランジスタを駆動するゲート電圧供
給回路とを備え、 前記ゲート電圧供給回路は、前記走査線方向に沿って電
位レベルの異なる前記選択信号を供給するべく複数のア
ンプ回路をそれぞれ有することを特徴とする平面表示装
置。 - 【請求項３】 マトリクス状に配置された複数の走査電
極および信号電極と、前記走査電極と前記信号電極の各
交点に配置され、その行毎にゲートが前記走査電極に共
通接続され、その列毎にドレインが前記信号電極に共通
接続された複数の薄膜トランジスタに対して、前記走査
電極に所定走査方向に沿って線順次に電位レベルの異な
る選択信号を供給することにより前記薄膜トランジスタ
を駆動する平面表示装置のゲート電圧供給回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2857298A JPH11231283A (ja) | 1998-02-10 | 1998-02-10 | 平面表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2857298A JPH11231283A (ja) | 1998-02-10 | 1998-02-10 | 平面表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11231283A true JPH11231283A (ja) | 1999-08-27 |
Family
ID=12252343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2857298A Pending JPH11231283A (ja) | 1998-02-10 | 1998-02-10 | 平面表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11231283A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016133810A (ja) * | 2015-01-15 | 2016-07-25 | 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． | 表示装置 |
-
1998
- 1998-02-10 JP JP2857298A patent/JPH11231283A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016133810A (ja) * | 2015-01-15 | 2016-07-25 | 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． | 表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6166714A (en) | Displaying device | |
| JP3723747B2 (ja) | 表示装置およびその駆動方法 | |
| US5923310A (en) | Liquid crystal display devices with increased viewing angle capability and methods of operating same | |
| US7567228B1 (en) | Multi switch pixel design using column inversion data driving | |
| US7812896B2 (en) | Liquid crystal display and driving method thereof | |
| KR100627762B1 (ko) | 평면 표시 패널의 구동 방법 및 평면 표시 장치 | |
| TW526363B (en) | Display apparatus and its driving method | |
| US8362995B2 (en) | Liquid crystal display | |
| US7079102B2 (en) | Driving method for liquid crystal display apparatus and liquid crystal display apparatus | |
| US20090102824A1 (en) | Active matrix substrate and display device using the same | |
| JP3960780B2 (ja) | アクティブマトリクス型表示装置の駆動方法 | |
| US20100149157A1 (en) | Active matrix display and method for driving the same | |
| JPH1062748A (ja) | アクティブマトリクス型表示装置の調整方法 | |
| JP3960781B2 (ja) | アクティブマトリクス型表示装置 | |
| JP2010256466A (ja) | 液晶表示装置およびその駆動方法 | |
| JPH07318901A (ja) | アクティブマトリクス型液晶表示装置及びその駆動方法 | |
| JP2002072250A (ja) | 表示装置およびその駆動方法 | |
| JP4449784B2 (ja) | 電気光学装置、駆動方法および電子機器 | |
| US8068085B2 (en) | Electro-optical device, method of driving electro-optical device, and electronic apparatus | |
| JP3361040B2 (ja) | 液晶表示素子 | |
| KR101167929B1 (ko) | 수평전계방식 액정표시소자 | |
| JPH1062741A (ja) | 表示装置 | |
| US6344842B1 (en) | Liquid crystal display device and a driving method therefor | |
| WO2010125716A1 (ja) | 表示装置および表示装置の駆動方法 | |
| JPH05210121A (ja) | 液晶表示装置 |