JPH11224805A - Thermistor element - Google Patents

Thermistor element

Info

Publication number
JPH11224805A
JPH11224805A JP2366898A JP2366898A JPH11224805A JP H11224805 A JPH11224805 A JP H11224805A JP 2366898 A JP2366898 A JP 2366898A JP 2366898 A JP2366898 A JP 2366898A JP H11224805 A JPH11224805 A JP H11224805A
Authority
JP
Japan
Prior art keywords
electrode
floating
electrodes
thermistor
thermistor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2366898A
Other languages
Japanese (ja)
Other versions
JP3716596B2 (en
Inventor
Masahiko Kawase
政彦 川瀬
Norimitsu Kito
範光 鬼頭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP02366898A priority Critical patent/JP3716596B2/en
Publication of JPH11224805A publication Critical patent/JPH11224805A/en
Application granted granted Critical
Publication of JP3716596B2 publication Critical patent/JP3716596B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a low-resistance thermistor element the resistance value fluctuations of which are caused by lamination slippage is small. SOLUTION: A thermistor element is constituted by forming first and second internal electrodes 3a and 4a, which are respectively extended inward from the facing and faces 2a and 2b of an elemental thermistor body 2 on which external electrodes 5a and 5b are formed, a first floating electrode 3b which is made to face to the inside end of the first internal electrode 3a at a prescribed distance, and a second floating electrode 4b which is made to face to the inside end of the second internal electrode 4a at a prescribed distance in the elemental thermistor body 2, with the floating electrodes 3b and 4b being made to overlap each other with an elemental thermistor layer 2c in between. The lengths l1 and l2 and widths w1 and w2 of the floating electrodes 3b and 4b are adjusted so as to satisfy relations, l1 >l2 and w1 >w2 .

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、雰囲気温度や固体
温度等の検出、あるいは電子回路等の温度補償を行うの
に用いられるサーミスタ素子に関し、より詳細には、サ
ーミスタ素体内に複数の内部電極を形成してなる積層型
のサーミスタ素子に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thermistor element used for detecting an ambient temperature, a solid temperature, or the like, or for performing temperature compensation of an electronic circuit or the like. The present invention relates to a laminated thermistor element formed by:

【0002】[0002]

【従来の技術】従来、温度の検出や温度補償に、種々の
サーミスタ素子が幅広く用いられている。また、用途に
よっては、低抵抗のサーミスタが求められており、低抵
抗化を図るために、図6に示すチップ型の積層サーミス
タ素子が提案されている。
2. Description of the Related Art Conventionally, various thermistor elements have been widely used for temperature detection and temperature compensation. In some applications, a low-resistance thermistor is required, and a chip-type laminated thermistor element shown in FIG. 6 has been proposed to reduce the resistance.

【0003】図6(a),(b)に示すように、サーミ
スタ素子61は、半導体セラミック材料よりなるサーミ
スタ素体62内に複数の内部電極63a〜63eをサー
ミスタ素体層を介して重なり合うように配置した構造を
有する。内部電極63a,63c,63eが端面62a
に引き出されており、端面62aに形成された外部電極
64aに接続されている。他方、内部電極63b,63
dが端面62bに引き出されており、端面62bに形成
された外部電極64bに接続されている。
As shown in FIGS. 6A and 6B, a thermistor element 61 has a plurality of internal electrodes 63a to 63e overlapped with a thermistor element body 62 made of a semiconductor ceramic material via a thermistor element layer. It has the structure arranged in. The internal electrodes 63a, 63c, 63e are end faces 62a.
And is connected to an external electrode 64a formed on the end face 62a. On the other hand, the internal electrodes 63b, 63
d is drawn out to the end face 62b and is connected to the external electrode 64b formed on the end face 62b.

【0004】また、サーミスタ素子61では、抵抗値の
ばらつきを低減するために、内部電極63a,63c,
63eと、内部電極63b,63dとの幅が異ならされ
ている。これを、内部電極63b,63cを代表して図
6(b)を参照して説明する。
In the thermistor element 61, the internal electrodes 63a, 63c,
The width of the internal electrode 63e is different from that of the internal electrodes 63b and 63d. This will be described with reference to FIG. 6B on behalf of the internal electrodes 63b and 63c.

【0005】内部電極63bと、内部電極63cとは、
長さL1 の範囲で重なり合っている。もっとも、内部電
極63bの幅W1 に比べて、内部電極63cの幅W2
小さくされている。
The internal electrode 63b and the internal electrode 63c are
Overlap in the range of the length L 1. However, in comparison with the width W 1 of the inner electrode 63 b, the width W 2 of the internal electrode 63c is small.

【0006】従って、上記サーミスタ素子61を製造す
るにあたり、内部電極63a〜63eが上面に形成され
た各グリーンシートを積層するにあたり、幅方向に積層
ずれが生じたとしても、内部電極63cが内部電極63
bの幅W1 内に含まれる領域に配置される限り、抵抗値
のばらつきが生じ難い。
Accordingly, in manufacturing the thermistor element 61, when laminating the green sheets having the internal electrodes 63a to 63e formed on the upper surface, even if a misalignment occurs in the width direction, the internal electrode 63c is not 63
as long as it is arranged in a region that it is included in the b width W 1 of, variation in the resistance value hardly occurs.

【0007】しかしながら、内部電極63b,63dの
幅W1 と、内部電極63a,63c,63eの幅W2
を異ならせた場合であっても、長さ方向、すなわち対向
2端面62a,62bを結ぶ方向に積層ずれが生じた場
合には、内部電極が重なり合っている領域の長さ寸法L
1 がばらつき、やはり抵抗値がばらつくという問題があ
った。
However, the internal electrodes 63 b, and the width W 1 of the 63d, the internal electrodes 63a, 63c, even when made different from the width W 2 of 63e, longitudinal, i.e. opposite second end faces 62a, 62b, If the stacking deviation occurs in the connecting direction, the length L of the region where the internal electrodes overlap
1 variation, there is a problem that also the resistance value varies.

【0008】他方、特開平6−53008号公報には、
サーミスタ素体の対向2端面を結ぶ上記長さ方向の積層
ずれに起因する抵抗値のばらつきを低減し得る積層型サ
ーミスタ素子が開示されている。この積層型サーミスタ
素子の構造を、図7を参照して説明する。
On the other hand, JP-A-6-53008 discloses that
A multilayer thermistor element capable of reducing variation in resistance value caused by stacking deviation in the length direction connecting the two opposite end surfaces of the thermistor body is disclosed. The structure of the multilayer thermistor element will be described with reference to FIG.

【0009】サーミスタ素子71では、サーミスタ素体
72の対向2端面72a,72bから中央に向かって延
びるように、第1,第2の内部電極73a,73bがそ
れぞれ形成されている。第1,第2の内部電極73a,
73bは、中央において、所定距離を隔てて対向されて
いる。内部電極73a,73bは、それぞれ、端面72
a,72bに形成された外部電極74a,74bに接続
されている。
In the thermistor element 71, first and second internal electrodes 73a and 73b are formed so as to extend from the two opposing end surfaces 72a and 72b of the thermistor body 72 toward the center. The first and second internal electrodes 73a,
73b is opposed at a predetermined distance at the center. The internal electrodes 73a and 73b are respectively
a, 72b are connected to external electrodes 74a, 74b.

【0010】また、内部電極73a,73bとサーミス
タ素体層を介して重なり合うように、第3の内部電極7
3cが埋設されている。内部電極73cは、外部電極7
4a,74bに接続されていない。
The third internal electrode 7 is overlapped with the internal electrodes 73a and 73b via the thermistor body layer.
3c is buried. The internal electrode 73c is
4a, 74b are not connected.

【0011】サーミスタ素子71では、第3の内部電極
73cが第1,第2の内部電極73a,73bに重なり
合っているため、内部電極73a,73bが形成された
グリーンシートと、内部電極73cが形成されたグリー
ンシートとを積層するにあたり、長さ方向すなわち対向
2端面72a,72bを結ぶ方向に積層ずれが生じたと
しても、該積層ずれに起因する抵抗値のばらつきを低減
し得る。
In the thermistor element 71, since the third internal electrode 73c overlaps the first and second internal electrodes 73a and 73b, the green sheet on which the internal electrodes 73a and 73b are formed and the internal electrode 73c are formed. In stacking the laminated green sheets, even if the stacking misalignment occurs in the length direction, that is, the direction connecting the two opposing end surfaces 72a and 72b, it is possible to reduce the variation in the resistance value caused by the stacking misalignment.

【0012】すなわち、第1の内部電極73aと、第3
の内部電極73cとの重なり合っている部分の長さ寸法
1 が積層ずれにより小さくなった場合には、長さ寸法
1が小さくなった分だけ、逆に、第2の内部電極73
bと、第3の内部電極73cとの重なり合っている領域
の長さ寸法b2 が大きくなる。従って、長さ方向の積層
ずれに起因する抵抗値のばらつきを低減することができ
る。さらに、横方向の積層ずれに起因する抵抗値のばら
つきを低減させるには、内部電極73a,73bと、内
部電極73cの幅寸法に差をつければよく、前述した図
6に示したサーミスタ素子61と同様の効果が得られ
る。しかし、電極重なり寸法(b1 +b2)がL1 より
小さく、かつ直列になるため、抵抗値が図6のサーミス
タ素子61に比べて大幅に大きくなり、低抵抗化が難し
くなる。
That is, the first internal electrode 73a and the third
If the length b 1 of the portion overlapping with the internal electrode 73 c becomes smaller due to lamination displacement, on the contrary, the second internal electrode 73 is reduced by the reduced length b 1.
and b, overlapping length b 2 regions are larger in the third inner electrode 73c. Therefore, it is possible to reduce the variation in the resistance value due to the stacking deviation in the length direction. Further, in order to reduce the variation in the resistance value due to the lamination misalignment in the horizontal direction, the width dimension of the internal electrodes 73a and 73b and the internal electrode 73c may be made different, and the thermistor element 61 shown in FIG. The same effect can be obtained. However, since the electrode overlap dimension (b 1 + b 2 ) is smaller than L 1 and in series, the resistance value is much larger than that of the thermistor element 61 in FIG. 6, and it is difficult to reduce the resistance.

【0013】[0013]

【発明が解決しようとする課題】上記のように、図7に
示した積層型サーミスタ素子71においては、積層ずれ
に起因する抵抗値のばらつきは低減し得るものの、抵抗
値が大きくなってしまい、低抵抗値にすることができな
かった。また、図6に示したサーミスタ素子61は、抵
抗値を小さくすることができるが、幅方向に沿った積層
ずれに起因する抵抗値のばらつきは低減し得るものの、
長さ方向への積層ずれに起因する抵抗値のばらつきを抑
制することはできなかった。
As described above, in the multilayer thermistor element 71 shown in FIG. 7, although the variation in the resistance value due to the lamination shift can be reduced, the resistance value becomes large. The low resistance value could not be set. Although the thermistor element 61 shown in FIG. 6 can reduce the resistance value, the variation in the resistance value due to the lamination misalignment along the width direction can be reduced.
It was not possible to suppress the variation in the resistance value due to the stacking deviation in the length direction.

【0014】本発明の目的は、低抵抗化を図り得る積層
型サーミスタにおいて、積層ずれに起因する電極重なり
面積のばらつきを抑制することができ、低抵抗であり、
かつ抵抗値精度が高いサーミスタ素子を提供することに
ある。
An object of the present invention is to provide a laminated thermistor capable of reducing the resistance, which can suppress the variation in the electrode overlap area due to the lamination shift, and has a low resistance.
Another object of the present invention is to provide a thermistor element having high resistance value accuracy.

【0015】[0015]

【課題を解決するための手段】請求項1に記載の発明に
係るサーミスタ素子は、対向し合う第1,第2の端面を
有するサーミスタ素体と、前記サーミスタ素体の第1の
端面に引き出された第1の内部電極と、第1の内部電極
の先端と所定距離を隔てて対向されており、かつサーミ
スタ素体内に埋設されている第1のフローティング電極
と、前記サーミスタ素体の第2の端面に引き出された第
2の内部電極と、前記第2の内部電極の先端と所定距離
を隔てて対向されており、かつサーミスタ素体内に埋設
されている第2のフローティング電極と、第1,第2の
端面に形成された第1,第2の外部電極とを備え、第
1,第2のフローティング電極がサーミスタ素体内にお
いて厚み方向に重なり合うように配置されており、かつ
第1,第2のフローティング電極の長さ及び幅を、それ
ぞれ、l1 ,w1 ,及びl2 ,w2 としたときに、l 1
>l2 かつw1 >w2 とされていることを特徴とする。
According to the first aspect of the present invention,
Such a thermistor element has opposing first and second end faces.
A thermistor body, and a first thermistor body
A first internal electrode extended to an end face, and a first internal electrode
With a predetermined distance from the tip of the
A first floating electrode embedded in the body
And the second end face of the thermistor body drawn out
2 and a predetermined distance from the tip of the second internal electrode
And buried in the thermistor body
Second floating electrode, and first and second
And first and second external electrodes formed on the end face.
The first and second floating electrodes are located inside the thermistor body.
And are arranged so as to overlap in the thickness direction, and
The length and width of the first and second floating electrodes
Each, l1, W1, And lTwo, WTwoAnd l 1
> LTwoAnd w1> WTwoIt is characterized by that.

【0016】また、請求項2に記載の発明では、前記第
1,第2のフローティング電極が、第1,第2の内部電
極と厚み方向に重なり合わない領域に形成されている。
請求項3に記載の発明では、第1,第2のフローティン
グ電極のうち、少なくとも一方が、それぞれ、所定距離
を隔てて配置された複数のフローティング電極部を有す
るように分割されている。
According to the second aspect of the present invention, the first and second floating electrodes are formed in a region not overlapping the first and second internal electrodes in the thickness direction.
According to the third aspect of the present invention, at least one of the first and second floating electrodes is divided so as to have a plurality of floating electrode portions arranged at a predetermined distance from each other.

【0017】請求項4に記載の発明では、前記第1の内
部電極と、第1のフローティング電極とが異なる高さ位
置に形成されている。請求項5に記載の発明では、前記
第2の内部電極と、第2のフローティング電極とが異な
る高さ位置に形成されている。
According to the fourth aspect of the present invention, the first internal electrode and the first floating electrode are formed at different height positions. In the invention described in claim 5, the second internal electrode and the second floating electrode are formed at different height positions.

【0018】請求項6に記載の発明では、前記第1の内
部電極及び第1のフローティング電極からなる第1の電
極対、並びに第2の内部電極及び第2のフローティング
電極からなる第2の電極対のうち少なくとも一方が、複
数形成されている。
In the invention described in claim 6, a first electrode pair comprising the first internal electrode and the first floating electrode, and a second electrode comprising the second internal electrode and the second floating electrode. At least one of the pairs is formed in plurality.

【0019】[0019]

【発明の実施の形態】図1(a)及び(b)は、本発明
の第1の実施例に係るチップ型積層サーミスタ素子を説
明するための縦断面図及び平面断面図である。なお、本
実施例のチップ型サーミスタ素子1は、負の抵抗温度特
性を有するサーミスタ素体2を用いて構成されており、
従ってNTCサーミスタ素子と動作するように構成され
ている。
1 (a) and 1 (b) are a longitudinal sectional view and a plan sectional view for explaining a chip type thermistor element according to a first embodiment of the present invention. Note that the chip-type thermistor element 1 of the present embodiment is configured using a thermistor element 2 having a negative resistance-temperature characteristic.
Therefore, it is configured to operate with the NTC thermistor element.

【0020】サーミスタ素体2は、負の抵抗温度特性を
有する半導体セラミックスにより構成されており、対向
2端面2a,2bを有する直方体状の形状を有する。な
お、以下においては、サーミスタ素体2の端面2a,2
bを結ぶ方向を長さ方向、該長さ方向と直交し、サーミ
スタ素体2の上面及び下面と平行な方向を幅方向、サー
ミスタ素体2の上面、下面を結ぶ方向を高さ方向とす
る。
The thermistor body 2 is made of semiconductor ceramics having negative resistance temperature characteristics, and has a rectangular parallelepiped shape having two opposite end faces 2a and 2b. In the following, the end faces 2a, 2 of the thermistor body 2 will be described.
The direction connecting b is the length direction, the direction orthogonal to the length direction and parallel to the upper and lower surfaces of the thermistor body 2 is the width direction, and the direction connecting the upper and lower surfaces of the thermistor body 2 is the height direction. .

【0021】端面2aからサーミスタ素体2内に延びる
ように第1の内部電極3aが形成されている。第1の内
部電極3aの先端すなわち内側端と、長さg1 の所定の
ギャップを隔てて第1のフローティング電極3bが形成
されている。
A first internal electrode 3a is formed to extend from the end face 2a into the thermistor body 2. A tip or inner end of the first inner electrodes 3a, the first floating electrode 3b with a predetermined gap length g 1 is formed.

【0022】また、端面2bから内側に向かって第2の
内部電極4aが形成されている。第2の内部電極4aの
先端と、長さg2 のギャップを隔てて第2のフローティ
ング電極4bが形成されている。
A second internal electrode 4a is formed inward from the end face 2b. The tip of the second internal electrodes 4a, the second floating electrode 4b by a gap of length g 2 is formed.

【0023】本実施例では、第1の内部電極3a及び第
1のフローティング電極3bが同一高さ位置に形成され
ている。また、第2の内部電極4a及び第2のフローテ
ィング電極4bが同一高さ位置に形成されている。ま
た、第1,第2のフローティング電極3b,4bは、サ
ーミスタ素体層2cを介してその厚み方向に重なり合う
ように形成されている。
In this embodiment, the first internal electrode 3a and the first floating electrode 3b are formed at the same height. The second internal electrode 4a and the second floating electrode 4b are formed at the same height. The first and second floating electrodes 3b and 4b are formed so as to overlap in the thickness direction via the thermistor body layer 2c.

【0024】図1(b)から明らかなように、第1のフ
ローティング電極3bの長さl1 及び幅w1 は、第2の
フローティング電極4bの長さl2 及び幅w2 に対し、
1>l2 かつw1 >w2 の関係を満たすように構成さ
れている。
As apparent from FIG. 1B, the length l 1 and width w 1 of the first floating electrode 3b are larger than the length l 2 and width w 2 of the second floating electrode 4b.
It is configured to satisfy the relations of l 1 > l 2 and w 1 > w 2 .

【0025】なお、第1,第2のフローティング電極3
b,4bは、図1では矩形の形状を有するように構成さ
れているが、矩形以外の他の形状とされていてもよい。
すなわち、第2のフローティング電極4bを下方に投影
した場合に、第1のフローティング電極3bが形成され
ている領域内に含まれる形状に形成されておりさえすれ
ば、両者の形状は特に限定されるものではない。
The first and second floating electrodes 3
Although b and 4b are configured to have a rectangular shape in FIG. 1, they may have other shapes than the rectangle.
That is, when the second floating electrode 4b is projected downward, as long as it is formed in a shape included in the region where the first floating electrode 3b is formed, the shapes of both are particularly limited. Not something.

【0026】また、第1,第2のフローティング電極3
b,4bは、第1,第2の内部電極3a,4aに対し、
厚み方向に重なり合わない領域に形成されている。な
お、5a,5bは、それぞれ、第1,第2の外部電極を
示し、端面2a,2bを覆うように形成されている。
The first and second floating electrodes 3
b and 4b correspond to the first and second internal electrodes 3a and 4a, respectively.
It is formed in a region that does not overlap in the thickness direction. Reference numerals 5a and 5b denote first and second external electrodes, respectively, which are formed so as to cover the end faces 2a and 2b.

【0027】サーミスタ素子1を製造するにあたって
は、先ず、第1の内部電極3a及び第1のフローティン
グ電極3bが印刷されたグリーンシートと、第2の内部
電極4a及び第2のフローティング電極4bが印刷され
たグリーンシートとを、無地のグリーンシートと共に積
層し、得られた積層体を加圧した後、焼成することによ
りサーミスタ素体2を得る。従って、従来のサーミスタ
素子61,71と同様に、上記グリーンシートの積層ず
れに起因する抵抗値のばらつきが問題となる。
In manufacturing the thermistor element 1, first, a green sheet on which a first internal electrode 3a and a first floating electrode 3b are printed, and a second internal electrode 4a and a second floating electrode 4b are printed. The obtained green sheet is laminated together with a plain green sheet, and the obtained laminate is pressed and then fired to obtain the thermistor body 2. Therefore, similarly to the thermistor elements 61 and 71 of the related art, there is a problem of variation in the resistance value due to the misalignment of the green sheets.

【0028】しかしながら、サーミスタ素子1では、サ
ーミスタ素体層を介して重なり合っているのは、第1,
第2のフローティング電極3b,4bであり、第1,第
2のフローティング電極3b,4bが上述した特定の寸
法関係を有するように構成されているため、幅方向及び
長さ方向のいずれの方向に積層ずれが生じた場合であっ
ても、第2のフローティング電極4bが、第1のフロー
ティング電極3bを上方に投影した領域内に含まれる限
り、積層ずれに起因する抵抗値の変動が生じない。
However, in the thermistor element 1, the first and second layers overlap with each other via the thermistor body layer.
The second floating electrodes 3b and 4b are configured so that the first and second floating electrodes 3b and 4b have the above-described specific dimensional relationship. Even if a stacking shift occurs, as long as the second floating electrode 4b is included in the area where the first floating electrode 3b is projected upward, the resistance value does not change due to the stacking shift.

【0029】従って、積層ずれに起因する抵抗値のばら
つきが生じ難いサーミスタ素子1を提供することができ
る。なお、上記サーミスタ素体2としては、負の抵抗温
度特性を有する適宜の半導体セラミックスを用いて構成
することができるが、PTCサーミスタを構成するため
に正の抵抗温度特性を有する半導体セラミックスを用い
てサーミスタ素体2を構成してもよい。また、第1,第
2の内部電極3a,4a及びフローティング電極3b,
4bについては、Ag、Ag−Pdなどの適宜の導電性
材料を用いて構成することができ、特に限定されるもの
ではない。
Therefore, it is possible to provide a thermistor element 1 in which a variation in resistance value due to a lamination shift is unlikely to occur. The thermistor body 2 can be formed using an appropriate semiconductor ceramic having a negative resistance temperature characteristic. However, in order to form a PTC thermistor, a semiconductor ceramic having a positive resistance temperature characteristic is used. The thermistor body 2 may be configured. Also, the first and second internal electrodes 3a, 4a and the floating electrode 3b,
About 4b, it can comprise using suitable electroconductive materials, such as Ag and Ag-Pd, and it is not specifically limited.

【0030】さらに、外部電極5a,5bについても、
サーミスタ素体2の端面2a,2bを覆うようにAgペ
ーストなどの導電ペーストを塗布し、焼き付けることに
より、あるいはAgもしくはAg−Pdなどの導電性材
料をメッキ、蒸着もしくはスパッタリング等により端面
2a,2bに付与することにより形成することができ
る。
Further, regarding the external electrodes 5a and 5b,
A conductive paste such as Ag paste is applied so as to cover the end faces 2a and 2b of the thermistor element body 2 and baked, or a conductive material such as Ag or Ag-Pd is plated, vapor-deposited or sputtered to form the end faces 2a and 2b. Can be formed.

【0031】また、外部電極5a,5bについては、半
田付け性を高めるために、AgもしくはAg−Pdから
なる外部電極上にNiメッキ層を介して、Snメッキ層
を形成した積層構造としてもよく、外部電極5a,5b
の材料及び積層構造などについても、特に限定されるも
のではない。
The external electrodes 5a and 5b may have a laminated structure in which a Sn plating layer is formed on an external electrode made of Ag or Ag-Pd via a Ni plating layer in order to enhance solderability. , External electrodes 5a, 5b
Are not particularly limited, either.

【0032】次に、具体的な実験例につき説明する。M
n、Ni及びCo等の遷移金属酸化物を混合してなる負
の抵抗温度特性を有するセラミック粉末に、バインダー
樹脂、分散剤及び表面活性剤を混合し、セラミックスラ
リーを調製し、該セラミックスラリーを用い、厚み50
μmのセラミックグリーンシートを得た。次に、上記セ
ラミックグリーンシートを所定の矩形形状に打ち抜き、
複数枚の矩形のマザーのセラミックグリーンシートを得
た。
Next, specific experimental examples will be described. M
A binder resin, a dispersant, and a surfactant are mixed with a ceramic powder having a negative resistance temperature characteristic obtained by mixing transition metal oxides such as n, Ni, and Co to prepare a ceramic slurry. Used, thickness 50
A μm ceramic green sheet was obtained. Next, the above ceramic green sheet is punched into a predetermined rectangular shape,
A plurality of rectangular mother ceramic green sheets were obtained.

【0033】1枚のマザーのセラミックグリーンシート
上に、Ag−Pdペーストを印刷し、第1の内部電極3
a及び第1のフローティング電極3bをマトリクス状に
複数形成した。また、他の1枚のマザーのセラミックグ
リーンシート上に、第2の内部電極4a及び第2のフロ
ーティング電極4bをマトリクス状に複数形成した。上
記第1,第2のマザーのセラミックグリーンシートを、
無地の他の適宜の枚数のマザーのセラミックグリーンシ
ートと共に、積層ずれ量を後述のように調整して積層
し、厚み方向に加圧し、圧着し、マザーの積層体を得
た。
An Ag-Pd paste was printed on one mother ceramic green sheet, and the first internal electrodes 3 were printed.
a and a plurality of first floating electrodes 3b were formed in a matrix. Also, a plurality of second internal electrodes 4a and second floating electrodes 4b were formed in a matrix on another mother ceramic green sheet. The first and second mother ceramic green sheets are
Lamination displacement was adjusted as described below together with another appropriate number of mother ceramic green sheets, and the layers were pressed in the thickness direction and pressed to obtain a mother laminate.

【0034】しかる後、マザーの積層体を厚み方向に切
断し、個々のサーミスタ素子1単位の積層体チップを
得、該積層体チップを焼成し、サーミスタ素体2を得
た。上記サーミスタ素体2の端面2a,2bにAgペー
ストを塗布し、焼き付けることにより外部電極5a,5
bを形成した。
Thereafter, the mother laminate was cut in the thickness direction to obtain a laminate chip for each thermistor element, and the laminate chip was fired to obtain a thermistor body 2. An Ag paste is applied to the end surfaces 2a, 2b of the thermistor body 2 and baked to form the external electrodes 5a, 5b.
b was formed.

【0035】上記のようにして、長さ1.6mm×幅
0.8mm×厚み0.8mmの寸法のサーミスタ素体2
を有し、図1に示した幅w1 =0.5mm、l1 =0.
8mm、w2 =0.3mm、l2 =0.6mm、g1
0.1mm、g2 =0.2mmである実施例のチップ型
サーミスタ素子を得た。
As described above, the thermistor body 2 having the dimensions of 1.6 mm length × 0.8 mm width × 0.8 mm thickness
And the width w 1 = 0.5 mm, l 1 = 0.
8 mm, w 2 = 0.3 mm, l 2 = 0.6 mm, g 1 =
A chip-type thermistor element of the example in which 0.1 mm and g 2 = 0.2 mm was obtained.

【0036】上記のようにして得られた実施例のチップ
型サーミスタ素子の抵抗値R及びB定数を測定した。結
果を、抵抗値R及びB定数の各ばらつきと共に下記の表
1に示す。
The resistance values R and B constants of the chip type thermistor element of the embodiment obtained as described above were measured. The results are shown in Table 1 below together with variations in the resistance values R and B constants.

【0037】なお、表1において、実施例の積層ずれ0
及び積層ずれ0.05mmは、それぞれ、図1(b)に
示すように、マザーのセラミックグリーンシートが積層
ずれを有しないように積層した場合並びに図2に示すよ
うに、幅方向及び長さ方向に0.05mmの積層ずれを
生じているように積層した場合の結果を示す。
It should be noted that, in Table 1, the stacking deviation 0
The lamination displacement of 0.05 mm corresponds to the case where the ceramic green sheets of the mother are laminated so as not to have a lamination displacement as shown in FIG. 1B, and the width direction and the length direction as shown in FIG. The results are shown in the case where the layers are stacked such that a stacking deviation of 0.05 mm occurs.

【0038】また、比較のために、第1,第2のフロー
ティング電極3b,4bの寸法を第1のフローティング
電極3bと同一としたことを除いては、上記実施例と同
様にしてチップ型サーミスタ素子を作製した。この比較
例のサーミスタ素子の抵抗値R及びB定数並びにこれら
のばらつきについても、下記の表1に併せて示す。比較
例における積層ずれ0及び積層ずれ0.05mmは、実
施例の場合と同様の意味内容を表すものとする。
For comparison, the chip type thermistor is the same as in the above embodiment except that the dimensions of the first and second floating electrodes 3b and 4b are the same as those of the first floating electrode 3b. An element was manufactured. Table 1 below also shows the resistance values R and B constants of the thermistor element of this comparative example and their variations. Lamination displacement 0 and lamination displacement 0.05 mm in the comparative example have the same meaning as in the example.

【0039】なお、表1において、3CV=(3σ/
X)×100(%)、但し、σは標準偏差、Xは平均値
を示す。
In Table 1, 3CV = (3σ /
X) × 100 (%), where σ represents a standard deviation and X represents an average value.

【0040】[0040]

【表1】 [Table 1]

【0041】表1から明らかなように、第1,第2のフ
ローティング電極の寸法を同一とした比較例に比べ、実
施例のチップ型サーミスタ素子では、長さ方向及び幅方
向に0.05mmのグリーンシート積層ずれが生じた場
合であっても、抵抗値の変動がほとんどないチップ型サ
ーミスタ素子の得られることがわかる。
As is apparent from Table 1, the chip type thermistor element of the embodiment has a length of 0.05 mm in the length direction and the width direction in comparison with the comparative example in which the dimensions of the first and second floating electrodes are the same. It can be seen that a chip-type thermistor element with almost no change in resistance value can be obtained even when a green sheet lamination shift occurs.

【0042】(変形例)上述した実施例のチップ型サー
ミスタ素子1では、第1,第2のフローティング電極3
b,4bは、単一の矩形形状の内部電極で構成されてい
たが、本発明に係るサーミスタ素子では、図3(a)に
示すように、フローティング電極を複数のフローティン
グ電極部に分割してもよい。
(Modification) In the chip type thermistor element 1 of the embodiment described above, the first and second floating electrodes 3
Although the b and 4b have been constituted by a single rectangular internal electrode, as shown in FIG. 3A, the thermistor element according to the present invention divides the floating electrode into a plurality of floating electrode portions. Is also good.

【0043】すなわち、図3(a)に示すサーミスタ素
子11では、第2のフローティング電極4bが、複数の
フローティング電極部4b1 ,4b2 に分割されてい
る。この場合、フローティング電極部4b1 ,4b
2 は、互いに所定距離を隔てて対向されているが、第2
のフローティング電極4bの幅w2 及び長さl2 は、図
示のように両者が形成されている領域外線の幅及び長さ
とされる。
That is, in the thermistor element 11 shown in FIG. 3A, the second floating electrode 4b is divided into a plurality of floating electrode portions 4b 1 and 4b 2 . In this case, the floating electrode portions 4b 1 and 4b
2 are opposed to each other at a predetermined distance from each other,
Width w 2 and length l 2 of the floating electrode 4b of is the width and length of the region external to both, as shown, is formed.

【0044】また、図3(a)では、フローティング電
極部4b1 ,4b2 は、長さ方向に沿って分割されてい
たが、幅方向に沿って分割されていてもよい。図3
(b)に示すサーミスタ素子12では、フローティング
電極が分割されているのではなく、第1,第2のフロー
ティング電極が、同じ高さ位置において、それぞれ、複
数形成されている。すなわち、第1の内部電極3aと同
じ高さ位置において、複数の第1のフローティング電極
3b,3bが所定距離を隔てて形成されている。他方、
第2のフローティング電極についても、第2の内部電極
4aと同じ高さ位置において、複数の第2のフローティ
ング電極4b,4bが形成されている。この場合、第
1,第2のフローティング電極の長さ及び幅は、図示の
1 ,l2 ,w1 ,w2 で示すように、各フローティン
グ電極3b,4bの長さ及び幅寸法で決定されることに
なる。
In FIG. 3A, the floating electrode portions 4b 1 and 4b 2 are divided along the length direction, but may be divided along the width direction. FIG.
In the thermistor element 12 shown in (b), the floating electrode is not divided but a plurality of first and second floating electrodes are formed at the same height position. That is, a plurality of first floating electrodes 3b, 3b are formed at a predetermined distance at the same height position as the first internal electrode 3a. On the other hand,
Also for the second floating electrode, a plurality of second floating electrodes 4b, 4b are formed at the same height position as the second internal electrode 4a. In this case, first, the length and width of the second floating electrode, as indicated by l 1, l 2, w 1, w 2 shown, determined by the length and width dimensions of the respective floating electrodes 3b, 4b Will be done.

【0045】また、サーミスタ素子1では、第1,第2
の内部電極3a,4aが、それぞれ、対応する第1,第
2のフローティング電極3b,4bと同一高さ位置に形
成されていたが、図4に示すように、第1の内部電極3
aは、第1のフローティング電極3bと異なる高さ位置
に形成されていてもよく、同様に、第2の内部電極4a
についても、第2のフローティング電極4bと異なる高
さ位置に形成されていてもよい。
In the thermistor element 1, the first and second
Are formed at the same height position as the corresponding first and second floating electrodes 3b and 4b, respectively, as shown in FIG.
a may be formed at a different height from the first floating electrode 3b, and similarly, the second internal electrode 4a
May also be formed at a different height from the second floating electrode 4b.

【0046】また、特に図示はしないが、第1の内部電
極3aのみが対応するフローティング電極3bと異なる
高さ位置に形成されていてもよく、あるいは第2の内部
電極4aのみが対応するフローティング電極4bと異な
る高さ位置に形成されていてもよい。
Although not particularly shown, only the first internal electrode 3a may be formed at a different height from the corresponding floating electrode 3b, or only the second internal electrode 4a may be formed at the corresponding floating electrode. 4b may be formed at a different height position.

【0047】さらに、図5に示すように、第1の内部電
極3aと第1のフローティング電極3bで構成される第
1の電極対及び第2の内部電極4aと第2のフローティ
ング電極4bで構成される第2の電極対が、それぞれ、
サーミスタ素体2内において複数積層されていてもよ
い。また、いずれか一方の電極対のみが複数積層されて
いてもよい。
Further, as shown in FIG. 5, a first electrode pair composed of a first internal electrode 3a and a first floating electrode 3b, and a second internal electrode 4a and a second floating electrode 4b. The second pair of electrodes to be
A plurality may be laminated in the thermistor body 2. Further, a plurality of only one of the electrode pairs may be stacked.

【0048】図3〜図5に示したように、本発明に係る
サーミスタ素子における内部電極及びフローティング電
極の構造は、第1,第2のフローティング電極が上記特
定の寸法関係を満たすようにして、サーミスタ素体を介
して厚み方向に重なり合っている限り、種々変形するこ
とができる。
As shown in FIGS. 3 to 5, the structure of the internal electrode and the floating electrode in the thermistor element according to the present invention is such that the first and second floating electrodes satisfy the above-mentioned specific dimensional relationship. Various modifications can be made as long as they overlap in the thickness direction via the thermistor body.

【0049】本発明は、負の抵抗温度特性を有するNT
Cサーミスタ素子及び正の抵抗温度特性を有するPTC
サーミスタ素子のいずれにも適用することができる。ま
た、上記対向2端面に第1,第2の外部電極が形成され
ているので、プリント回路基板などに容易に表面実装し
得るチップ型のサーミスタ素子として用いることができ
る。
The present invention relates to an NT having a negative resistance-temperature characteristic.
C thermistor element and PTC having positive resistance temperature characteristic
The invention can be applied to any of the thermistor elements. Further, since the first and second external electrodes are formed on the end surfaces of the two opposing surfaces, it can be used as a chip-type thermistor element that can be easily surface-mounted on a printed circuit board or the like.

【0050】[0050]

【発明の効果】請求項1に記載の発明によれば、サーミ
スタ素体内に、第1,第2の内部電極及び第1,第2の
フローティング電極を形成してなり、第1,第2のフロ
ーティング電極がサーミスタ素体層を介して厚み方向に
重なり合っている構成において、第1のフローティング
電極の長さl1 及び幅w1 と、第2のフローティング電
極の長さl2 及びw2 とが、l1 >l2 かつw1 >w2
の関係を満たすように形成されているので、長さ方向及
び幅方向のいずれの方向に積層ずれが生じた場合であっ
ても、抵抗値のばらつきが生じ難いサーミスタ素子を提
供することが可能となる。
According to the first aspect of the present invention, the first and second internal electrodes and the first and second floating electrodes are formed in the thermistor body. In a configuration in which the floating electrodes overlap in the thickness direction via the thermistor element layer, the length l 1 and width w 1 of the first floating electrode and the lengths l 2 and w 2 of the second floating electrode are different from each other. , L 1 > l 2 and w 1 > w 2
Therefore, it is possible to provide a thermistor element in which the resistance value hardly varies even if lamination misalignment occurs in any of the length direction and the width direction. Become.

【0051】従って、低抵抗化を図り得る積層型サーミ
スタ素子であって、抵抗値精度を効果的に高め得る。請
求項2に記載の発明によれば、第1,第2のフローティ
ング電極が、第1,第2の内部電極と厚み方向に重なり
合わないように形成されているため、第1,第2のフロ
ーティング電極と、第1,第2の内部電極との重なり合
いに起因する抵抗値のばらつきが生じ難い、より一層抵
抗値のばらつきの少ないサーミスタ素子を提供すること
ができる。
Therefore, the laminated thermistor element can reduce the resistance, and can effectively increase the resistance value accuracy. According to the second aspect of the present invention, the first and second floating electrodes are formed so as not to overlap the first and second internal electrodes in the thickness direction. It is possible to provide a thermistor element in which variation in resistance value due to overlapping of the floating electrode and the first and second internal electrodes hardly occurs and variation in resistance value is further reduced.

【0052】請求項3に記載の発明によれば、第1,第
2のフローティング電極のうち、少なくとも一方が、そ
れぞれ、複数のフローティング電極部を有するように分
割されているため、同じサーミスタ素体を用いて、様々
な抵抗値を有し、しかも抵抗値のばらつきの少ないサー
ミスタ素子を提供することが可能となる。
According to the third aspect of the present invention, at least one of the first and second floating electrodes is divided so as to have a plurality of floating electrode portions, respectively. By using the method, it is possible to provide a thermistor element having various resistance values and having a small variation in the resistance value.

【0053】請求項4に記載の発明では、第1の内部電
極と、第1のフローティング電極とが異なる高さ位置に
形成されており、請求項5に記載の発明では、第2の内
部電極と第2のフローティング電極とが異なる高さ位置
に形成されているので、それぞれ、各内部電極とフロー
ティング電極との間の距離を調整することにより、同一
サーミスタ素体を用い、様々な抵抗値を有し、しかも抵
抗値のばらつきの少ないサーミスタ素子を提供すること
が可能となる。
According to the fourth aspect of the present invention, the first internal electrode and the first floating electrode are formed at different heights. According to the fifth aspect of the present invention, the second internal electrode and the first floating electrode are formed at different heights. And the second floating electrode are formed at different height positions. By adjusting the distance between each internal electrode and the floating electrode, respectively, the same thermistor element body is used to obtain various resistance values. It is possible to provide a thermistor element which has a small variation in resistance value.

【0054】請求項6に記載の発明では、第1の内部電
極及び第1のフローティング電極からなる第1の電極対
並びに第2の内部電極及び第2のフローティング電極か
らなる第2の電極対の少なくとも一方が複数形成されて
いるので、より一層低抵抗であり、かつ抵抗値のばらつ
きの小さいサーミスタ素子を提供することが可能とな
る。
According to the sixth aspect of the present invention, the first electrode pair consisting of the first internal electrode and the first floating electrode and the second electrode pair consisting of the second internal electrode and the second floating electrode are formed. Since at least one of them is formed in plural, it is possible to provide a thermistor element having further lower resistance and less variation in resistance value.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)及び(b)は、本発明の一実施例に係る
サーミスタ素子の縦断面図及び平面断面図。
FIGS. 1A and 1B are a longitudinal sectional view and a plan sectional view of a thermistor element according to an embodiment of the present invention.

【図2】具体的な実験例において作製した実施例のチッ
プ型サーミスタ素子の平面断面図であり、長さ方向及び
幅方向に0.05mm積層ずれが生じている場合を示す
図。
FIG. 2 is a cross-sectional plan view of a chip-type thermistor element of an example manufactured in a specific experimental example, showing a case where a stacking deviation of 0.05 mm occurs in the length direction and the width direction.

【図3】(a)及び(b)は、本発明に係るサーミスタ
素子の各変形例を示す平面断面図。
FIGS. 3A and 3B are cross-sectional plan views showing modifications of the thermistor element according to the present invention.

【図4】本発明のサーミスタ素子のさらに他の変形例を
説明するための縦断面図。
FIG. 4 is a longitudinal sectional view for explaining still another modified example of the thermistor element of the present invention.

【図5】本発明に係るサーミスタ素子の他の変形例を説
明するための縦断面図。
FIG. 5 is a longitudinal sectional view for explaining another modification of the thermistor element according to the present invention.

【図6】(a)及び(b)は、従来のチップ型サーミス
タ素子の一例を説明するための縦断面図及び平面断面
図。
FIGS. 6A and 6B are a longitudinal sectional view and a plan sectional view for explaining an example of a conventional chip type thermistor element.

【図7】(a)及び(b)は、従来のチップ型サーミス
タ素子の他の例を説明するための縦断面図及び平面断面
図。
7A and 7B are a longitudinal sectional view and a plan sectional view for explaining another example of a conventional chip-type thermistor element.

【符号の説明】[Explanation of symbols]

1…サーミスタ素子 2…サーミスタ素体 2a,2b…端面 2c…サーミスタ素体層 3a…第1の内部電極 3b…第1のフローティング電極 4a…第2の内部電極 4b…第2のフローティング電極 4b1 ,4b2 …フローティング電極部 11,12…サーミスタ素子1 ... thermistor element 2 ... thermistor element 2a, 2b ... end surface 2c ... thermistor body layer 3a ... first internal electrode 3b ... first floating electrode 4a ... second internal electrode 4b ... second floating electrodes 4b 1 , 4b 2 ... floating electrode part 11, 12 ... thermistor element

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 対向し合う第1,第2の端面を有するサ
ーミスタ素体と、 前記サーミスタ素体の第1の端面に引き出された第1の
内部電極と、 第1の内部電極の先端と所定距離を隔てて対向されてお
り、かつサーミスタ素体内に埋設されている第1のフロ
ーティング電極と、 前記サーミスタ素体の第2の端面に引き出された第2の
内部電極と、 前記第2の内部電極の先端と所定距離を隔てて対向され
ており、かつサーミスタ素体内に埋設されている第2の
フローティング電極と、 第1,第2の端面に形成された第1,第2の外部電極と
を備え、 第1,第2のフローティング電極がサーミスタ素体内に
おいて厚み方向に重なり合うように配置されており、か
つ第1,第2のフローティング電極の長さ及び幅を、そ
れぞれ、l1 ,w1 ,及びl2 ,w2 としたときに、l
1 >l2 かつw 1 >w2 とされていることを特徴とす
る、サーミスタ素子。
1. A semiconductor device having first and second end faces facing each other.
First thermistor body, and a first end face of the thermistor body drawn out.
The internal electrode is opposed to the tip of the first internal electrode at a predetermined distance.
And a first flow path embedded in the thermistor body.
And a second electrode drawn out to a second end face of the thermistor body.
An internal electrode, opposed to the tip of the second internal electrode at a predetermined distance
And embedded in the thermistor body
A floating electrode; first and second external electrodes formed on the first and second end faces;
Wherein the first and second floating electrodes are provided in the thermistor body.
Are arranged so as to overlap in the thickness direction.
The length and width of the first and second floating electrodes
Each l1, W1, And lTwo, WTwoAnd l
1> LTwoAnd w 1> WTwoIt is characterized by being
A thermistor element.
【請求項2】 前記第1,第2のフローティング電極
が、第1,第2の内部電極と厚み方向に重なり合わない
領域に形成されている、請求項1に記載のサーミスタ素
子。
2. The thermistor element according to claim 1, wherein the first and second floating electrodes are formed in a region that does not overlap with the first and second internal electrodes in a thickness direction.
【請求項3】 前記第1,第2のフローティング電極の
うち少なくとも一方が、それぞれ、所定距離を隔てて分
離された複数のフローティング電極部を有するように分
割されている、請求項1または2に記載のサーミスタ素
子。
3. The method according to claim 1, wherein at least one of the first and second floating electrodes is divided so as to have a plurality of floating electrode portions separated by a predetermined distance. The thermistor element as described.
【請求項4】 前記第1の内部電極と、第1のフローテ
ィング電極とが異なる高さ位置に形成されている、請求
項1〜3のいずれかに記載のサーミスタ素子。
4. The thermistor element according to claim 1, wherein said first internal electrode and said first floating electrode are formed at different height positions.
【請求項5】 前記第2の内部電極と、第2のフローテ
ィング電極とが異なる高さ位置に形成されている、請求
項1〜4のいずれかに記載のサーミスタ素子。
5. The thermistor element according to claim 1, wherein said second internal electrode and said second floating electrode are formed at different height positions.
【請求項6】 前記第1の内部電極及び第1のフローテ
ィング電極からなる第1の電極対、並びに第2の内部電
極及び第2のフローティング電極からなる第2の電極対
の少なくとも一方が、複数形成されている、請求項1〜
5のいずれかに記載のサーミスタ素子。
6. A method according to claim 1, wherein at least one of the first pair of electrodes including the first internal electrode and the first floating electrode and the second pair of electrodes including the second internal electrode and the second floating electrode includes a plurality of pairs. Claim 1 which is formed.
5. The thermistor element according to any one of 5.
JP02366898A 1998-02-04 1998-02-04 Thermistor element Expired - Lifetime JP3716596B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02366898A JP3716596B2 (en) 1998-02-04 1998-02-04 Thermistor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02366898A JP3716596B2 (en) 1998-02-04 1998-02-04 Thermistor element

Publications (2)

Publication Number Publication Date
JPH11224805A true JPH11224805A (en) 1999-08-17
JP3716596B2 JP3716596B2 (en) 2005-11-16

Family

ID=12116880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02366898A Expired - Lifetime JP3716596B2 (en) 1998-02-04 1998-02-04 Thermistor element

Country Status (1)

Country Link
JP (1) JP3716596B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020173727A1 (en) * 2019-02-28 2020-09-03 Tdk Electronics Ag Capacitor, thermistor or varistor component with overlapping electrodes

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020173727A1 (en) * 2019-02-28 2020-09-03 Tdk Electronics Ag Capacitor, thermistor or varistor component with overlapping electrodes
CN113557578A (en) * 2019-02-28 2021-10-26 Tdk电子股份有限公司 Electrical component
CN113557578B (en) * 2019-02-28 2023-03-24 Tdk电子股份有限公司 Electrical component
US11894190B2 (en) 2019-02-28 2024-02-06 Tdk Electronics Ag Electrical component

Also Published As

Publication number Publication date
JP3716596B2 (en) 2005-11-16

Similar Documents

Publication Publication Date Title
JP4905498B2 (en) Multilayer ceramic electronic components
KR101471829B1 (en) Chip thermistor and method of manufacturing same
KR100255712B1 (en) Ntc thermister element
JP2000353601A (en) Chip-type electronic component
KR100375013B1 (en) Laminated ceramic electronic component
JP2011100834A (en) Multilayer capacitor
KR101539852B1 (en) Multi-Layered Ceramic Electronic Component
JP3716596B2 (en) Thermistor element
JP2888020B2 (en) Negative multilayer thermistor
JP2000106322A (en) Laminated ceramic capacitor
JP2000138127A (en) Laminated ceramic capacitor
JP2003124007A (en) Ntc thermistor element
JPH0644101U (en) Chip type positive temperature coefficient thermistor element
CN114207746B (en) NTC thermistor element
JP3057968B2 (en) Multilayer piezoelectric element
JP2001237106A (en) Chip type resistance element and method of manufacturing it
JP2001044059A (en) Multilayer ceramic capacitor
JP3214440B2 (en) Method of manufacturing resistance element and resistance element
JP4660922B2 (en) Thermistor and manufacturing method thereof
JP3829683B2 (en) Chip resistor
JPH10135007A (en) Chip-type thermister
JP2000021677A (en) Multilayer ceramic capacitor
JPH0738168A (en) Layer-built piezo-electric device
JP2001035707A (en) Laminated chip varistor
JP2024078110A (en) Multilayer Varistor

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050822

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080909

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090909

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090909

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100909

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100909

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110909

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120909

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120909

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130909

Year of fee payment: 8

EXPY Cancellation because of completion of term