JPH11219594A - 記憶媒体及びデータ保護方法 - Google Patents

Abstract

(57)【要約】 【課題】 書き換え途中で記憶媒体に不正が行われたか
否かを判定し，不正が行われてもデータ保護が可能な，
記憶媒体及びデータ保護方法を提供する。 【解決手段】 ＩＣカード１００は，メインメモリ８と
サブメモリ１２と制御回路２とを備え，メインメモリの
データを一旦サブメモリに保存した後に，メインメモリ
のデータの書き換えを行う。書き換え途中でＩＣカード
が引き抜かれても書き換え前または書き換え後のデータ
はいずれかのメモリに保存されているので，データ保護
を図ることができ，メモリの内容を比較することにより
ＩＣカードの引き抜きが行われたか否かを判定できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は，記憶媒体及びデー
タ保護方法にかかり，特にデータ書き換え途中に記憶媒
体の引き抜きを行った場合等の不正監視を目的とする，
記憶媒体及びデータ保護方法に関する。

【０００２】

【従来の技術】生活に密着した記憶媒体の一例として，
プリペイドカード，クレジットカードをはじめとするＩ
Ｃカードが挙げられる。これらのメディアの記憶装置に
は不揮発性メモリであるＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉ
ｃａｌ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ
Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）が用いられてい
るのがほとんどである。

【０００３】ところで，ＥＥＰＲＯＭは，記憶されてい
る内容を読み出したとき，その内容を再び書き込む必要
のないＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃ
ｅｓｓ Ｍｅｍｏｒｙ）に比べてデータ書き込みが遅い
という欠点があり，データの書き込み途中に，データ読
み取り装置からＩＣカードが引き抜かれてしまうと，デ
ータの書き込みが行われないのみならず，保存されてい
たデータまでもが破壊されてしまうおそれがある。

【０００４】従来，こういった場合のデータ保護対策と
しては，データ読み取り装置にロック機構を設け，アク
セス中にＩＣカードを引き抜けないようにしたり，ＩＣ
カードを引き抜くまでに所定の手順を設けるなど，デー
タ読み取り装置側にのみ対策が施されている場合が多
く，ＩＣカードの側に引き抜き対策を施すということは
まれであった。

【０００５】従来のＥＥＰＲＯＭへのデータの書き換え
工程は，図８のフローチャートに示した通りである。ま
ず，不図示のデータ読み取り装置よりＥＥＰＲＯＭへの
書き込み指令を受信（ステップＳ１）したＩＣカード
は，まず書き込むアドレスのデータを受け取り（ステッ
プＳ２），次いで書き込むデータを受け取る（ステップ
Ｓ３）。次いで，実際に書き換えを行うアドレスの示す
データを消去する（ステップＳ４）。なお，ＥＥＰＲＯ
Ｍに任意のデータを書き込むには予め消去状態（値がす
べて「１」レベル）にしておく必要がある。

【０００６】次に，上記ステップＳ２で読み込んだアド
レスに，ステップＳ３で読み込んだデータを書き込む
（ステップＳ５）。通常のＥＥＰＲＯＭは１バイト単位
のデータ書き換えが可能であるが，フラッシュメモリは
構造上の理由から１バイト単位の消去ができず１ブロッ
ク（製品により呼び方は異なるが，ページ，セクタ等と
呼ぶ場合もある。）一括でしか行えないため，書き換え
の必要ないアドレスに対しても，同一ブロックでは，一
旦データを読み出し，１ブロック全ての書き込みデータ
をセットしなければならない。

【０００７】

【発明が解決しようとする課題】ところで，ステップＳ
４で書き換えを行うアドレスの示すデータの消去が開始
されると，元のデータは破壊されてしまう。従って，ス
テップＳ５で新しいデータの書き込みが完全に完了する
までの時間差の間に，ＩＣカードが引き抜かれてしまっ
た場合，そのアドレスには，ＥＥＰＲＯＭに書き込む予
定だったデータが入らないだけでなく，元のデータも破
壊されてしまうという問題があった。

【０００８】かかる場合には，上述のように，ＩＣカー
ド読み取り装置側にデータ保護対策が施されている場合
が多いが，ＩＣカード読み取り装置側だけの対策では，
電源が急に停止してしまったり，ＩＣカード読み取り装
置が偽造されたりといった，ＩＣカード読み取り装置側
に異常が生じた場合に対処できず，ＩＣカード側にも何
らかのデータ保護対策が必要である。アプリケーション
により違いはあるもののＥＥＰＲＯＭに保持される内容
はパスワード，使用履歴，金額残高など重要な個人情報
が殆どであるにもかかわらずこれらを保護する対策はな
されておらず，せいぜいＥＥＰＲＯＭの信頼性向上のた
めに冗長回路を用いて不良メモリセルを入れ替えること
や，エラー訂正回路を用いて誤って読み出したデータを
正常にするといった手段が行われている程度である。上
記問題はＩＣカードに限った問題ではなく，フロッピー
ディスクなどの記憶媒体全般についても同様に言えるこ
とである。

【０００９】本発明は，従来の記憶媒体が有する上記問
題点に鑑みてなされたものであり，本発明の目的は，記
憶媒体のデータ書き換え途中に記憶媒体の引き抜きがな
された否かを判定し，かかる場合にデータを保護するこ
とが可能な，新規かつ改良された記憶媒体及びデータ保
護方法を提供することである。

【００１０】

【課題を解決するための手段】上記課題を解決するため
に，請求項１の記載によれば，記憶媒体であって，複数
のメモリ領域とメモリ制御回路とを備え，メモリ制御回
路により，一のメモリ領域のデータの書き換えは，一の
メモリ領域のデータを他のメモリ領域に書き込んだ後に
のみ行うことを特徴とする記憶媒体が提供される。なお
記憶媒体として，請求項６に記載のように，ＩＣカード
を使用する場合に効果的である。

【００１１】かかる構成によれば，一のメモリ領域のデ
ータを他のメモリ領域に保存する途中，または一のメモ
リ領域のデータを書き換える途中に，記憶媒体の引き抜
きが行われても，いずれかのメモリ領域に書き込み前の
データが保存されているので，記憶媒体の重要なデータ
が消滅するのを防止することが可能である。

【００１２】また，請求項２に記載のように，メモリ領
域の内容を入力し比較を行う比較器をさらに備えていて
もよい。かかる構成によれば，記憶媒体の書き換えが適
正に行われた場合には，一のメモリ領域の内容と他のメ
モリ領域の内容は同じであり，それを確認することによ
り記憶媒体の引き抜きを容易に発見することができる。

【００１３】さらに好ましくは，請求項３に記載のよう
に，前回書き換え時のデータの消去が適正に行われたか
否かを判定する判定回路をさらに備え，前記他のメモリ
領域の前回書き換え時のデータの消去が適正に行われた
ときのみ，前記一のメモリ領域に新たなデータの書き換
えが行われるように構成される。かかる構成によれば，
記憶媒体の引き抜きが行われた場合は，次回の書き換え
が不可能になるため，記憶媒体の重要なデータが消滅す
るのを防止することが可能である。

【００１４】また，請求項４の記載によれば，記憶媒体
であって，略同一の構成からなる複数のメモリ領域を有
し，一のメモリ領域には前回書き換え時のデータが格納
され，他のメモリ領域に新たなデータを書き込んだ後に
のみ，一のメモリ領域のデータを消去することを特徴と
する記憶媒体が提供される。なお記憶媒体として，請求
項６に記載のように，ＩＣカードを使用する場合に効果
的である。

【００１５】かかる構成によれば，新たなデータを書き
込んだ後に，前回書き換え時のデータが消去されるの
で，記憶媒体の引き抜きが行われても，書き込み前のデ
ータは保存されているので，データが消滅するのを防止
することが可能である。

【００１６】さらに好ましくは，請求項５に記載のよう
に，一のメモリ領域と他のメモリ領域との間にはロジッ
クゲートが備えられ，一のメモリ領域の前回書き換え時
のデータの消去が適正に行われたときのみ，他のメモリ
領域に新たなデータの書き換えが行われるように構成さ
れる。かかる構成によれば，記憶媒体の引き抜きが行わ
れた場合は，次回の書き換えが不可能になるため，記憶
媒体の引き抜きを防止することが可能である。

【００１７】また，請求項７の記載によれば，複数のメ
モリ領域を有する記憶媒体のデータ保護方法であって，
一のメモリ領域のデータを他のメモリ領域に書き込む工
程と，一のメモリ領域を書き換える工程と，一のメモリ
領域の内容と他のメモリ領域の内容とを比較する工程と
を含むことを特徴とするデータ保護方法が提供される。

【００１８】かかる方法によれば，一のメモリ領域のデ
ータを他のメモリ領域に保存する途中，または一のメモ
リ領域のデータを書き換える途中に，記憶媒体の引き抜
きが行われても，いずれかのメモリ領域に書き込み前の
データが保存されているので，金銭などの重要なデータ
が消滅するのを防止することが可能である。

【００１９】また，請求項８の記載によれば，一のメモ
リ領域の内容と他のメモリ領域の内容とを比較する工程
には，一のメモリ領域の内容と他のメモリ領域の内容と
を比較器に入力する工程を含んでいてもよい。かかる方
法によれば，記憶媒体の書き換えが適正に行われた場合
には，一のメモリ領域の内容と他のメモリ領域の内容は
同じであり，それを確認することにより記憶媒体の引き
抜きを容易に発見することができる。

【００２０】さらに好ましくは，請求項９に記載のよう
に，前記一のメモリ領域の内容と前記他のメモリ領域の
内容とを比較し，書き込み途中で記憶媒体の引き抜きが
あった場合には，書き込みを終了するようにしてもよ
い。かかる方法によれば，記憶媒体の引き抜きが行われ
た場合は，次回の書き換えが不可能になるため，記憶媒
体の引き抜きを防止することが可能である。

【００２１】また，請求項１０の記載によれば，略同一
の構成からなる複数のメモリ領域を有する記憶媒体のデ
ータ保護方法であって，書き込み先アドレスに書き込み
が可能な一のメモリ領域を検索し，データを書き込んだ
後，他のメモリ領域の同一アドレスのデータを消去する
ことを特徴とする記憶媒体のデータ保護方法が提供され
る。

【００２２】かかる方法によれば，新たなデータを書き
込んだ後に，前回書き換え時のデータが消去されるの
で，書き換え途中に記憶媒体の引き抜きが行われても，
書き込み前のデータは保存されているので，データが消
滅するのを防止することが可能である。

【００２３】さらに好ましくは，請求項１１に記載のよ
うに，前記他のメモリ領域の内容を確認し，書き込み途
中で記憶媒体の引き抜きがあった場合には，書き込みを
終了するようにしてもよい。かかる方法によれば，前記
他のメモリ領域の前回書き換え時のデータの消去が適正
に行われたときのみ，前記一のメモリ領域に新たなデー
タの書き換えが行われるようにでき，記憶媒体の引き抜
きが行われた場合は，次回の書き換えが不可能になるた
め，記憶媒体の引き抜きを防止することが可能である。

【００２４】かかる方法によれば，データ読み取り装置
は，双方のデータを読み出してカード外部で比較する必
要はなく，比較器の出力信号を読み出せばカード引き抜
きがあったかどうかを容易に判定することが可能であ
る。

【００２５】

【発明の実施の形態】以下に添付図面を参照しながら，
本発明にかかる記憶媒体及びデータ保護方法の好適な実
施の形態について詳細に説明する。なお，本明細書及び
図面において，実質的に同一の機能構成を有する構成要
素については，同一の符号を付することにより重複説明
を省略する。

【００２６】（第１の実施の形態）第１の実施の形態に
かかるＩＣカード１００は，図１に示したように，ＩＣ
カード１００の外部との間でデータのやりとりを行うた
めのデータ入出力回路１と，メインメモリ８と，メイン
メモリ８から読み出したデータを一時保管するバッファ
メモリ１０と，メインメモリ８と略同一のメモリ構成を
有するサブメモリ１２と，データ入出力回路１との間で
データのやりとりを行うとともに，メモリの制御全般を
行う制御回路２と，から主に構成されている。また，メ
インメモリ８及びサブメモリ１２は，例えば上述のＥＥ
ＰＲＯＭにより構成され，バッファメモリ１０は，例え
ばフリップフロップまたはＲＡＭで構成される。

【００２７】制御回路２と，メインメモリ８及びサブメ
モリ１２との間には，アドレス線ＡＤ３が接続され，制
御回路２から，メインメモリ８及びサブメモリ１２に対
し，書き込み先のアドレスのデータが転送される。な
お，以下の実施の形態においては，メインメモリとサブ
メモリが１つずつ備えられた場合の例につき説明する
が，本発明はかかる場合に限定されず，サブメモリが複
数設けられた場合であっても，本発明は適用可能であ
る。

【００２８】制御回路２とメインメモリ８との間には，
制御信号線４が接続され，制御回路２からメインメモリ
８に対し，メインメモリ８の制御信号である，チップセ
レクトＣＳＡ，ライトイネーブルＷＥＡ，アウトプット
イネーブルＯＥＡの各信号が送られる。さらに，制御回
路２とメインメモリ８との間には，データ線５が接続さ
れ，データが転送される。

【００２９】また，制御回路２とサブメモリ１２との間
にも同様に，制御信号線６が接続され，制御回路２から
サブメモリ１２に対し，サブメモリ１２の制御信号であ
る，チップセレクトＣＳＢ，ライトイネーブルＷＥＢ，
アウトプットイネーブルＯＥＢの各信号が送られる。さ
らに，制御回路２とサブメモリ８との間にも同様に，デ
ータ線７が接続され，データが転送される。

【００３０】さらに，メインメモリ８及びサブメモリ１
２は，バッファメモリ１０を介してデータが転送される
よう接続されており，バッファメモリ１０は，メインメ
モリ８から読み出したデータをデータ線９より受け取
り，一時保管した後データ線１１によりサブメモリ１２
へ送る機能を持つ。なお，サブメモリ１２はメインメモ
リ８と同容量を確保する必要はなく，最低１ブロックだ
けでも構わない。

【００３１】次に，上記のように構成されるＩＣカード
１００のデータ書き換え時の動作を，図２に示したフロ
ーチャートを参照しながら説明する。まず，不図示のＩ
Ｃカード読み取り装置が発信した書き込みコマンドをデ
ータ入出力回路１が受信すると，データ入出力回路１
は，書き込み先のアドレスのデータ，及び書き込むデー
タを受信する（ステップＳ１１〜Ｓ１３）。なお，書き
込みを行う単位は１ワードまたは１ブロックのどちらで
あってもよい。

【００３２】次に実際に書き換えを行う。本実施の形態
において特徴的なのは以下の点である。すなわち，メイ
ンメモリ８のデータの内容を，一旦バッファ１０を介し
てサブメモリ１２に保存した後に，メインメモリ８のデ
ータの内容を書き換えることにより，メインメモリ８ま
たはサブメモリ１２のいずれかの書き換えの途中でＩＣ
カード１００が引き抜かれても，メインメモリ８または
サブメモリ１２のいずれかに初めのデータが保存されて
いることになるという点である。

【００３３】まず，メインメモリ８の書き換え先のアド
レスのデータを読み出し，バッファメモリ１０に記憶さ
せる（ステップＳ１４）。そしてアドレス線ＡＤ３の示
すサブメモリ１２のデータをバッファメモリ１０に記憶
されているデータに書き換える（ステップＳ１５）。な
お，本実施の形態において，「書き換える」とは，一度
データの消去動作を行った直後に新たなデータを書くこ
とを意味するものとする。その後，メインメモリ８にＩ
Ｃカード１００外部より指定したデータを書き換える作
業を行う（ステップＳ１６）。

【００３４】サブメモリ１２の書き換え実行途中にＩＣ
カードが引き抜かれた場合，アドレス線ＡＤ３の示すサ
ブメモリ１２のデータは消去状態（値がすべて「１」レ
ベル）になる。ただし，メインメモリ８のデータの内容
は変更されていないので，書き換えを行う前のデータは
保存されている。

【００３５】また，サブメモリ１２の書き換え完了直後
にＩＣカード１００が引き抜かれた場合，メインメモリ
８，サブメモリ１２ともアドレス線ＡＤ３の示す値は，
ともに書き換えを行う前のデータになっている。

【００３６】また，サブメモリ１２の書き換え完了後，
メインメモリ８の書き換え実行途中にＩＣカード１００
が引き抜かれた場合，アドレス線ＡＤ３の示すメインメ
モリ８のデータは消去状態（値がすべて「１」レベル）
になる。ただし，サブメモリ１２への書き換えは完了し
ているので，書き換えを行う前のデータは保存されてい
る。

【００３７】本実施の形態にかかるＩＣカード１００は
上記のように構成され，書き換え動作をすることによ
り，以下のような優れた効果を奏することが可能であ
る。すなわち，不図示のＩＣカード読み取り装置は，メ
インメモリ８及びサブメモリ１２双方の領域を読み出
し，内容を比較することにより，メモリの書き換え中の
強制引き抜きがあったかどうかを確認することが可能で
ある。

【００３８】さらに，書き換えを行う前のデータは，メ
インメモリ８またはサブメモリ１２のいずれかに必ず保
存されているので，金銭などの重要なデータが消滅する
のを防止することが可能である。

【００３９】（第２の実施の形態）第２の実施の形態に
かかるＩＣカード２００は，第１の実施の形態にかかる
ＩＣカード１００を改良したものであり，図３に示した
ように，データ出力回路１３と，メインメモリ２０と，
サブメモリ２１と，制御回路１４と，比較器２３とから
主に構成されている。なお，データ入出力回路１３及び
メインメモリ２０については，第１の実施の形態にかか
るデータ入出力回路１及びメインメモリ８と略同一の機
能構成を有する。また，サブメモリ２１は，１ブロック
のみの領域から構成されている。以下，本実施の形態に
特徴的な構成要素について説明する。

【００４０】本実施の形態にかかるＩＣカード２００に
おいて特徴的なのは以下の三つの点である。第一の点
は，第１の実施の形態において，メインメモリ８とバッ
ファメモリ１０とを接続していたデータ線９，及びバッ
ファメモリ１０とサブメモリ１２とを接続していたデー
タ線１１を削除している点である。かかる構成により，
ハードを簡略化することが可能である。

【００４１】第二の点は，サブメモリ２１からのデータ
の出力を，データ線１９を介して比較器２３に入力して
いる点である。さらに，比較器２３は，メインメモリ２
０及びサブメモリ２１の内容を比較し，ＥＲＲ２４を出
力する。かかる構成により，ＥＲＲ２４を読み出すこと
により，ＩＣカードの引き抜きの判定を容易にすること
が可能である。

【００４２】すなわち，ＩＣカード２００の引き抜きが
なければ，メインメモリ２０とサブメモリ２１の双方に
は同じデータが書かれているはずであり，双方のメモリ
のデータ比較回路である比較器２３の出力であるＥＲＲ
２４は「０」レベルである。もし双方のメモリのデータ
が一致しない場合はＥＲＲ２４は「１」レベルが立つ。
不図示のＩＣカード読み取り装置は，メインメモリ２
０，サブメモリ２１双方のデータを読み出してＩＣカー
ド２００の外部で比較する必要はなく，このＥＲＲ２４
を読み出せばカード引き抜きがあったかどうかを容易に
確認することが可能である。

【００４３】第三の点は，サブメモリ２１を一括消去す
る信号ＣＥＥＢ２２を設けた点である。書き換え時の動
作を説明すると，まずサブメモリ２１のデータを消去
し，サブメモリ２１に書き換えるデータを書き込むと同
時にメインメモリ２０の消去を行う。次いでメインメモ
リ２０に書き換えるデータを書き込む。

【００４４】上述のように，サブメモリ２１の消去とメ
インメモリ２０の書き換えを別個かつ同時に行うことが
でき，データ書き換え処理時間を短縮することが可能で
ある。また，処理途中でＩＣカード２００が引き抜かれ
て，処理が中断したとしても，メインメモリ２０の書き
換えを行う前のデータか，サブメモリ２１の書き換え後
のデータのいずれかは必ず保存されているので，金銭な
どの重要なデータが消滅するのを防止することが可能で
ある。

【００４５】（第３の実施の形態）第３の実施の形態に
かかるＩＣカード３００は，第１の実施の形態にかかる
ＩＣカード１００に改良を加えたものであり，図４に示
したように，ＩＣカード１００に電圧制御部４３を追加
したものである。以下では，ＩＣカード３００の構成に
ついて，第１の実施の形態にかかるＩＣカード１００と
の違いについてのみ説明する。

【００４６】ＩＣカード３００には，図４に示したよう
に，ＩＣカード１００にさらに電圧制御部４３が設けら
れている。電圧制御部４３は，メインメモリ８及びサブ
メモリ１２の内容を読み込み，ＩＣカード３００の引き
抜きがあったか否かを判定する判定回路４４と，高電圧
を発生させるための信号ＣＬＫと，ＡＮＤ回路４６と，
高電圧スイッチ４５とから構成されている。

【００４７】メインメモリ８及びサブメモリ１２のデー
タ線５，７は，判定回路４４に接続される。判定回路４
４は，データ線５，７を入力とし，出力はＡＮＤ型ゲー
ト４６の一方の入力に接続される。ＡＮＤ型ゲート４６
の他方の入力には信号ＣＬＫが接続される。信号ＣＬＫ
は，メモリを書き換えるために必要な高電圧を発生させ
るための信号で，信号ＣＬＫが高電圧スイッチ４５に送
られることにより，高電圧（プログラム電圧ＶＰＰとも
いう）がＶＰＰ４２に発生するようになっている。

【００４８】第１の実施の形態において，ＩＣカード１
００の引き抜きがあったと判定される条件は以下の通り
であった。 （１）サブメモリ１２のデータが，消去状態（値がすべ
て「１」レベル）であった場合 （２）双方のメモリのデータが同じであった場合 （３）メインメモリ８のデータが，消去状態（値がすべ
て「１」レベル）であった場合 判定回路４４は，上記３つの条件を判定し，ＩＣカード
３００の引き抜きがあったと判定した場合には，メイン
メモリ８の書き換えを中断する。

【００４９】以下，ＩＣカード３００の書き換え動作を
説明する。上述のように，判定回路４４が上記３つの条
件を判定し，ＩＣカード３００の引き抜きがあったと判
定した場合には，ＡＮＤ回路４６に「０」レベルの信号
を送る。信号ＣＬＫが，メインメモリ８の書き換えに必
要な高電圧の発生を要求する「１」レベルの信号を送っ
ても，判定回路４４が「０」レベルの信号を送る限り，
ＡＮＤ回路４６は，高電圧の発生を要求する「１」レベ
ルを高電圧スイッチ４５に送ることはない。したがっ
て，ＩＣカード３００の引き抜きが行われたときは，メ
インメモリ８の書き換えに必要な高電圧が発生されない
ため，メインメモリ８の内容は書き換えられないことに
なる。

【００５０】本実施の形態にかかるＩＣカード３００は
上記のように構成され，書き換え動作することにより，
以下のような優れた効果を奏することが可能である。す
なわち，ＩＣカード３００の引き抜きが行われた場合
は，メインメモリ８の書き換えに必要な高電圧が発生さ
れないため，メインメモリ８の内容を書き換えない。従
って，ＩＣカード３００の引き抜きが行われた場合であ
っても，データを保護することが可能である。

【００５１】（第４の実施の形態）第４の実施の形態に
かかるＩＣカード４００は，図５に示したように，デー
タ出力回路２５と，第１メモリ３８と，第２メモリ３９
と，制御回路２６と，セレクトビット３２と，マルチプ
レクサ２９とから主に構成されている。なお，データ入
出力回路２５及び第１メモリ３８は，第１の実施の形態
にかかるデータ入出力回路１及びメインメモリ８と略同
一の機能構成を有する。また，本実施の形態において
は，第２メモリ３９は，第１メモリ３８と略同一のアド
レス構成，容量を有する必要があるが，この理由につい
ては後述する。

【００５２】制御回路２６からは，アドレス線ＡＤ２７
及びチップセレクトＣＳ４０が，メインメモリ３８及び
第２メモリ３９の双方に接続される。ライトイネーブル
ＷＥ，アウトプットイネーブルＯＥ，イレースイネーブ
ルＥＲＥの制御信号線２８，及びデータ線３０は，マル
チプレクサ２９によって，第１メモリ３８または第２メ
モリ３９のいずれか一方に接続される。

【００５３】マルチプレクサ２９による選択切り替えは
セレクトビット３２の出力であるＳＥＬ信号３３で行わ
れる。セレクトビット３２は，例えば，ＥＥＰＲＯＭで
組み合わせたフリップフロップで，第１メモリ３８（第
２メモリ３９）のブロックの数と同じだけのビット数を
持ち，アドレス線ＡＤ２７でメモリのある１ブロックに
対応するビットが選ばれるように構成される。制御回路
２６より出力されるＴＧＬ３１は，セレクトビット３２
を反転させる信号線である。

【００５４】以下では，上記のように構成されるＩＣカ
ード４００のデータ書き換え時の動作を，図６に示した
フローチャートを参照しながら説明する。第１メモリ３
８と第２メモリ３９とは略同一のアドレス構成，容量を
有するので，第１メモリ３８と第２メモリ３９の書き込
みブロックはそれぞれ対応している。各ブロックについ
て，一方のメモリのブロックにはデータが格納されてい
る状態であり，他方のメモリの対応するブロックには何
もデータが格納されていない状態（値がすべて「１」レ
ベル）である。なお，ブロックにデータが何も格納され
ていないというのは，前回の書き換え処理において，デ
ータが消去されたことを意味する。

【００５５】なお，各ブロックについて，いずれのメモ
リにデータが格納されているかは，セレクトビット３２
の出力ＳＥＬ３３により表される。ＳＥＬ３３が「０」
レベルのブロックについては，第１メモリ３８にデータ
が格納され，第２メモリ３９には，何もデータが格納さ
れておらず（値がすべて「１」レベル），ＳＥＬ３３が
「１」レベルのブロックについては，第１メモリ３８に
は，何もデータが格納されておらず（値がすべて「１」
レベル），第２メモリ３９にデータが格納されているこ
とを表すものとする。

【００５６】以下では，書き換えるブロックに対応する
セレクトビット３２の出力ＳＥＬ３３が「１」レベルで
ある場合について説明する。このとき，第１メモリ３８
の対応するブロックにはデータは何も入っておらず，第
２メモリ３９の対応するブロックには，前回の書き込み
動作で書き込まれたデータが入っている。また，制御信
号線２８のうち，ライトイネーブルＷＥは第１メモリ３
８を選択し，アウトプットイネーブルＯＥ及びイレース
イネーブルＥＲＥは第２メモリ３９を選択する。

【００５７】ライトイネーブルＷＥにしたがい，第１メ
モリ３８の対応するブロックに書き換えるデータを書き
込む（ステップＳ４１〜Ｓ４４）。データの書き込み完
了後には，第２メモリ３９の対応するブロックに格納さ
れている前回書き換え時のデータは，もはや不要となる
ため，イレースイネーブルＥＲＥを活性化し第２メモリ
３９の対応するデータを消去する（ステップＳ４５）。
さらに，制御回路２６より発するＴＧＬ３１が活性化さ
れ，セレクトビット３２の出力ＳＥＬ３３が「０」レベ
ルに反転する（ステップＳ４６）。従って，次に同じブ
ロックの書き換えを行うときには，書き換えは第２メモ
リ３９の対応するブロックに行われる。書き換えが行わ
れるごとに，上述のメモリの機能の切り替えが順次行わ
れる。

【００５８】本実施の形態にかかるＩＣカード４００は
上記のように構成され，書き換え動作することにより，
以下のような優れた効果を奏することが可能である。す
なわち，新データの書き込みを行う前は消去動作は行わ
れないため，いずれか一のメモリの書き込み中にＩＣカ
ード４００を抜かれても，セレクトビット３２はまだ書
き変わっておらず，もう一方のメモリを読み出すことに
より前データは保持される。

【００５９】さらに，書き換えの際に，二つのメモリを
切り替えて使うのでメモリの寿命が倍増するという効果
がある。

【００６０】（第５の実施の形態）第５の実施の形態に
かかるＩＣカード５００は，図７に示したように，第４
の実施の形態にかかるＩＣカード４００に改良を加えた
ものである。図７においては，第４の実施の形態と略同
一の機能構成を有する以下の構成要素については省略し
た。すなわち，第３の実施の形態におけるデータ入出力
回路２５，制御回路２６，ビットセレクト３２，及びマ
ルチプレクサ２９についての部分は図７から省略した。

【００６１】本実施の形態に特徴的な構成要素として，
ＡＮＤ型ゲート４０，４１がある。ＡＮＤ型ゲート４１
は，第２メモリ３９のデータ線３７を入力とし，データ
がすべて「１」レベルであったとき，ＡＮＤ型ゲート４
１の出力は「１」となる。ＡＮＤ型ゲート４０は，前述
のＡＮＤ型ゲート４１の出力と，図５に示したマルチプ
レクサ２９を通過した制御信号線３４のうちのライトイ
ネーブルＷＥとを入力し，出力は第１メモリ３８に接続
される。

【００６２】次回の書き込み領域が第１メモリ３８であ
る場合は，上述したように，ＳＳＥ３３は「１」レベル
となり，ライトイネーブルＷＥも「１」レベルとなる。
しかし，第２メモリ３９のデータの消去が正常に終了
し，第２メモリ３９のデータ値がすべて「１」レベルに
なっていないと，第１メモリ３８にライトイネーブルＷ
Ｅが伝わらず書き込みは行われない。従って，書き換え
途中でＩＣカード３００の引き抜きがあり，データの消
去が不完全である場合には，新データを書き込めない状
態にすることが可能である。

【００６３】本実施の形態にかかるＩＣカード５００は
上記のように構成され，書き換え動作することにより，
以下のような優れた効果を奏することが可能である。す
なわち，第４の実施の形態にかかるＩＣカード４００と
比べて，ＩＣカード５００の引き抜きがあった場合は，
次回の書き換えが不可能となり，第３の実施の形態と同
様に，ＩＣカードの引き抜きを防止することが可能であ
る。

【００６４】以上，添付図面を参照しながら本発明にか
かる記憶媒体及びデータ保護方法の好適な実施形態につ
いて説明したが，本発明はかかる例に限定されない。当
業者であれば，特許請求の範囲に記載された技術的思想
の範疇内において各種の変更例または修正例に想到し得
ることは明らかであり，それらについても当然に本発明
の技術的範囲に属するものと了解される。

【００６５】例えば，上記実施の形態においては，メモ
リがメインメモリとサブメモリをそれぞれ１つずつであ
る場合について説明したが，本発明はかかる場合に限定
されない。メインメモリの内容等に応じてサブメモリを
複数備えることも可能である。

【００６６】さらに，上記実施の形態においては，メモ
リがＥＥＰＲＯＭである場合について説明したが，本発
明はかかる場合に限定されない。各種の不揮発性記憶媒
体についても本発明は適用可能である。

【００６７】さらに，上記実施の形態においては，ＩＣ
カードのデータに関してのみ説明したが，本発明はかか
る場合に限定されない。例えば，携帯端末等の不安定な
電源を使用する場合のデータ保護対策としても本発明は
適用可能である。

【００６８】

【発明の効果】以上説明したように，本発明によれば，
一のメモリのデータを他のメモリに保存する途中，また
は一のメモリのデータを書き換える途中に，記憶媒体の
引き抜きが行われても，いずれかのメモリに書き込み前
のデータが保存されているので，記憶媒体の重要なデー
タが消滅するのを防止することが可能である。

【００６９】さらに，記憶媒体の引き抜きが行われた場
合は，次回の書き換えが不可能になるため，記憶媒体の
引き抜きを防止することが可能である。

【図面の簡単な説明】

【図１】ＩＣカードの構成の実施の一形態を示す説明図
である。

【図２】図１に示したＩＣカードのデータ書き換えの流
れを説明する流れ図である。

【図３】ＩＣカードの構成の別の実施の形態を示す説明
図である。

【図４】ＩＣカードの構成の別の実施の形態を示す説明
図である。

【図５】ＩＣカードの構成の別の実施の形態を示す説明
図である。

【図６】図５に示したＩＣカードのデータ書き換えの流
れを説明する流れ図である。

【図７】ＩＣカードの構成の別の実施の形態を示す説明
図である。

【図８】従来技術にかかるＩＣカードのデータ書き換え
の流れを説明する流れ図である。

【符号の説明】

１ データ入出力回路 ２ 制御回路 ３ アドレス線 ４ 制御信号線 ５ データ線 ６ 制御信号線 ７ データ線 ８ メインメモリ ９ データ線 １０ バッファメモリ １１ データ線 １２ サブメモリ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 正名 芳弘 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内

Claims (11)

【特許請求の範囲】
1. 【請求項１】 記憶媒体であって，複数のメモリ領域と
   メモリ制御回路とを備え，前記メモリ制御回路により，
   一のメモリ領域のデータの書き換えは，前記一のメモリ
   領域のデータを他のメモリ領域に書き込んだ後にのみ行
   うことを特徴とする，記憶媒体。
2. 【請求項２】 記憶媒体であって，前記メモリ領域の内
   容を入力し比較を行う比較器をさらに備えたことを特徴
   とする，請求項１に記載の記憶媒体。
3. 【請求項３】 記憶媒体であって，前回書き換え時のデ
   ータの消去が適正に行われたか否かを判定する判定回路
   をさらに備え，前記他のメモリ領域の前回書き換え時の
   データの消去が適正に行われたときのみ，前記一のメモ
   リ領域に新たなデータの書き換えが行われることを特徴
   とする，請求項１または２に記載の記憶媒体。
4. 【請求項４】 記憶媒体であって，略同一の構成からな
   る複数のメモリ領域を有し，一のメモリ領域には前回書
   き換え時のデータが格納され，他のメモリ領域に新たな
   データを書き込んだ後にのみ，前記一のメモリ領域のデ
   ータを消去することを特徴とする，記憶媒体。
5. 【請求項５】 記憶媒体であって，前記一のメモリ領域
   と前記他のメモリ領域との間にはロジックゲートが備え
   られ，前記一のメモリ領域の前回書き換え時のデータの
   消去が適正に行われたときのみ，前記他のメモリ領域に
   新たなデータの書き換えが行われることを特徴とする，
   請求項４に記載の記憶媒体。
6. 【請求項６】 前記記憶媒体は，ＩＣカードであること
   を特徴とする，請求項１，２，３，４または５のいずれ
   かに記載の記憶媒体。
7. 【請求項７】 複数のメモリ領域を有する記憶媒体のデ
   ータ保護方法であって，一のメモリ領域のデータを他の
   メモリ領域に書き込む工程と，前記一のメモリ領域を書
   き換える工程と，前記一のメモリ領域の内容と前記他の
   メモリ領域の内容とを比較する工程と，を含むことを特
   徴とする，データ保護方法。
8. 【請求項８】 前記一のメモリ領域の内容と他のメモリ
   領域の内容とを比較する工程には，前記一のメモリ領域
   の内容と前記他のメモリ領域の内容とを比較器に入力す
   る工程を含むことを特徴とする，請求項７に記載のデー
   タ保護方法。
9. 【請求項９】 前記一のメモリ領域の内容と他のメモリ
   領域の内容とを比較する工程には，データの消去が適切
   に行われなかったときには，データの書き換えに必要な
   高電圧を抑止する工程を含むことを特徴とする，請求項
   ７または８に記載のデータ保護方法。
10. 【請求項１０】 略同一の構成からなる複数のメモリ領
    域を有する記憶媒体のデータ保護方法であって，前記複
    数メモリ領域のうち書き込み先アドレスに書き込みが可
    能な一のメモリ領域を検索する工程と，前記一のメモリ
    領域にデータを書き込む工程と，他のメモリ領域の前記
    アドレスのデータを消去する工程と，を含むことを特徴
    とするデータ保護方法。
11. 【請求項１１】 前記一のメモリ領域にデータを書き込
    む工程には，前記他のメモリ領域の内容を確認する工程
    を含み，記憶媒体の引き抜きがあった場合には，書き換
    えを終了することを特徴とする，請求項１０に記載のデ
    ータ保護方法。