JPH11214658A - 集積回路誘電体の製法 - Google Patents

集積回路誘電体の製法

Info

Publication number
JPH11214658A
JPH11214658A JP10301396A JP30139698A JPH11214658A JP H11214658 A JPH11214658 A JP H11214658A JP 10301396 A JP10301396 A JP 10301396A JP 30139698 A JP30139698 A JP 30139698A JP H11214658 A JPH11214658 A JP H11214658A
Authority
JP
Japan
Prior art keywords
xerogel
dielectric
spin
interconnect
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10301396A
Other languages
English (en)
Inventor
Changming Jin
ジン チャンミン
Richard Scott List
スコット リスト リチャード
Joseph D Luttmer
ディ．ラットマー ジョセフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH11214658A publication Critical patent/JPH11214658A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02343—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02359—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the surface groups of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Silicon Compounds (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 エージング室中、流れ込む触媒雰囲気中でゲ
ルのエージングを行って、シリカキセロゲル誘電体を製
造する。 【解決手段】 キセロゲルエージング装置は、入口及び
出口を有するエージング室（１１０）を有し、半導体ウ
ェーハ上のキセロゲル前駆物質フイルムの上に気相とし
てゲル化触媒を流す。好ましい態様ではアンモニアと水
の蒸気ガス混合物触媒を用いる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子半導体装置
（ｅｌｅｃｔｒｏｎｉｃ ｓｅｍｉｃｏｎｄｕｃｔｏｒ
ｄｅｖｉｃｅｓ）に関し、詳しくは、誘電体構造体及
びそのような構造体の製造方法に関する。
【０００２】
【従来の技術】高密度集積回路の性能は、金属線の抵抗
率及び隣接する線の間の容量結合による金属相互接続レ
ベルのＲＣ時間遅延により決定される。容量結合は、隣
り合った線の間の誘電体（絶縁体）の比誘電率（比誘電
率、ｋ）を減少させることにより低下することができ
る。
【０００３】珪素集積回路で用いるための種々の誘電体
材料が示唆されてきた。即ち、二酸化珪素（約４．０の
ｋ）；フッ素化二酸化珪素（約３．０〜４．０のｋ）；
ポリイミド、パリレン(parylene)、無定形テフロン等の
有機材料（約１．９〜３．９のｋ）；及び二酸化珪素キ
セロゲル等の多孔質誘電体（気孔孔径に依存し、典型的
には１．３〜３．０のｋ）。気孔率は９９体積％以下に
することができる。スミス(Smith）その他による「低ｋ
誘電体のための周囲圧力での低密度キセロゲルの製造」
381 Mat. Res. Soc. Symp. Proc. 261(1995)参照。
【０００４】集積回路誘電体に使用するための薄膜シリ
カキセロゲルは、（１）前駆物質の製造、（２）回転被
覆、（３）エージング、（４）溶媒交換、及び（５）乾
燥の一般的工程により製造することができる。酸・塩基
ゾルゲル反応は次の通りである：溶媒中でアルコキシド
の加水分解：
【０００５】
【化１】
【０００６】溶媒はエタノール（ＥｔＯＨ）でもよい。
次に、加水分解したアルコキシドを縮合（ゲル化）す
る：
【０００７】
【化２】
【０００８】縮合は、部分的縮合が都合のよい粘度まで
起きた後に回転被覆が行われるように調節する。
【０００９】溶媒交換により、ゲルの気孔内に存在する
最初の溶媒を低表面張力溶媒により置き換え、乾燥中の
毛細管圧力を低下し、気孔の崩壊を最小にする。米国特
許第５，５６１，３１８号明細書には、この方法を変更
したものが記載されている。しかし、シリカキセロゲル
は未だ製造できるようにはなっていない。
【００１０】
【発明が解決しようとする課題】本発明は、エージング
室中で、流れ込む触媒雰囲気中でゲルのエージングを行
って、シリカキセロゲル誘電体を製造をする。好ましい
態様の雰囲気は、飽和した水酸化アンモニウムを含む。
これは、比誘電率を低くするキセロゲルを組み込んだ層
間絶縁膜（ｉｎｔｅｒｌｅｖｅｌ ｄｉｅｌｅｃｔｒｉ
ｅｓ）を製造することができる利点を有する。
【００１１】
【課題を解決するための手段】好ましい態様は、連続的
に流れる触媒（例えば、アンモニア及び水蒸気混合物）
を用いたゲルエージング室＋自動回転濯ぎ溶媒交換及び
疎水性表面処理を与えることにより、集積回路のための
層間絶縁膜の主成分としてキセロゲルの配合を促進す
る。これにより完全な自動化及び統合されたキセロゲル
形成が可能になる。前駆物質回転被覆機、エージング
室、回転濯ぎ機、及び乾燥室は、全てそれらの間にある
自動ウェーハ搬送機と一緒に構成されている。
【００１２】
【発明の実施の形態】図面は明瞭にするため見易く描か
れている。間隙充填エッチバックの好ましい態様 図１ａ〜１ｇは、次のように、集積回路（例えば、ＣＭ
ＯＳ又はＢｉＣＭＯＳ）のための好ましい態様の製造方
法の工程を立断面図で例示している。
【００１３】（１） ＣＭＯＳ装置（場合により、＋記
憶セル・アレー・ウエル及びバイポーラ装置埋め込み
層）のための浅いトレンチ絶縁及び一対のウエル(well)
を有する珪素ウェーハ（又は絶縁体ウェーハ上の珪素）
から出発する。閾値調節インプラント（これはセル・ト
ランジスタ及び種々の周辺トランジスタとは異なってい
てもよい）の遂行及びゲート誘電体の形成。珪化タング
ステン被覆ポリシリコンゲート材料及び二酸化珪素層を
蒸着し、次にそれらの層をパターン化して酸化物を頭に
もつゲートとゲートレベル相互接続部を形成する。ゲー
ト材料は、従来のベースインプラントも必要とするバイ
ポーラ装置のためのポリシリコンエミッターも与えるこ
とができる。浅いトレンチ絶縁酸化物１０４＋ゲート１
１０及びゲートレベル相互接続部１１２を有する珪素基
体１０２を示す図１ａを参照されたい。ゲート１１０は
２００〜３００ｎｍの高さ及び１３０〜２５０ｎｍの長
さになっていてもよい（図１ａは、ゲートの長手方向に
沿った断面図であり、ゲートはそれらの長さよりも遥か
に大きな幅を有するのが典型的である）。別法として、
ポリシリコンゲートを形成し、次に自己整合性珪化（ｓ
ｅｌｆ−ａｌｉｇｎｅｄ ｓｉｌｉｃｉｄａｔｉｏｎ）
（次の工程のソース／ドレイン及び側壁誘電体の形成
後）を行い、ゲートの頭及びソース／ドレインの両方の
上に珪化物を形成する。
【００１４】（２） 少しドープしたドレイン・インプ
ラントを行い、次に蒸着＋異方性エッチンクによりゲー
トに側壁誘電体を形成する。ドーパントを導入し、ソー
ス及びドレイン１１４を形成する。ゲートレベル構造体
を、平坦化誘電体層１２０（例えば、ＢＰＳＧ、又はＴ
ＥＯＳからの蒸着のようなドープしてない酸化物を含め
た等角及び平坦化層の積層体）でゲートレベル構造体を
覆う。図１ｂ参照。
【００１５】（３） 一つのトランジスタ、一つのキャ
パシタ記憶セルを用いた埋め込み記憶セルアレーを有す
る構造体のために、次にビットライン及びセルキャパシ
タを形成する。簡明にするため、そのような工程は例示
されていないが、誘電体１２０の上に蒸着した付随の付
加的誘電体は、丁度誘電体１２０の一部分と考えること
もできる。
【００１６】（４） 選択したソース／ドレイン１１４
まで下へ、ゲートレベル相互接続部１１２上の位置まで
（そして埋め込まれた記憶セルのための選択されたビッ
トライン位置まで）平坦化誘電体１２０中にホトリトグ
ラフにより孔（接点、バイア）を定め、エッチングす
る。５０ｎｍのＴｉ、５０ｎｍのＴｉＮ、５００ｎｍの
Ｗ又はＡｌ（Ｃｕ及びＳｉでドープされている）及び５
０ｎｍのＴｉＮのような金属積層体をブランケット蒸着
する（バイアの充填を含む）。一番下のＴｉ及びＴｉＮ
は拡散障壁を形成し、一番上のＴｉＮはリトグラフのた
めの反射防止被覆を形成する。Ｗ又はＡｌ蒸着の前に、
一番下のＴｉはソース／ドレインと反応させ、珪化物を
形成し、金属対珪素接触を安定化させるようにしてもよ
い。Ｔｉ及びＴｉＮは物理蒸着（ＰＶＤ）又は化学蒸着
（ＣＶＤ）（例えば、ＴｉＣｌ4 ＋ＮＨ3 →ＴｉＮ＋Ｈ
Ｃｌ）により蒸着してもよい。アルミニウムはＰＣＤに
より蒸着し、次に高圧下でバイア中へ押し込むか、又は
ＣＶＤにより蒸着してもよい。ＷはＣＶＤにより蒸着す
る。別法として、バイアはＣＶＤブランケット蒸着によ
りＷで充填し、次にエッチバックしてバイア中にＷだけ
を残すようにし（Ｗプラグ）、次にブランケットＴｉ、
ＴｉＮ、Ａｌ、及びＴｉＮの蒸着を行なってもよい。
【００１７】（５） 第一レベル金属をホトリトグラフ
により規定し、エッチングし、第一レベル相互接続部１
３０を形成する。図１ｃ参照。隣接する相互接続部１３
０の間の間隙は、２００〜３００ｎｍの程度であり、こ
れらの最小間隙が容量結合を左右する。
【００１８】（６） 酸素又はオゾンを用いたＴＥＯＳ
のプラズマ促進蒸着により相互接続部１３０＋露出誘電
体１２０の上に５０ｎｍの厚さの等角酸化物ライナー１
４０を蒸着する。ライナー１４０は金属表面を不動態化
し、後で付着するキセロゲルの気孔に沿った金属の拡散
を防ぐ。それは、電気移動を抑制し、相互接続部から相
互接続部への漏洩電流を抑制する機械的強度も与える。
他の誘電ライナー材料を用いてもよいが、そのライナー
材料が最小間隙間の有効な比誘電率に寄与するものとす
る。従って、大きな比誘電率のライナー材料は非常に薄
くなければならない。
【００１９】（７） キセロゲル前駆物質の溶液（例え
ば、加水分解したＴＥＯＳ単量体から縮合したオリゴマ
ーをエタノール＋エチレングリコール又は他のポリオー
ル溶媒中に入れたもの）を用い、ＨＣｌ又はＮＨ4 ＯＨ
のような触媒は添加せずにライナー１４０を回転被覆す
る。被覆溶液の粘度が、下の粘度についての節で記載す
るように、得られるキセロゲルの平面性を決定する。回
転被覆した被覆１４２は充分厚くし、相互接続部の上を
約１００ｎｍ覆い、最小間隙を満たし、相互接続部の間
の開口領域中で約３００ｎｍの厚さになるようにする。
２００ｍｍの直径（８インチ）のウェーハ上、約３ｍｌ
の前駆物質で充分である。図１ｄ参照。エタノールは迅
速に蒸発するので、回転速度は平坦化のために増大す
る。詳細な点については次の粘度についての節を参照さ
れたい。
【００２０】（８） ウェーハ上の被覆溶液を室温でＮ
Ｈ3 ＋Ｈ2 Ｏ雰囲気中で約１．５分間エージングする。
ＮＨ3 （及びＨ2 Ｏ）は被覆溶液中に溶解し、ゲル化
（オリゴマーの重合体への重合）に触媒作用を及ぼす。
図１ｈ〜１ｉの立断面図及び平面図で例示したように、
エージング室装置を用い、ＮＨ3 ＋Ｈ2 Ｏガス混合物を
連続的に流しながら、エージング中一定比のＮＨ3 ＋Ｈ
2 Ｏ雰囲気を維持する。２００ｍｍのウェーハの場合、
エージング室１９０は大略２２０ｍｍの直径及び大略５
ｍｍの高さを有し、密に且つ均一に分布したガス入口が
底周辺のまわりにあり、中心ガス出口が取り外し可能な
蓋の中にある。ウェーハは室１９０の底から伸びた幾つ
かのピンの上に置くか、又はウェーハは室１９０の底に
形成されたウェーハチャックによって下に保持すること
ができる。室１９０は処理工程の全てが完全に自動化で
きるように、標準スピン・オン・ガラス(spin-on-glas
s）積層装置に一体化することができる。被覆した溶液
上に一定のＮＨ3 対Ｈ2 Ｏ比を有するガス混合物（ＮＨ
4 ＯＨ溶液を通ってＮＨ3 を気泡として通すことにより
発生することができる）を流すことにより、新しいウェ
ーハを室中へ入れた後、毎回行われる空気との交換時間
が短くなり、ウェーハ表面の直ぐ上の被覆溶液層と、新
しいＮＨ3 ＋Ｈ2 Ｏの交換速度も増大する。ＮＨ3 の気
泡中への流量は、０．５〜１０リットル／分の範囲にあ
る。これは、大略１〜２３秒毎の室１９０のフラッシン
グを意味する。エージング室１９０中の圧力は大気圧よ
り僅かに高く、ＮＨ3 対Ｈ2 Ｏ比は、４０〜１００の範
囲にすることができる。室温でＮＨ 3 は気体状態になっ
ており、Ｈ2 Ｏの蒸気圧は約１５トールである。飽和Ｎ
Ｈ4ＯＨ水溶液上のＮＨ3 対Ｈ2 Ｏの蒸気圧比は大略４
０対１である。
【００２１】図１ｊは、エージング室１９０中へ注入す
る一定ＮＨ3 対Ｈ2 Ｏ比の混合物を発生するために別々
に制御されたＮＨ3 及びＨ2 Ｏの導入口を有する蒸発器
を用いている、図１ｉの気泡発生装置に対する別のもの
を示している。この装置では、ＮＨ3 はガス状で導入
し、Ｈ2 Ｏは液体状で導入する。ＮＨ3 対Ｈ2 Ｏの分圧
比は、１０対１００の範囲にあり（従って、ガスは主に
ＮＨ3 である）、ＮＨ3の流量は、気泡発生装置の場合
のように、０．５〜１０リットル／分の範囲にある。こ
の装置は、ＮＨ3 対Ｈ2 Ｏ蒸気比を広い範囲で制御する
ことができる。
【００２２】次のアンモニア触媒は、ガス状態で送るこ
とができる他の触媒で置き換えてもよい。例えば、ＨＣ
ｌ又はＨＣｌ＋Ｈ2 Ｏを同様な装置で用いることもでき
る。
【００２３】被覆したウェーハへ連続的にガス状触媒を
送る前記装置は、被覆したウェーハを１００℃へ加熱す
ることにより、ゲル化反応速度を増大するように修正す
ることができる。しかし、高温は溶媒（例えば、エチレ
ングリコール）の蒸発を増大し、重合体網状組織の崩壊
をもたらすことがある。従って、ガス状触媒流中に飽和
溶媒蒸気を含有させる。前述の装置で、エタノールは室
温でさえも迅速に蒸発し、溶媒の低蒸気圧成分だけを注
入しさえすればよいことに注意されたい。気泡発生装置
については、ＮＨ3 ＋Ｈ2 ＯガスをＮＨ4 ＯＨ気泡発生
器中で発生させ、次にエチレングリコール気泡発生器に
１００℃で通して気泡発生させるのに用い、次にエージ
ング室１９０中へ注入する。気化装置は、単にエチレン
グリコールのための第三入口を有し、ガス混合物をエー
ジング室の温度以上へ加熱する。大気圧で１００℃の、
大略９０％のＮＨ3 、８％のＨ2 Ｏ、及び２％のエチレ
ングリコールからなるガス混合物は、触媒及び飽和溶媒
の両方を与える（１００℃でエチレングリコールの蒸気
圧は約１６トールである）。水の温度は余り高くするこ
とができない。高い温度はＮＨ3 のＨ2 Ｏ中での溶解度
を減少し、ＮＨ4 ＯＨ溶液のｐＨ値を減少し、その触媒
効果を減少する。
【００２４】（９） 重合体網状組織気孔中の溶媒（主
にエチレングリコール）を、エタノールで連続的回転濯
ぎを行うことによりエタノール又は或る他の低表面張力
液体で置き換える。２００ｍｍのウェーハのための回転
濯ぎは、１００〜４００ｒｐｍの回転速度及び０．５〜
２．０リットル／分のエタノール付与速度で１０秒〜３
０秒で行うことができる。この置換を行わないと、最初
の溶媒の表面張力が大きいため、溶媒の蒸発中、乾燥す
る気孔内の表面張力のため重合体網状組織を（部分的
に）崩壊させることがある。しかし、重合体網状組織が
その表面張力に耐えるのに充分な強度を持つならば、こ
の工程は省略することができる。
【００２５】（１０） ヘキサメチルジシリザン（ＨＭ
ＤＳ）のような疎水性基の原料を前の工程の溶媒交換し
たゲルの上に回転被覆し、重合体網状組織に残っている
ヒドロキシル基を全て疎水性基、例えば、トリメチルシ
リル基に転化する。２００ｍｍウェーハの場合のＨＭＤ
Ｓによる回転濯ぎは、１００〜４００ｒｐｍの回転速度
及び０．５〜２．０リットル／分のＨＭＤＳ付与速度で
１０〜３０秒で行うことができる。反応は次のようなも
のになるであろう； ≡ＳｉＯＨ＋（ＣＨ3)3 Ｓｉ−ＮＨ−Ｓｉ（ＣＨ3)3 →
≡Ｓｉ−Ｏ−Ｓｉ（ＣＨ3)3 ＋ＮＨ3 典型的には、全加水分解＋縮合反応で、ＴＥＯＳのエト
キシシリコン結合のほぼ７０％がシロキサン結合へ転化
し、エトキシシリコン結合の残りの３０％が殆どシラノ
ール結合へ転化する。疎水性基置換によりこれらのシラ
ノール結合の殆どを除去する。シラノール基は疎水性で
あり、大きな比誘電率を与え、潜在的金属腐食問題を起
こす。しかし、加水分解＋縮合がほんの僅かな数のヒド
ロキシル基しか生じないならば、この工程は省略するこ
とができる。
【００２６】（１１） ヘキサンのような低表面張力液
体でウェーハを回転濯ぎする。２００ｍｍウェーハのた
めの回転濯ぎは、１００〜４００ｒｐｍの回転速度及び
０．５〜２．０リットル／分のヘキサン付与速度で１０
〜３０秒で行うことができる。ゲルの重合体網状組織が
充分強いならば、この溶媒交換は省略してもよい。１０
００〜３０００ｒｐｍでの最終的５〜１０秒の回転で、
ゲルの乾燥を開始させるのに役立つ。三つの回転濯ぎ工
程（溶媒交換、疎水性基置換、及び最終溶媒交換）を、
最初の前駆物質被覆に用いた同じ回転被覆カップ、又は
別のカップ、又はホトレジスト現像カップ中でさえも、
全て連続的に行うことができる。
【００２７】次にウェーハを３００〜３５０℃に約６０
秒間加熱することによりヘキサンの大部分を蒸発し、ゲ
ルを乾燥し、それにより気孔中に蒸気／空気の入った重
合体網状組織からなるキセロゲルを形成する。キセロゲ
ルは５０〜９０体積％の気孔及び１０〜５０体積％の重
合体網状組織をもち、それら気孔は１０〜２０ｎｍ程度
の平均直径を有する。
【００２８】乾燥は自動化してもよく、図１ｋの平面図
に例示したように、回転被覆、エージング、及び回転濯
ぎと一体化してもよい。
【００２９】（１２） フォーミング(forming）ガス
（９５％Ｎ2 ＋５％Ｈ2)の還元性雰囲気中で４２５℃で
３０分間疎水性キセロゲルを更に乾燥する。乾燥により
キセロゲル気孔から残留液体を排除する。下の乾燥につ
いての節で、別の乾燥環境について記述する。
【００３０】相互接続部間の間隙内にあるキセロゲル
は、取り巻く表面によって束縛され、（表面から引き離
れることなく）収縮することができないのに対し、上に
横たわるキセロゲルは束縛なく収縮できることに注意さ
れたい。従って、間隙内の相対的気孔体積は、相互接続
部上の相対的気孔体積よりも大きく、従って、比誘電率
は相互接続部上よりも間隙内の方が低くなっている。
【００３１】（１３） キセロゲル１４２を約１００ｎ
ｍエッチバックし、相互接続部１３０の上のライナーを
露出させる。図１ｅ参照。エッチバックはフッ素を主と
したプラズマにより行う。相互接続部１３０の一番上か
らキセロゲルを除くためのこのエッチバックは、相互接
続部の次のレベル中のバイアがキセロゲルを通してエッ
チングされる必要はなく、そのため横のエッチング制御
が簡単で、キセロゲルからそのエッチングされたバイア
中へのガス放出が問題にならなくなると言う利点を有す
る。
【００３２】（１４） ２００〜３００ｎｍの平均厚さ
を持つ層１４４上に水素シルセスキオキサン（ＨＳＱ）
を回転被覆し、それを４００℃で硬化する。ＨＳＱ層１
４４は下のキセロゲル１４２に（恐らく表面にある開口
気孔を満たすことにより）接着し、厚い表面被覆誘電体
を後で蒸着するための良好な表面を与える。図１ｅ参
照。ＨＳＱ接着層１４４がないと、キセロゲル１４２の
疎水性表面は、プラズマ促進ＴＥＯＳ分解による酸化物
蒸着に対し良くない接着性を与える。下の接着に関する
節で、キセロゲル表面の接着性の向上に好ましい態様に
ついて更に記述する。
【００３３】（１５） 酸素又はオゾンを用いたプラズ
マ促進ＴＥＯＳ分解により、ＨＳＱ表面に１５００ｎｍ
の厚さの誘電体１４６を付着する。次に化学的機械的研
磨（ＣＭＰ）により誘電体１４６を平坦化し、約１００
０ｎｍのインターメタルレベル誘電体（ｉｎｔｅｒｍｅ
ｔａｌ ｌｅｖｅｌ ｄｉｅｌｅｃｔｒｉｃ）厚さを与
える。これにより第一金属レベル相互接続部を完了し、
工程（４）から（１５）を繰り返すことにより更に別の
レベルが得られ、この場合、平坦化した誘電体中のバイ
アは、直ぐ下の相互接続部まで伸びている。バイアは、
垂直に積み重なったバイアを簡単に形成し、小さな金属
パッチを上に付けることにより、二つ以上のレベルを通
って効果的に伸びるようにすることができることに注意
されたい。
【００３４】エッチバックを行わない間隙充填 前の好ましい態様では、相互接続部の上のライナーを露
出するため、工程（１３）でキセロゲルをエッチバック
した。これに対しエッチバックしない好ましい態様で
は、このエッチバック工程を省略し、キセロゲルの乾燥
が完了した直後に接着層（例えば、ＨＳＱ）を回転塗布
する。これは、図１ａ〜１ｄに相当する前の工程（１）
〜（１２）に続き、工程（１３）を抜かし、工程（１
４）に続く。付着したままのキセロゲル２４２の上の平
均１００ｎｍの厚さを持つ接着層２４４を示し、その接
着層の上に７００ｎｍの厚さの平坦化誘電体層２４６を
示している図２ａを参照されたい。
【００３５】前の好ましい態様の工程（１５）と同様
に、次に、誘電体層２４６、接着層２４４、キセロゲル
２４２、及びライナー１４０を通って下の相互接続部１
３０までバイアを定め、エッチングする。バイアエッチ
ングは、キセロゲル２４２の約１００ｎｍを通って行く
だけであることに注意されたい。実験的には、露出した
キセロゲルはバイア底部を汚染しないように見え、相互
接続部２６０のＴｉＮ又はＴｉ／ＴｉＮ障壁はキセロゲ
ル２４２と良好な接触面を形成する。
【００３６】勿論バイア側壁の殆どは酸化物２４６なの
で、障壁層によるキセロゲル２４２への接着の悪ささえ
も問題を与えない。相互接続部２６０をパターン化し、
ライナー２７０を付着し、第二レベルキセロゲル２７２
を形成し、ＨＳＱ接着層２７４を回転被覆し、前に述べ
たエッチバックが好ましい態様の場合に相当する間隙充
填工程と同じやり方で表面被覆層２７６を蒸着する。図
２ｂ参照。
【００３７】ダマシーンに好ましい態様 更に別の好ましい態様では、図３ａ〜３ｆに例示したよ
うに、ダマシーン(damascene）法でキセロゲル誘電体を
用いる。特に、間隙充填の好ましい態様（図１ａ〜１
ｂ）の工程（１）〜（４）で始まり、工程（５）（ブラ
ンケット金属を第一レベル相互接続部を形成するように
パターン化する）の代わりに、バイア中だけに金属を残
すようにブランケット金属をエッチバックする。バイア
中の金属プラグ３３０を示す図３ａ参照。金属エッチバ
ックは、例えば、プラズマエッチング〔負荷低下(loadi
ng drop)による終点〕又はＣＭＰにより行うことができ
る。別法として、金属ではなくドープしたポリシリコン
を用いた同じ方法によりバイアを充填する。その場でド
ープしたポリシリコンのブランケット蒸着によりバイア
を充填し、次にエッチバックしてバイアの外側のポリシ
リコンを除去する。
【００３８】バイアを充填した後、キセロゲル前駆物質
溶液（必要ならば、＋触媒）を回転被覆し、前の間隙充
填の好ましい態様の工程（７）〜（１２）のように処理
し、７００ｎｍの厚さのキセロゲル層３４２を形成す
る。
【００３９】次に、ホトリトグラフにより相互接続部の
位置を定め、これらの位置で誘電体１２０又はプラグ３
３０まで下へキセロゲル中にトレンチ３４１をエッチン
グする。図３ｂ参照。隣接するトレンチの間の最小間隙
は約２００〜３００ｎｍであり、従って、自立するキセ
ロゲル帯３４３は大略３：１の縦横比を有する。エッチ
ングはＣＦ4 ＋ＣＨＦ3 ＋Ｈｅ＋Ａｒのようなフッ素を
主とした異方性プラズマによりエッチングすることがで
きる。キセロゲルは大きな気孔率を有するので、それは
酸化物よりも遥かに速くエッチングされ、従って、誘電
体１２０が酸化物であっても、オーバーエッチングが下
の誘電体１２０の多くを除去することはない。別法とし
て、誘電体１２０はキセロゲルをトレンチエッチングす
るための一層選択的なエッチングを停止するための窒化
物上方部分を持っていてもよい。
【００４０】ＰＶＤ又はＣＶＤにより２０〜５０ｎｍの
厚さのＴｉＮ等角障壁層(conformalbarrier layer) ３
５０をブランケット蒸着する。他の障壁金属には、Ｔａ
Ｎ、Ｔａ2 Ｎ、Ｗ2 Ｎ 、及びＴｉＳｉＮ（これらは無
定形ＴｉＮのシラン処理により形成することができる）
が含まれる。キセロゲル３４２の疎水性表面は、障壁層
のための充分な接着性を与えないことがあるので、水素
含有プラズマ中でその疎水性メチル基を除去することに
よりキセロゲル表面を活性化する。下の接着についての
節には表面活性化の態様が記載されている。ＣＶＤ Ｔ
ｉＮは、ＰＶＤよりも一層良好な側壁覆いも与えるの
で、アンモニア＋テトラキスジメチルアミノチタン（Ｔ
ＤＭＡＴ）のようなＣＶＤ法を用いる。
【００４１】ＴｉＮ上に２００ｎｍの厚さの銅層３５２
を付着する（例えば、電気メッキ、ＣＶＤ、ＰＶＤ）。
これにより前の工程でキセロゲル３４２中にエッチング
した相互接続部トレンチを充填し、且つウェーハの残り
を覆う。図３ｃ参照。
【００４２】ＣＭＰにより相互接続部の外側の銅３５２
部分を除去する。ＣＭＰはメッキされた銅中のどのよう
な凹凸も平坦化する。別法として、銅のハロゲンプラズ
マエッチングを用いるが、これらのエッチングはかなり
低いエッチング速度を有するのが典型的である。なぜな
ら、例えば、塩化銅は重合する傾向を持つからである。
ＣｕＣｌは、気体のＣｌＣｕ（ＰＥｔ3)2 を形成するよ
うに反応するトリエチルホスフィンのような強ルイス酸
で除去することができる。障壁層３５０はＣＭＰ研磨の
停止にもなる。この場合には、その研磨後、障壁層はエ
ッチング除去されなければならない。このＣＭＰ（又は
エッチング）は、相互接続部３５２の所だけ銅を残す。
【００４３】銅研磨後、７００ｎｍの厚さの誘電体層３
６０を蒸着する。図３ｄ参照。誘電体は酸化物でもよ
く、酸素又はオゾンを用いたプラズマ促進ＴＥＯＳ分解
により蒸着する。これにより第一レベル接続部が完了し
（図１ｆに類似）、前記工程の反復（バイアエッチング
及び充填、キセロゲル付着、トレンチエッチング、トレ
ンチ充填、及び誘電体蒸着）により更に相互接続レベル
を与える。
【００４４】ＣＭＰ損傷に対しキセロゲルを一層保護す
るための別の構造体には、相互接続トレンチをエッチン
グする前にキセロゲル３４２の表面上に１００ｎｍの厚
さの酸化物層３４６（接着層３４４の上に）形成するこ
とが含まれる。この場合には、酸化物（＋接着層）及び
キセロゲルの両方を通ってトレンチをエッチングする。
図３ｅ参照。次に前に記載した工程、障壁蒸着、銅電気
メッキ、及びＣＭＰを行い、相互接続部の外側の銅を除
去する。ＣＭＰは酸化物＋接着層の一部分（又は全て）
を除去することができるが、その酸化物（＋接着層）
は、キセロゲルがＣＭＰに露出しないように保護する。
図３ｆ参照。勿論、良好なＣＭＰ特性も与える厚い接着
層を、薄い接着層＋蒸着酸化物の代わりに用いることも
できる。
【００４５】キセロゲル＋最上レベルの相互接続部上の
誘電体中にバイアをエッチングし、そのバイアを充填
し、キセロゲル層を形成し、そのキセロゲル中に相互接
続部をパターン化し、ブランケット金属を蒸着し、研磨
した相互接続部を完成し、被覆誘電体を蒸着する諸工程
を繰り返すことにより、更に上のレベルの相互接続部を
作ることができる。
【００４６】スロットの幾何学的形態の好ましい態様 更に別の好ましい態様では、相互接続部の上に酸化物を
蒸着し、最小の間隔を開けた相互接続部の間のトレンチ
をエッチングし、次にそのトレンチを回転被覆及びエッ
チバックによりキセロゲルで充填する。特に図４ａ〜４
ｃはこの方法を例示している。図４ａはトレンチ４４１
を示し、それらは平坦化した酸化物４４０中の最小の間
隔を開けた隣接する相互接続部４３０の間でエッチング
されている。この場合も相互接続部４３０は７００ｎｍ
の高さ及び２００ｎｍの幅をもち、２００ｎｍの最小間
隔を持っていてもよい。
【００４７】次に、キセロゲル前駆物質溶液を回転被覆
し、トレンチ４４１＋酸化物４４０の水平部分を充填
し、次に反応させてゲルを形成し、乾燥してキセロゲル
４４２を形成する。トレンチの外側のキセロゲル全てを
除去するためキセロゲル４４２をエッチバックする（フ
ッ素を主としたプラズマ）。図４ｂ参照。
【００４８】酸化物４４０及びキセロゲル４４２の上に
厚い酸化物４６０を蒸着し、平坦化する。キセロゲル４
４２に対する接着性の悪さは問題にならない。なぜな
ら、酸化物４４０の領域が大きいからである。酸化物４
６０中にバイアを下の相互接続部４３０の所までエッチ
ングし、金属を蒸着してパターン化し、相互接続部４７
０を形成する。図４ｃ参照。この方法は、隣接する相互
接続部の間の最小間隙中にだけキセロゲルを与える。勿
論これはキセロゲルが容量結合を低下するのに最も大き
な効果を有する場合である。
【００４９】相互接続部４３０は窒化珪素ライナーを持
っていてもよい。これにより隣接する相互接続部の間の
最小間隙中にトレンチを選択的酸化物エッチングするこ
とを可能にし、金属相互接続部４３０からキセロゲル４
４２を保護するように窒化物ライナーを残す。しかし、
そのようなライナーは、隣接する相互接続部の間の有効
比誘電率を増大する。
【００５０】表面充填接着 好ましい態様のＨＳＱ接着層１４４は、やはり良好な間
隙充填性を有する他の材料の層により置き換えてもよ
い。特に、キセロゲルの平均気孔孔径は比誘電率と共に
変化し、約１．５〜２．０の比誘電率に対しては平均気
孔孔径は１０〜２５ｎｍの程度である。従って、表面で
この大きさの開口気孔を充填するように付着することが
できる材料は、キセロゲルへ結合する大きな接触面積を
有し、且つ接着を増大する機械的相互結合性を有するも
のである。図５は開口気孔充填を例示する立断面図であ
る。図５はキセロゲル５１０が表面から離れた内部気孔
５１２及び表面の所に開口した孔５１４〜５１６を含む
ことを示している。間隙充填材料層５２０は本質的に全
ての気孔５１６を充填するが、気孔５１４のほぼ半分し
か充填していない。もし間隙充填材料が表面に開口した
気孔の平均体積のほぼ５０％以上を充填するならば、接
触面積は増大し、機械的相互固定は大きくなる。従っ
て、後の厚い誘電体蒸着のための良好な表面を与える間
隙充填材料を、接着層材料として用いることができる。
【００５１】プラズマ促進ＴＥＯＳ酸化物（又はフッ素
化酸化物）の厚い誘電体については、次の材料がキセロ
ゲル表面での開口気孔を充分に充填し、接着層を与え
る：ＨＳＱ、減圧オゾンＴＥＯＳ系ＣＶＤ（ＳＡＣＶ
Ｄ）、メチルシルセスキオキサン、フロー・フィル(Flo
w Fill）酸化物（０℃の温度で過酸化水素中でシランか
らのシラノールの回転被覆）、等々。
【００５２】表面活性化接着 蒸着誘電体のための接着を与えるために前の好ましい態
様の場合のように、ＨＳＱ１４４等の気孔充填材料をキ
セロゲル１４２に適用する（ａｐｐｌｙ，施す）のでは
なく、別の好ましい態様では、１０〜９０％の水素及び
残余のアルゴンからなるプラズマを１分間０．１〜５ト
ールの範囲の圧力で適用してキセロゲル表面を活性化す
ることにより、キセロゲルの表面接着性を向上させる。
低エネルギープラズマ水素は、次のような正味の反応に
より、疎水性キセロゲルの表面メチル基を除去する。 −Ｓｉ（ＣＨ3)3 ＋６Ｈ→−ＳｉＨ3 ＋３ＣＨ4 水素化珪素表面は、蒸着（フッ素化）酸化物及び他の誘
電体、例えばパリレンのような有機重合体の両方に対す
る良好な接着を与える。
【００５３】更に、水素プラズマ処理は、後のプラズマ
促進酸化物蒸着と同じ室で行うことができる。従って、
水素プラズマは殆ど処理を複雑にすることはない。
【００５４】プラズマ活性化キセロゲル表面は、前に記
載したダマシーン相互接続部構造体に用いたＴｉＮ及び
Ｔａ2 Ｎのような障壁の蒸着に対しても良好な接着性を
与える。
【００５５】ＮＨ3 、Ｏ2 のような他の原料ガスに基づ
くプラズマによるプラズマ表面処理も、次のような反応
により表面を活性化する。 −Ｓｉ（ＣＨ3)3 ＋ＮＨ3 →−Ｓｉ（ＮＨ2)3 ＋ＣＨ4 −Ｓｉ（ＣＨ3)3 ＋Ｏ2 →−ＳｉＯ＋ＣＯ2 ＋Ｈ2 Ｏ
【００５６】表面殻接着 別法としてのキセロゲル表面接着性の向上は、表面での
キセロゲルの薄い層を崩壊し、比較的連続した殻を形成
することである。この殻は蒸着層のための大きな接触面
積を与える。表面近くの潰れた気孔を有する殻の連続的
表面を例示する図６参照。殻を形成するため、キセロゲ
ル表面にイオンビームを衝突させる。典型的には、１０
16／ｃｍ2 の線量及び２０ｋｅＶのイオンエネルギーを
有するアルゴンイオンビームを用いたイオンインプラン
ター、別法として、アルゴンプラズマによりイオン衝突
を与えることができる。堅い殻は約２０〜５０ｎｍの厚
さになる。その堅い殻はプラズマ促進蒸着酸化物に対す
る良好な表面接着を与える。
【００５７】実際に、平均気孔孔径をＤとすると、表面
の距離２Ｄ内のキセロゲルの部分は、表面から離れた気
孔率の半分よりも遥かに小さい気孔率（全気孔体積対全
体積の比）を有する。
【００５８】ゲル乾燥 上述の好ましい態様の工程（１２）でのゲルの乾燥は、
種々の圧力で他の温度及び他の還元性雰囲気で達成する
こともできる。還元性雰囲気は、明らかに残留吸着剤を
除去するのに役立ち、それら吸着剤は部分的に酸化され
ていてもよい。この処理は、比誘電率をそのヒドロゲル
のための安定な最小値まで低下する。
【００５９】特に、４００〜５００℃の範囲で１〜６０
分の加熱で、１μｍまでのキセロゲルの厚さに対して充
分であり、低い温度程長い時間がかかる。典型的には、
集積回路のための方法は熱的経費及び温度に対する上限
を有し、長い乾燥であるが、低い温度が必要になること
もある。しかし、他の熱処理のために用いられるのと同
じ条件での乾燥、例えば、４３０℃で３０分間のフォー
ミングガス（ｆｏｒｍｉｎｇ ｇａｓ）中でのアルミニ
ウム焼結が便利であろう。
【００６０】還元雰囲気は１ミリトール〜１０トールの
圧力で、ガスは種々の割合での不活性ガス（Ｎ2 、Ａ
ｒ、Ｈｅ、…）と一緒にしたＨ2 でもよい。ＣＨ4 、Ｎ
Ｈ3 、…のような他の還元性ガスも可能である。
【００６１】粘度 誘電体溶液の回転被覆は、典型的には二つの成分からな
る。溶解固体及び溶媒である。回転被覆工程中、殆どの
溶媒は蒸発して９０％より多い固体含有量のフイルムを
残し、それを後でホットプレート又は炉による加熱で重
合する。最初の固体含有量は比較的小さく（３０％より
少なく）し、ウェーハを横切って均一なフイルムの厚さ
を確実に与え、大きな縦横比の特徴を持つ良好な間隙充
填を確実に与える。この低い固体含有量は、一般に低い
粘度及び良くない平坦化を意味する。
【００６２】前の好ましい態様で用いた好ましい態様の
前駆物質溶液は、三つの成分、高蒸気圧溶媒（エタノー
ル）、低蒸気圧溶媒（エチレングリコール等のポリノー
ル）、及びＴＥＯＳオリゴマーを有すると考えられ、体
積％は大略７０％の高蒸気圧溶媒、２０％の低蒸気圧溶
媒、及び１０％のオリゴマーである。この三成分系は、
回転被覆工程の二つの独立した段階を可能にする。第一
は、典型的な回転被覆誘電体の場合のように三成分系
を、均一な厚さ及び良好な間隙充填を確実に与えるのに
充分な低い粘度を持つように調節することができる。し
かし、一度高蒸気圧エタノールが蒸発したならば、オリ
ゴマーが溶解した低蒸気圧ポリノールは丁度架橋（重
合）が始まる時に依然として液体である。この粘稠な液
体は既に良好なウェーハ厚さの均一性及び間隙充填を達
成しており、高速度で回転し、一層良好な平坦化を達成
することができる。例えば、最初の回転被覆は１０００
ｒｐｍで行い、エタノールが蒸発した後の第二回転被覆
は５０００ｒｐｍにすることができる。最終キセロゲル
フイルムのプロファイルは、最終回転被覆工程後のポリ
ノール／オリゴマー液体の液化プロファイルと同じにな
ることに注意されたい。なぜなら、ゾルゲル法は全液体
体積全体に亙って架橋網状組織を形成するからである。
従って、二溶媒ゾルゲル法は、平坦化からのフイルム厚
さの均一性及び間隙充填の効果的な分離を可能にする。
【００６３】ポリノール／オリゴマー液体の粘度は、ポ
リノールの適当な選択、又は最終高速回転前の架橋進行
を可能にする時間の選択により調節することができる。
図７ａ〜７ｂは、二段階回転被覆を例示している。図７
ａは、低速度で回転被覆した後の低粘度三成分系プロフ
ァイルを示しており、点線は、高蒸気圧溶媒が蒸発した
時の体積減少を示している。図７ｂは、粘稠な液体を用
いた平坦化のための高速回転後の続くプロファイルを示
している。
【００６４】ダミーメタル及びスロット付パッド 緻密な酸化物に比較して機械的強度の低いキセロゲル
は、応力集中領域又は大きな機械的応力を持つ領域で二
つの潜在的問題を与える。特に、最小金属ピッチの数倍
の大きさより大きな長い範囲に亙って下にある金属トポ
グラフィーの変化がキセロゲルの厚さの変動及び亀裂開
始点を与える結果になる。更に、チップの高度に応力を
受けたボンドパッド(bondpad）領域では、そのボンドパ
ッドの頂上にあるキセロゲルの厚さを最小にするのが好
ましい。好ましい態様はこれらの問題の両方を、開口領
域中のダミー金属とスロット付ボンドパッドとの組合せ
によって解決する。この構成法の更に別の利点は、珪素
表面に対しキセロゲルの一番上の表面の高さが殆ど一定
であることである。これによりＣＭＰ法の工程許容度が
増大する。
【００６５】図８ａ〜８ｂは、相互接続部８１０〜８１
２上のキセロゲル８２０の立断面図及び平面図を示して
いる。好ましい態様の相互接続部構造は、８１０と８１
１の間のような開口領域中を充填するように、電気的に
接続されていない相互接続部８５０〜８５２を追加し、
それによって図８ｃ〜８ｄに例示したようにキセロゲル
を平坦化する。実際、相互接続部８５０〜８５２はバイ
アによって他のレベルの相互接続部のいずれにも接続さ
れておらず、電気的に浮いている。また、ダミー相互接
続部は電気的に活性な相互接続部と同じ幅である必要は
なく、８５２〜８５３によって示されているように区分
されていてもよい。実際、大きくない開口領域を有する
任意の幾何学的模様で充分である。ダミー相互接続部は
最も近い活性相互接続部から最小間隙より大きい所にあ
っても、依然として顕著な表面傾斜のない充填部になっ
ていればよい。
【００６６】この平坦化キセロゲルは、最小限の量の平
坦化を用いさえすればよいことを意味している。実際、
ＨＳＱ接着層を用いても、次のレベルの相互接続部のた
めに上に蒸着した誘電体のＣＭＰを回避するのに充分な
平坦性を持つものにすることができる。
【００６７】ダマシーン構造の相互結合部を用いた場
合、ダミー相互結合部はキセロゲルの開口領域を減少
し、キセロゲル相互結合部層に対する機械的強度及び熱
伝導性を増大する。図３ｂ〜３ｄを再び考慮されたい。
更に、相互結合部（電気的に活性なもの及びダミー）
は、図３ｅ〜３ｆのように酸化物及び接着層を必要とす
ることなく、直接ＣＭＰに対する研磨停止を与えること
ができる。ダミー相互接続部も垂直な熱的伝導体を与
え、キセロゲルの熱的伝導性が限定されるのを回避する
働きをしている。
【００６８】ボンドパットのような横に伸びた金属構造
体は、回転被覆されるキセロゲルに対し開口領域を上昇
させるような働きをし、それによって厚い頂部層を有す
る。回転被覆したキセロゲルを平坦化するため、好まし
い態様のボンドパット及び他の伸びた金属構造体を、図
８ｅに例示したように、一連の相互に結合した相互接続
部セグメントとして形成する。
【００６９】薄いライナー 相互接続部上の５０ｎｍの酸化物ライナー（図１ｄのラ
イナー１４０参照）は、有効比誘電率を低下するため他
の誘電体材料で置き換えてもよい。特に、相互接続部金
属と反応せず、キセロゲルが粘着する等角蒸着可能な
（ｃｏｎｆｏｒｍａｌｌｙ ｄｅｐｏｓｉｔａｂｌｅ）
材料を用いることができる。例えば、パリレンは気相か
ら等角蒸着することができ、次のキセロゲルはパリレン
に粘着する。他の材料にはフッ素化パリレン（例えば、
ＡＦ4)等が含まれる。
【００７０】修正 好ましい態様は、表面接着、還元雰囲気乾燥、及びダミ
ー相互結合部の特徴を、二段階回転被覆のための三成分
系を用いて維持すると共に、種々のやり方で修正するこ
とができる。
【００７１】例えば、キセロゲルをハイブリッド有機シ
リカにしてもよく〔最初のＴＥＯＳを、（ＥｔＯ)3Ｓｉ
−Ｒ−Ｓｉ（ＯＥｔ)3（式中、ＲはＣ6 Ｈ4 のような炭
素結合基である）のような単量体で置き換えてもよ
く〕、大きさは縮小してもよい。
【００７２】以上の説明に関して更に以下の項を開示す
る。 （１） （ａ） 本体上に誘電体前駆物質の層を被覆
し、（ｂ） 前記層の上に前駆物質反応触媒を流し込
み、次いで（ｃ） 前駆物質反応を完了して誘電体層を
形成する、諸工程からなる誘電体層製造方法。 （２） キセロゲルエージング装置は、入口及び出口を
有するエージング室（１１０）を有し、半導体ウェーハ
上のキセロゲル前駆物質フイルムの上に気相としてゲル
化触媒を流し込む。好ましい態様ではアンモニアと水の
蒸気ガス混合物触媒を用いる。
【図面の簡単な説明】
【図１ａ】好ましい態様の集積回路製法の工程及び装置
を示す立断面図である。
【図１ｂ】好ましい態様の集積回路製法の工程及び装置
を示す立断面図である。
【図１ｃ】好ましい態様の集積回路製法の工程及び装置
を示す立断面図である。
【図１ｄ】好ましい態様の集積回路製法の工程及び装置
を示す立断面図である。
【図１ｅ】好ましい態様の集積回路製法の工程及び装置
を示す立断面図である。
【図１ｆ】好ましい態様の集積回路製法の工程及び装置
を示す立断面図である。
【図１ｇ】好ましい態様の集積回路製法の工程及び装置
を示す立断面図である。
【図１ｈ】好ましい態様の集積回路製法の工程及び装置
を示す立断面図である。
【図１ｉ】好ましい態様の集積回路製法の工程及び装置
を示す立断面図である。
【図１ｊ】好ましい態様の集積回路製法の工程及び装置
を示す立断面図である。
【図１ｋ】好ましい態様の集積回路製法の工程及び装置
を示す立断面図である。
【図２ａ】別の好ましい態様の集積回路製法の工程及び
装置を示す立断面図である。
【図２ｂ】別の好ましい態様の集積回路製法の工程及び
装置を示す立断面図である。
【図３ａ】更に別の好ましい態様の集積回路製法の工程
及び装置を示す立断面図である。
【図３ｂ】更に別の好ましい態様の集積回路製法の工程
及び装置を示す立断面図である。
【図３ｃ】更に別の好ましい態様の集積回路製法の工程
及び装置を示す立断面図である。
【図３ｄ】更に別の好ましい態様の集積回路製法の工程
及び装置を示す立断面図である。
【図３ｅ】更に別の好ましい態様の集積回路製法の工程
及び装置を示す立断面図である。
【図３ｆ】更に別の好ましい態様の集積回路製法の工程
及び装置を示す立断面図である。
【図４ａ】更に別の好ましい態様の集積回路製法の工程
及び装置を示す立断面図である。
【図４ｂ】更に別の好ましい態様の集積回路製法の工程
及び装置を示す立断面図である。
【図４ｃ】更に別の好ましい態様の集積回路製法の工程
及び装置を示す立断面図である。
【図５】開口気孔充填接着を示す図である。
【図６】堅い殻を示す図である。
【図７ａ】更に別の好ましい態様の集積回路製法の工程
及び装置を示す立断面図である。
【図７ｂ】更に別の好ましい態様の集積回路製法の工程
及び装置を示す立断面図である。
【図８ａ】好ましい態様のレイアウト構造を示す断面図
及び平面図である。
【図８ｂ】好ましい態様のレイアウト構造を示す断面図
及び平面図である。
【図８ｃ】好ましい態様のレイアウト構造を示す断面図
及び平面図である。
【図８ｄ】好ましい態様のレイアウト構造を示す断面図
及び平面図である。
【図８ｅ】好ましい態様のレイアウト構造を示す断面図
及び平面図である。
【符号の説明】
１０２ 珪素基体 １０４ トレンチ絶縁酸化物 １１０ ゲート １１２ ゲートレベル相互接続部 １１４ ソース／ドレイン １２０ 平坦化誘電体層 １３０ 第一レベル相互接続部 １４０ ライナー １４２ キセロゲル １４４ ＨＳＱ層 １４６ 酸化物誘電体 １９０ エージング室 ２４２ キセロゲル ２４４ 接着層 ２４６ 誘電体層 ２６０ 相互接続部 ２７０ ライナー ２７２ キセロゲル ２７４ 接着層 ２７６ 表面被覆酸化物 ３３０ プラグ ３４１ トレンチ ３４２ キセロゲル ３４３ 自立キセロゲル帯 ３４４ 接着層 ３４６ 酸化物層 ３５０ ＴｉＮ等角障壁層 ３５２ 銅層 ３６０ 誘電体層 ４３０ 金属相互接続部 ４４０ 酸化物 ４４１ トレンチ ４４２ キセロゲル ４６０ 酸化物 ４７０ 相互接続部 ５１０ キセロゲル ５１２ 内部気孔 ５１４ 開口表面気孔 ５１６ 開口表面気孔 ５２０ 間隙充填層 ８１０ 相互接続部 ８１１ 相互接続部 ８１２ 相互接続部 ８２０ キセロゲル ８５０ 電気的非結合相互接続部 ８５１ 電気的非結合相互接続部 ８５２ 電気的非結合相互接続部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョセフ ディ．ラットマー アメリカ合衆国 テキサス州リチャードソ ン，バッターカップ 2412

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 （ａ） 本体上に誘電体前駆物質の層を
    施し、 （ｂ） 前記層の上に前駆物質反応触媒を流し込み、次
    いで （ｃ） 前駆物質反応を完了して誘電体層を形成する、 諸工程からなる誘電体層製造方法。
JP10301396A 1997-10-23 1998-10-22 集積回路誘電体の製法 Pending JPH11214658A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US6322697P 1997-10-23 1997-10-23
US063226 1997-10-23

Publications (1)

Publication Number Publication Date
JPH11214658A true JPH11214658A (ja) 1999-08-06

Family

ID=22047808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10301396A Pending JPH11214658A (ja) 1997-10-23 1998-10-22 集積回路誘電体の製法

Country Status (2)

Country Link
EP (1) EP0911875A3 (ja)
JP (1) JPH11214658A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003050038A1 (fr) * 2001-12-11 2003-06-19 National Institute Of Advanced Industrial Science And Technology Procede et dispositif de fabrication d'une pellicule d'oxyde en couche mince
US6875283B2 (en) 2002-05-20 2005-04-05 Tokyo Electron Limited Film forming apparatus and film forming method

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6306778B1 (en) * 1999-08-31 2001-10-23 Tokyo Electron Limited Substrate processing method
US20050173803A1 (en) * 2002-09-20 2005-08-11 Victor Lu Interlayer adhesion promoter for low k materials
US8053159B2 (en) 2003-11-18 2011-11-08 Honeywell International Inc. Antireflective coatings for via fill and photolithography applications and methods of preparation thereof
US8642246B2 (en) 2007-02-26 2014-02-04 Honeywell International Inc. Compositions, coatings and films for tri-layer patterning applications and methods of preparation thereof
US8557877B2 (en) 2009-06-10 2013-10-15 Honeywell International Inc. Anti-reflective coatings for optically transparent substrates
US8864898B2 (en) 2011-05-31 2014-10-21 Honeywell International Inc. Coating formulations for optical elements
JP6803842B2 (ja) 2015-04-13 2020-12-23 ハネウェル・インターナショナル・インコーポレーテッドＨｏｎｅｙｗｅｌｌ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｉｎｃ． オプトエレクトロニクス用途のためのポリシロキサン製剤及びコーティング

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5753305A (en) * 1995-11-16 1998-05-19 Texas Instruments Incorporated Rapid aging technique for aerogel thin films
EP0775669B1 (en) * 1995-11-16 2001-05-02 Texas Instruments Incorporated Low volatility solvent-based precursors for nanoporous aerogels
EP0849796A3 (en) * 1996-12-17 1999-09-01 Texas Instruments Incorporated Improvements in or relating to integrated circuits

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003050038A1 (fr) * 2001-12-11 2003-06-19 National Institute Of Advanced Industrial Science And Technology Procede et dispositif de fabrication d'une pellicule d'oxyde en couche mince
US6875283B2 (en) 2002-05-20 2005-04-05 Tokyo Electron Limited Film forming apparatus and film forming method

Also Published As

Publication number Publication date
EP0911875A2 (en) 1999-04-28
EP0911875A3 (en) 2000-08-02

Similar Documents

Publication Publication Date Title
US6265303B1 (en) Integrated circuit dielectric and method
US6351039B1 (en) Integrated circuit dielectric and method
EP0881678A2 (en) Improvements in or relating to porous dielectric structures
JP4077606B2 (ja) スピンオンガラス組成物及びこれを利用した半導体装置のシリコン酸化膜の形成方法
US7557420B2 (en) Low temperature process for polysilazane oxidation/densification
JPH10178006A (ja) 集積回路誘電体
US7972976B1 (en) VLSI fabrication processes for introducing pores into dielectric materials
US6500770B1 (en) Method for forming a multi-layer protective coating over porous low-k material
US6214423B1 (en) Method of forming a polymer on a surface
US20020127807A1 (en) Semiconductor device, semiconductor wafer, and methods of producing the same device and wafer
TWI424493B (zh) 使用低介電常數介電質之積體電路系統及其製造方法
US20020081852A1 (en) Method to form etch and/or CMP stop layers
JPH07201997A (ja) 集積回路及びその製造方法
US6284675B1 (en) Method of forming integrated circuit dielectric by evaporating solvent to yield phase separation
US7053005B2 (en) Method of forming a silicon oxide layer in a semiconductor manufacturing process
US6800928B1 (en) Porous integrated circuit dielectric with decreased surface porosity
JPH11204645A (ja) 半導体素子の層間絶縁膜及びその製造方法
JPH11214658A (ja) 集積回路誘電体の製法
TW569340B (en) Electronic devices and methods of manufacture
JP4628743B2 (ja) スピンオンガラス組成物及びこれを用いたシリコン酸化膜形成方法
KR100685734B1 (ko) 다공성 스핀 온 글래스 조성물, 이의 제조 방법 및 이를이용한 다공성 실리콘 산화막 제조 방법
US6784121B1 (en) Integrated circuit dielectric and method
JP2004259753A (ja) 半導体装置およびその製造方法
JP2001164184A (ja) 被覆形成用塗布液及び被覆膜及びそれを用いた半導体装置
JPH118237A (ja) 低誘電率絶縁体膜の形成方法およびこれを用いた半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080122

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080422

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080425

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080522

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080527

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080623

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080626

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090109