JPH11212898A - 周辺記憶制御装置およびそのデータ転送方法 - Google Patents

Abstract

(57)【要約】 【課題】 主記憶装置に分散配置されたデータ群の周辺
記憶装置への連続したアドレス領域への書込み時、周辺
記憶制御装置内での媒体への書込み処理が途切れる。 【解決手段】 中央処理装置（ＣＰＵ）１が発行したチ
ャネル制御語（ＣＣＷ）に基づき、主記憶装置２と周辺
記憶装置（ハード磁気ディスク装置６）間でのデータの
転送制御を行う周辺記憶制御装置（ディスク制御用チャ
ネル装置４）に、ＧＷＲＴ検出処理部９と、コマンド編
集処理部１０、ＣＣＷフェッチ処理部１１、および、実
行終了報告処理部１２などからなる書込処理部８を設
け、チェーン化された複数のＣＣＷに基づき主記憶装置
２からハード磁気ディスク装置６へ転送する各データ
を、チェーン化された複数のＣＣＷの最初のＣＣＷに基
づくハード磁気ディスク装置６へのデータ転送時にまと
めて転送する構成とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ハード磁気ディス
ク装置や光磁気ディスク装置等の周辺記憶装置のデータ
の読み書きを制御する周辺記憶制御装置およびそのデー
タ転送方法に係わり、特に、主記憶装置上のプログラム
やデータの周辺記憶装置側へのバックアップ処理を効率
良く行うのに好適な周辺記憶制御装置およびそのデータ
転送方法に関するものである。

【０００２】

【従来の技術】ＣＰＵ（Central Processing Unit）を
用いて情報処理や通信処理を行う処理システムのプログ
ラムは、多数のサブプログラムから構成され、各サブプ
ログラムの規模や、システムの要求条件、ハードウェア
条件等から、一般には、主記憶装置上に分散して配置さ
れる。また、それらが参照するデータや、障害発生時に
収集するデータ等も、一般には、あるかたまりで主記憶
装置上の複数の場所に分散して配置される。

【０００３】１日２４時間フル稼働が要求される高信頼
な処理システムでは、システムダウン等の深刻な故障発
生の際、短時間で復旧させ、できるだけ被害を小さくす
ることを目的として、主記憶装置上のプログラムやデー
タのバックアップを、ハード磁気ディスク装置や光磁気
ディスク装置、あるいは、磁気テープ装置等の周辺記憶
装置に、定期的に（例えば、１日に１回または数回）と
っている。また、故障発生時の原因解析を容易にするた
めに、故障発生時には、関連回路が保持する関連情報を
主記憶装置上に収集すると共に、この主記憶装置上のほ
とんどの情報を、そのまま周辺記憶装置にセーブするこ
とがしばしば行われている。

【０００４】このように、主記憶装置上に分散して配置
された情報を、ハード磁気ディスク装置等の周辺記憶装
置に格納する処理は、例えば、電子情報通信学会編「電
子情報通信ハンドブック」（１９８８年、オーム社発
行）の第１７０３頁から第１７０６頁に記載のように、
周辺記憶制御装置により行われる。近年、処理システム
の高機能化、高性能化、高信頼化の要求に伴って、主記
憶装置の記憶容量は拡大する一方である。その結果、主
記憶装置上に分散して配置された大量のデータを、ハー
ド磁気ディスク装置等に短時間で格納することが必要と
なり、周辺記憶制御装置には、高性能な転送処理が要求
されるようになってきた。

【０００５】以下、ハード磁気ディスク装置等のデータ
転送制御を行うディスク制御用チャネル装置を例に、周
辺記憶制御装置の構成と動作を説明する。図８は、従来
のディスク制御用チャネル装置を設けた情報処理システ
ムの構成例を示すブロック図である。ディスク制御用チ
ャネル装置（図中、「ＤＫＣＨ」と記載）８０は、シス
テムバス３ａを介して上位の中央処理装置（図中、「Ｃ
ＰＵ」と記載）１ａおよび主記憶装置（図中、「ＭＭ」
と記載）２ａとに接続される。主記憶装置２ａは、シス
テムバス３ａ、ディスク制御用チャネル装置８０、およ
びＳＣＳＩ(Small Computer System Interface）仕様の
ＩＯバス５ａを介して、ハード磁気ディスク装置（図
中、「ＨＤ」と記載）６ａと接続されている。

【０００６】ディスク制御用チャネル装置８０は、マイ
クロプロセッサ（図中、「μｐ」と記載）８１と、メモ
リ（図中、「ＲＯＭ／ＲＡＭ」と記載）８２、制御レジ
スタ群８３、システムバス制御回路（図中、「ＳＢＣ」
と記載）８４、ＳＣＳＩバスプロトコル制御回路（図
中、「ＳＰＣ」と記載）８５、データバッファメモリ
（図中、「ＤＢＭ」と記載）８６、ＤＭＡ転送制御回路
（図中、「ＤＭＡＣ」と記載）８７とにより構成され、
それぞれ、バス（図中、「μｐバス」と記載）８８によ
り接続されている。

【０００７】マイクロプロセッサ８１は、ディスク制御
用チャネル装置８０の主要機能を実現するプログラムを
実行し、メモリ８２は、マイクロプロセッサ８１が実行
するプログラムを保持する読み出し専用のメモリ（ＲＯ
Ｍ：Read Only Memory）および中央処理装置１ａから発
行されたコマンドやコマンド実行途中の一時的データ等
を保持するランダムアクセスメモリ（ＲＡＭ：Random A
ccess Memory）からなる。

【０００８】制御レジスタ群８３は、上位の中央処理装
置１ａからの起動オーダや処理結果を保持し、図９に示
す構成となっている。システムバス制御回路８４は、シ
ステムバス３ａ上のデータ転送を行うためにシステムバ
スプロトコルを実行する。

【０００９】ＳＣＳＩバスプロトコル制御回路８５は、
マイクロプロセッサ８１によって制御され、ハード磁気
ディスク装置６ａからのデータを、所定のＩＯバスプロ
トコルを実行することにより入力してデータバッファメ
モリ８６へ格納すると共に、逆にデータバッファメモリ
８６内のデータを、所定のＩＯバスプロトコルを実行す
ることによりハード磁気ディスク装置６ａに出力する。

【００１０】データバッファメモリ８６は、ハード磁気
ディスク装置６ａから入力したデータ、または、ハード
磁気ディスク装置６ａへ出力するデータを一時的に保持
し、ＤＭＡ転送制御回路８７は、主記憶装置２ａとの間
のダイレクトメモリアクセス（ＤＭＡ）転送を制御す
る。尚、ＤＭＡ転送制御回路８７は、主記憶装置２ａと
メモリ８２間、および、主記憶装置２ａとデータバッフ
ァメモリ８６間を同時に制御できるように、複数ポート
を有している場合もある。

【００１１】図９は、図８における制御レジスタ群の構
成例と主記憶装置上に格納されるチャネル制御語の構成
例を示す説明図である。本図９（ａ）は、図８の中央処
理装置１ａが、ディスク制御用チャネル装置８０の制御
に用いる制御レジスタ類（ディスク制御用チャネル装置
８０の制御レジスタ群８３内に存在）の構成を、また、
図９（ｂ）は、中央処理装置１ａが主記憶装置２ａ上に
用意するチャネル制御語（ＣＣＷ：Channel Command Wo
rd）のデータ構造を示したものである。

【００１２】図９（ａ）において、ＣＡＲレジスタ（コ
マンドアドレスレジスタ）は、図８の中央処理装置１ａ
が主記憶装置２ａ上に用意したチャネル制御語（ＣＣ
Ｗ）の先頭アドレス（すなわち、ＣＭＡ：コマンドアド
レス）を保持するレジスタである。ＯＤＲレジスタ（オ
ーダレジスタ）は、図８の中央処理装置１ａがディスク
制御用チャネル装置８０に対し発行するスタートＩＯ
（ＳＩＯ）や、メンテナンスチャネル（ＭＣＨ）、およ
び、ホールトＩＯ（ＨＩＯ）等のオーダの種別を保持す
るＯＤＲフィールドと、配下装置を制御する場合に制御
先の配下装置（すなわち、図８のハード磁気ディスク装
置６ａ）の番号を保持するＤＶＮフィールドとから構成
される。

【００１３】ＩＳＲレジスタ（起動状態レジスタ）は、
図８の中央処理装置１ａから発行されたオーダのチェッ
ク結果（コンディションコード（ＣＤＣ））を保持する
レジスタである。図８の中央処理装置１ａから発行され
たオーダは、ディスク制御用チャネル装置８０内で未定
義オーダか否か等がチェックされ、正常／イリーガルの
別等が、コンディションコード（ＣＤＣ）として、ディ
スク制御用チャネル装置８０によってＩＳＲレジスタに
セットされる。

【００１４】ＴＳＲレジスタ（終結状態レジスタ）は、
図８のディスク制御用チャネル装置８０による処理の実
行結果を、終了ステータスとして保持するレジスタであ
る。このＴＳＲレジスタには、図８のディスク制御用チ
ャネル装置８０の動作の終了状態が、３ワードのチャネ
ルステータス語（ＣＳＷ）としてディスク制御用チャネ
ル装置８０によってセットされ、このＣＳＷの内容によ
って、ディスク制御用チャネル装置８０の動作が正常終
了であったか否か、正常終了でない場合の要因は何であ
るかが判別できる。

【００１５】図９（ｂ）において、ＣＣＷ（チャネル制
御語）は、図８の中央処理装置１ａが主記憶装置２ａ上
に用意するデータ構造でコマンド毎にフィールドの意味
等が定義される。すなわち、１ワード目のＣＭＣは、リ
ード、ライト、診断、フォーマット等のコマンド種別を
示すコードである。また、ＦＬＧは、コマンドチェー
ン、データチェーン等、コマンドの実行方法を修飾する
もので、本コマンドの実行に引き続いて次のコマンドも
図８の中央処理装置１ａからの起動なしに実行する場合
に使用する。

【００１６】ＬＢＣ、ＤＡ、ＬＢＡは、それぞれ、図８
の主記憶装置２ａと配下のハード磁気ディスク装置６ａ
間でのデータ転送コマンドＷＲＴ（ライト／書込み）ま
たはＲＥＤ（リード／読み出し）で必要となるフィール
ドであり、ＬＢＣは転送すべきブロック数、２ワード目
のＤＡは図８の主記憶装置２ａ上の転送開始アドレス、
３ワード目のＬＢＡはハード磁気ディスク装置６ａ上の
転送開始ブロックアドレスである。

【００１７】以下、このようなレジスタに基づく、図８
におけるディスク制御用チャネル装置８０の基本動作を
説明する。図８において、ディスク制御用チャネル装置
８０による主記憶装置２ａとハード磁気ディスク装置６
ａとの間の通常のデータ転送コマンドの処理は、基本的
に次の４つのステップを踏むことにより行われる。

【００１８】ステップ１：起動受付処理 ディスク制御用チャネル装置８０は、コマンドアドレス
レジスタ（ＣＡＲレジスタ）や、オーダレジスタ（ＯＤ
Ｒレジスタ）、起動状態レジスタ（ＩＳＲレジスタ）を
具備し、これらを介して起動受付処理を行なう。すなわ
ち、中央処理装置１ａは、まずＣＡＲレジスタに、ディ
スク制御用チャネル装置８０の制御語であるチャネル制
御語（ＣＣＷ）の主記憶装置２ａでの格納先頭アドレス
（ＣＭＡ）を書き込み、続いてＯＤＲレジスタにＳＩＯ
（スタートＩＯ）、ＭＣＨ（メンテナンスチャネル）等
の制御オーダを書き込む。

【００１９】ディスク制御用チャネル装置８０は、これ
に応答し、ＩＳＲレジスタに、オーダ受付結果をコンデ
ィションコード（ＣＤＣ）として設定する。中央処理装
置１ａは、これを読み取り、例えば、任意パターンを書
き込むことにより、当該レジスタをクリアする。以後、
ディスク制御用チャネル装置８０が自律動作を開始す
る。

【００２０】ステップ２：コマンドフェッチ処理 ＩＳＲレジスタのリセットを検出したディスク制御用チ
ャネル装置８０は、ＯＤＲレジスタ内のオーダ種別をチ
ェックする。オーダ種別がＳＩＯ（スタートＩＯ）やＭ
ＣＨ（メンテナンスチャネル）の場合、チャネル制御語
（ＣＣＷ）が主記憶装置２ａ上に中央処理装置１ａによ
って用意されているので、そのＣＣＷをフェッチし、メ
モリ８２のＲＡＭ上に格納する。尚、このＣＣＷのフェ
ッチ処理は、ディスク制御用チャネル装置８０が、ＤＭ
Ａ転送制御回路（ＤＭＡＣ）８７を起動して、上位の中
央処理装置１ａ動作とは独立に行なうＤＭＡ転送処理で
ある。

【００２１】ステップ３：コマンドの実行 メモリ８２のＲＡＭ上に保持されたチャネル制御語（Ｃ
ＣＷ）の内容を分析し、指定されたコマンドの内容、例
えばＷＲＴ（ハード磁気ディスク装置６ａへのデータ書
き込み）を、中央処理装置１ａとは独立に実行する。す
なわち、対応するコマンドをハード磁気ディスク装置６
ａ側に発行し、主記憶装置２ａからディスク制御用チャ
ネル装置８０内のデータバッファメモリ（ＤＢＭ）８６
へのＤＭＡ転送処理、および、データバッファメモリ
（ＤＢＭ）８６からハード磁気ディスク装置６ａへのデ
ータ転送処理を実行する。

【００２２】ステップ４：終了割り込み処理 チャネル制御語（ＣＣＷ）で指定された転送量を転送終
了した後、または、転送途中に異常を検出した場合、そ
の時点の状況を、チャネルステータス語（ＣＳＷ）とし
て、ディスク制御用チャネル装置８０内の終結状態レジ
スタ（ＴＳＲレジスタ）上にセットし、中央処理装置１
ａ側へ割り込みを通知する。中央処理装置１ａは、この
割り込みに応答して、終結状態レジスタ（ＴＳＲレジス
タ）の内容を読み取り、ＴＳＲレジスタをクリア（リセ
ット）する。以上の４つのステップを経て、一連のコマ
ンド実行が終了する。

【００２３】次に、図１０に示すようなデータパターン
の、従来のディスク制御用チャネル装置８０による転送
動作を説明する。図１０は、図８における従来のディス
ク制御用チャネル装置によるデータ転送動作例を示す説
明図であり、図１１は、図８の従来のディスク制御用チ
ャネル装置によって図１０のデータ転送を行う場合のＣ
ＣＷ構成例を示す説明図である。

【００２４】図１０のデータパターンを転送する場合、
図１１に示すように、「データ１用」から「データｎ」
用までのｎ個のＣＣＷが、図８の主記憶装置２ａ上に用
意される。「データ１用」のＣＣＷでは、ＣＭＣでＷＲ
Ｔ（書込み）コマンドが指定され、図１０に示す主記憶
装置（図中、「ＭＭ」と記載）２ａ上の「ＤＡ１」とい
うアドレスから読み出しを開始し、ハード磁気ディスク
装置（図中、「ＨＤ」と記載）６ａ上の「ＬＢＡ１」ア
ドレスから「ＬＢＣ１」ブロック分だけデータを書き込
むように指定している。

【００２５】また、ＦＬＧフィールドでは、チェーンデ
ータ「ＣＤ＝ｏｎ」と指定してるので、次のＣＣＷがチ
ェーンされていることを示している。以降、「データ２
用」ＣＣＷから「データn-1用」ＣＣＷまでは、「ＣＤ
＝ｏｎ」が指定され、後続のＣＣＷをチェーンで連結し
ている。ＤＡ、ＬＢＡ、ＬＢＣには、それぞれ、対応す
る図８の主記憶装置２ａ、ハード磁気ディスク装置６ａ
上のアドレス、ハード磁気ディスク装置６ａ上の転送量
が指定される。

【００２６】尚、チェーンデータ「ＣＤ＝ｏｎ」の場合
には、同一種類のコマンドであることが前提であるの
で、ＣＭＣはどんな値をしてしても良い。すなわち、図
８のディスク制御用チャネル装置８０は、この部分を参
照せず、「ｄｏｎ’ｔ ｃａｒｅ（ｄ．ｃ．）」であ
る。また、最後の「データｎ用」ＣＣＷは、後続のＣＣ
Ｗが存在しないので、「ＣＤ＝ｏｆｆ」である。

【００２７】このような構成のＣＣＷに基づく図８のデ
ィスク制御用チャネル装置８０によるハード磁気ディス
ク装置６ａへの転送処理動作の詳細を、図１２を用いて
説明する。図１２は、図８のディスク制御用チャネル装
置による図１０のＣＣＷ構成に基づく動作例を示すシー
ケンス図である。本図１２の例は、ＣＣＷの数ｎ＝３の
場合の図１０のＣＣＷ構成に基づく図８のディスク制御
用チャネル装置８０の動作例を、時間的に示したもので
ある。

【００２８】図８のディスク制御用チャネル装置８０内
の処理は、大別して、中央処理装置側処理（図中、「Ｃ
ＰＵ側処理」と記載）と、ハード磁気ディスク装置側処
理（図中、「ＨＤ側処理」と記載）の２つになる。前者
は、図８の中央処理装置１ａ側とディスク制御用チャネ
ル装置８０内のデータバッファメモリ（ＤＢＭ）８６と
の間の転送を分担し、また後者は、このデータバッファ
メモリ（ＤＢＭ）８６とハード磁気ディスク装置６ａ側
との間の転送を分担する。

【００２９】ＣＣＷがチェーンされていない場合、すな
わち、単一のＣＣＷの場合の図８のディスク制御用チャ
ネル装置８０の中央処理装置側処理の動作は、前述の４
ステップ（ステップ１：起動受付処理、ステップ２：Ｃ
ＣＷフェッチ処理、ステップ３：コマンド実行（データ
転送）、ステップ４：終了割込み処理（終了報告））を
踏むことにより行われる。しかし、図１１のように、Ｃ
ＣＷがチェーン化されている場合には、後続のＣＣＷの
フェッチを現在のコマンド実行中、つまり、データ転送
中に先行して実施してしまい、転送終了後には、報告処
理、起動受付、ＣＣＷフェッチは行わず、直接コマンド
の実行（データ転送）に移行する。すなわち、連続する
ＣＣＷ間で中央処理装置１ａの介在はない。

【００３０】これに対し、ディスク装置側処理は、図８
のハード磁気ディスク装置６ａにはコマンドの先行フェ
ッチ機能およびチェーンデータ機能がないので、個々の
コマンドについて、起動、データ転送、終了の各処理を
行なう必要がある。すなわち、個々のコマンド間に、図
８のディスク制御用チャネル装置８０内プログラム（デ
ィスク装置側処理）の介在が必要となる。そして、最後
の「データｎ（ｎ＝３）」に対する終了処理が終了した
ところで、中央処理装置側処理に引継ぎ、これを受けた
中央処理装置側処理が、図８の中央処理装置１ａ側へ全
コマンドの実行終了の割込み処理を実行する。

【００３１】以上説明したように、図８における配下の
ハード磁気ディスク装置６ａが、上位から連続して発行
されるＷＲＴコマンドを先行して取り込む機能、およ
び、データチェーンして後続のコマンドを連続して実行
する機能を具備していないので、従来のディスク制御用
チャネル装置８０は、直前のＷＲＴコマンドの終了を確
認してから、次のＷＲＴコマンドを発行しなければなら
ず、連続するＷＲＴコマンドの間にフォームウェアの処
理（μｐ上で動作するプログラム処理）が介在していま
う。

【００３２】このため、図８のハード磁気ディスク装置
６ａ上への、例え連続したアドレス領域への書込みの場
合であっても、ディスク制御用チャネル装置８０内で
は、媒体への書込み処理が途切れてしまい、次のＷＲＴ
コマンドの実行では、改めてシーク動作（すなわち、デ
ィスク媒体上のヘッドをアクセス先のトラックまで移動
させる動作）を行ってから、目的の領域に書き込む必要
があった。その結果、図８のディスク制御用チャネル装
置８０の書込み性能をフルに活用することができなかっ
た。

【００３３】

【発明が解決しようとする課題】解決しようとする問題
点は、従来の技術では、ハード磁気ディスク装置等の周
辺記憶装置への連続したアドレス領域への書込みの場合
であっても、ディスク制御用チャネル装置等の周辺記憶
制御装置内での媒体への書込み処理が途切れてしまう点
である。本発明の目的は、これら従来技術の課題を解決
し、配下のハード磁気ディスク装置等の周辺記憶装置の
転送性能をフルに引き出すことを可能とする周辺記憶制
御装置およびそのデータ転送方法を提供することであ
る。

【００３４】

【課題を解決するための手段】上記目的を達成するた
め、本発明の周辺記憶制御装置およびそのデータ転送方
法は、図１に示すように、中央処理装置（ＣＰＵ）１が
発行したチャネル制御語（ＣＣＷ）に基づき、主記憶装
置２と周辺記憶装置（ハード磁気ディスク装置６）間で
のデータの転送制御を行う周辺記憶制御装置（ディスク
制御用チャネル装置４）において、チェーン化された複
数のＣＣＷに基づき主記憶装置２からハード磁気ディス
ク装置６の連続したアドレス領域へ転送する各データ
を、チェーン化された複数のＣＣＷの最初のＣＣＷに基
づくハード磁気ディスク装置６へのデータ転送時にまと
めて転送する書込処理部８を設け、この書込処理部８に
より、まとめてのデータ転送用に予め定められたコマン
ド（ＧＷＲＴ）とまとめて転送するデータの量（ΣＬＢ
Ｃｉ，ｉ＝１，・・・，ｎ）とを、チェーン化された複
数のＣＣＷの最初のＣＣＷから検出する処理（ＧＷＲＴ
検出処理部９による処理）と、この検出した量分の主記
憶装置２からハード磁気ディスク装置６へのデータの書
込みを指示するコマンド（ＷＲＴコマンド）を編集して
ハード磁気ディスク装置６へ送出する処理（コマンド編
集処理部１０による処理）と、ハード磁気ディスク装置
６にまとめて転送する各データを主記憶装置２から先行
フェッチして読み込んで保持する処理（ＣＣＷフェッチ
処理部１１による処理）と、ハード磁気ディスク装置６
からＷＲＴコマンドに対応する実行終了報告を受け、中
央処理装置１への処理報告を行う処理（実行終了報告処
理部１２による処理）とを行うことにより、チェーン化
された複数のＣＣＷの最初のＣＣＷに基づく主記憶装置
２からハード磁気ディスク装置６へのまとめてのデータ
転送を行うことを特徴とする。

【００３５】

【発明の実施の形態】以下、本発明の実施例を、図面に
より詳細に説明する。図１は、本発明の周辺記憶制御装
置の本発明に係る構成の一実施例を示すブロック図であ
り、図２は、図１の周辺記憶制御装置（ディスク制御用
チャネル装置）を設けた情報処理システムの構成例を示
すブロック図である。

【００３６】本例では、本発明の周辺記憶制御装置とし
て、ハード磁気ディスク装置等のデータ転送制御を行う
ディスク制御用チャネル装置を例に説明する。図２に示
す本例の情報処理システムおよび本発明の周辺記憶制御
装置としてのディスク制御用チャネル装置のハードウェ
ア構成は、図８で示したものと同じであり、ディスク制
御用チャネル装置（図中、「ＤＫＣＨ」と記載）４は、
システムバス３を介して上位の中央処理装置（図中、
「ＣＰＵ」と記載）１および主記憶装置（図中、「Ｍ
Ｍ」と記載）２と接続され、主記憶装置２は、システム
バス３、ディスク制御用チャネル装置４、およびＳＣＳ
Ｉ(Small Computer System Interface）仕様のＩＯバス
５を介して、ハード磁気ディスク装置（図中、「ＨＤ」
と記載）６と接続されている。

【００３７】そして、ディスク制御用チャネル装置４
は、マイクロプロセッサ（図中、「μｐ」と記載）４ａ
と、メモリ（図中、「ＲＯＭ／ＲＡＭ」と記載）４ｂ、
制御レジスタ群４ｃ、システムバス制御回路（図中、
「ＳＢＣ」と記載）４ｄ、ＳＣＳＩバスプロトコル制御
回路（図中、「ＳＰＣ」と記載）４ｅ、データバッファ
メモリ（図中、「ＤＢＭ」と記載）４ｆ、ＤＭＡ転送制
御回路（図中、「ＤＭＡＣ」と記載）４ｇとにより構成
され、それぞれバス（図中、「μｐバス」と記載）４ｈ
により接続されている。

【００３８】ディスク制御用チャネル装置４のマイクロ
プロセッサ４ａが実行するプログラムに、本発明により
新たに導入されたグループ書込みコマンド（ＧＷＲＴ）
の解釈および実行制御機能を追加することにより、図１
におけるディスク制御用チャネル装置４内の各処理部が
構成される。すなわち、空間的には、ディスク制御用チ
ャネル装置４のメモリ４ｂのＲＯＭ上のプログラム占有
域が若干増えるのみで、本発明のディスク制御用チャネ
ル装置４が構成される。

【００３９】このようなプログラムの追加により、図１
に示すように、ディスク制御用チャネル装置４上に、Ｇ
ＷＲＴ検出処理部９、コマンド編集処理部１０、ＣＣＷ
フェッチ処理部１１、実行終了報告処理部１２からなる
書込処理部８が構成される。尚、主処理部７は、書込処
理部８を含むディスク制御用チャネル装置４の全体処理
処理動作を制御するものである。

【００４０】図１のディスク制御用チャネル装置４にお
いて、書込処理部８のＧＷＲＴ検出処理部９は、例え
ば、チェーン化されたｎ個のＣＣＷの内の最初のＣＣＷ
を参照して、各ＣＣＷでハード磁気ディスク装置６へ転
送する各データを、最初のＣＣＷに基づくデータ転送時
にまとめて転送するよう指示する予め定められたコマン
ドと、このコマンドによりまとめてハード磁気ディスク
装置６へ転送する量とを検出し、コマンド編集処理部１
０は、まとめて転送するための１つのコマンドを編集し
て、ハード磁気ディスク装置６へ発行する。

【００４１】さらに、ＣＣＷフェッチ処理部１１は、最
初のＣＣＷおよびチェーンで連結されたn-1個のＣＣＷ
を先行フェッチして、対応するｎ個のデータ群を、主記
憶装置２から、内部バッファ（図２のデータバッファメ
モリ４ｆ）に取り込み保持し、そして、実行終了報告処
理部１２は、ハード磁気ディスク装置６から、１つのコ
マンドの実行終了報告を受け、中央処理装置１へ処理報
告を行う。

【００４２】このような構成により、ディスク制御用チ
ャネル装置４は、主記憶装置２上に分散して配置された
複数個のデータ群に対応して、中央処理装置１が主記憶
装置２上に用意したチェーン化された複数個のＣＣＷを
中央処理装置１からの制御に応答して解釈実行し、複数
のＣＣＷに対して、ハード磁気ディスク装置６側には単
一のコマンドとして発行する。

【００４３】これにより、主記憶装置２に分散して配置
されたデータ群を、ハード磁気ディスク装置６上の連続
アドレス域にまとめて書き込む制御を行う場合に、ハー
ド磁気ディスク装置６に対する起動と終了処理は、デー
タ群の書込みに対して１回だけで良くなり、連続データ
書込み途中でのディスク制御用チャネル装置４内の図１
のマイクロプロセッサ４ａの処理の介在、さらには、ハ
ード磁気ディスク装置６内のシーク動作が不要となる。

【００４４】以下、図２に示す構成のディスク制御用チ
ャネル装置４による本発明に係わる処理動作の詳細を、
図３〜図９を用いて説明する。尚、図２においては、中
央処理装置１は、１台だけ接続されているが、システム
バス３には複数台の中央処理装置と、それらの共通メモ
リ（ＣＭ）が接続される場合もある。また、ここでは、
ハード磁気ディスク装置６を配下のディスク装置として
用いているが、光磁気ディスク装置（ＯＤ）等を収容す
る場合もある。

【００４５】さらに、本例では、ディスク制御用チャネ
ル装置４は、１系統のＩＯバス５を収容するものとして
いるが、複数系統を収容する場合もある。また、ＩＯバ
ス５に接続されるハード磁気ディスク装置６は、１台ま
たは複数台の場合がある。

【００４６】図３は、図１および図２の周辺記憶制御装
置（ディスク制御用チャネル装置）による本発明に係わ
るデータ転送動作例を示す説明図であり、図４は、図１
および図２の周辺記憶制御装置（ディスク制御用チャネ
ル装置）によって図３のデータ転送を行う場合のＣＣＷ
構成例を示す説明図である。

【００４７】図３に示すように、ディスク制御用チャネ
ル装置（図中、「ＤＫＣＨ」と記載）４は、主記憶装置
２（図中、「ＭＭ」と記載）上の先頭アドレス「ＤＡ
１，ＤＡ２，・・・，ＤＡｎ」に分散配置されたブロッ
ク単位の各データを、ハード磁気ディスク装置（図中、
「ＨＤ」と記載）６上の連続アドレス域に転送する。

【００４８】この時、従来のディスク制御用チャネル装
置では、図４（ｂ）に示す（図１１と同じ）ようなＣＣ
Ｗ群の構成であるが、図１および図２におけるディスク
制御用チャネル装置４では、図４（ａ）に示すＣＣＷ群
の構成とする。すなわち、図１および図２のディスク制
御用チャネル装置４は、図４（ｂ）に無い図４（ａ）に
示す専用のコマンド（ＧＷＲＴ）を実行することによ
り、上述の本発明に係わる動作を行う。

【００４９】図４（ａ）では、ＣＭＣフィールドにおい
て、最初のＣＣＷでグループ書き込みであることを、図
１および図２のディスク制御用チャネル装置４に指示す
るためのグループ書込みコマンド（ＧＷＲＴ）を指定す
る。しかし、図４（ａ）におけるＦＬＧフィールドやＤ
Ａフィールド、すなわち、図１および図２の主記憶装置
２からデータをＤＭＡ転送で取り込む手順については、
従来技術と特に違いがないので、どのＣＣＷについても
図４（ｂ）におけるＣＣＷ構成との差はない。

【００５０】また、ＬＢＡフィールドとＬＢＣフィール
ドに関しては、図４（ｂ）に示すように、従来の場合に
は、各ＣＣＷで指定する必要があったが、本例では、図
４（ａ）で示すように、最初のＣＣＷでディスク装置上
の書込み開始アドレス（ＬＢＡ）および書込みデータブ
ロック数（ＬＢＣ、・・・従来のＣＣＷ構成におけるＬ
ＢＣｉ（ｉ＝１，２，・・・，ｎ）の総量）を指定する
だけで良い。後続のＣＣＷ（「データ２用，・・・，デ
ータｎ用」）では、どのような値を指定しても、図１お
よび図２のディスク制御用チャネル装置４の動作には影
響しない。すなわち、「ｄｏｎ’ｔ ｃａｒｅ（ｄ．
ｃ．）」である。

【００５１】以下、このようなＣＣＷ構成に基づく図１
および図２におけるディスク制御用チャネル装置４の動
作を、図５、図６のフローに従って説明する。図５は、
図２のディスク制御用チャネル装置におけるマイクロプ
ロセッサが行う中央処理装置側タスクの動作例を示すフ
ローチャートである。図中、Ｓｘ（ｘ＝１，２，・・
・，６）は、タスクの状態を示し、ｉｙ（ｙ＝１，２，
・・・，１４）は、外部から、または、外部への割込み
信号を示し、Ｐｚ（ｚ＝１，２，・・・，７）は、タス
クの処理を示す。

【００５２】図１および図２のディスク制御用チャネル
装置４のマイクロプロセッサ４ａ上のプログラムは、自
律的に動作を開始することはなく、電源投入後は、アイ
ドル状態、すなわち、起動受付待ち状態（Ｓ０）にあ
る。この状態で、図２の中央処理装置１側からの起動が
かかると、ディスク制御用チャネル装置４内のシステム
バス制御回路（ＳＢＣ）４ｄおよび制御レジスタ群４ｃ
を用いたハードウェア動作により、従来技術で説明した
起動受付処理（ステップ１）が行われ、マイクロプロセ
ッサ４ａ上プログラム（中央処理装置側タスク）に起動
受付の割込み（ｉ１）が入る。

【００５３】これを受けた中央処理装置側タスクは、図
２のディスク制御用チャネル装置４内のＤＭＡ転送制御
回路４ｇ（ＤＭＡＣ）のポート１に対し、ＣＣＷフェッ
チのためのＤＭＡオーダを発行し起動する。すなわち、
ＣＣＷフェッチ要求（ｉ２）を行い、ＣＣＷフェッチ完
了待ち状態（Ｓ１）に移行する。この状態で、図２のデ
ィスク制御用チャネル装置４内のＤＭＡ転送制御回路４
ｇ（ＤＭＡＣ）のポート１から、フェッチ完了の割込み
を受けると（ｉ３）、内部ＲＡＭ上に取り込まれたＣＣ
Ｗの内容を解釈する（ｉ４）。

【００５４】ＣＣＷ上で指定されたコマンドが、グルー
プ書込みコマンド（ＧＷＲＴ）の場合には、図６に詳細
を示すディスク装置側タスク（図中、「ＨＤ側タスク」
と記載）を起動する（ｉ５）。そして、先行フェッチＣ
ＣＷ有無表示フラグ（ＮＣＣＷ＝先行フェッチされた次
のＣＣＷの有無を示すフラグで、ｏｆｆが無し、ｏｎが
有りに対応する）を、ｏｆｆに設定し（Ｐ１）、図２の
主記憶装置２からディスク装置６へ書き込むデータを、
ディスク制御用チャネル装置４内のデータバッファメモ
リ４ｆ（ＤＢＭ）へＤＭＡ転送するため、主記憶装置２
側転送起動をＤＭＡ転送制御回路４ｇ（ＤＭＡＣ）のポ
ート２に対して実行する（ｉ６）。

【００５５】尚、ディスク書込みデータを、図２の主記
憶装置２からディスク制御用チャネル装置４のデータバ
ッファメモリ４ｆへＤＭＡ転送している間に、次のＣＣ
Ｗを主記憶装置２からディスク制御用チャネル装置４内
のメモリ４ｂのＲＡＭへ先行フェッチできるように、Ｄ
ＭＡ転送制御回路４ｇの複数ポートをＣＣＷフェッチ用
（ポート１）とディスク書込み用データ転送用ポート
（ポート２）とに使い分けている。

【００５６】次に、処理Ｐ２において、ＣＣＷのＦＬＧ
フィールドのチェーンデータ指示ビット（ＣＤ）をチェ
ックする。まず、ＣＤビットがｏｎ（すなわち、先行フ
ェッチ要）の場合には、連結された次ＣＣＷフェッチ要
求をＤＭＡ転送制御回路４ｇ（ＤＭＡＣ）のポート１に
対して行い（ｉ９）、次フェッチ完了待ち状態（Ｓ４）
となる。ＤＭＡ転送制御回路４ｇ（ＤＭＡＣ）のポート
１から次ＣＣＷフェッチ完了の割込み（ｉ１０）を受け
ると、先行フェッチＣＣＷ有無表示フラグ（ＮＣＣＷ）
をｏｎに設定し（Ｐ５）、ステップｉ６の処理で起動さ
れた図２の主記憶装置２側とのデータ転送完了待ち状態
（Ｓ２）に移る。

【００５７】一方、ステップＰ２の処理において、ＣＤ
ビットがｏｆｆ（すなわち、先行フェッチ不要）の場合
には、チェーン連結された後続のＣＣＷが存在しないの
で、そのままステップｉ６の処理で起動された図２の主
記憶装置２側とのデータ転送の完了待ち状態（Ｓ２）と
なる。そして、主記憶装置２のポート２から、主記憶装
置側転送完了の割込みを受けると（ｉ７）、ＮＣＣＷフ
ラグのｏｎ／ｏｆｆをチェックする（Ｐ３）。ここで、
ＮＣＣＷフラグがｏｎ（すなわち、先行フェッチＣＣＷ
有り）の場合には、先行フェッチ済のＣＣＷを解釈し
（Ｐ６）、ステップＰ１に戻り、同様の処理を繰り返
す。

【００５８】一方、ステップＰ３において、ＮＣＣＷフ
ラグがｏｆｆ（すなわち、先行フェッチＣＣＷ無し）の
場合には、ステップｉ５で起動したディスク装置側タス
クの終了待ちの状態（Ｓ３）となる。その後、ディスク
装置側タスクの終了割込みを受けると（ｉ８）、従来技
術で説明したステップ４の終了割込み処理を図２の中央
処理装置１側に対して行い（Ｐ４）、アイドル状態（Ｓ
０）に戻る。

【００５９】次に、図６を用いて、図２のディスク制御
用チャネル装置４におけるマイクロプロセッサ４ａのデ
ィスク装置側タスクの動作フローを説明する。図６は、
図２のディスク制御用チャネル装置におけるマイクロプ
ロセッサが行うディスク装置側タスクの動作例を示すフ
ローチャートである。

【００６０】このディスク装置側タスクは、図２のディ
スク制御用チャネル装置４の電源投入後は、図５で示し
た中央処理装置側タスクから起動がかかるまでアイドル
状態にある（Ｓ５）。中央処理装置側タスク（図中、
「ＣＰＵ側タスク」と記載）からディスク装置側タスク
起動の割込みが入ると（ｉ１１）、図２のハード磁気デ
ィスク装置６側に対し発行するコマンドを編集し（Ｐ
７）、ディスク制御用チャネル装置４内のＳＣＳＩバス
プロトコル制御回路４ｅ（ＳＰＣ）を起動し（ｉ１
２）、以降のコマンド発行処理をＳＣＳＩバスプロトコ
ル制御回路４ｅに委ね、ＳＰＣ終了待ち状態（Ｓ６）と
なる。

【００６１】図２のＳＣＳＩバスプロトコル制御回路４
ｅは、ハード磁気ディスク装置６側との間で所定のＩＯ
バスプロトコル（例えば、汎用ＳＣＳＩバスプロトコ
ル）を実行し、ディスク装置側タスクにより編集された
コマンドをハード磁気ディスク装置６側に送信する。

【００６２】ここで、編集されたコマンドは、図４
（ａ）に示す最初のＣＣＷに対応するものであり、図２
のハード磁気ディスク装置６上の書込み開始アドレスＬ
ＢＡから、ＬＢＣブロック分のデータの書込みを指示す
る１つの通常のＷＲＴコマンドである。従って、図２の
ハード磁気ディスク装置６側から見ると、従来の機能と
変わる部分は特にない。言い替えると、ハード磁気ディ
スク装置６の従来の機能を無駄なく効率良くそのまま使
用できる。

【００６３】その後、図２のＳＣＳＩバスプロトコル制
御回路４ｅから終了割込みを受ける（ｉ１３）と、ディ
スク制御用チャネル装置４は、終了状態をメモリ４ｂの
ＲＡＭ上に保存して、ディスク装置側タスク終了の報告
を、中央処理装置側タスク（ＣＰＵ側タスク）に対し行
い（ｉ１４）、アイドル状態（Ｓ５）に戻る。

【００６４】以上、図５、図６を用いて説明したよう
に、図２の主記憶装置２上でグループ化された複数のか
たまりのデータを、ハード磁気ディスク装置６上の連続
エリアに書き込むための専用コマンド（ＧＷＲＴ）を導
入し、それを指示する最初のＣＣＷ上で、ハード磁気デ
ィスク装置６への全データ転送量（ＬＢＣ）を指定する
ようにし、チェーン化された複数のＣＣＷ群の最初のＣ
ＣＷ実行時に、ハード磁気ディスク装置６側へ、単一の
ＷＲＴコマンドを実行するようにした。これにより、図
１および図２のディスク制御用チャネル装置４とハード
磁気ディスク装置６間の従来装置で必要であったコマン
ド切り替え処理が不要となる、データ転送時間を短縮す
ることができる。

【００６５】次に、このような図５および図６で示した
手順による図１および図２におけるディスク制御用チャ
ネル装置４によるデータ転送処理動作例を、図７を用い
て説明する。図７は、図１および図２におけるディスク
制御用チャネル装置によるデータ転送処理動作例を示す
シーケンス図である。本例は、図４（ａ）に示したＣＣ
Ｗ構成に基づく動作例であり、特に、ｎ＝３の場合につ
いて模式的に示したものである。

【００６６】中央処理装置側処理（図中、「ＣＰＵ側処
理」と記載）では、各ＣＣＷ対応に行われるのに対し、
ディスク装置側（図中、「ＨＤ側処理」と記載）の処理
では、単一のコマンド処理として行われる。このことに
より、従来装置での図１２で示した場合と異なり、起動
処理、終了処理は、それぞれ１回だけ行えば良い。ま
た、コマンド切り替え時に必要となる図１および図２の
ハード磁気ディスク装置６に特有のシーク動作も不要と
なる。

【００６７】以上、図１〜図７を用いて説明したよう
に、本実施例のディスク制御用チャネル装置４では、複
数のＣＣＷに対して、ハード磁気ディスク装置６側には
単一のコマンドとして発行するので、ハード磁気ディス
ク装置６への連続したデータ書込みおいて、ハード磁気
ディスク装置６に対する起動、終了処理は、データ群の
書込みに対して１回だけで良くなる。

【００６８】このことにより、連続データ書込み途中で
のディスク制御用チャネル装置４のマイクロプロセッサ
４ａの処理の介在、さらには、ハード磁気ディスク装置
６でのシーク動作が不要となり、従来装置で見られたデ
ータ転送上の時間のオーバヘッドがなくなり、ハード磁
気ディスク装置６の転送性能をフルに引き出すことが可
能となる。その結果、主記憶装置２上に分散して配置さ
れた大量のデータを、ハード磁気ディスク装置６上の連
続したアドレス域に、効率良く転送して書き込むことが
可能となる。

【００６９】尚、本発明は、図１〜図７を用いて説明し
た実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能である。例えば、ＣＣＷ
のフォーマットは、図４（ａ）に示すものに限定されな
い。すなわち、ディスク制御用チャネル装置４に対する
コマンド種別や、チェーンを示すフラグ、主記憶装置２
上の先頭アドレス、ハード磁気ディスク装置６上の先頭
アドレス、転送量を指定できるようになっていれば、ど
のような構成であっても良い。

【００７０】また、本実施例での説明では、ＣＣＷの先
行フェッチのために、複数ポートを具備するＤＭＡ転送
制御回路４ｇを用いたが、これに限定されない。例え
ば、シングルポートを具備するＤＭＡ転送制御回路４ｇ
を２つ備える構成であっても良い。要は、データ転送と
ＣＣＷフェッチとが並行して実行できるようになってい
れば良い。また、本発明は、ＩＯバスのプロトコルを限
定するものではなく、本実施例で用いたＳＣＳＩバスプ
ロトコルは単なる一例である。

【００７１】また、ディスク制御用チャネル装置の配下
のディスク装置の種別は、ハード磁気ディスク装置６に
限定されず、光磁気ディスク装置であっても同様に適用
可能である。また、データへのアクセスがシーケンシャ
ル型の磁気テープ装置にも適用可能である。また、ｎ個
のＣＣＷ、ｎ個のディスク群が記憶されるメモリに関し
ても、チャネル装置が識別でき、アクセスできるもので
ある限り、どのような構成のものであっても良い。

【００７２】また、ディスク装置（ハード磁気ディスク
装置を含む）は、１台の中央処理装置からなるシングル
プロセッサシステムにも、また、複数の中央処理装置を
接続してなるマルチプロセッサシステムのいずれにも適
用可能である。さらに、本例では、主記憶装置２上に分
散配置された各データ群の全てをまとめてハード磁気デ
ィスク装置６に転送しているが、本発明は、主記憶装置
２上に連続して配置された各データ群に関しても、ま
た、各データ群の全てでなく任意にまとめた量での転送
にも適用可能である。

【００７３】

【発明の効果】本発明によれば、されたＣＣＷに基づく
ハード磁気ディスク装置等の周辺記憶装置への連続した
アドレス領域への書込みの場合、周辺記憶制御装置（デ
ィスク制御用チャネル装置等）内での媒体への書込み処
理が途切れることがなく、配下の周辺記憶装置のデータ
転送性能をフルに引き出すことができ、主記憶装置上の
プログラムやデータの周辺記憶装置側へのバックアップ
処理を効率良く行うことが可能となる。

【図面の簡単な説明】

【図１】本発明の周辺記憶制御装置の本発明に係る構成
の一実施例を示すブロック図である。

【図２】図１の周辺記憶制御装置（ディスク制御用チャ
ネル装置）を設けた情報処理システムの構成例を示すブ
ロック図である。

【図３】図１および図２のディスク制御用チャネル装置
による本発明に係わるデータ転送動作例を示す説明図で
ある。

【図４】図１および図２のディスク制御用チャネル装置
によって図３のデータ転送を行う場合のＣＣＷ構成例を
示す説明図である。

【図５】図２のディスク制御用チャネル装置におけるマ
イクロプロセッサが行う中央処理装置側タスクの動作例
を示すフローチャートである。

【図６】図２のディスク制御用チャネル装置におけるマ
イクロプロセッサが行うディスク装置側タスクの動作例
を示すフローチャートである。

【図７】図１および図２におけるディスク制御用チャネ
ル装置による図４のＣＣＷ構成に基づくデータ転送処理
動作例を示すシーケンス図である。

【図８】従来のディスク制御用チャネル装置を設けた情
報処理システムの構成例を示すブロック図である。

【図９】図８における制御レジスタ群の構成例と主記憶
装置上に格納されるチャネル制御語の構成例を示す説明
図である。

【図１０】図８における従来のディスク制御用チャネル
装置によるデータ転送動作例を示す説明図である。

【図１１】図１１は、図８の従来のディスク制御用チャ
ネル装置によって図１０のデータ転送を行う場合のＣＣ
Ｗ構成例を示す説明図である。

【図１２】図８のディスク制御用チャネル装置による図
１１のＣＣＷ構成に基づく動作例を示すシーケンス図で
ある。

【符号の説明】

１：中央処理装置（ＣＰＵ）、２：主記憶装置（Ｍ
Ｍ）、３：システムバス、４：ディスク制御用チャネル
装置（ＤＫＣＨ）、４ａ：マイクロプロセッサ（μ
ｐ）、４ｂ：メモリ（ＲＯＭ／ＲＡＭ）、４ｃ：制御レ
ジスタ群、４ｄ：システムバス制御回路（ＳＢＣ）、４
ｅ：ＳＣＳＩバスプロトコル制御回路（ＳＰＣ）、４
ｆ：データバッファメモリ（ＤＢＭ）、４ｇ：ＤＭＡ転
送制御回路（ＤＭＡＣ）、４ｈ：バス（μｐバス）、
５：ＩＯバス、６：ハード磁気ディスク装置（ＨＤ）、
７：主処理部、８：書込処理部、９：ＧＷＲＴ検出処理
部、１０：コマンド編集処理部、１１：ＣＣＷフェッチ
処理部、１２：実行終了報告処理部、１ａ：中央処理装
置（ＣＰＵ）、２ａ：主記憶装置（ＭＭ）、３ａ：シス
テムバス、５ａ：ＩＯバス、６ａ：ハード磁気ディスク
装置（ＨＤ）、８０：ディスク制御用チャネル装置（Ｄ
ＫＣＨ）、８１：マイクロプロセッサ（μｐ）、８２：
メモリ（ＲＯＭ／ＲＡＭ）、８３：制御レジスタ群、８
４：システムバス制御回路（ＳＢＣ）、８５：ＳＣＳＩ
バスプロトコル制御回路（ＳＰＣ）、８６：データバッ
ファメモリ（ＤＢＭ）、８７：ＤＭＡ転送制御回路（Ｄ
ＭＡＣ）、８８：バス（μｐバス）。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 杉山 隆一 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 (72)発明者 高橋 正宏 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内

Claims (3)

【特許請求の範囲】
1. 【請求項１】 中央処理装置（ＣＰＵ）が発行したチャ
   ネル制御語（ＣＣＷ）に基づき、主記憶装置と周辺記憶
   装置間でのデータの転送制御を行う周辺記憶制御装置に
   おいて、チェーン化された複数の上記ＣＣＷに基づき上
   記主記憶装置から上記周辺記憶装置上の連続したアドレ
   ス領域へ転送する各データを、上記チェーン化された複
   数のＣＣＷの最初のＣＣＷに基づく上記周辺記憶装置へ
   のデータ転送時にまとめて上記周辺記憶装置へ転送する
   書込処理手段を設けたことを特徴とする周辺記憶制御装
   置。
2. 【請求項２】 請求項１に記載の周辺記憶制御装置にお
   いて、上記書込処理手段は、上記まとめてのデータ転送
   用に予め定められたコマンドと上記まとめて転送するデ
   ータの量とを、上記チェーン化された複数のＣＣＷの最
   初のＣＣＷから検出する検出手段と、該検出手段で検出
   した量分の上記主記憶装置から上記周辺記憶装置へのデ
   ータの書込みを指示するコマンド（ＷＲＴコマンド）を
   編集して上記周辺記憶装置へ送出する手段と、上記周辺
   記憶装置にまとめて転送する各データを上記主記憶装置
   から先行フェッチして読み込んで保持する手段と、上記
   周辺記憶装置から上記ＷＲＴコマンドに対応する実行終
   了報告を受け、上記中央処理装置への処理報告を行う手
   段とを有することを特徴とする周辺記憶制御装置。
3. 【請求項３】 中央処理装置（ＣＰＵ）が発行したチャ
   ネル制御語（ＣＣＷ）に基づき、主記憶装置と周辺記憶
   装置間でのデータの転送制御を行う周辺記憶制御装置に
   おける上記データの転送方法であって、チェーン化され
   た複数の上記ＣＣＷでの上記主記憶装置から上記周辺記
   憶装置の連続したアドレス領域へのデータ転送用に予め
   定められたコマンドと上記チェーン化された複数のＣＣ
   Ｗで転送されるデータの総量とを、上記チェーン化され
   た複数のＣＣＷの最初のＣＣＷから検出するステップ
   と、該ステップで検出した総量分の上記主記憶装置から
   上記周辺記憶装置へのデータの書込みを指示するコマン
   ド（ＷＲＴコマンド）を編集して上記周辺記憶装置へ送
   出するステップと、上記チェーン化された複数のＣＣＷ
   で上記主記憶装置から上記周辺記憶装置へ転送するデー
   タを上記主記憶装置から先行フェッチして読み込んで保
   持するステップと、上記周辺記憶装置から上記ＷＲＴコ
   マンドに対応する実行終了報告を受け、上記中央処理装
   置への処理報告を行うステップとを有し、上記チェーン
   化された複数のＣＣＷに基づき上記主記憶装置から上記
   周辺記憶装置の連続したアドレス領域へ転送する各デー
   タを、上記チェーン化された複数のＣＣＷの最初のＣＣ
   Ｗに基づく上記周辺記憶装置へのデータ転送時にまとめ
   て上記周辺記憶装置へ転送することを特徴とする周辺記
   憶制御装置のデータ転送方法。