JPH11212525A - 液晶表示素子駆動回路及び液晶表示機能付き電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 表示行数が少ない場合、高速クロックを用い
ることに起因した無駄な電流消費がみられる。 【解決手段】 液晶表示素子駆動回路に、表示形式の変
更に伴い、最小領域表示用に設定されている基準クロッ
クを、変更後の行数及び又は桁数に応じた倍率にて逓倍
し出力するクロック逓倍回路を設けるようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示素子駆動
回路及び液晶表示機能付き電子機器に関する。

【０００２】

【従来の技術】今日、多くの電子機器においては、その
表示素子として、液晶表示素子が用いられている。特
に、携帯型の電子機器においては、その多くに液晶表示
素子が用いられている。ところで、かかる携帯型の電子
機器においては、稼働時間のより一層の長時間化が課題
となっており、その解決策の一つとして各部の低消費電
力化が進められている。

【０００３】以下、ディジタル携帯電話機を例に、従来
回路の問題点を説明する。図２に、ディジタル携帯電話
機の一般的な構成を示す。図に示すように、ディジタル
携帯電話機は、アンテナ１、スイッチ２、変復調器３、
Ａ／Ｄ・Ｄ／Ａ部４、符号化・復号化部（以下「コーデ
ック」という。）５、スピーカ６、マイク７、ＣＰＵ
８、ＬＣＤコントローラドライバ９、ＬＣＤパネル１
０、操作子１１、その他の素子から構成されている。

【０００４】かかるディジタル携帯電話機においては、
ＬＣＤコントローラドライバ９がＬＣＤパネル１０を制
御し、操作子１１から入力された電話番号やＩＣカード
等に記憶されているユーザ情報等をＬＣＤパネル１０上
に表示させるようになっている。

【０００５】図３に、ＬＣＤコントローラドライバ９の
内部構成を示す。なお、この内部構成は、キャラクタジ
ェネレーションＲＯＭ（以下「ＣＧＲＯＭ」という。）
型ＬＣＤコントローラについてのものである。

【０００６】ＲＡＭ９Ａは、ＬＣＤパネル１０に表示す
るキャラクタに対応するキャラクタコード及びその位置
情報を一時的に保持する記憶手段であり、その記憶情報
は、ＣＰＵ８から書き込まれるようになっている。ＲＯ
Ｍ９Ｂは、各キャラクタを格納する記憶手段である。な
お、各キャラクタコードは、ＲＡＭ９Ａの記憶内容に応
じ、各セグメントごとに読み出される。タイミング回路
９Ｃは、原振クロックを分周し所望のタイミング信号Ｃ
Ｋ(a) 及びＣＫ(b) を生成する回路である。なお、タイ
ミング信号ＣＫ(a) は、「桁」表示用のクロックであ
り、タイミング信号ＣＫ(b) は、「行」表示用のクロッ
クである。セグメントドライバ９Ｄ１は、各キャラクタ
セグメントを駆動する駆動手段であり、コモンドライバ
９Ｄ２は、表示行に共通した駆動手段である。

【０００７】

【発明が解決しようとする課題】ところが、上述の構成
のＬＣＤコントローラドライバ９の場合には、表示行数
（すなわち、表示デューティ比）の切り替えが可能（例
えば、表示桁数を１行、２行、３行のいずれかに切り替
え可能）な液晶表示素子に使用した場合に、必要以上に
電流が消費されるのを避け得ないという問題があった。

【０００８】これを図４を用いて説明する。なお図中、
図４（ａ）は３行表示の場合のタイミング信号ＣＫ(a)
及びＣＫ(b) と原振クロックとの関係を表しており、図
４（ｂ）は２行表示の場合のタイミング信号ＣＫ(a) 及
びＣＫ(b) と原振クロックとの関係を表しており、図４
（ｃ）は１行表示の場合のタイミング信号ＣＫ(a) 及び
ＣＫ(b) と原振クロックとの関係を表している。

【０００９】これら図４（ａ）〜（ｃ）から分かるよう
に、従来回路は、原振クロックには表示桁数によらず３
行表示用のクロックを用い、表示行数に応じて原振クロ
ックを分周したものをタイミング信号ＣＫ(a) として出
力するよう構成されている。

【００１０】すなわち、従来回路では、３行表示の場合
には、原振クロックをタイミング信号ＣＫ(a) としてそ
のまま用い、２行表示の場合には、原振クロックを２／
３分周したクロックをタイミング信号ＣＫ(a) として用
い、１行表示の場合には、原振クロックを１／３分周し
たクロックをタイミング信号ＣＫ(a) として用いるよう
構成されている。

【００１１】ところが、かかる構成であるため、２行表
示や１行表示の場合のように、本来より低速の原振クロ
ックでも動作可能な表示についても３行表示用の高速ク
ロックを使用しなければならず、その分余分に電流が消
費されるのを避け得なかった。しかも、ディジタル携帯
電話機その他の携帯端末の場合には、かかる電流の消費
が稼働時間の長短に直結するため、重要な技術的課題で
ある。

【００１２】本発明は、以上の課題を考慮してなされた
もので、従来に比して消費電流が少なくて済む液晶表示
素子駆動回路及び液晶表示機能付き電子機器を提案しよ
うとするものである。

【００１３】

【課題を解決するための手段】（Ａ）かかる課題を解決
するため、第１の発明においては、行数及び又は桁数の
変更により複数種類の表示形式が選択可能に構成された
液晶表示素子の駆動に使用される液晶表示素子駆動回路
において、以下の手段を備えるようにする。

【００１４】すなわち、(1) 表示形式の変更に伴い、最
小領域表示用に設定されている基準クロックを、変更後
の行数及び又は桁数に応じた倍率にて逓倍し出力するク
ロック逓倍回路と、(2) 逓倍クロックを入力し、変更後
の表示領域に対する情報表示に適した駆動信号を生成す
るタイミング回路とを備えるようにする。

【００１５】以上のように、第１の発明によれば、最小
領域表示用に設定されている基準クロックを逓倍し、各
表示領域の表示用に適した逓倍クロックを生成するの
で、表示領域が小さい場合にも、従来方式のように高速
クロックを用いずに済み、無駄な消費電流が流れるおそ
れを無くすことができる。

【００１６】（Ｂ）また、同様に、第２の発明において
は、行数及び又は桁数の変更により複数種類の表示形式
が選択可能に構成された液晶表示素子の駆動に使用され
る液晶表示素子駆動回路において、以下の手段を備える
ようにする。

【００１７】すなわち、(1) 表示形式の変更に伴い、最
小領域表示用の基準クロックにて自走する発振器の時定
数を変更し、変更後の行数及び又は桁数に応じた周波数
のクロックを生成する発振回路と、(2) 発振回路におい
て発生されたクロックを入力し、変更後の表示領域に対
する情報表示に適した駆動信号を生成するタイミング回
路とを備えるようにする。

【００１８】以上のように、第２の発明によれば、最小
領域表示用の基準クロックにて自走する発振器の時定数
を変更し、各表示領域の表示用に適したクロックを生成
するので、表示領域が小さい場合にも、従来方式のよう
に高速クロックを用いずに済み、無駄な消費電流が流れ
るおそれを無くすことができる。

【００１９】（Ｃ）また、第３の発明においては、行数
及び又は桁数の変更により複数種類の表示形式が選択可
能に構成された液晶表示素子と、表示内容に応じ表示形
式を選択する情報処理手段と、情報処理手段からの通知
に従い、表示領域に対する情報表示に適した駆動信号を
発生する請求項１又は２に記載の液晶表示素子駆動回路
とで液晶表示機能付き電子機器を生成する。

【００２０】かかる第３の発明によれば、液晶表示素子
駆動回路にて無駄に消費される電流を一段と低減でき、
電子機器全体としての消費電力の低減をも実現できる。
しかも、当該電子機器が携帯型の機器の場合には、その
分、稼働時間を一段と延長できる。

【００２１】

【発明の実施の形態】（Ａ）全体構成 以下、本発明を、携帯電話機に適用する場合を例に、各
実施形態を説明する。図５に、各実施形態に共通する携
帯電話機の全体構成を示す。図５は、図２との同一対応
部分に、同一対応符号を付して示したものであり、ＬＣ
Ｄコントローラドライバ９’を用いることを除いて、図
２の携帯電話機と同様の構成を有している。

【００２２】なおここで、アンテナ１は、送受信用のア
ンテナである。スイッチ２は、送信時以外は変復調器３
の受信信号系にアンテナ１を接続する回路である。変復
調器３は、受信信号を復調しＡ／Ｄ・Ｄ／Ａ部４に出力
すると共に、送信信号を変調しスイッチ２に出力する回
路である。Ａ／Ｄ・Ｄ／Ａ部４は、受信信号をディジタ
ル信号に変換すると共に、送信信号をアナログ信号に変
換する回路である。コーデック５は、受信信号を復号化
すると共に、送信信号を符号化する回路である。ＣＰＵ
８は、装置全体の動作を制御する回路である。ＬＣＤコ
ントローラドライバ９’は、本発明に係る液晶表示素子
駆動回路に対応する回路であり、後述する各実施形態に
示すように構成されている。

【００２３】（Ｂ）第１の実施形態 （Ｂ−１）ＬＣＤコントローラドライバの構成 図１に、第１の実施形態に係る携帯電話機を構成するＬ
ＣＤコントローラドライバ９’の機能ブロック構成を示
す。なお、図１に示すＬＣＤコントローラドライバ９’
は、図３との同一対応部分に、同一対応符号を付して示
したものであり、タイミング回路９Ｃに替えて９Ｃ’を
用いると共に、クロック逓倍回路９Ｅを新たに設ける点
に特徴を有するものである。従って、ここでは、相違点
についてのみ説明することにする。

【００２４】タイミング回路９Ｃ’は、入力されるクロ
ックをタイミング信号ＣＫ(a) としてそのままＲＡＭ９
Ａ及びＲＯＭ９Ｂに出力する一方、入力されるクロック
の１２クロックに１回のタイミングにタイミング信号Ｃ
Ｋ(b) を出力する回路である。なお、タイミング信号Ｃ
Ｋ(a) は、前述したように「桁」表示用のクロックであ
り、各行１２桁のキャラクタを表示するために与えられ
る。一方、タイミング信号ＣＫ(b) は、前述したように
「行」表示用のクロックであり、１行分の表示時間（す
なわち、タイミング信号ＣＫ(a) の１２クロック分）が
経過されるたびに与えられる。

【００２５】クロック逓倍回路９Ｅは、外部入力される
原振クロックを逓倍し、前述のタイミング回路９Ｃ’に
出力する回路である。これは、本実施形態の場合には、
原振クロックとして、クロック速度が最も低速で済む表
示行数（すなわち、１行）に固有のクロックを用いるた
めである。なお、従来回路の場合には、最もクロック速
度が高速となる表示行数（すなわち、３行）に固有のク
ロックを用いていた。

【００２６】クロック逓倍回路９Ｅは、ＣＰＵ８から与
えられる表示行数に応じ、逓倍数を以下のように自動的
に切り替えるよう構成されている。すなわち、表示行数
が１行の場合、原振クロックそのものを出力し、表示行
数が２行の場合、原振クロックの２倍クロックを出力
し、表示行数が３行の場合、原振クロックの４倍クロッ
クを出力するようになっている。

【００２７】（Ｂ−２）ＬＣＤコントローラドライバの
制御動作 続いて、前述のＬＣＤコントローラドライバ９’による
一連の制御動作を、図１及び図６を用いて説明する。

【００２８】さて、ディジタル携帯電話機においては、
電話番号のように１行表示で足りるものもあれば、ユー
ザ情報のように複数行（本実施形態の場合には最大３
行）の表示を要するものもある。いずれにしても必要と
なる表示行数は、ＣＰＵ８において判断され、ＬＣＤコ
ントローラドライバ９’内のクロック逓倍回路９Ｅにそ
の都度与えられる。

【００２９】まず、１行表示の場合について説明する。

【００３０】このとき、ＣＰＵ８は、表示行数が１行で
あることをクロック逓倍回路９Ｅに指示し、続いて、こ
れから表示しようとする文字や数値列を配列順にＲＡＭ
９Ａに書き込む。

【００３１】一方、クロック逓倍回路９Ｅは、ＣＰＵ８
から表示行数が与えられると、この場合、入力された原
振クロックを、タイミング回路９Ｃ’にそのままのタイ
ミングで出力する。これにより、タイミング回路９Ｃ’
から、図６（ｃ）に示す関係を有するタイミング信号Ｃ
Ｋ(a) 及びＣＫ(b) が生成され出力される。

【００３２】ここで、タイミング信号ＣＫ(a) は原振ク
ロックそのものであり、タイミング信号ＣＫ(b) は、タ
イミング信号ＣＫ(a) の１２クロックに１回の割合で出
力される。この結果、タイミング信号ＣＫ(a) に応じて
セグメントドライバ９Ｄ１から読み出された文字列等
が、１フレーム時間内に１行分の割合で、ＬＣＤパネル
１０上に表示される。

【００３３】次に、２行表示の場合について説明する。

【００３４】この場合、クロック逓倍回路９Ｅは、ＣＰ
Ｕ８から表示行数が与えられると、入力された原振クロ
ックからその２倍クロックを生成し、タイミング回路９
Ｃ’に出力する。このとき、タイミング回路９Ｃ’から
は、図６（ｂ）に示す関係を有するタイミング信号ＣＫ
(a) 及びＣＫ(b) が生成され出力される。図６（ｂ）及
び（ｃ）から分かるように、１行あたりの表示に要する
時間は１行表示の半分であり、１フレーム時間内に２行
分の文字列等が表示される。

【００３５】最後に、３行表示の場合について説明す
る。

【００３６】この場合、クロック逓倍回路９Ｅは、ＣＰ
Ｕ８から表示行数が与えられると、入力された原振クロ
ックからその４倍クロックを生成し、タイミング回路９
Ｃ’に出力する。このとき、タイミング回路９Ｃ’から
は、図６（ａ）に示す関係を有するタイミング信号ＣＫ
(a) 及びＣＫ(b) が生成され出力される。図６（ａ）及
び（ｃ）から分かるように、１行あたりの表示に要する
時間は１行表示の１／４であり、１行表示の場合の３／
４の時間内に３行分の文字等が表示される。すなわち、
１フレーム時間内に３行分の文字列等が表示されること
になる。

【００３７】（Ｂ−３）第１の実施形態の効果 以上のように、第１の実施形態によれば、原振クロック
として、最も表示行数が少ない場合に必要となるクロッ
ク速度を採用したことにより、原振クロックとして低速
のものを用いることができ、原振クロックの発生に必要
な消費電流を従来に比して低減することができる。これ
により、かかるＬＣＤコントローラドライバ９’を搭載
するディジタル携帯電話機の稼働時間の延長を実現でき
る。

【００３８】また、このように本実施形態の場合には、
従来に比して低速度の原振クロック発生回路を用いるこ
とができることにより、その分、製造コストの低減も可
能となる。

【００３９】（Ｃ）第２の実施形態 （Ｃ−１）ＬＣＤコントローラドライバの構成 図７に、第２の実施形態に係る携帯電話機を構成するＬ
ＣＤコントローラドライバ９’の機能ブロック構成を示
す。この図７に示すＬＣＤコントローラドライバ９’
は、図１との同一対応部分に、同一対応符号を付して示
したものであり、クロック逓倍回路９Ｅに替えて、表示
行数に応じて発振周波数の切り替えが可能なＣＲ発振回
路９Ｆを内蔵した点を除いて同様の構成を有している。
従って、以下、相違点についてのみ説明する。

【００４０】図８に、第２の実施形態に係るＬＣＤコン
トローラドライバ９’に内蔵されるＣＲ発振回路９Ｆの
内部構成例を示す。このＣＲ発振回路９Ｆは、３段のイ
ンバータと、１個の容量Ｃと、３個の抵抗Ｒ１〜Ｒ３と
から構成されており、抵抗Ｒ１及びＲ２は、それぞれス
イッチＳＷ１及びＳＷ２を介して抵抗Ｒ３に並列に接続
されている。

【００４１】このＣＲ発振回路９Ｆは、ＣＰＵ８から与
えられる表示行数に応じてスイッチＳＷ１及びＳＷ２の
オン／オフ制御により、発振回路の時定数を可変し、発
生される発振周波数を切り替え得るように構成されたも
のである。なお、この制御のため、ＣＰＵ８からは、表
示行数が２ビットの信号として与えられるようになって
いる。

【００４２】（Ｃ−２）ＬＣＤコントローラドライバの
制御動作 続いて、前述のＬＣＤコントローラドライバ９’による
一連の制御動作を説明する。なお、以下の説明において
は、抵抗Ｒ１〜Ｒ３がいずれも同一の抵抗値を有するも
のとする。

【００４３】まず、１行表示の場合について説明する。

【００４４】このとき、ＣＰＵ８は、表示行数が１行で
あることを、スイッチＳＷ１及びＳＷ２をいずれもオフ
させる制御信号を与えることにより指示する。かくし
て、図８に示すＣＲ発振回路９Ｆの等価回路は、抵抗Ｒ
３のみが容量Ｃに接続された回路構成となり、基準周波
数での発振動作が実行される。

【００４５】なお、ここでの基準周波数は、１行表示に
適した周波数に設定された周波数である。従って、この
発振クロックを入力したタイミング回路９Ｃ’において
は、第１の実施形態の場合と同様、図６（ｃ）に示す関
係を有するタイミング信号ＣＫ(a) 及びＣＫ(b) が発生
され各部に出力されることになる。かくして、１フレー
ム時間内に１行分の文字列等が表示されることになる。

【００４６】次に、２行表示の場合について説明する。

【００４７】このとき、ＣＰＵ８は、表示行数が２行で
あることを、スイッチＳＷ１及びＳＷ２のいずれか一方
のみをオン動作させ、他方についてはオフ動作させる制
御信号を与えることにより指示する。この場合、図８に
示すＣＲ発振回路９Ｆの等価回路のうち抵抗部分につい
ては、抵抗Ｒ３に対して同抵抗値の抵抗Ｒ１又はＲ２の
いずれかが並列接続された回路構成となる。この結果、
みかけ上の抵抗値は、１行表示の場合の１／２となり、
発振周波数はその２倍となる。

【００４８】従って、この発振クロックを入力したタイ
ミング回路９Ｃ’においては、第１の実施形態の場合と
同様、図６（ｂ）に示す関係を有するタイミング信号Ｃ
Ｋ(a) 及びＣＫ(b) が発生され各部に出力されることに
なる。かくして、１フレーム時間内に２行分の文字列等
が表示される。

【００４９】最後に、３行表示の場合について説明す
る。

【００５０】このとき、ＣＰＵ８は、表示行数が３行で
あることを、スイッチＳＷ１及びＳＷ２のいずれもオン
させる制御信号を与えることにより指示する。かくし
て、図８に示すＣＲ発振回路９Ｆの等価回路のうち抵抗
部分については、抵抗Ｒ３に対して同抵抗値の抵抗Ｒ１
及びＲ２が並列接続された回路構成となる。この結果、
みかけ上の抵抗値は、１行表示の場合の１／３となり、
発振周波数は基準周波数の３倍となる。

【００５１】従って、この発振クロックを入力したタイ
ミング回路９Ｃ’においては、基準周波数の３倍のクロ
ック速度を有するタイミング信号ＣＫ(a) と、その１／
１２のクロック速度のタイミング信号ＣＫ(b) が発生さ
れ各部に出力される。かくして、１フレーム時間内に３
行分の文字列が表示されることになる。

【００５２】（Ｃ−３）第２の実施形態の効果 以上のように、第２の実施形態によれば、ＣＲ発振回路
が発生するクロックの基準周波数を、最も表示行数が少
ない場合に必要となるクロック速度の周波数に設定して
おき、表示行数に応じて発生される周波数を２倍、３倍
と可変できるようにしたことにより、第１の実施形態と
同様、表示行数が少ない場合に消費される消費電流を従
来に比して低減でき、当該ＬＣＤコントローラドライバ
９’を搭載するディジタル携帯電話機の稼働時間の延長
を実現できる。

【００５３】加えて、第２の実施形態の場合には、３行
表示の場合に発生されるタイミング信号ＣＫ(a) のクロ
ック速度を基準周波数の３倍とできることにより、第１
の実施形態の場合に比してタイミング信号ＣＫ(a) のク
ロック速度を最適化できる。

【００５４】また、第２の実施形態の場合には、第１の
実施形態のように外部クロックを用いなくても良いの
で、その分、外部部品を削減できる。

【００５５】（Ｄ）他の実施形態 なお、上述の第１及び第２の実施形態においては、可変
表示可能な行数を１行〜３行とする場合について述べた
が、最大表示行が４行以上の場合にも、最小表示行が２
行以上の場合にも同様に適用し得る。

【００５６】また、上述の第１及び第２の実施形態にお
いては、表示可能な行数が可変される場合について述べ
たが、表示行数はそのままに１行内に表示される文字等
の桁数が増減可変される場合にも適用し得る。

【００５７】また、上述の第１及び第２の実施形態にお
いては、ＣＧＲＯＭ型のＬＣＤコントローラに適用する
場合について述べたが、フルドット型のＬＣＤコントロ
ーラの場合にも同様に適用し得る。

【００５８】また、上述の第１及び第２の実施形態にお
いては、各実施形態に係るＬＣＤコントローラドライバ
９’をディジタル携帯電話機に搭載する場合について述
べたが、ページャその他の携帯型情報端末や玩具、文房
具、家庭用品等その他の電子機器にも適用し得る。ま
た、携帯型の電子機器に限らず、据え置き型の電子機器
についても適用し得る。

【００５９】また、上述の第２の実施形態においては、
抵抗値を可変することにより複数種類の周波数を発生さ
せる場合について述べたが、これに替え、抵抗値は固定
とし、容量値を可変することにより複数種類の周波数を
発生させるようにしても良い。

【００６０】また、上述の第２の実施形態においては、
ＬＣＤコントローラドライバ９’に内蔵されたＣＲ発振
回路９Ｆから複数種類の周波数のクロックを発生させる
場合について述べたが、図９に示すように、固定周波数
のクロックを発生する発振回路と、クロック逓倍回路と
を組み合わせる構成としても良い。なお、図９は、図１
及び図７との対応同一部分に、対応同一符号を付して示
すものであり、第１及び第２の実施形態の組み合わせ回
路に対応するものである。

【００６１】この構成により、外付け部品なしで複数種
類のクロックの発生が可能であり、かつ、第２の実施形
態のようにオン抵抗を考慮せずに済むので、その分、設
計の容易な回路を実現できる。

【００６２】

【発明の効果】上述のように、第１の発明によれば、液
晶表示素子駆動回路に、表示形式の変更に伴い、最小領
域表示用に設定されている基準クロックを、変更後の行
数及び又は桁数に応じた倍率にて逓倍し出力するクロッ
ク逓倍回路を設けることにより、従来方式のような高速
クロックを用いずに小領域を表示することができ、かか
る場合に生じていた無駄な消費電流を無くすことができ
る。

【００６３】また、第２の発明によれば、液晶表示素子
駆動回路に、表示形式の変更に伴い、最小領域表示用の
基準クロックにて自走する発振器の時定数を変更し、変
更後の行数及び又は桁数に応じた周波数のクロックを生
成する発振回路を設けることにより、従来方式のような
高速クロックを用いずに小領域を表示することができ、
かかる場合に生じていた無駄な消費電流を無くすことが
できる。

【００６４】さらに、第３の発明によれば、上述の第１
又は第２の発明に係る液晶表示素子駆動回路を液晶表示
機能付き電子機器に設けることにより、電子機器全体と
しての消費電力の低減を実現でき、特に、当該電子機器
が携帯型の機器の場合には、稼働時間の延長も実現でき
る。

【図面の簡単な説明】

【図１】第１の実施形態に係るＬＣＤコントローラドラ
イバの構成を示すブロック図である。

【図２】液晶表示素子を備える携帯電話機の概略構成を
示すブロック図である。

【図３】図２の携帯電話機で用いられている従来型のＬ
ＣＤコントローラドライバの構成を示すブロック図であ
る。

【図４】図３のＬＣＤコントローラドライバにて生成さ
れるタイミング信号を示す図である。

【図５】各実施形態に共通する携帯電話機の概略構成を
示すブロック図である。

【図６】第１の実施形態に係るＬＣＤコントローラドラ
イバにて発生されるタイミング信号を示す図である。

【図７】第２の実施形態に係るＬＣＤコントローラドラ
イバの構成を示すブロック図である。

【図８】図７に示されているＣＲ発振回路の構成例を示
す図である。

【図９】他の実施形態に係るＬＣＤコントローラドライ
バの構成を示すブロック図である。

【符号の説明】

１…アンテナ、２…スイッチ、３…変復調器、４…Ａ／
Ｄ・Ｄ／Ａ部、５…コーデック部、６…スピーカ、７…
マイク、８…ＣＰＵ、９、９’…ＬＣＤコントローラド
ライバ、９Ａ…ＲＡＭ、９Ｂ…ＲＯＭ、９Ｃ、９Ｃ’…
タイミング回路、９Ｄ１…セグメントドライバ、９Ｄ２
…コモンドライバ、９Ｅ…クロック逓倍回路、９Ｆ、９
Ｆ’…ＣＲ発振回路、１０…ＬＣＤパネル、１１…操作
子。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 行数及び又は桁数の変更により複数種類
   の表示形式が選択可能に構成された液晶表示素子の駆動
   に使用される液晶表示素子駆動回路において、 表示形式の変更に伴い、最小領域表示用に設定されてい
   る基準クロックを、変更後の行数及び又は桁数に応じた
   倍率にて逓倍し出力するクロック逓倍回路と、 上記逓倍クロックを入力し、変更後の表示領域に対する
   情報表示に適した駆動信号を生成するタイミング回路と
   を備えることを特徴とする液晶表示素子駆動回路。
2. 【請求項２】 行数及び又は桁数の変更により複数種類
   の表示形式が選択可能に構成された液晶表示素子の駆動
   に使用される液晶表示素子駆動回路において、 表示形式の変更に伴い、最小領域表示用の基準クロック
   にて自走する発振器の時定数を変更し、変更後の行数及
   び又は桁数に応じた周波数のクロックを生成する発振回
   路と、 上記発振回路において発生されたクロックを入力し、変
   更後の表示領域に対する情報表示に適した駆動信号を生
   成するタイミング回路とを備えることを特徴とする液晶
   表示素子駆動回路。
3. 【請求項３】 行数及び又は桁数の変更により複数種類
   の表示形式が選択可能に構成された液晶表示素子と、表
   示内容に応じ表示形式を選択する情報処理手段と、上記
   情報処理手段からの通知に従い、表示領域に対する情報
   表示に適した駆動信号を発生する上記請求項１又は２に
   記載の液晶表示素子駆動回路とを備えることを特徴とす
   る液晶表示機能付き電子機器。