JPH11206167A - 電力変換装置 - Google Patents

電力変換装置

Info

Publication number
JPH11206167A
JPH11206167A JP10002348A JP234898A JPH11206167A JP H11206167 A JPH11206167 A JP H11206167A JP 10002348 A JP10002348 A JP 10002348A JP 234898 A JP234898 A JP 234898A JP H11206167 A JPH11206167 A JP H11206167A
Authority
JP
Japan
Prior art keywords
control
command signal
current
control device
difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10002348A
Other languages
English (en)
Inventor
Tsutomu Suzuki
力 鈴木
Hideyuki Takaoka
秀幸 高岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Engineering Corp
Toshiba Corp
Original Assignee
Toshiba Engineering Corp
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Engineering Corp, Toshiba Corp filed Critical Toshiba Engineering Corp
Priority to JP10002348A priority Critical patent/JPH11206167A/ja
Publication of JPH11206167A publication Critical patent/JPH11206167A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Inverter Devices (AREA)
  • Control Of Ac Motors In General (AREA)

Abstract

(57)【要約】 【課題】 伝送遅れ時間に起因する制御性の悪化を回避
し得る電力変換装置を提供する。 【解決手段】 マスタ演算装置６の速度制御回路８から
の電流指令信号は電流制御回路１１ａおよび伝送手段１
０ａを介してスレーブ演算装置７の電流制御回路１１ｂ
に入力され、電流制御回路１１ａからの電圧指令信号は
遅延バッファ９ｂを介して相加平均回路１２ａに入力さ
れるとともに伝送手段１０ｃを介して相加平均回路１２
ｂに入力され、電流制御回路１１ｂからの電圧指令信号
は遅延バッファ９ｃを介して相加平均回路１２ｂに入力
されるとともに伝送手段１０ｂを介して相加平均回路１
２ａに入力され、これによりデータの同時性を確保し、
伝送遅れ時間に起因する制御性の悪化を防止している。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、例えば電動機のよ
うな共通の負荷に電力を供給すべく接続された複数の電
力変換器および該複数の電力変換器をそれぞれ個別に制
御すべく設けられた複数の制御装置を備えた電力変換装
置に関する。
【０００２】
【従来の技術】図６は、一例として、２台の電力変換器
を有する電力変換装置の構成を示すブロック図である。
同図に示す電力変換装置は、直流電源１ａ，１ｂからの
直流電力を供給される２つの電力変換器である逆変換器
２ａ，２ｂを有し、この逆変換器２ａ，２ｂによって共
通に接続された負荷の電動機４を駆動するようになって
いる。
【０００３】一方の逆変換器２ａは、マスタ演算装置６
で制御され、他方の逆変換器２ｂは、スレーブ演算装置
７で制御されるようになっている。
【０００４】マスタ演算装置６は速度検出器５からの速
度フィードバック信号＊１および電流検出器３ａからの
電流フィードバック信号＊２を供給され、これらの信号
およびスレーブ演算装置７からの信号に基づいて制御信
号＊４を生成し、この制御信号＊４を逆変換器２ａに供
給して制御するようになっている。
【０００５】スレーブ演算装置７は電流検出器３ｂから
の電流フィードバック信号＊３を供給され、この電流フ
ィードバック信号＊３およびマスタ演算装置６からの信
号に基づいて制御信号＊５を生成し、この制御信号＊５
を逆変換器２ｂに供給して制御するようになっている。
【０００６】マスタ演算装置６は、速度指令信号と速度
フィードバック信号＊１との差をとり、該差に制御ゲイ
ンを乗じて電流指令信号を出力する速度制御回路８、速
度制御回路８から出力される電流指令信号と電流フィー
ドバック信号＊２との差をとり、該差に制御ゲインを乗
じて電圧指令信号を出力する電流制御回路１１ａ、該電
流制御回路１１ａから出力される電圧指令信号とスレー
ブ演算装置７の電流制御回路１１ｂから伝送遅れ時間用
の伝送手段１０ｂを介して供給される電圧指令信号を相
加平均する相加平均回路１２ａ、該相加平均回路１２ａ
で相加平均された電圧指令信号を電力変換用のゲート信
号に変換して制御信号＊４を生成するゲートパルス発生
回路１３ａから構成されている。
【０００７】スレーブ演算装置７は、マスタ演算装置６
の速度制御回路８から伝送遅れ時間用の伝送手段１０ａ
を介して供給される電流指令信号と電流フィードバック
信号＊３との差をとり、該差に制御ゲートを乗じて電圧
指令信号を出力する電流制御回路１１ｂ、該電流制御回
路１１ｂから出力される電圧指令信号とマスタ演算装置
６の電流制御回路１１ａから伝送遅れ時間用の伝送手段
１０ｃを介して供給される電圧指令信号を相加平均する
相加平均回路１２ｂ、該相加平均回路１２ｂで相加平均
した電圧指令信号を電力変換器用のゲート信号に変換し
て制御信号＊５を生成するゲートパルス発生回路１３ｂ
から構成されている。
【０００８】このように構成される電力変換装置におい
て、マスタ演算装置６の速度制御回路８から出力される
電流指令信号はマスタ演算装置６の電流制御回路１１ａ
に入力されるとともに、信号伝送路の遅れ時間を有する
伝送手段１０ａを介してスレーブ演算装置７の電流制御
回路１１ｂに入力される。負荷である電動機４を共有す
る複数の電力変換器である逆変換器２ａ，２ｂの間での
相互の磁気的、機械的干渉を補償するために、電流制御
回路１１ａ，１１ｂからそれぞれ出力される各電圧指令
信号はそれぞれ相加平均回路１２ａ，１２ｂに入力さ
れ、更に信号伝送路の遅れ時間を有する伝送手段１０
ｂ，１０ｃを介して他の演算装置の相加平均回路１２
ａ，１２ｂに入力されている。相加平均回路１２ａ，１
２ｂから出力される各電圧指令信号はゲートパルス発生
回路１３ａ，１３ｂに入力され、ゲートパルス発生回路
１３ａ，１３ｂから逆変換器２ａ，２ｂのスイッチング
素子を駆動する制御信号＊４，＊５が出力される。
【０００９】
【発明が解決しようとする課題】上述した従来の電力変
換装置において、電圧指令信号の相加平均回路１２ａ，
１２ｂによる干渉補償は、データの同時性が確保されて
いる必要があるが、上述した従来の制御方式では、伝送
路の遅れ時間を考慮していないため、時間差のある制御
データの相加平均により各電力変換器が運転され、補償
効果が減少もしくは新たな干渉成分として作用するとい
う問題がある。
【００１０】本発明は、上記に鑑みてなされたもので、
その目的とするところは、伝送遅れ時間に起因する制御
性の悪化を回避し得る電力変換装置を提供することにあ
る。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の本発明は、共通の負荷に電力を供給
すべく接続された複数の電力変換器および該複数の電力
変換器をそれぞれ個別に制御すべく設けられた複数の制
御装置を備えた電力変換装置であって、前記複数の制御
装置のうちのマスタとなる１つの制御装置が、速度指令
信号と速度フィードバック信号との差をとり、該差に制
御ゲインを乗じて電流指令信号を出力する速度制御手段
を有し、前記複数の制御装置の各々が、前記速度制御手
段から出力される前記電流指令信号と電流フィードバッ
ク信号との差をとり、該差に制御ゲインを乗じて電圧指
令信号を出力する電流制御手段と、該電流制御手段から
出力される前記電圧指令信号と他の制御装置からの電圧
指令信号を相加平均する相加平均手段と、前記相加平均
した電圧指令信号を電力変換器用のゲート信号に変換す
るパルス発生手段とを有し、前記マスタ制御装置の前記
速度制御手段から出力される前記電流指令信号を前記マ
スタ制御装置以外の制御装置に伝送すべく前記マスタ制
御装置と該マスタ制御装置以外の制御装置との間に設け
られた第１の伝送手段と、前記制御装置の各々の前記電
流制御手段から出力される前記電圧指令信号を他の制御
装置に伝送すべく各制御装置の間の設けられた第２の伝
送手段とを有し、前記複数の制御装置の各々が、前記電
流制御手段から出力される前記電圧指令信号を前記第２
の伝送手段による遅れ時間と同一の遅れ時間遅らせて、
前記相加平均手段に供給すべく前記電流制御手段と前記
相加平均手段との間に設けられた信号遅延手段を有する
ことを要旨とする。
【００１２】請求項１記載の本発明にあっては、電流制
御手段から出力される電圧指令信号を第２の伝送手段に
よる遅れ時間と同一の遅れ時間遅らせて、相加平均手段
に供給するため、データの同時性が確保され、時間差の
ない制御データの相加平均を行い、制御性の悪化を防止
し得る。
【００１３】また、請求項２記載の本発明は、請求項１
記載の発明において、前記マスタ制御装置が、前記速度
制御手段から出力される前記電流指令信号を前記第１の
伝送手段による遅れ時間と同一の遅れ時間遅らせて、前
記電流制御手段に供給すべく前記速度制御手段と前記電
流制御手段との間に設けられた信号遅延手段を有するこ
とを要旨とする。
【００１４】請求項２記載の本発明にあっては、速度制
御手段から出力される電流指令信号を第１の伝送手段に
よる遅れ時間と同一の遅れ時間遅らせて、電流制御手段
に供給するため、データの同時性が確保され、時間差の
ない制御データの相加平均を行い、制御性の悪化を防止
し得る。
【００１５】更に、請求項３記載の本発明は、共通の負
荷に電力を供給すべく接続された複数の電力変換器およ
び該複数の電力変換器をそれぞれ個別に制御すべく設け
られた複数の制御装置を備えた電力変換装置であって、
前記複数の制御装置のうちのマスタとなる１つの制御装
置が、速度指令信号と速度フィードバック信号との差を
とり、該差に制御ゲインを乗じて電流指令信号を出力す
る速度制御手段と、前記電流指令信号と電流フィードバ
ック信号との差をとり、該差に制御ゲインを乗じて電圧
指令信号を出力する電流制御手段と、前記電圧指令信号
を電力変換器用のゲート信号に変換するパルス発生手段
とを有し、前記マスタ制御装置以外の制御装置の各々
が、前記速度制御手段から出力される前記電流指令信号
と電流フィードバック信号との差をとり、該差に制御ゲ
インを乗じて電圧指令信号を出力する電流制御手段と、
該電流制御手段から出力される前記電圧指令信号と他の
制御装置からの電圧指令信号を相加平均する相加平均手
段と、前記相加平均した電圧指令信号を電力変換器用の
ゲート信号に変換するパルス発生手段とを有し、前記マ
スタ制御装置の前記速度制御手段から出力される前記電
流指令信号を前記マスタ制御装置以外の制御装置に伝送
すべく前記マスタ制御装置と該マスタ制御装置以外の制
御装置との間に設けられた第１の伝送手段と、前記マス
タ制御装置の前記電流制御手段から出力される前記電圧
指令信号を他の制御装置に伝送すべく前記マスタ制御装
置と他の制御装置の間の設けられた第２の伝送手段とを
有し、前記複数の制御装置の各々が、前記電流制御手段
から出力される前記電圧指令信号を前記第２の伝送手段
による遅れ時間と同一の遅れ時間遅らせるべく前記電流
制御手段の出力に設けられた信号遅延手段を有すること
を要旨とする。
【００１６】請求項３記載の本発明にあっては、相加平
均をマスタ制御装置で行わず、マスタ制御装置以外の制
御装置だけで行うとともに、電流制御手段から出力され
る電圧指令信号を第２の伝送手段による遅れ時間と同一
の遅れ時間遅らせるため、相互の補償による発振等の不
安定現象を防止し得るとともに、マスタ制御装置の負荷
を軽減し得る。
【００１７】請求項４記載の本発明は、共通の負荷に電
力を供給すべく接続された複数の電力変換器および該複
数の電力変換器をそれぞれ個別に制御すべく設けられた
複数の制御装置を備えた電力変換装置であって、前記複
数の制御装置のうちのマスタとなる１つの制御装置が、
速度指令信号と速度フィードバック信号との差をとり、
該差に制御ゲインを乗じて電流指令信号を出力する速度
制御手段を有し、前記複数の制御装置の各々が、制御対
象の電流フィードバック信号と他の制御装置からの電流
フィードバック信号を相加平均する相加平均手段と、前
記速度制御手段から出力される前記電流指令信号と前記
相加平均された電流フィードバック信号との差をとり、
該差に制御ゲインを乗じて電圧指令信号を出力する電流
制御手段と、該電流制御手段から出力される前記電圧指
令信号を電力変換器用のゲート信号に変換するパルス発
生手段とを有し、前記マスタ制御装置の前記速度制御手
段から出力される前記電流指令信号を前記マスタ制御装
置以外の制御装置に伝送すべく前記マスタ制御装置と該
マスタ制御装置以外の制御装置との間に設けられた第１
の伝送手段と、前記制御装置の各々の前記電流フィード
バック信号を他の制御装置に伝送すべく各制御装置の間
の設けられた第２の伝送手段とを有し、前記複数の制御
装置の各々が、前記制御対象の電流フィードバック信号
を前記第２の伝送手段による遅れ時間と同一の遅れ時間
遅らせて、前記相加平均手段に供給すべく前記相加平均
手段の入力に設けられた信号遅延手段を有することを要
旨とする。
【００１８】請求項４記載の本発明にあっては、制御対
象の電流フィードバック信号を第２の伝送手段による遅
れ時間と同一の遅れ時間遅らせて、相加平均手段に供給
するため、データの同時性が確保され、時間差のない制
御データの相加平均を行い、制御性の悪化を防止し得
る。
【００１９】また、請求項５記載の本発明は、共通の負
荷に電力を供給すべく接続された複数の電力変換器およ
び該複数の電力変換器をそれぞれ個別に制御すべく設け
られた複数の制御装置を備えた電力変換装置であって、
前記複数の制御装置のうちのマスタとなる１つの制御装
置が、速度指令信号と速度フィードバック信号との差を
とり、該差に制御ゲインを乗じて電流指令信号を出力す
る速度制御手段と、前記電流指令信号と電流フィードバ
ック信号との差をとり、該差に制御ゲインを乗じて電圧
指令信号を出力する電流制御手段とを有し、前記複数の
制御装置の各々が、前記電流制御手段から出力される前
記電圧指令信号を電力変換器用のゲート信号に変換する
パルス発生手段とを有し、前記マスタ制御装置の前記電
流制御手段から出力される前記電圧指令信号を他の制御
装置に伝送すべく前記マスタ制御装置と他の制御装置と
の間に設けられた伝送手段とを有し、前記マスタ制御装
置が、前記電流制御手段から出力される前記電圧指令信
号を前記伝送手段による遅れ時間と同一の遅れ時間遅ら
せるべく前記電流制御手段と前記パルス発生手段との間
に設けられた信号遅延手段を有することを要旨とする。
【００２０】請求項５記載の本発明にあっては、マスタ
制御装置の制御データで全体的の制御装置を制御してい
るため、データの同時性が確保され、時間差のない制御
データの相加平均を行い、制御性の悪化を防止し得ると
ともに、配線の集中を防止することもできる。
【００２１】
【発明の実施の形態】以下、図面を用いて本発明の実施
の形態について説明する。
【００２２】図１は、本発明の第１の実施形態に係わる
電力変換装置の構成を示すブロック図である。同図に示
す電力変換装置は、複数の電力変換器として２台の逆変
換器２ａ，２ｂを有し、一方の逆変換器２ａをマスタ演
算装置６で制御し、他方の逆変換器２ｂをスレーブ演算
装置７で制御するようになっている。
【００２３】図１に示す本実施形態の電力変換装置は、
図６に示した電力変換装置においてマスタ演算装置６お
よびスレーブ演算装置７の各々が電流制御回路１１ａ，
１１ｂと相加平均回路１２ａ，１２ｂとの間にそれぞれ
遅延バッファ９ｂ，９ｃを設けた点が異なるものであ
り、その他の構成作用は同じであり、同じ構成要素には
同じ符号を付している。
【００２４】このように構成される電力変換装置では、
遅延バッファ９ｂ，９ｃによって電流制御回路１１ａ，
１１ｂから出力される電圧指令信号を信号伝送路の遅れ
時間用の伝送手段１０ａ，１０ｂによる遅れ時間と同一
の遅れ時間遅らせて、相加平均回路１２ａ，１２ｂに供
給し、これによりデータの同時性を確保し、時間差のな
い制御データの相加平均を行い、伝送遅れ時間に起因す
る制御性の悪化を防止している。
【００２５】図２は、本発明の第２の実施形態に係わる
電力変換装置の構成を示すブロック図である。同図に示
す電力変換装置は、図１に示した第１の実施形態の電力
変換装置においてマスタ演算装置６が速度制御回路８と
電流制御回路１１ａとの間に遅延バッファ９ａを設けた
点が異なるものである。
【００２６】このように構成される電力変換装置では、
遅延バッファ９ａによってマスタ演算装置６の速度制御
回路８から出力される電流指令信号を信号遅れ時間用の
伝送手段１０ａによる遅れ時間と同一の遅れ時間遅らせ
て、電流制御回路１１ａに供給し、これによりデータの
同時性を確保し、時間差のない制御データの相加平均を
行い、伝送遅れ時間に起因する制御性の悪化を防止して
いる。
【００２７】図３は、本発明の第３の実施形態に係わる
電力変換装置の構成を示すブロック図である。同図に示
す実施形態の電力変換装置は、図１に示した第１の実施
形態の電力変換装置において相加平均回路１２ａおよび
伝送手段１０ｂを削除した点が異なるものであり、その
他の構成作用は同じである。
【００２８】このように構成される図３の実施形態の電
力変換装置は、スレーブ演算装置７のみにおいて相加平
均回路１２ｂによる干渉補償を行い、これにより相互の
補償による発振等の不安定現象を防止するとともに、処
理量の多いマスタ演算装置６の負荷を軽減している。
【００２９】図４は、本発明の第４の実施形態に係わる
電力変換装置の構成を示すブロック図である。図４に示
す実施形態の電力変換装置では、マスタ演算装置６にお
いて電流フィードバック信号＊２を信号伝送路の遅れ時
間用の伝送手段１０ｃを介してスレーブ演算装置７に供
給し、スレーブ演算装置７において電流フィードバック
信号＊３を信号伝送路の遅れ時間用の伝送手段１０ｂを
介してマスタ演算装置６に供給している。そして、マス
タ演算装置６では、電流フィードバック信号＊２を伝送
手段１０ｂ，１０ｃと同じ遅れ時間を有する遅延バッフ
ァ９ｂを通し、この遅延バッファ９ｂを通って遅延した
電流フィードバック信号＊２およびスレーブ演算装置７
から送られてくる電流フィードバック信号＊３を相加平
均回路１２ａで相加平均して、両信号の同時性を確保す
るとともに、スレーブ演算装置７でも、電流フィードバ
ック信号＊３を伝送手段１０ｂ，１０ｃと同じ遅れ時間
を有する遅延バッファ９ｃを通し、この遅延バッファ９
ｃを通って遅延した電流フィードバック信号＊３および
マスタ演算装置６から送られてくる電流フィードバック
信号＊２を相加平均回路１２ｂで相加平均して、両信号
の同時性を確保し、これにより伝送遅れ時間に起因する
制御性の悪化を防止している。
【００３０】また、本実施形態では、マスタ演算装置６
において速度制御回路８の出力信号と相加平均回路１２
ａの出力信号を電流制御回路１１ａに入力して、両者の
差をとり、この差に制御ゲートを乗じて電圧指令信号を
出力し、この電圧指令信号をゲートパルス発生回路１３
ａにおいて電力変換器用のゲート信号に変換して制御信
号＊４を生成し、またスレーブ演算装置７において速度
制御回路８からの伝送手段１０ａで遅延した出力信号と
相加平均回路１２ｂの出力信号を電流制御回路１１ｂに
入力して、両者の差をとり、この差に制御ゲートを乗じ
て電圧指令信号を出力し、この電圧指令信号をゲートパ
ルス発生回路１３ｂにおいて電力変換器用のゲート信号
に変換して制御信号＊５を生成している。
【００３１】このように構成される本実施形態では、相
加平均回路１２ａ，１２ｂの相加平均により信号の同時
性を確保し、これにより伝送遅れ時間に起因する制御性
の悪化を防止している。また、本実施形態では、電流制
御回路１１ａ，１１ｂの制御ゲートの設定の自由度を大
きくすることができる。
【００３２】図５は、本発明の第５の実施形態に係わる
電力変換装置の構成を示すブロック図である。図５に示
す実施形態の電力変換装置は、図１に示す電力変換装置
において電流制御回路１１ｂ、相加平均回路１２ａ，１
２ｂ、伝送手段１０ａ，１０ｂを削除した点が異なり、
その他の構成作用は同じである。
【００３３】このように構成される電力変換装置では、
マスタ演算装置６の電流制御回路１１ａの出力を伝送手
段１０ｃを介してスレーブ演算装置７に送信して、スレ
ーブ演算装置７のゲートパルス発生回路１３ｂに供給す
るとともに、マスタ演算装置６では遅延バッファ９ｂを
介してゲートパルス発生回路１３ａに供給し、これによ
りマスタ演算装置６の制御データを全体の代表とする簡
易型制御に構成するとともに、遅延バッファ９ｂにより
データの同時性を確保している。また、本実施形態は、
逆変換器２ａ，２ｂにマスタ演算装置６の出力をハード
的に分配するのと等価であるが、配線集中を防止すると
いう副次的効果がある。
【００３４】
【発明の効果】以上説明したように、請求項１記載の本
発明によれば、電流制御手段から出力される電圧指令信
号を第２の伝送手段による遅れ時間と同一の遅れ時間遅
らせて、相加平均手段に供給するので、データの同時性
が確保され、時間差のない制御データの相加平均を行
い、伝送遅れ時間に起因する制御性の悪化を防止し得
る。
【００３５】また、請求項２記載の本発明によれば、速
度制御手段から出力される電流指令信号を第１の伝送手
段による遅れ時間と同一の遅れ時間遅らせて、電流制御
手段に供給するので、データの同時性が確保され、時間
差のない制御データの相加平均を行い、制御性の悪化を
防止し得る。
【００３６】更に、請求項３記載の本発明によれば、相
加平均をマスタ制御装置で行わず、マスタ制御装置以外
の制御装置だけで行うとともに、電流制御手段から出力
される電圧指令信号を第２の伝送手段による遅れ時間と
同一の遅れ時間遅らせるので、データの同時性が確保さ
れ、制御性の悪化を防止することができることに加え
て、相互の補償による発振等の不安定現象を防止し得る
とともに、マスタ制御装置の負荷を軽減し得る。
【００３７】請求項４記載の本発明によれば、制御対象
の電流フィードバック信号を第２の伝送手段による遅れ
時間と同一の遅れ時間遅らせて、相加平均手段に供給す
るので、データの同時性が確保され、伝送遅れ時間に起
因する制御性の悪化を防止し得る。
【００３８】また、請求項５記載の本発明によれば、マ
スタ制御装置の制御データで全体的の制御装置を制御し
ているので、データの同時性が確保され、制御性の悪化
を防止し得るとともに、配線の集中を防止することもで
きる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係わる電力変換装置
の構成を示すブロック図である。
【図２】本発明の第２の実施形態に係わる電力変換装置
の構成を示すブロック図である。
【図３】本発明の第３の実施形態に係わる電力変換装置
の構成を示すブロック図である。
【図４】本発明の第４の実施形態に係わる電力変換装置
の構成を示すブロック図である。
【図５】本発明の第５の実施形態に係わる電力変換装置
の構成を示すブロック図である。
【図６】従来の電力変換装置の構成を示すブロック図で
ある。
【符号の説明】
２ａ，２ｂ 逆変換器 ３ａ，３ｂ 電流検出器 ４ 電動機 ５ 速度検出器 ８ 速度制御回路 ９ａ，９ｂ，９ｃ 遅延バッファ １０ａ，１０ｂ，１０ｃ 伝送手段 １１ａ，１１ｂ 電流制御回路 １２ａ，１２ｂ 相加平均回路 １３ａ，１３ｂ ゲートパルス発生回路

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 共通の負荷に電力を供給すべく接続され
    た複数の電力変換器および該複数の電力変換器をそれぞ
    れ個別に制御すべく設けられた複数の制御装置を備えた
    電力変換装置であって、 前記複数の制御装置のうちのマスタとなる１つの制御装
    置は、速度指令信号と速度フィードバック信号との差を
    とり、該差に制御ゲインを乗じて電流指令信号を出力す
    る速度制御手段を有し、 前記複数の制御装置の各々は、前記速度制御手段から出
    力される前記電流指令信号と電流フィードバック信号と
    の差をとり、該差に制御ゲインを乗じて電圧指令信号を
    出力する電流制御手段と、該電流制御手段から出力され
    る前記電圧指令信号と他の制御装置からの電圧指令信号
    を相加平均する相加平均手段と、前記相加平均した電圧
    指令信号を電力変換器用のゲート信号に変換するパルス
    発生手段とを有し、 前記マスタ制御装置の前記速度制御手段から出力される
    前記電流指令信号を前記マスタ制御装置以外の制御装置
    に伝送すべく前記マスタ制御装置と該マスタ制御装置以
    外の制御装置との間に設けられた第１の伝送手段と、前
    記制御装置の各々の前記電流制御手段から出力される前
    記電圧指令信号を他の制御装置に伝送すべく各制御装置
    の間の設けられた第２の伝送手段とを有し、 前記複数の制御装置の各々は、前記電流制御手段から出
    力される前記電圧指令信号を前記第２の伝送手段による
    遅れ時間と同一の遅れ時間遅らせて、前記相加平均手段
    に供給すべく前記電流制御手段と前記相加平均手段との
    間に設けられた信号遅延手段を有することを特徴とする
    電力変換装置。
  2. 【請求項２】 前記マスタ制御装置は、前記速度制御手
    段から出力される前記電流指令信号を前記第１の伝送手
    段による遅れ時間と同一の遅れ時間遅らせて、前記電流
    制御手段に供給すべく前記速度制御手段と前記電流制御
    手段との間に設けられた信号遅延手段を有することを特
    徴とする請求項１記載の電力変換装置。
  3. 【請求項３】 共通の負荷に電力を供給すべく接続され
    た複数の電力変換器および該複数の電力変換器をそれぞ
    れ個別に制御すべく設けられた複数の制御装置を備えた
    電力変換装置であって、 前記複数の制御装置のうちのマスタとなる１つの制御装
    置は、速度指令信号と速度フィードバック信号との差を
    とり、該差に制御ゲインを乗じて電流指令信号を出力す
    る速度制御手段と、前記電流指令信号と電流フィードバ
    ック信号との差をとり、該差に制御ゲインを乗じて電圧
    指令信号を出力する電流制御手段と、前記電圧指令信号
    を電力変換器用のゲート信号に変換するパルス発生手段
    とを有し、 前記マスタ制御装置以外の制御装置の各々は、前記速度
    制御手段から出力される前記電流指令信号と電流フィー
    ドバック信号との差をとり、該差に制御ゲインを乗じて
    電圧指令信号を出力する電流制御手段と、該電流制御手
    段から出力される前記電圧指令信号と他の制御装置から
    の電圧指令信号を相加平均する相加平均手段と、前記相
    加平均した電圧指令信号を電力変換器用のゲート信号に
    変換するパルス発生手段とを有し、 前記マスタ制御装置の前記速度制御手段から出力される
    前記電流指令信号を前記マスタ制御装置以外の制御装置
    に伝送すべく前記マスタ制御装置と該マスタ制御装置以
    外の制御装置との間に設けられた第１の伝送手段と、前
    記マスタ制御装置の前記電流制御手段から出力される前
    記電圧指令信号を他の制御装置に伝送すべく前記マスタ
    制御装置と他の制御装置の間の設けられた第２の伝送手
    段とを有し、 前記複数の制御装置の各々は、前記電流制御手段から出
    力される前記電圧指令信号を前記第２の伝送手段による
    遅れ時間と同一の遅れ時間遅らせるべく前記電流制御手
    段の出力に設けられた信号遅延手段を有することを特徴
    とする電力変換装置。
  4. 【請求項４】 共通の負荷に電力を供給すべく接続され
    た複数の電力変換器および該複数の電力変換器をそれぞ
    れ個別に制御すべく設けられた複数の制御装置を備えた
    電力変換装置であって、 前記複数の制御装置のうちのマスタとなる１つの制御装
    置は、速度指令信号と速度フィードバック信号との差を
    とり、該差に制御ゲインを乗じて電流指令信号を出力す
    る速度制御手段を有し、 前記複数の制御装置の各々は、制御対象の電流フィード
    バック信号と他の制御装置からの電流フィードバック信
    号を相加平均する相加平均手段と、前記速度制御手段か
    ら出力される前記電流指令信号と前記相加平均された電
    流フィードバック信号との差をとり、該差に制御ゲイン
    を乗じて電圧指令信号を出力する電流制御手段と、該電
    流制御手段から出力される前記電圧指令信号を電力変換
    器用のゲート信号に変換するパルス発生手段とを有し、 前記マスタ制御装置の前記速度制御手段から出力される
    前記電流指令信号を前記マスタ制御装置以外の制御装置
    に伝送すべく前記マスタ制御装置と該マスタ制御装置以
    外の制御装置との間に設けられた第１の伝送手段と、前
    記制御装置の各々の前記電流フィードバック信号を他の
    制御装置に伝送すべく各制御装置の間の設けられた第２
    の伝送手段とを有し、 前記複数の制御装置の各々は、前記制御対象の電流フィ
    ードバック信号を前記第２の伝送手段による遅れ時間と
    同一の遅れ時間遅らせて、前記相加平均手段に供給すべ
    く前記相加平均手段の入力に設けられた信号遅延手段を
    有することを特徴とする電力変換装置。
  5. 【請求項５】 共通の負荷に電力を供給すべく接続され
    た複数の電力変換器および該複数の電力変換器をそれぞ
    れ個別に制御すべく設けられた複数の制御装置を備えた
    電力変換装置であって、 前記複数の制御装置のうちのマスタとなる１つの制御装
    置は、速度指令信号と速度フィードバック信号との差を
    とり、該差に制御ゲインを乗じて電流指令信号を出力す
    る速度制御手段と、前記電流指令信号と電流フィードバ
    ック信号との差をとり、該差に制御ゲインを乗じて電圧
    指令信号を出力する電流制御手段とを有し、 前記複数の制御装置の各々は、前記電流制御手段から出
    力される前記電圧指令信号を電力変換器用のゲート信号
    に変換するパルス発生手段とを有し、 前記マスタ制御装置の前記電流制御手段から出力される
    前記電圧指令信号を他の制御装置に伝送すべく前記マス
    タ制御装置と他の制御装置との間に設けられた伝送手段
    とを有し、 前記マスタ制御装置は、前記電流制御手段から出力され
    る前記電圧指令信号を前記伝送手段による遅れ時間と同
    一の遅れ時間遅らせるべく前記電流制御手段と前記パル
    ス発生手段との間に設けられた信号遅延手段を有するこ
    とを特徴とする電力変換装置。
JP10002348A 1998-01-08 1998-01-08 電力変換装置 Pending JPH11206167A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10002348A JPH11206167A (ja) 1998-01-08 1998-01-08 電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10002348A JPH11206167A (ja) 1998-01-08 1998-01-08 電力変換装置

Publications (1)

Publication Number Publication Date
JPH11206167A true JPH11206167A (ja) 1999-07-30

Family

ID=11526783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10002348A Pending JPH11206167A (ja) 1998-01-08 1998-01-08 電力変換装置

Country Status (1)

Country Link
JP (1) JPH11206167A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007244009A (ja) * 2006-03-06 2007-09-20 Meidensha Corp 電力変換システム
US7512469B2 (en) 2004-01-15 2009-03-31 Denso Corporation Method and system for controlling behaviors of vehicle
CN101860233A (zh) * 2009-04-02 2010-10-13 Abb瑞士有限公司 用于运行变频器电路的方法及用于执行该方法的装置
CN103138621A (zh) * 2011-12-02 2013-06-05 富士电机株式会社 并联逆变器设备
JP5866070B1 (ja) * 2014-11-20 2016-02-17 三菱電機株式会社 多重巻線電動機の駆動制御装置
JP2016101090A (ja) * 2015-12-28 2016-05-30 三菱電機株式会社 多重巻線電動機の駆動制御装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7512469B2 (en) 2004-01-15 2009-03-31 Denso Corporation Method and system for controlling behaviors of vehicle
JP2007244009A (ja) * 2006-03-06 2007-09-20 Meidensha Corp 電力変換システム
CN101860233A (zh) * 2009-04-02 2010-10-13 Abb瑞士有限公司 用于运行变频器电路的方法及用于执行该方法的装置
EP2254233A1 (de) * 2009-04-02 2010-11-24 ABB Schweiz AG Verfahren zum Betrieb einer Umrichterschaltung sowie Vorrichtung zur Durchführung des Verfahrens
US8284577B2 (en) 2009-04-02 2012-10-09 Abb Schweiz Ag Method for operation of a converter circuit, and apparatus for carrying out the method
JP2013118743A (ja) * 2011-12-02 2013-06-13 Fuji Electric Co Ltd 並列インバータ装置
CN103138621A (zh) * 2011-12-02 2013-06-05 富士电机株式会社 并联逆变器设备
US9236814B2 (en) 2011-12-02 2016-01-12 Fuji Electric Co., Ltd. Parallel inverter device and method for control thereof
JP5866070B1 (ja) * 2014-11-20 2016-02-17 三菱電機株式会社 多重巻線電動機の駆動制御装置
WO2016079839A1 (ja) * 2014-11-20 2016-05-26 三菱電機株式会社 多重巻線電動機の駆動制御装置
CN107210697A (zh) * 2014-11-20 2017-09-26 东芝三菱电机产业系统株式会社 多重绕组电动机的驱动控制装置
US10103674B2 (en) 2014-11-20 2018-10-16 Toshiba Mitsubishi-Electric Industrial Systems Corporation Drive control apparatus for multiple-winding motor
CN107210697B (zh) * 2014-11-20 2019-10-01 东芝三菱电机产业系统株式会社 多重绕组电动机的驱动控制装置
JP2016101090A (ja) * 2015-12-28 2016-05-30 三菱電機株式会社 多重巻線電動機の駆動制御装置

Similar Documents

Publication Publication Date Title
JP2008206392A (ja) 電気駆動装置内のｐｗｍ電圧ひずみを低減させるための方法および装置
JP2007295647A (ja) インバータの同期運転方式
JP2007244009A (ja) 電力変換システム
JPS63290170A (ja) Ｐｗｍインバ−タ装置
JP2007082274A (ja) 電力変換装置
KR100693152B1 (ko) 벡터제어 인버터장치
JPH11206167A (ja) 電力変換装置
JP2000139091A (ja) モ―タ駆動制御装置およびモ―タ駆動制御方法
US6847532B2 (en) System and method to eliminate the dead time influence in a pwm-driven system
JP2015509343A (ja) 実質的に正弦波状の同期パルスを発生させるための装置および方法
JP2007330072A (ja) 無停電電源装置の同期制御方法
JP6780254B2 (ja) 並列多重インバータシステム
JP2005102394A (ja) 二重巻線交流電動機の制御方法
US7816901B2 (en) PWM modulator for scalable converters
JP2003102188A (ja) 電動機の駆動制御装置
US5959855A (en) Voltage control with feedback utilizing analog and digital control signals
JP7338558B2 (ja) 複数台電力変換装置の位相同期制御装置および位相同期制御方法
US6600370B2 (en) Intermodulation signal detector
KR100928875B1 (ko) 열차용 보조전력 변환장치의 병렬운전장치
US11451162B2 (en) Method for controlling an assembly of inverters in an electricity generation system with parallel inverters
JP2003134832A (ja) 電力変換システム
JP2771937B2 (ja) 電力変換器の起動制御装置
JP5133443B2 (ja) 電力変換装置
KR20240079314A (ko) 모듈러 모터용 인버터의 순환전류 저감회로 및 그의 운용방법
JPH05333953A (ja) 静止形無効電力補償装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20040319