JP6780254B2 - 並列多重インバータシステム - Google Patents

Description

この発明は、並列接続された複数のインバータが共通の負荷を駆動する並列多重インバータシステムに関する。

この種の並列多重インバータシステムでは、各インバータの出力電圧の振幅および位相が揃っていないと、あるインバータの出力電流が負荷を経由することなく他のインバータの出力端子に流れ込む横流が発生する。この横流を防止するためには、全てのインバータに横流抑制リアクトルを接続するか、または各インバータの出力電圧の位相を同期させ、各インバータ間で出力電流が揃うように、各インバータの出力電圧を制御する必要がある。そして、後者の制御を実現するため、従来の並列多重インバータシステムでは、各インバータが通信路を介して通信を行っていた。

図９（ａ）に例示する並列多重インバータシステムでは、共通の負荷９を駆動する４台のインバータ７がバス型トポロジを有するネットワーク８ａを介して接続されている。負荷９は例えばモータである。各インバータ７は、制御部４、受信部５および送信部６を各々有している。各インバータ７の制御部４は、共通の周期のキャリア信号を繰り返し発生し、このキャリア信号を用いて負荷９に与える交流電圧を発生する。また、各インバータ７には時間軸上において互いに重複しない送信期間が割り当てられている。各インバータ７の制御部４は、各々が発生するキャリア信号の信号値を時刻情報として利用し、この時刻情報に基づいて当該インバータの送信期間を判定する。そして、各インバータ７の制御部４は、当該インバータ７の送信期間を利用して送信部６により他のインバータ７への送信を行う。また、各インバータ７の制御部４は、各々の送信期間以外の期間において他のインバータ７からの信号を受信部５により受信する。

各インバータ７に時間軸上において互いに重複しない送信期間が割り当てられているのは、各インバータ７間を結ぶネットワーク８ａがバス型トポロジを有しているからである。このバス型トポロジを有するネットワーク８ａに対して同時に複数台のインバータ７がデータの送信を行うと、ネットワーク８ａ上においてデータの衝突が発生する。そこで、このようなデータの衝突を回避するため、図９（ａ）の構成では、各インバータ７に時間軸上において互いに重複しない送信期間が割り当てられているのである。

図９（ａ）に例示する並列多重インバータシステムでは、４台のインバータ７のうち１台のインバータ７がマスタインバータとして機能し、他の３台のインバータ７がスレーブインバータとして機能する。

そして、並列多重インバータシステムにおいて、マスタインバータの制御部４は、マスタインバータのキャリア信号の同期タイミングを示す同期信号と各スレーブインバータに対する電圧指令値等を含むフレームをマスタインバータの送信期間を利用して送信部６により各スレーブインバータに送信する。

また、各スレーブインバータの制御部４は、マスタインバータからの受信フレームから同期信号および当該スレーブインバータ宛ての指令値を取り出す。そして、各スレーブインバータの制御部４は、マスタインバータからの同期信号に当該スレーブインバータのキャリア信号を同期化させる制御を行うとともに、当該スレーブインバータの出力電流値等、当該スレーブインバータの状態を示す情報を含むフレームを当該スレーブインバータの送信期間を利用してマスタインバータに送信する。

そして、マスタインバータの制御部４は、各スレーブインバータからの受信フレームに含まれた情報に基づき、横流発生防止等、各インバータ７に協調動作を行わせるための演算処理を実行し、この演算処理により各インバータ７宛ての各種の指令値を発生するのである。以上説明した図９（ａ）の並列多重インバータシステムは、例えば特許文献１に開示されている。

図９（ｂ）に示す並列多重インバータシステムでは、４台のインバータ７がリング型トポロジを有するネットワーク８ｂを介して接続されている。この並列多重インバータシステムにおいても、４台のインバータ７には時間軸上において重複しない送信期間が各々割り当てられている。各インバータ７の制御部４は、現在時刻が当該インバータ７の送信期間の始期になると、他のインバータ７宛てのデータを送信部６によりネットワーク８ｂに出力する。ネットワーク８ｂにおいて、このデータの送信元であるインバータ７と隣接する他のインバータ７の制御部４は、当該データを受信部５により受信して送信部６によりネットワーク８ｂに出力する。以下、同様であり、このデータの送信元であるインバータ７と隣接する他のインバータ７の制御部４は、当該データを受信部５により受信してネットワーク８ｂに出力する。このように図９（ｂ）の並列多重インバータシステムでは、送信期間の始期を迎えたインバータ７がリング型ネットワークを介してデータの送信を行い、他のインバータ７は当該データの中継を行う。従って、この図９（ｂ）の並列多重インバータシステムでも、図９（ａ）の並列多重インバータシステムと同様な制御が可能である。

特開第５１８８６５６号公報

ところで、上述した従来の並列多重インバータシステムにおいて、複数台のインバータ７の並列運転を開始するためには、複数台のインバータ７のキャリア信号の同期化が完了する必要がある。そして、複数台のインバータ７のキャリア信号の同期化が完了するためには、マスタインバータから全てのスレーブインバータに同期信号が供給されなければならない。

しかしながら、図９（ａ）に示す並列多重インバータシステムでは、各インバータのキャリア信号が同期していない場合、並列運転するための通信を行うと、データの衝突が発生し、通信を失敗する可能性がある。そして、データの衝突によりマスタインバータからの同期信号の各スレーブインバータへの供給が妨げられる場合があり、その場合には各スレーブインバータのキャリア信号の同期化が妨げられる。

そこで、従来の並列多重インバータシステムでは、時間軸上において重複しないように各インバータ７の送信期間をずらし、かつ、各インバータ７の送信期間の間の余裕時間を長くすることにより、並列運転時にデータの衝突が発生しないようにしていた。

しかし、インバータ７の数が増えると、キャリア信号の１周期内に全てのインバータ７の送信期間を設けることが困難になり、例えばキャリア信号の１周期の整数倍の周期長の制御周期を設け、この制御周期内に各インバータ７の送信期間を割り当てることが必要になる。

しかしながら、このように制御周期が長くなると、図９（ａ）に示す並列多重インバータシステムでは、インバータ制御性能が低下する問題があった。以上の問題は図９（ｂ）に示す並列多重インバータシステムにおいても同様に発生する。

これらの問題を解決するために、図１０（ａ）および（ｂ）に例示する並列多重インバータシステムを採用することが考えられる。図１０（ａ）に示す並列多重インバータシステムでは、フルコネクト型トポロジを有するネットワーク８ｃを介して４台のインバータ７が相互に接続されている。さらに詳述すると、各インバータ７の送信部６が他の全てのインバータ７の受信部５と各々異なる通信線で接続され、各インバータ７の受信部５が他の全てのインバータ７の送信部６と各々異なる通信線で接続されている。

図１０（ｂ）に示す並列多重インバータシステムでは、スター型トポロジを有するネットワーク８ｄを介して４台のインバータが相互に接続されている。さらに詳述すると、４台のインバータ７の中からマスタインバータ７’が１つ定められ、残りのインバータ７がスレーブインバータ７’’とされ、マスタインバータ７’の送信部６は全てのスレーブインバータ７’’の受信部５と１つの通信線で接続され、マスタインバータ７’の受信部５は全てのスレーブインバータ７’’の送信部６と各々異なる通信線で接続されている。

図１０（ａ）に示す並列多重インバータシステムでは、各インバータ７の送信部６と受信部５が各々異なる通信線で接続されているため、各通信線でデータ衝突が生じることがない。また、図１０（ｂ）では、マスタインバータ７’の送信部６からのみデータの送信が行われるので、マスタインバータ７’の送信部６と全てのスレーブインバータ７’’の受信部５を接続する通信線内でデータ衝突が生じることがない。そのため、各インバータ７の送信期間を互いに重複しないようにずらす必要がなく、制御周期を短くすることが可能である。

しかし、図１０（ａ）および（ｂ）に示す並列多重インバータシステムは、ネットワーク８ｃおよび８ｄが大規模になり、通信制御が複雑になって、コストが増大する問題がある。

この発明は、以上説明した事情に鑑みてなされたものであり、並列多重インバータシステムのコスト高を招くことなく、複数台のインバータの同期化後の制御周期を短くでき、インバータ制御性能の高い並列運転を可能にする技術を提供することにある。

この発明は、所定の周期長のキャリア信号を繰り返し生成し、前記キャリア信号の周期に対して所定の位相を有する送信期間を利用して前記キャリア信号に同期した同期信号をネットワークを介して送信するマスタインバータと、前記マスタインバータのキャリア信号と同一の周期長のキャリア信号を繰り返し生成するとともに、この生成するキャリア信号を前記ネットワークを介して受信される前記同期信号に同期化させる少なくとも１台のスレーブインバータとを有し、前記スレーブインバータのキャリア信号の位相と前記マスタインバータのキャリア信号の位相との位相差が許容範囲内になった場合に、前記マスタインバータと前記スレーブインバータが、当該インバータのキャリア信号の周期に対して所定の位相を有する送信期間であって、時間軸上において他のインバータの送信期間と重複しない送信期間を利用し、前記ネットワークを介した各インバータ間の情報の授受を行い、各々のキャリア信号を用いて共通の負荷を駆動することを特徴とする並列多重インバータシステムを提供する。

この並列多重インバータシステムでは、各スレーブインバータのキャリア信号の位相とマスタインバータのキャリア信号の位相との位相差が許容値以内になった場合に、マスタインバータと各スレーブインバータの各々が、互いに重複しない送信期間を利用して、ネットワークを介した各インバータ間の情報の授受を行い、各々のキャリア信号を用いて共通の負荷を駆動する。従って、各インバータの送信期間の間の余裕時間が少ない場合でも、データ衝突を生じさせることなく通信することが可能となり、結果として、制御周期を短くでき、インバータ制御性能の高い並列運転が可能になる。

好ましい態様において、前記スレーブインバータは、当該スレーブインバータのキャリア信号の位相と、前記同期信号が示す前記マスタインバータのキャリア信号の位相との位相差が許容値以内になった場合に、当該スレーブインバータの送信期間を利用して同期化完了信号を前記マスタインバータに送信し、前記マスタインバータは、前記スレーブインバータの全てから前記同期化完了信号を受信した場合に、前記負荷に対する基準電圧指令値を、前記マスタインバータの送信期間を利用して送信する。

この態様によれば、マスタインバータは、各スレーブインバータから受信される同期化完了信号に基づいて、各スレーブインバータのキャリア信号の同期化が完了したことを検知し、各スレーブインバータに対する基準電圧指令値の送信を開始することができる。

好ましい態様において、前記スレーブインバータは、当該スレーブインバータの出力電流値を当該スレーブインバータの送信期間を利用して前記マスタインバータに送信し、前記マスタインバータは、前記マスタインバータの出力電流値と前記スレーブインバータから受信された出力電流値とを合成した合成電流値を算出し、前記マスタインバータの送信期間を利用して前記スレーブインバータに送信し、前記マスタインバータおよび前記スレーブインバータは、前記合成電流値を前記マスタインバータと前記スレーブインバータの合計台数で割った平均電流値を算出し、前記マスタインバータおよび前記スレーブインバータの各々は、出力電流値と前記平均電流値との差分に基づいて前記基準電圧指令値を補正する。

この態様によれば、並列多重インバータシステムにおいて横流防止のための制御を行うことができる。

他の好ましい態様において、前記スレーブインバータは、当該スレーブインバータの出力電流値を当該スレーブインバータの送信期間を利用して前記マスタインバータに送信し、前記マスタインバータは、前記マスタインバータの出力電流値と前記スレーブインバータから受信された出力電流値とを加算した合成電流値を算出し、この合成電流値を前記マスタインバータと前記スレーブインバータの合計台数で割った平均電流値を算出し、前記マスタインバータの送信期間を利用して前記スレーブインバータに送信し、前記マスタインバータおよび前記スレーブインバータの各々は、出力電流値と前記平均電流値との差分に基づいて前記基準電圧指令値を補正する。

この態様においても、並列多重インバータシステムにおいて横流防止のための制御を行うことができる。

好ましい態様において、前記マスタインバータは、前記スレーブインバータの中から１台のスレーブインバータを選択し、選択したスレーブインバータのキャリア信号の前記マスタインバータのキャリア信号への同期化が完了するまで、選択したスレーブインバータを指定するスレーブインバータ指定情報と前記同期信号を前記マスタインバータの送信期間を利用して前記スレーブインバータに送信し、前記スレーブインバータのうち前記スレーブインバータ指定情報により指定されたスレーブインバータは、前記同期信号が示す前記マスタインバータのキャリア信号の位相に当該スレーブインバータのキャリア信号の位相を同期化させる制御を行い、同期化が完了したか否かを示す応答信号を前記マスタインバータに送信する。

この態様によれば、マスタインバータからの同期信号に対して１台のスレーブインバータのみが応答信号を返すので、全てのスレーブインバータの同期化が完了するまでの間におけるデータ衝突の発生を防ぐことができる。

好ましい態様において、前記スレーブインバータ指定情報により指定されたスレーブインバータは、前記スレーブインバータ指定情報および前記同期信号の受信が完了するのに応じて、前記応答信号を前記マスタインバータに送信する。

この態様によれば、マスタインバータからの同期信号に対して１台のスレーブインバータのみが直ちに応答信号を返すので、全てのスレーブインバータの同期化が完了するまでの間、データ衝突を回避することができる。

好ましい態様では、前記マスタインバータが前記スレーブインバータの全てから同期化が完了した旨の応答信号を受信することにより、前記マスタインバータと前記スレーブインバータが、当該インバータのキャリア信号の周期に対して所定の位相を有する送信期間であって、時間軸上において他のインバータの送信期間と重複しない送信期間を利用した各インバータ間の情報の授受を開始する。

この態様によれば、全てのスレーブインバータのキャリア信号の同期化が完了した後、データ衝突を生じさせることなく、マスタインバータおよびスレーブインバータとの間で情報の授受を行わせることができる。

好ましい態様において、前記マスタインバータと前記スレーブインバータは、バス型トポロジ或いはリング型トポロジを有するネットワークを介して接続されている。

この態様によれば、ネットワークが小規模であり、かつ、簡単な構成であるので、コスト高を招くことなく、並列多重インバータシステムを構築することができる。

以上のように、この発明によれば、スレーブインバータのキャリア信号がマスタインバータのキャリア信号に同期化されるまでの間、マスタインバータによる同期信号の送信のみが行われる。従って、マスタインバータおよびスレーブインバータの各送信期間の間の余裕が少ない場合でも、データ衝突を生じさせることなく通信することが可能となり、結果として、制御周期を短くでき、インバータ制御性能の高い並列運転が可能になる。

この発明の第１実施形態である並列多重インバータシステム１の構成を示すブロック図である。 同実施形態におけるマスタインバータ１０のＣＰＵが実行するプログラムの処理内容を示すフローチャートである。 同実施形態におけるスレーブインバータ２０のＣＰＵが実行するプログラムの処理内容を示すフローチャートである。 同並列多重インバータシステム１の動作例を示すタイムチャートである。 同並列多重インバータシステム１の他の動作例を示すタイムチャートである。 同実施形態の比較例である並列多重インバータシステムの動作例を示すタイムチャートである。 この発明の第２実施形態の並列多重インバータシステム２の構成を示すブロック図である。 同並列多重インバータシステム２の動作例を示すタイムチャートである。 従来の並列多重インバータシステムの構成例を示すブロック図である。 従来の並列多重インバータシステムの構成例を示すブロック図である。

以下、図面を参照しつつ、この発明の実施形態について説明する。

＜第１実施形態＞
図１は、この発明の第１実施形態の並列多重インバータシステム１の構成を示すブロック図である。図１では、並列多重インバータシステム１に接続された交流電源やＡＣ／ＤＣコンバータ等の図示は省略している。並列多重インバータシステム１は、図１に示すように、マスタインバータ１０、スレーブインバータ２０、スレーブインバータ３０および負荷５０を有する。そして、マスタインバータ１０とスレーブインバータ２０および３０は、バス型トポロジのネットワーク６０を介して接続されている。負荷５０は例えば３相モータである。

マスタインバータ１０とスレーブインバータ２０および３０は、図示しない交流電源から供給される交流電圧を直流電圧に変換し、その直流電圧を交流電圧に変換することで負荷５０の駆動を行う装置である。マスタインバータ１０とスレーブインバータ２０および３０は、互いに同一の周期長のキャリア信号を生成するキャリア信号生成部１９０、２９０および３９０を各々備えている。マスタインバータ１０とスレーブインバータ２０および３０は、各々のキャリア信号生成部が生成するキャリア信号を用いて負荷５０を駆動するための交流電圧を発生する。

また、マスタインバータ１０とスレーブインバータ２０および３０には、時間軸上において重複しない送信期間が割り当てられており、各々に割り当てられた送信期間を利用して他のインバータへのブロードキャストまたはユニキャストを行う。その際、マスタインバータ１０とスレーブインバータ２０および３０は、各々のキャリア信号生成部が生成するキャリア信号の信号値を時刻情報として利用し、この時刻情報に基づいて各々の送信期間を判定する。本実施形態においてマスタインバータ１０とスレーブインバータ２０および３０の各送信期間の始期は、各々のキャリア信号の位相がδ_ｍ（０＜δ_ｍ）、δ_Ｓ１（δ_ｍ＜δ_Ｓ１）、δ_Ｓ２（δ_Ｓ１＜δ_Ｓ２＜２π）となるタイミングである。

制御装置４０は、並列多重インバータシステム１の外部装置であり、負荷５０に対する電流指令値（合成電流指令値）をマスタインバータ１０に供給する装置である。

マスタインバータ１０は、電流制御部１１０、合成電流演算部１２０、指令補正部１２５、受信部１３０、送信部１４０、ゲート信号生成部１５０、インバータ主回路１６０、電流センサ１７０、Ａ／Ｄコンバータ１８０およびキャリア信号生成部１９０を有する。これらのうち電流制御部１１０、合成電流演算部１２０および指令補正部１２５は、マスタインバータ１０の制御中枢であるＣＰＵ（図示略）が不揮発性メモリ（図示略）内のプログラムを実行することにより実現される機能である。

キャリア信号生成部１９０は、上述した所定の周期長のキャリア信号を生成し、ゲート信号生成部１５０に出力する。さらにキャリア信号生成部１９０は、キャリア信号の同期タイミング、すなわち、キャリア信号の位相が上述した位相δ_ｍとなるタイミングを示す同期信号を生成して送信部１４０に出力する。ゲート信号生成部１５０は、キャリア信号生成部１９０が出力するキャリア信号を指令補正部１２５が出力する補正電圧指令値Ｖ_１と比較することにより、ＰＷＭ（Pulse Width Modulation；パルス幅変調）パルス列であるゲート信号を生成し、インバータ主回路１６０のスイッチング素子に供給する。

インバータ主回路１６０は、図示しないＡＣ／ＤＣコンバータが正電圧端子および負電圧端子間に出力する直流電圧を、ゲート信号生成部１５０が生成したゲート信号に応じてスイッチングすることにより負荷５０を駆動するための３相の駆動電圧を出力する回路である。このインバータ主回路１６０は、例えば、３相の出力端子と正電圧端子の間に各々介挿された３相のスイッチング素子としてのＩＧＢＴ（Insulated Gate Bipolar Transistor；絶縁ゲートバイポーラトランジスタ）と、３相の出力端子と負電圧端子の間に各々介挿された３相のＩＧＢＴを有している。また、インバータ主回路１６０は、各ＩＧＢＴに逆並列接続されたフリーホイールダイオードを有する。このインバータ主回路１６０の各ＩＧＢＴのゲートには、ゲート信号生成部１５０が生成したゲート信号が供給される。なお、スイッチング素子はＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ；金属−酸化膜−半導体構造の電界効果トランジスタ）等であってもよい。また、インバータ主回路１６０は、２レベルインバータだけでなく、３レベル以上のマルチレベルインバータの主回路であってもよい。

電流センサ１７０は、インバータ主回路１６０の出力端子から負荷５０に出力される駆動電流波形を示すアナログ信号を出力する。Ａ／Ｄコンバータ１８０は、電流センサ１７０が出力するアナログ信号をＡ／Ｄ変換し、インバータ主回路１６０から出力される駆動電流波形の時系列サンプル列である電流信号を出力する。

合成電流演算部１２０は、スレーブインバータ２０および３０の各々の電流値と、Ａ／Ｄコンバータ１８０から取得した電流値とをベクトル加算して合成電流値を算出する合成電流演算手段である。ここで、スレーブインバータ２０および３０の各々の電流値は、後述の受信部１３０が受信する応答フレームに含まれている情報である。

電流制御部１１０は、制御装置４０から電流指令値を取得するとともに、合成電流演算部１２０から合成電流値を取得する。電流制御部１１０は、電流指令値と合成電流値に基づいて、マスタインバータ１０とスレーブインバータ２０および３０とをそれぞれ制御するための基準電圧指令値Ｖ_０を生成する。さらに詳述すると、電流制御部１１０は、電流指令値と合成電流値に基づいて、負荷５０に所望の電流を供給するためにインバータ主回路１６０、２６０および３６０がそれぞれ負荷５０に供給すべき駆動電圧の周波数、振幅を決定する。そして、電流制御部１１０は、そのような周波数、振幅を持った交流波形を示す基準電圧指令値Ｖ_０を指令補正部１２５と送信部１４０に供給する。この指令補正部１２５は、基準電圧指令値Ｖ_０および合成電流値を受信すると、合成電流値をマスタインバータ１０とスレーブインバータ２０および３０の装置の合計数である３で割って、平均電流値を算出する。そして、指令補正部１２５は、Ａ／Ｄコンバータ１８０から電流値を取得し、平均電流値からその電流値を減算した値に比例した電圧補正値ΔＶ_１を算出する。指令補正部１２５は、この電圧補正値ΔＶ_１と基準電圧指令値Ｖ_０を加算した補正電圧指令値Ｖ_１をゲート信号生成部１５０に出力する。

受信部１３０は、スレーブインバータ２０および３０から後述する応答要求フレームに対する応答信号である応答フレームを受信し、図示しない揮発性メモリ内の受信バッファに格納する手段である。本実施形態において、スレーブインバータ２０および３０は、各々のキャリア信号の位相をマスタインバータ１０のキャリア信号の位相に同期化させたことを検知すると、各々に割り当てられた送信期間を利用して、各々の図示しない揮発性メモリ内の送信バッファの同期化完了信号を含む応答フレームをマスタインバータ１０にユニキャストする。また、スレーブインバータ２０および３０は、マスタインバータ１０からの指令に従って負荷５０の駆動を開始すると、同期化完了信号に加えて、各々の電流値を含む応答フレームをマスタインバータ１０にユニキャストする。受信部１３０は、このようにしてスレーブインバータ２０および３０からユニキャストされる応答フレームを受信する。

送信部１４０は、キャリア信号の位相が所定の位相δ_ｍになり、キャリア信号生成部１９０が同期信号を出力すると、そのタイミングを始期とするマスタインバータ１０の送信期間を利用して、スレーブインバータ２０および３０に図示しない送信バッファ内の応答要求フレームを送信する。

この応答要求フレームに含まれる情報は、マスタインバータ１０が置かれた局面により異なったものとなる。マスタインバータ１０とスレーブインバータ２０および３０の各キャリア信号の同期化が完了していない局面では、送信部１４０は、キャリア信号生成部１９０が出力する同期信号、マスタインバータ１０の動作モードを示す情報およびスレーブインバータ２０および３０の応答を要求する、すなわちスレーブインバータ２０および３０の応答フレーム送信を指示する情報を含む運転待ち用フレームを応答要求フレームとしてスレーブインバータ２０および３０にブロードキャストする。マスタインバータ１０の動作モードを示す情報とは、マスタインバータ１０が負荷５０を駆動する運転モードであるか否かを示す情報である。スレーブインバータ２０および３０の両方から同期化完了信号を含む応答フレームが受信されると、送信部１４０は、運転待ち用フレームに含まれる情報に加えて、電流制御部１１０が出力する基準電圧指令値Ｖ_０および合成電流演算部１２０が出力する合成電流値を含む運転用フレームを応答要求フレームとしてスレーブインバータ２０および３０にブロードキャストする。

また、スレーブインバータ２０は、受信部２１０、同期化制御部２２０、送信部２３０、指令補正部２４０、ゲート信号生成部２５０、インバータ主回路２６０、電流センサ２７０、Ａ／Ｄコンバータ２８０およびキャリア信号生成部２９０を有する。これらのうち同期化制御部２２０および指令補正部２４０は、スレーブインバータ２０の制御中枢であるＣＰＵ（図示略）が不揮発性メモリ（図示略）内のプログラムを実行することにより実現される機能である。ゲート信号生成部２５０、インバータ主回路２６０、電流センサ２７０およびＡ／Ｄコンバータ２８０は、マスタインバータ１０のゲート信号生成部１５０、インバータ主回路１６０、電流センサ１７０およびＡ／Ｄコンバータ１８０に相当する。

キャリア信号生成部２９０は、マスタインバータ１０のキャリア信号生成部１９０が生成するキャリア信号と同一の周期長のキャリア信号を生成し、ゲート信号生成部２５０に出力する。

同期化制御部２２０は、このキャリア信号生成部２９０が生成するキャリア信号の位相を同期信号が示すマスタインバータ１０のキャリア信号の位相に同期化させる制御を行う。また、同期化制御部２２０は、スレーブインバータ２０の応答フレームの送信の制御を行う。

さらに詳述すると、同期化制御部２２０は、受信部２１０が同期信号を含む応答要求フレームをマスタインバータ１０から受信すると、この同期信号の示すマスタインバータ１０のキャリア信号の位相と、キャリア信号生成部２９０が生成するキャリア信号の位相とを比較する。両者の位相差が所定の許容値δ以内に収まっていない場合、同期化制御部２２０は、スレーブインバータ２０の送信期間（始期＝位相δ_Ｓ１）となっても送信部２３０に応答フレームの送信を行わせない。ここで、許容値δは、スレーブインバータ２０がフレームの送信を行った場合に他のインバータが送信するフレームとの衝突が発生することのないスレーブインバータ２０とマスタインバータ１０の各キャリア信号の位相差の許容値である。許容値δは、マスタインバータ１０と接続するスレーブインバータの数や、マスタインバータ１０とスレーブインバータ２０および３０のキャリア信号の周期長などにより決定される。

同期信号が示すマスタインバータ１０のキャリア信号の位相と、キャリア信号生成部２９０が生成するキャリア信号の位相との位相差が許容値δ以内に収まり、かつ、負荷５０が未駆動で、マスタインバータ１０とスレーブインバータ２０の各々のキャリア信号の位相差が許容値δよりも小さい許容値δａ以上であると、同期化制御部２２０は、スレーブインバータ２０の送信期間（始期＝位相δ_Ｓ１）において、同期化が完了していない旨の応答情報を含む同期化未完フレームを応答フレームとして送信部２３０に送信させる。許容値δａは、スレーブインバータ２０がマスタインバータ１０とともに共通の負荷５０の駆動を行うことが可能なスレーブインバータ２０とマスタインバータ１０の各キャリア信号の位相差の許容値である。さらに、負荷５０が未駆動で、マスタインバータ１０とスレーブインバータ２０の位相差が許容値δａよりも小さいと、同期化制御部２２０は、スレーブインバータ２０の送信期間（始期＝位相δ_Ｓ１）において、同期化完了信号を含む同期化完了フレームを応答フレームとして送信部２３０に送信させる。

また、同期化制御部２２０は、同期信号が示すマスタインバータ１０のキャリア信号の位相と、キャリア信号生成部２９０が生成するキャリア信号の位相差が許容値δ_ａより小さく、かつ、マスタインバータ１０からの基準電圧指令値Ｖ_０に従って負荷５０の駆動を開始した後においては、同期化完了信号に加えて、Ａ／Ｄコンバータ２８０から取得される電流値を含む運転中応答フレームを応答フレームとして送信部２３０に送信させる。

指令補正部２４０は、受信部２１０がマスタインバータ１０から基準電圧指令値Ｖ_０および合成電流値を含む応答要求フレームを受信すると、合成電流値をマスタインバータ１０とスレーブインバータ２０および３０の装置の合計数である３で割って、平均電流値を算出する。そして、指令補正部２４０は、Ａ／Ｄコンバータ２８０から電流値を取得し、平均電流値からその電流値を減算した値に比例した基準電圧指令値Ｖ_０の電圧補正値ΔＶ_２を算出する。指令補正部２４０は、この電圧補正値ΔＶ_２と基準電圧指令値Ｖ_０を加算した補正電圧指令値Ｖ_２をゲート信号生成部２５０に出力する。

受信部２１０は、マスタインバータ１０からネットワーク６０を介して応答要求フレームを受信する手段である。受信部２１０は、同期信号を含む応答要求フレームを受信した場合、その同期信号を同期化制御部２２０に出力する。また、受信部２１０は、同期信号、基準電圧指令値Ｖ_０および合成電流値を含む応答要求フレームを受信した場合、その基準電圧指令値Ｖ_０と合成電流値を指令補正部２４０に出力する。

また、スレーブインバータ３０は、受信部３１０、同期化制御部３２０、送信部３３０、指令補正部３４０、ゲート信号生成部３５０、インバータ主回路３６０、電流センサ３７０、Ａ／Ｄコンバータ３８０およびキャリア信号生成部３９０を有する。これらは、スレーブインバータ２０の受信部２１０、同期化制御部２２０、送信部２３０、指令補正部２４０、ゲート信号生成部２５０、インバータ主回路２６０、電流センサ２７０、Ａ／Ｄコンバータ２８０およびキャリア信号生成部２９０に各々相当するため、説明を省略する。ただし、指令補正部３４０は、Ａ／Ｄコンバータ３８０から取得した電流値から電圧補正値ΔＶ_３を算出し、この電圧補正値ΔＶ_３と基準電圧指令値Ｖ_０を加算した補正電圧指令値Ｖ_３をゲート信号生成部３５０に出力する。
以上が並列多重インバータシステム１の構成である。

図２は、マスタインバータ１０のＣＰＵが定期的に実行するプログラムの処理内容を示すフローチャートである。また、図３はスレーブインバータ２０（３０）のＣＰＵが定期的に実行するプログラムの処理内容を示すフローチャートである。図２および３に示すプログラムが実行される周期長は、キャリア信号の周期長よりも短い。これは１キャリア周期中に、マスタインバータ１０からの応答要求フレームの送信の機会と、全スレーブインバータ２０、３０からの応答フレームの返送の機会が発生しなければならないからである。

なお、他の好ましい態様では、受信部１３０がスレーブインバータ２０および３０から応答フレームを受信するごとに、マスタインバータ１０のＣＰＵは図２に示すプログラムを実行する。同様に受信部２１０（３１０）がマスタインバータ１０から応答要求フレームを受信するごとに、スレーブインバータ２０（３０）のＣＰＵは図３に示すプログラムを実行する。

本実施形態においてマスタインバータ１０のＣＰＵは、図２のプログラムの実行を開始すると、揮発性メモリ内の受信バッファを参照し、スレーブインバータ２０或いは３０から応答フレームが受信されたか否かを判定する（ステップＳ１０１）。この判定結果が「ＮＯ」である場合、ＣＰＵはプログラムを終了し、「ＹＥＳ」である場合、ＣＰＵの処理は、ステップＳ１０２に進む。

次にステップＳ１０２に進むと、マスタインバータ１０のＣＰＵは、揮発性メモリ内の運転モードフラグが「１」であるか否かを判定する。ここで、運転モードフラグは、マスタインバータ１０の動作モードが負荷５０を駆動する運転モードであるか否かを示すフラグである。この運転モードフラグは、動作モードが運転モードである場合に「１」、そうでない場合に「０」となる。そして、初期状態において運転モードフラグは「０」になっている。ステップＳ１０２の判定結果が「ＹＥＳ」である場合、ＣＰＵの処理はステップＳ１１１に進み、「ＮＯ」である場合はステップＳ１２１に進む。

次にステップＳ１２１に進むと、マスタインバータ１０のＣＰＵは、スレーブインバータ２０および３０の両方から同期化完了信号を受信したか否かを判定する。この判定結果が「ＹＥＳ」である場合、ＣＰＵの処理はステップＳ１２２に進み、「ＮＯ」である場合、ＣＰＵの処理は、ステップＳ１２３に進む。

次にステップＳ１２３に進むと、マスタインバータ１０のＣＰＵは、運転待ち用フレームを生成し、揮発性メモリ内の送信バッファに書き込む。上述したように、運転待ち用フレームは、同期信号、マスタインバータ１０の動作モードを示す情報（この場合、運転モードでない旨を示す情報）を含む。この運転待ち用フレームは、マスタインバータ１０の送信期間を利用してスレーブインバータ２０および３０にブロードキャストされる。そしてＣＰＵは、プログラムを終了する。

以後、マスタインバータ１０の動作モードが運転モードでない状態においてスレーブインバータ２０または３０から応答フレームが受信され、その後にマスタインバータ１０のＣＰＵが図２のプログラムを開始すると、ＣＰＵの処理は、ステップＳ１０１を介してステップＳ１０２に進む。そして、マスタインバータ１０の動作モードが運転モードでない場合、マスタインバータ１０のＣＰＵの処理は、ステップＳ１０２からステップＳ１２１に進む。この時点において、全てのスレーブインバータ、すなわち、スレーブインバータ２０および３０から同期化完了信号を含む同期化完了フレームを応答フレームとして受信していた場合、ステップＳ１２１の判断結果は「ＹＥＳ」となり、マスタインバータ１０のＣＰＵの処理はステップＳ１２２に進む。次にステップＳ１２２に進むと、マスタインバータ１０のＣＰＵは、揮発性メモリ内の運転モードフラグを「１」に切り替える。

次にステップＳ１１３に進むと、マスタインバータ１０のＣＰＵは、基準電圧指令値Ｖ_０を算出する。ここで、運転モードフラグを「１」に切り替えた段階では、合成電流値の算出が行われていない。そこで、この段階でのステップＳ１１３においてマスタインバータ１０のＣＰＵは、合成電流値を０とし、電流指令値と合成電流値とから基準電圧指令値Ｖ_０を生成する。

次にステップＳ１１４に進むと、マスタインバータ１０のＣＰＵは、指令補正部１２５により基準電圧指令値Ｖ_０、合成電流値（この場合、０）および電流値から補正電圧指令値Ｖ_１を生成する。

次にステップＳ１１５に進むと、マスタインバータ１０のＣＰＵは、同期信号、動作モードが運転モードである旨の情報、電流制御部１１０が出力する基準電圧指令値Ｖ_０および合成電流演算部１２０が出力する合成電流値（この場合、０）を含む運転用フレームを生成し、揮発性メモリ内の送信バッファに書き込む。この運転用フレームは、マスタインバータ１０の送信期間を利用してスレーブインバータ２０および３０にブロードキャストされる。そしてＣＰＵは、プログラムを終了する。

その後、マスタインバータ１０の動作モードが運転モードである状態において、スレーブインバータ２０または３０から応答フレームが受信され、その後にマスタインバータ１０のＣＰＵが図２のプログラムを開始すると、ＣＰＵの処理は、ステップＳ１０１およびＳ１０２を介してステップＳ１１１に進む。次にステップＳ１１１に進むと、マスタインバータ１０のＣＰＵは、スレーブインバータ２０および３０の両方から応答フレームを受信し、スレーブインバータ２０および３０の両方が応答要求フレームに対する応答を完了したか否かを判定する。この判定結果が「ＮＯ」である場合、ＣＰＵはプログラムを終了し、「ＹＥＳ」である場合、ＣＰＵの処理は、ステップＳ１１２に進む。

次にステップＳ１１２に進むと、マスタインバータ１０のＣＰＵは、合成電流演算部１２０によりスレーブインバータ２０および３０から受信された各応答フレームに含まれる各電流値とＡ／Ｄコンバータ１８０から得られる電流値を用いて合成電流値を生成する。

次にステップＳ１１３に進むと、マスタインバータ１０のＣＰＵは、電流制御部１１０により電流指令値とステップＳ１１２において得られた合成電流値とから基準電圧指令値Ｖ_０を生成する。

次にステップＳ１１４に進むと、マスタインバータ１０のＣＰＵは、指令補正部１２５により基準電圧指令値Ｖ_０、ステップＳ１１２において得られた合成電流値およびＡ／Ｄコンバータ１８０からの自身の電流値から補正電圧指令値Ｖ_１を生成する。

次にステップＳ１１５に進むと、マスタインバータ１０のＣＰＵは、同期信号、動作モードが運転モードである旨の情報、電流制御部１１０が出力する基準電圧指令値Ｖ_０および合成電流演算部１２０が出力する合成電流値を含む運転用フレームを生成し、揮発性メモリ内の送信バッファに書き込む。この運転用フレームは、マスタインバータ１０の送信期間を利用してスレーブインバータ２０および３０にブロードキャストされる。そしてＣＰＵは、プログラムを終了する。
以上がマスタインバータ１０の動作である。

一方、スレーブインバータ２０（３０）のＣＰＵは、図３のプログラムの実行を開始すると、揮発性メモリ内の受信バッファを参照し、マスタインバータ１０からの応答要求フレームが受信されたか否かを判定する（ステップＳ２０１）。この判定結果が「ＮＯ」である場合、ＣＰＵはプログラムを終了し、「ＹＥＳ」である場合、ＣＰＵの処理は、ステップＳ２０２に進む。

次にステップＳ２０２に進むと、スレーブインバータ２０（３０）のＣＰＵは、応答要求フレームに含まれるマスタインバータ１０の動作モードを示す情報からマスタインバータ１０が運転モードであるか否かを判定する。この判定結果が「ＹＥＳ」である場合、ＣＰＵの処理はステップＳ２１１に進み、「ＮＯ」である場合、ＣＰＵの処理は、ステップＳ２２２に進む。

次にステップＳ２２２に進むと、スレーブインバータ２０（３０）のＣＰＵは、応答要求フレームに含まれる同期信号が示すマスタインバータ１０のキャリア信号の位相とスレーブインバータ２０のキャリア信号との位相との位相差を求める。そして、この位相差が許容値δよりも大きいと、ＣＰＵは、応答フレームを生成せずにプログラムを終了する。位相差が所定の許容値δ以下であり、かつ、許容値δａ以上であると、ＣＰＵの処理はステップＳ２２４に進む。位相差が許容値δａよりも小さいと、ＣＰＵの処理はステップＳ２２３に進む。

次にステップＳ２２４に進むと、スレーブインバータ２０（３０）のＣＰＵは、同期化未完フレームを生成し、揮発性メモリ内に送信バッファに書き込む。ステップＳ２２３に進むと、スレーブインバータ２０（３０）のＣＰＵは、同期化完了フレームを生成し、揮発性メモリ内の送信バッファに書き込む。この同期化完了フレーム或いは同期化未完フレームは、スレーブインバータ２０（３０）の送信期間を利用してマスタインバータ１０にユニキャストされる。そしてＣＰＵは、プログラムを終了する。

そして、動作モードが運転モードである旨の情報を含む応答要求フレームがマスタインバータ１０から受信され、その後、スレーブインバータ２０（３０）のＣＰＵが図３に示すプログラムを開始すると、ＣＰＵの処理は、ステップＳ２０１およびＳ２０２を介してステップＳ２１１に進む。次にステップＳ２１１に進むと、スレーブインバータ２０（３０）のＣＰＵは、指令補正部２４０（３４０）により補正電圧指令値Ｖ_２（Ｖ_３）を算出する。ここで、全スレーブインバータ２０、３０の同期がとれ、マスタインバータ１０を含む各インバータの出力電流値に異常がない（ゼロに近い）ことを確認してから、運転可能にしている。

次にステップＳ２１２に進むと、スレーブインバータ２０（３０）のＣＰＵは、同期信号が示すマスタインバータ１０のキャリア信号の位相とスレーブインバータ２０のキャリア信号との位相との位相差を求める。この位相差が所定の許容値δａより小さいと、スレーブインバータ２０（３０）のＣＰＵは、当該スレーブインバータの出力電流値を含む運転中応答フレームを生成し、揮発性メモリ内の送信バッファに書き込む。この運転中応答フレームは、スレーブインバータ２０（３０）の送信期間を利用してマスタインバータ１０にユニキャストされる。そしてＣＰＵは、プログラムを終了する。
以上がスレーブインバータ２０（３０）の動作である。

図４および図５は並列多重インバータシステム１の動作例を示すタイムチャートである。図４および図５において横軸は、時間軸である。図４および図５にはマスタインバータ１０、スレーブインバータ２０および３０の各々が生成するキャリア信号の波形、マスタインバータ１０、スレーブインバータ２０および３０の各々のフレーム送信タイミングが示されている。

図４に示す動作例では、時刻ｔ_１においてマスタインバータ１０とスレーブインバータ２０および３０が動作を開始したとき、各インバータが生成するキャリア信号間に位相差はない。

図４に示す動作例において、時刻ｔ_１ｍになると、マスタインバータ１０では、キャリア信号の位相がδ_ｍとなり、送信部１４０は応答要求フレームをスレーブインバータ２０および３０に送信する。この段階において、マスタインバータ１０は、スレーブインバータ２０および３０から同期化完了信号を受信していない。従って、マスタインバータ１０のＣＰＵは、時刻ｔ_１ｍにおいて運転待ち用フレームであるフレームＦ１をスレーブインバータ２０および３０にブロードキャストする。

スレーブインバータ２０では、時刻ｔ_１ｍにおいて受信部２１０がフレームＦ１を受信し、スレーブインバータ２０のＣＰＵは、このフレームＦ１から同期信号等を取り出して受信バッファに格納する（図３のステップＳ２０１：Ｙｅｓ）。次いでスレーブインバータ２０のＣＰＵは、同期化制御部２２０を起動し、キャリア信号生成部２９０が生成するキャリア信号をマスタインバータ１０からの同期信号が示すキャリア信号の位相に同期化させる。

次にスレーブインバータ２０のＣＰＵの処理はステップＳ２０２に進み、同ＣＰＵは、マスタインバータ１０の動作モードが運転モードであるか否かを判定する。この段階において、マスタインバータ１０の動作モードは運転モードではない。このため、ステップＳ２０２の判定結果は「ＮＯ」となり、スレーブインバータ２０のＣＰＵの処理はステップＳ２２２に進む。そして、ＣＰＵは、応答要求フレーム中の同期信号が示すマスタインバータ１０のキャリア信号の位相とスレーブインバータ２０のキャリア信号との位相との位相差を求める。この動作例では、スレーブインバータ２０とマスタインバータ１０の各々のキャリア信号間に位相差はないため、スレーブインバータ２０のＣＰＵの処理はステップＳ２２３に進む。ＣＰＵは、同期化完了フレームを生成し、応答フレームとして送信バッファに書き込む（ステップＳ２２３）。

そして、時刻ｔ_１Ｓ１になると、キャリア信号生成部２９０が生成するキャリア信号の位相がスレーブインバータ２０の送信期間の始期に対応した位相δ_Ｓ１になり、スレーブインバータ２０のＣＰＵは、マスタインバータ１０に対する応答フレームの送信を行う。この段階において、上述したステップＳ２０１の判定結果が「ＹＥＳ」、ステップＳ２０２の判定結果が「ＮＯ」となっており、マスタインバータ１０とスレーブインバータ２０の各々のキャリア信号の位相差は許容値δａより小さくなっている。従って、スレーブインバータ２０のＣＰＵは、時刻ｔ_１Ｓ１において、同期化完了信号を含む同期化完了フレームであるフレームＦ４を応答フレームとしてマスタインバータ１０に送信する。

スレーブインバータ３０においてもスレーブインバータ２０と同様な動作が行われる。そして、スレーブインバータ３０は、キャリア信号の位相がδ_Ｓ２となる時刻ｔ_１Ｓ２において同期化完了信号を含む同期化完了フレームであるフレームＦ４をマスタインバータ１０に送信する。

マスタインバータ１０では、スレーブインバータ２０からのフレームＦ４が受信されると、そのフレームＦ４から同期化完了信号が取り出され、受信バッファに格納される。スレーブインバータ３０からのフレームＦ４についても同様である。

その後、マスタインバータ１０のＣＰＵは、図２に示すプログラムのステップＳ１２１において受信バッファを参照する。この段階において、上述したステップＳ１０１の判定結果は「ＹＥＳ」、ステップＳ１０２の判定結果は「ＮＯ」となっている。この場合、受信バッファにはスレーブインバータ２０から受信された同期化完了信号とスレーブインバータ３０から受信された同期化完了信号が格納されている。このため、ステップＳ１２１の判定結果が「ＹＥＳ」となり、マスタインバータ１０のＣＰＵの処理はステップＳ１２２に進む。

このステップＳ１２２においてＣＰＵは、運転モードフラグを「１」に切り替え、ステップＳ１１３以降の処理を実行する。これにより、ＣＰＵは、ステップＳ１１５において、運転用フレームを生成し、送信バッファに書き込む。そして、ＣＰＵはマスタインバータ１０の送信期間が到来するまで待機する。

図４の動作例では、時刻ｔ_２においてマスタインバータ１０のキャリア信号の周期とスレーブインバータ２０および３０のキャリア信号の周期が切り換わり、その後の時刻ｔ_２ｍにおいてマスタインバータ１０のキャリア信号の位相がδ_ｍとなる。この結果、マスタインバータ１０のＣＰＵは、スレーブインバータ２０および３０に対する応答要求フレームのブロードキャストを行う。この段階において、上述したステップＳ１０１の判定結果は「ＹＥＳ」、ステップＳ１０２の判定結果は「ＮＯ」、ステップＳ１２１の判定結果は「ＹＥＳ」となっている。そこで、マスタインバータ１０のＣＰＵは、時刻ｔ_２ｍにおいて、ステップＳ１１５において生成した運転用フレームであるフレームＦ２をブロードキャストする。

スレーブインバータ２０では、時刻ｔ_２ｍにおいて受信部２１０がフレームＦ２を受信し、スレーブインバータ２０のＣＰＵは、このフレームＦ２から同期信号等を取り出して受信バッファに格納する。次いでスレーブインバータ２０のＣＰＵは、同期化制御部２２０を起動し、キャリア信号生成部２９０が生成するキャリア信号をマスタインバータ１０からの同期信号が示すキャリア信号の位相に同期化させる。

一方、スレーブインバータ２０のＣＰＵが実行する図３のプログラムでは、ステップＳ２０１の判定結果が「ＹＥＳ」、ステップＳ２０２の判定結果が「ＹＥＳ」となって、ＣＰＵの処理はステップＳ２１１に進む。このステップＳ２１１において、ＣＰＵは、マスタインバータ１０から受信された基準電圧指令値Ｖ_０に基づいて補正電圧指令値Ｖ_２を算出する。次いで、ＣＰＵは、ステップＳ２１２に進み、運転中応答フレームを生成し、送信バッファに書き込む。

そして、時刻ｔ_２Ｓ１になると、キャリア信号生成部２９０が生成するキャリア信号の位相がスレーブインバータ２０の送信期間の始期に対応した位相δ_Ｓ１になり、スレーブインバータ２０のＣＰＵは、マスタインバータ１０に対する応答フレームの送信を行う。この段階において、上述したステップＳ２０１の判定結果が「ＹＥＳ」、ステップＳ２０２の判定結果が「ＹＥＳ」となっている。従って、スレーブインバータ２０のＣＰＵは、時刻ｔ_２Ｓ１において、同期化完了信号に加えて、電流値を含む運転中応答フレームであるフレームＦ５をマスタインバータ１０に送信する。

スレーブインバータ３０においてもスレーブインバータ２０と同様な動作が行われる。そして、スレーブインバータ３０は、キャリア信号の位相がδ_Ｓ２となる時刻ｔ_２Ｓ２において同期化完了信号および電流値を含む運転中応答フレームであるフレームＦ５をマスタインバータ１０に送信する。

マスタインバータ１０では、スレーブインバータ２０からのフレームＦ５が受信されると、そのフレームＦ５から同期化完了信号および電流値が取り出され、受信バッファに格納される。スレーブインバータ３０からのフレームＦ５についても同様である。

その後、マスタインバータ１０のＣＰＵが実行する図２のプログラムでは、ステップＳ１０１の判定結果が「ＹＥＳ」、ステップＳ１０２の判定結果が「ＹＥＳ」、ステップＳ１１１の判定結果が「ＹＥＳ」となり、ＣＰＵの処理はステップＳ１１２に進む。このステップＳ１１２においてＣＰＵは、合成電流演算部１２０によりマスタインバータ１０の電流値とスレーブインバータ２０および３０からの各フレームＦ５から取り出した各電流値とから合成電流値を算出する。次にＣＰＵはステップＳ１１３以降の処理を実行し、ＣＰＵはマスタインバータ１０の送信期間が到来するまで待機する。

図４の動作例では、時刻ｔ_３においてマスタインバータ１０のキャリア信号の周期とスレーブインバータ２０および３０のキャリア信号の周期が切り換わり、その後の時刻ｔ_３ｍにおいてマスタインバータ１０のキャリア信号の位相がδ_ｍとなる。この結果、マスタインバータ１０のＣＰＵは、スレーブインバータ２０および３０に対する応答要求フレームのブロードキャストを行う。この段階において、上述したステップＳ１０１の判定結果は「ＹＥＳ」、ステップＳ１０２の判定結果は「ＹＥＳ」、ステップＳ１１１の判定結果は「ＹＥＳ」となっている。そこで、マスタインバータ１０のＣＰＵは、時刻ｔ_３ｍにおいて、ステップＳ１１５において生成した同期信号を含む運転用フレームであるフレームＦ３をブロードキャストする。

スレーブインバータ２０は、時刻ｔ_３ｍにおいて受信部２１０がフレームＦ３を受信し、スレーブインバータ２０のＣＰＵは、このフレームＦ３から同期信号等を取り出して受信バッファに格納する。次いでスレーブインバータ２０のＣＰＵは、同期化制御部２２０を起動し、キャリア信号生成部２９０が生成するキャリア信号をマスタインバータ１０からの同期信号に同期化させる。

一方、スレーブインバータ２０のＣＰＵが実行する図３のプログラムでは、ステップＳ２０１の判定結果が「ＹＥＳ」、ステップＳ２０２の判定結果が「ＹＥＳ」となって、ＣＰＵの処理はステップＳ２１１に進む。このステップＳ２１１において、ＣＰＵは、マスタインバータ１０から受信された基準電圧指令値Ｖ_０および合成電流値に基づいて補正電圧指令値Ｖ_２を算出する。次いで、ＣＰＵは、ステップＳ２１２に進み、運転中応答フレームを生成し、送信バッファに書き込む。

そして、時刻ｔ_３Ｓ１になると、キャリア信号生成部２９０の生成するキャリア信号の位相がスレーブインバータ２０の送信期間の始期に対応した位相δ_Ｓ１になり、スレーブインバータ２０のＣＰＵは、マスタインバータ１０に対する応答フレームの送信を行う。この段階において、上述したステップＳ２０１の判定結果が「ＹＥＳ」、ステップＳ２０２の判定結果が「ＹＥＳ」となっている。従って、スレーブインバータ２０のＣＰＵは、時刻ｔ_３Ｓ１において、同期化完了信号に加えて、電流値を含む運転中応答フレームであるフレームＦ６をマスタインバータ１０に送信する。

スレーブインバータ３０においてもスレーブインバータ２０と同様な動作が行われる。そして、スレーブインバータ３０は、キャリア信号の位相がδ_Ｓ２となる時刻ｔ_３Ｓ２において同期化完了信号および電流値を含む運転中応答フレームであるフレームＦ６をマスタインバータ１０に送信する。
以上が図４に示す動作例である。

図５に示す動作例では、時刻ｔ_１においてマスタインバータ１０とスレーブインバータ２０および３０が動作を開始したとき、スレーブインバータ２０のキャリア信号の位相はマスタインバータ１０のキャリア信号の位相よりも位相差δ_１だけ遅れている。また、スレーブインバータ３０のキャリア信号の位相はマスタインバータ１０のキャリア信号の位相よりも位相差δ_２だけ遅れている。ここで、位相差δ_１は許容値δよりも大きく、位相差δ_２は許容値δよりも小さい。

従って、時刻ｔ_１ｍにおいて、同期信号を含むフレームＦ１がマスタインバータ１０からスレーブインバータ２０および３０にブロードキャストされた場合、スレーブインバータ２０ではキャリア信号の位相はマスタインバータ１０のキャリア信号の位相よりも位相差δ_１だけ遅れており、位相差δ_１は許容値δよりも大きいため、時刻ｔ_１Ｓ１’において、スレーブインバータ２０のキャリア信号の位相がスレーブインバータ２０の送信期間の始期に対応した位相δ_Ｓ１になったとしても、スレーブインバータ２０のＣＰＵは、マスタインバータ１０への応答フレームの送信を行わない。

これに対し、時刻ｔ_１ｍにおいて、スレーブインバータ３０ではキャリア信号の位相はマスタインバータ１０のキャリア信号の位相よりも位相差δ_２だけ遅れているが、位相差δ_２は許容値δよりも小さいため、時刻ｔ_１Ｓ２’において、スレーブインバータ３０のキャリア信号の位相がスレーブインバータ３０の送信期間の始期に対応した位相δ_Ｓ２になった場合、スレーブインバータ３０のＣＰＵは、マスタインバータ１０への応答フレームであるフレームＦ４の送信を行う。

このように本実施形態では、スレーブインバータ２０および３０のうちキャリア信号がマスタインバータ１０のキャリア信号に同期化したスレーブインバータのみが自身の送信期間を利用してマスタインバータ１０への応答フレームの送信を行う。従って、マスタインバータ１０は、データ衝突を被ることなく、各スレーブインバータ２０および３０に同期信号を含む応答要求フレームをブロードキャストし、各スレーブインバータ２０および３０のキャリア信号をマスタインバータ１０のキャリア信号に迅速に同期化させることができる。そして、各スレーブインバータ２０および３０のキャリア信号がマスタインバータ１０のキャリア信号に同期化すると、図４を参照して説明した制御が並列多重インバータ１において行われる。

図６は本実施形態の比較例である並列多重インバータシステムの動作例を示すタイムチャートである。この比較例において、スレーブインバータは、当該スレーブインバータの送信期間になると必ず応答フレームの送信を行う。このため、マスタインバータ１０、スレーブインバータ２０および３０の各キャリア信号間に位相差があると、各インバータの送信期間が時間軸上において重複し、データ衝突が発生し、各インバータ間の通信が失敗する可能性がある。図６に示す例では、スレーブインバータ２０のフレームＦの送信期間とスレーブインバータ３０のフレームＦの送信期間が重複し、データ衝突が発生し、マスタインバータ１０とスレーブインバータ２０および３０との間の通信が失敗する可能性がある。そして、このようなデータ衝突の状況によってはマスタインバータ１０からスレーブインバータ２０および３０への同期信号の送信が妨げられる場合がある。かかる場合、スレーブインバータ２０および３０のキャリア信号がマスタインバータ１０のキャリア信号に同期化されるまでの所要時間が長くなる問題がある。このため、各インバータの送信時間の間の余裕時間を長くすることにより、データの衝突が発生しないようにする対処が必要になる。しかし、このように余裕時間を長くすると、並列多重インバータ全体としての制御周期が長くなり、インバータ制御性能が低下する問題が発生する。

これに対し、本実施形態では、図５に例示するように、スレーブインバータ２０および３０のうちキャリア信号がマスタインバータ１０のキャリア信号に同期化したスレーブインバータのみが自身の送信期間を利用してマスタインバータ１０への応答フレームの送信を行う。従って、各インバータの送信期間の間の余裕が少ない場合でも、データ衝突を生じさせることなく各インバータ間で通信することが可能となり、結果として、制御周期を短くでき、インバータ制御性能の高い並列運転が可能となる。

＜第２実施形態＞
図７は、この発明の第２実施形態である並列多重インバータシステム２の構成を示すブロック図である。図７では、図１におけるものと同一の構成要素には同一の符号が付されている。図７と図１を比較すれば明らかなように、並列多重インバータシステム２は、マスタインバータ１０が返信法切替部１００を備え、合成電流演算部１２０の代わりに平均電流演算部１２１を備える点と、スレーブインバータ２０が送信法切替部２００を備える点と、スレーブインバータ３０が送信法切替部３００を備える点とが並列多重インバータシステム１と異なる。

平均電流演算部１２１は、スレーブインバータ２０および３０から受信された電流値を加算して合成電流値を算出し、この合成電流値をマスタインバータ１０とスレーブインバータ２０および３０の合計台数３で割った平均電流値を算出し、この平均電流値をスレーブインバータ２０および３０に送信する。マスタインバータ１０の指令補正部１２５は、平均電流演算部１２１からの平均電流値とＡ／Ｄコンバータ１８０からの自身の電流値との差に応じて補正電圧指令値Ｖ_１を生成する。また、スレーブインバータ２０および３０の指令補正部２４０および３４０は、受信部２１０および３１０から平均電流値を受信して補正電圧指令値Ｖ_２およびＶ_３を算出する。

本実施形態では、全てのスレーブインバータ２０および３０のキャリア信号の位相がマスタインバータ１０のキャリア信号の位相に同期化されるまでの間に行われるマスタインバータ１０とスレーブインバータ２０および３０との間の通信制御の態様が上記第１実施形態と異なる。

本実施形態において、マスタインバータ１０の返信法切替部１００は、スレーブインバータ２０および３０の中から１台のスレーブインバータを順次選択する。そして、返信法切替部１００は、選択したスレーブインバータのキャリア信号のマスタインバータ１０のキャリア信号への同期化が完了するまで、選択したスレーブインバータを指定するスレーブインバータ指定情報とスレーブインバータ指定情報により指定されたスレーブインバータの応答フレーム送信を指示する情報を含む運転待ち用フレームをマスタインバータ１０の送信期間を利用してスレーブインバータ２０および３０にブロードキャストする。ここで、スレーブインバータ指定情報は、指定したスレーブインバータ以外のインバータには返信を要求しない旨の応答要求情報である。

また、返信法切替部１００は、全てのスレーブインバータ２０および３０のキャリア信号の位相がマスタインバータ１０のキャリア信号の位相に同期化されたことを検知すると、全てのスレーブインバータ２０および３０に対し、各々に割り当てられた期間を利用しての応答フレーム送信を指示する情報を含む運転用フレームを送信する。

スレーブインバータ２０および３０は、同期信号を含む応答要求フレームをマスタインバータ１０から受信すると、上記第１実施形態と同様、各々の同期化制御部２２０（３２０）が各々のキャリア信号の位相を同期信号が示すマスタインバータのキャリア信号の位相に同期化させる制御を行う。

また、同期信号およびスレーブインバータ指定情報を含む応答要求フレームがスレーブインバータ２０および３０に受信された場合において、それらのうちスレーブインバータ指定情報により指定されたスレーブインバータの送信法切替部２００（３００）は、応答要求フレームの受信が完了するのに応じて、当該スレーブインバータのキャリア信号をマスタインバータ１０のキャリア信号へ同期化させる制御を行い、この制御が完了すると、応答信号である同期化完了フレームを揮発性メモリ内の送信バッファに書き込む。

マスタインバータ１０の返信法切替部１００は、全てのスレーブインバータ２０および３０から同期化完了信号を含む応答信号である同期化完了フレームを受信した場合に、同期信号と通常の送信方法での送信を指示する情報とを含む運転用フレームを送信部１４０によりスレーブインバータ２０および３０にブロードキャストする。

スレーブインバータ２０および３０がこの運転用フレームを受信すると、スレーブインバータ２０および３０の送信法切替部２００（３００）は、マスタインバータ１０に対する応答フレームの送信方法を上記第１実施形態と同様な通常の送信方法に切り替える。これにより各スレーブインバータ２０および３０は、当該インバータのキャリア信号の周期に対して所定の位相を有する送信期間であって、時間軸上において他のインバータの送信期間と重複しない送信期間を利用した各インバータ間の情報の授受を開始する。

図８は本実施形態の動作例を示すタイムチャートである。この動作例において、マスタインバータ１０は、まず、スレーブインバータ２０を選択し、同期信号とこのスレーブインバータ２０を指定するスレーブインバータ指定情報とを含む運転待ち用フレームであるフレームＦ１０ａをスレーブインバータ２０および３０にブロードキャストする。

スレーブインバータ２０は、フレームＦ１０ａを受信すると、そのフレームＦ１０ａ内の同期信号が示すキャリア信号の位相にスレーブインバータ２０のキャリア信号の位相を同期化させる制御を行う。

スレーブインバータ２０および３０のうちフレームＦ１０ａ内のスレーブインバータ指定情報により指定されたスレーブインバータ２０は、キャリア信号の同期化が完了すると、同期化完了を示す応答信号を含む応答フレームをマスタインバータ１０に返信する。この例では、スレーブインバータ２０のキャリア信号の位相とマスタインバータ１０のキャリア信号の位相との位相差が許容値δ以内であるが、同期化が未だ完了していないので、スレーブインバータ２０は、同期化完了信号を含まず、同期化が完了していない旨の応答信号を含む同期化未完フレームであるフレームＦ２０ｎをマスタインバータ１０に返信する。

次にマスタインバータ１０は、選択したスレーブインバータ２０の同期化が未だ完了していないので、同期信号とスレーブインバータ２０を指定するスレーブインバータ指定情報を含む運転待ち用フレームであるフレームＦ１０ａを再度スレーブインバータ２０および３０にブロードキャストする。

この例では、２回目のフレームＦ１０ａが送信されることにより、スレーブインバータ２０のキャリア信号の同期化が完了する。そこで、スレーブインバータ２０は、同期化が完了した旨の同期化完了信号を含む同期化完了フレームであるフレームＦ２０ｐをマスタインバータ１０に返信する。

マスタインバータ１０は、スレーブインバータ２０の同期化が完了したことを検知すると、スレーブインバータ３０を選択し、同期信号とスレーブインバータ３０を指定するスレーブインバータ指定情報を含む運転待ち用フレームであるフレームＦ１０ｂをスレーブインバータ２０および３０にブロードキャストする。

この例では、スレーブインバータ３０のキャリア信号の位相とマスタインバータ１０のキャリア信号の位相との位相差が許容値δ以内であるが、フレームＦ１０ｂが送信されることにより、スレーブインバータ３０のキャリア信号の同期化が完了しない。そこで、スレーブインバータ３０は、同期化が完了していない旨の応答信号を含む同期化未完フレームであるフレームＦ３０ｎをマスタインバータ１０に返信する。

次にマスタインバータ１０は、選択したスレーブインバータ３０の同期化が未だ完了していないので、同期信号とスレーブインバータ３０を指定するスレーブインバータ指定情報を含むフレームＦ１０ｂを再度スレーブインバータ２０および３０にブロードキャストする。

この例では、２回目のフレームＦ１０ｂが送信されることにより、スレーブインバータ３０のキャリア信号の同期化が完了する。そこで、スレーブインバータ３０は、同期化が完了した旨の同期化完了信号を含む同期化完了フレームであるフレームＦ３０ｐをマスタインバータ１０に返信する。

マスタインバータ１０は、全てのスレーブインバータ２０および３０の同期化が完了したことを検知すると、同期信号と通常の送信方法への切替を指示する情報を含む運転用フレームであるフレームＦ１０ｃをスレーブインバータ２０および３０にブロードキャストする。

これによりスレーブインバータ２０（３０）は、上記第１実施形態と同様、各々のキャリア信号の周期に対して所定の位相を有する送信期間であって、時間軸上において他のインバータの送信期間と重複しない送信期間を利用して運転中応答フレームであるフレームＦ２０（Ｆ３０）の送信を行う。

本実施形態においても、上記第１実施形態と同様な効果が得られる。また、本実施形態では、指令補正部２４０および３４０は合成電流値から平均電流値を算出する必要がないので、上記第１実施形態に比べて、スレーブインバータ２０および３０の処理負荷が少なくなる。

＜他の実施形態＞
以上、この発明の第１および第２実施形態について説明したが、この発明には他にも実施形態があり得る。例えば次の通りである。

（１）上記各実施形態では、スレーブインバータはスレーブインバータ２０および３０の２つだけであったが、１つでもよいし、３つ以上であってもよい。

（２）上記第１実施形態において平均電流演算部１２１を用いてもよいし、上記第２実施形態において合成電流演算部１２０を用いてもよい。

（３）上記各実施形態では、マスタインバータ１０とスレーブインバータ２０および３０のキャリア信号の周期長と並列多重インバータシステム１および２の制御周期の周期長が等しくなっていたが、制御周期の周期長が各インバータのキャリア信号の周期長の整数倍となっていてもよい。

１，２……並列多重インバータシステム、４……制御部、５……受信部、６……送信部、７……インバータ、７’……マスタインバータ、７’’……スレーブインバータ、８ａ，８ｂ，８ｃ，８ｄ……ネットワーク、９……負荷、１０……マスタインバータ、２０，３０……スレーブインバータ、４０……制御装置、５０……負荷、６０……バス、１００……スレーブ位相制御部、１１０……電流制御部、１２０……合成電流演算部、１２１……平均電流演算部、１３０，２１０，３１０……受信部、１４０，２３０，３３０……送信部、１５０，２５０，３５０……ゲート信号生成部、１６０，２６０，３６０……インバータ主回路、１７０，２７０，３７０……電流センサ、１８０，２８０，３８０……Ａ／Ｄコンバータ、１９０，２９０，３９０……キャリア信号生成部、２００，３００……位相制御部、２２０，３２０……同期化制御部。

Claims (8)

1. 所定の周期長のキャリア信号を繰り返し生成し、前記キャリア信号の周期に対して所定の位相を有する送信期間を利用して前記キャリア信号に同期した同期信号をネットワークを介して送信するマスタインバータと、
   前記マスタインバータのキャリア信号と同一の周期長のキャリア信号を繰り返し生成するとともに、この生成するキャリア信号を前記ネットワークを介して受信される前記同期信号に同期化させる少なくとも１台のスレーブインバータとを有し、
   前記スレーブインバータのキャリア信号の位相と前記マスタインバータのキャリア信号の位相との位相差が許容範囲内になった場合に、前記マスタインバータと前記スレーブインバータが、当該インバータのキャリア信号の周期に対して所定の位相を有する送信期間であって、時間軸上において他のインバータの送信期間と重複しない送信期間を利用し、前記ネットワークを介した各インバータ間の情報の授受を行い、各々のキャリア信号を用いて共通の負荷を駆動するものであり、
   前記スレーブインバータは、前記同期信号を受信したとき、当該スレーブインバータのキャリア信号の位相と当該同期信号が示す前記マスタインバータのキャリア信号の位相との位相差が許容範囲から外れている場合、当該スレーブインバータの送信期間を利用した情報の送信を行わないことを特徴とする並列多重インバータシステム。
2. 前記スレーブインバータは、当該スレーブインバータのキャリア信号の位相と、前記同期信号が示す前記マスタインバータのキャリア信号の位相との位相差が許容値以内になった場合に、当該スレーブインバータの送信期間を利用して同期化完了信号を前記マスタインバータに送信し、
   前記マスタインバータは、前記スレーブインバータの全てから前記同期化完了信号を受信した場合に、前記負荷に対する基準電圧指令値を、前記マスタインバータの送信期間を利用して送信することを特徴とする請求項１に記載の並列多重インバータシステム。
3. 前記スレーブインバータは、当該スレーブインバータの出力電流値を当該スレーブインバータの送信期間を利用して前記マスタインバータに送信し、
   前記マスタインバータは、前記マスタインバータの出力電流値と前記スレーブインバータから受信された出力電流値とを合成した合成電流値を算出し、前記マスタインバータの送信期間を利用して前記スレーブインバータに送信し、
   前記マスタインバータおよび前記スレーブインバータは、前記合成電流値を前記マスタインバータと前記スレーブインバータの合計台数で割った平均電流値を算出し、前記マスタインバータおよび前記スレーブインバータの各々は、出力電流値と前記平均電流値との差分に基づいて前記基準電圧指令値を補正することを特徴とする請求項２に記載の並列多重インバータシステム。
4. 前記スレーブインバータは、当該スレーブインバータの出力電流値を当該スレーブインバータの送信期間を利用して前記マスタインバータに送信し、
   前記マスタインバータは、前記マスタインバータの出力電流値と前記スレーブインバータから受信された出力電流値とを加算した合成電流値を算出し、この合成電流値を前記マスタインバータと前記スレーブインバータの合計台数で割った平均電流値を算出し、前記マスタインバータの送信期間を利用して前記スレーブインバータに送信し、
   前記マスタインバータおよび前記スレーブインバータの各々は、出力電流値と前記平均電流値との差分に基づいて前記基準電圧指令値を補正することを特徴とする請求項２に記載の並列多重インバータシステム。
5. 所定の周期長のキャリア信号を繰り返し生成し、前記キャリア信号の周期に対して所定の位相を有する送信期間を利用して前記キャリア信号に同期した同期信号をネットワークを介して送信するマスタインバータと、
   前記マスタインバータのキャリア信号と同一の周期長のキャリア信号を繰り返し生成するとともに、この生成するキャリア信号を前記ネットワークを介して受信される前記同期信号に同期化させる少なくとも１台のスレーブインバータとを有し、
   前記スレーブインバータのキャリア信号の位相と前記マスタインバータのキャリア信号の位相との位相差が許容範囲内になった場合に、前記マスタインバータと前記スレーブインバータが、当該インバータのキャリア信号の周期に対して所定の位相を有する送信期間であって、時間軸上において他のインバータの送信期間と重複しない送信期間を利用し、前記ネットワークを介した各インバータ間の情報の授受を行い、各々のキャリア信号を用いて共通の負荷を駆動するものであり、
   前記マスタインバータは、前記スレーブインバータの中から１台のスレーブインバータを選択し、選択したスレーブインバータのキャリア信号の前記マスタインバータのキャリア信号への同期化が完了するまで、選択したスレーブインバータを指定するスレーブインバータ指定情報と前記同期信号を前記マスタインバータの送信期間を利用して前記スレーブインバータに送信し、
   前記スレーブインバータのうち前記スレーブインバータ指定情報により指定されたスレーブインバータは、前記同期信号が示す前記マスタインバータのキャリア信号の位相に当該スレーブインバータのキャリア信号の位相を同期化させる制御を行い、同期化が完了したか否かを示す応答信号を前記マスタインバータに送信することを特徴とする並列多重インバータシステム。
6. 前記スレーブインバータ指定情報により指定されたスレーブインバータは、前記スレーブインバータ指定情報および前記同期信号の受信が完了するのに応じて、前記応答信号を前記マスタインバータに送信することを特徴とする請求項５に記載の並列多重インバータシステム。
7. 前記マスタインバータが前記スレーブインバータの全てから同期化が完了した旨の応答信号を受信することにより、前記マスタインバータと前記スレーブインバータが、当該インバータのキャリア信号の周期に対して所定の位相を有する送信期間であって、時間軸上において他のインバータの送信期間と重複しない送信期間を利用した各インバータ間の情報の授受を開始することを特徴とする請求項５または６に記載の並列多重インバータシステム。
8. 前記マスタインバータと前記スレーブインバータは、バス型トポロジ或いはリング型トポロジを有するネットワークを介して接続されていることを特徴とする請求項１〜７のいずれか１の請求項に記載の並列多重インバータシステム。

Images