JPH11191296A - 不揮発性メモリセルのための制御されたホットエレクトロン書き込み方法 - Google Patents

不揮発性メモリセルのための制御されたホットエレクトロン書き込み方法

Info

Publication number
JPH11191296A
JPH11191296A JP28774398A JP28774398A JPH11191296A JP H11191296 A JPH11191296 A JP H11191296A JP 28774398 A JP28774398 A JP 28774398A JP 28774398 A JP28774398 A JP 28774398A JP H11191296 A JPH11191296 A JP H11191296A
Authority
JP
Japan
Prior art keywords
voltage
region
floating gate
programming
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28774398A
Other languages
English (en)
Inventor
Paolo Cappelletti
カッペレッティ パオロ
Bruno Ricco
リッコ ブルーノ
David Esseni
エッセーニ ダビド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of JPH11191296A publication Critical patent/JPH11191296A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits

Abstract

(57)【要約】 【課題】 セルの書き込みを最適化する。 【解決手段】 注入電流（Ｉg ）と変位電流（Ｃ
ppＶsl）間の平衡状態でセルの書き込みを行う。この方
法において、書き込みの期間中、フローティングゲート
領域の電圧（Ｖfl）は、ドレイン電流およびしきい値電
圧の上昇がそうであるように、一定値を維持する。特
に、プログラミングと消去後のソフト書き込みに対して
セルの基板はソース領域に対して負の電圧（Ｖsb）にバ
イアスされ、さらにセルの制御ゲート領域は、平衡条件
（Ｖsl＜Ｉg,sat ／Ｃpp）を満足する選択された予め決
められた傾斜（Ｖsl）を有するランプ電圧（Ｖcg）を受
ける。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、不揮発性メモリセ
ルのための制御されたホットエレクトロン書き込み方法
に関する。特に、本特許の目的のために「書き込み」と
言う用語は、消去された状態から所望のしきい値記憶状
態へのセルのプログラミングを示し、さらに「ソフト書
き込み」動作は上書き（これはセルの全てを同じ消去し
きい値にセットするためにセルを部分的に再書き込みす
ることを含む）されたセルのしきい値を訂正することを
示す。
【０００２】
【従来の技術】周知の様に、不揮発性メモリは現在のマ
イクロエレクトロニクスにおいて、個別部品としてさら
により複雑な装置の一部分を構成する部品としての両方
で、益々重要となっている。この意味において、フラッ
シュメモリは先導的な役割を担っており、将来非常に増
加するものと期待されている。
【０００３】
【発明が解決しようとする課題】フラッシュメモリは
（ＥＰＲＯＭと同様に）セルのプログラミングのために
ホットエレクトロン注入技術を用いている。周知の様
に、プログラミングは、各セルに対して１ビット以上を
記憶するために使用される多重レベルプログラミングの
場合に特に重要となる、以下の二つの主要な問題を有し
ている。これらは：ａ）プログラムされたしきい値電圧
の正確な制御；ｂ）プログラミングの間にセルを流れる
ドレイン電流の制御および制限、である。
【０００４】特にこの第２の問題は、多数のセルを平行
して動作させる可能性に直接影響し、これは、「ソフト
書き込み」消去されたフラッシュセルの動作に決定的に
重要である。しかしながら通常、この制御機能は、情報
の記憶の間にその効率の向上を達成するために重要であ
る。一般にセル電流の制限は、電流を制御するより複雑
な問題の一面しか表さない。これは、書き込みを最適に
行うには、不十分なプログラミングを引き起こす高い初
期電流ピークとその後の低電流を防ぐために、全動作期
間においてドレイン電流を理論的に一定の値に保つ必要
があるためである。
【０００５】一方、プログラムされたしきい値電圧を正
確に制御する問題は、デジタルメモリにおいて重要であ
り、さらに、可能なしきい値ウインドウ内に種々のレベ
ルを分離するためのマージンが限定されていると言う観
点から、多重レベルの記憶に対して非常に決定的であ
る。現在、プログラミング段階の後でしきい値を制御す
るためには、プログラムされたセルの読出から成る確認
操作が実行される。しかしながらこの方法は、スペース
をかなり使用すると同様に長く複雑な手順を必要とし；
その結果プログラミング中、正確にかつ信頼性のある方
法でセルのしきい値電圧を制御する可能性が強く望まれ
る。
【０００６】現在のフラッシュメモリ（およびＥＰＲＯ
Ｍ）に用いられる通常の書き込み方法では、制御ゲート
およびドレイン電圧（それぞれＶcgおよびＶd ）に対し
て矩形のパルスを使用し；その結果、特にプログラミン
グパルスのスタートの時点で、オーバードライブ電圧
（即ち制御ゲート電圧としきい値電圧間の差）が高い場
合、プログラミングは大きなドレイン電流によって特徴
付けられる。
【０００７】従って、ドレイン電流を限定しおよび／ま
たはオーバードライブ電流を制御するための幾つかの解
決方法が提案されているが、しかしそれらの何れもセル
を一定の電流でプログラミングする理想的な結果を達成
してはいない。従って本発明の目的は、少なくともプロ
グラミング時間の実質的な部分に対して、一定のドレイ
ン電流で動作しうる改良された書き込み方法を提供する
ことである。
【０００８】
【課題を解決するための手段】本発明によれば、不揮発
性メモリセルのための制御されたホットエレクトロン書
き込み方法が、請求項１に規定するように提供される。
【０００９】
【発明の実施の形態】以下に示す詳細な説明によれば、
セルの書き込みを最適化するために、セルは一定のフロ
ーティングゲート領域電圧および電流を有する平衡状態
において書き込まれる。特に、プログラミングおよび消
去後のソフト書き込みの両方に対して、セルの基板領域
はソース領域に対して負電圧にバイアスされ、さらにセ
ルの制御ゲート領域はランプ電圧を受ける。このランプ
電圧の傾斜は、フローティングゲート領域に向かって流
れる注入電流と、このフローティングゲートと制御ゲー
ト領域間に存在する等価容量に関連する変位電流との間
で平衡状態を達成することが可能なように、選択され
る。
【００１０】本発明を理解するために、以下に図面を参
照して本発明の好ましい実施例を説明するが、これは純
粋に非限定的な実施例である。本発明の基本となる物理
的現象を理解するために、先ず通常のフラッシュセルを
示す図１を参照する。フラッシュセル１は、Ｐ型の基板
４中に埋め込まれたＮ + 型のソース領域２とドレイン領
域３を含み、基板４は表面５を有し、かつ、ソース領域
２およびドレイン領域３間に存在する表面部分において
チャネル領域６を規定する。フローティングゲート領域
９は基板４上でチャネル領域６上に広がり、チャネル領
域６からトンネル酸化物層１０によって電気的に分離さ
れている。周知の方法で、フローティングゲート領域９
はセルのその他の全ての導電領域から電気的に分離され
ている。制御ゲート領域１１は、フローティングゲート
領域９上に広がり、フローティングゲート領域９から誘
電体層１２によって電気的に分離されている。ソース領
域２、ドレイン領域３、制御ゲート領域１１および基板
４は、電極１５、１６、１７および１８によって概略的
に示す自身のコンタクト領域を介してバイアスされてい
る。
【００１１】通常の容量性モデルのフラッシュセル１に
よれば、このセルをオンとするためにバイアスしかつソ
ース領域２を接地した場合、セル領域２、３、９および
１１間のカップリングは図１に示す等価容量によって説
明される。特に、Ｃfsはフローティングゲート領域９お
よびソース領域２間のカップリングを表し；Ｃfbはフロ
ーティングゲート領域９および基板４（チャネル領域
６）間のカップリングを表し；Ｃfdはフローティングゲ
ート領域９とドレイン領域３間のカップリングを表し；
さらにＣppはフローティングゲート領域９と制御ゲート
領域１１間のカップリングを表す。
【００１２】セル１において、フローティングゲート領
域の電圧Ｖfgは、制御ゲート領域１１に印加される制御
ゲート電圧Ｖcgのしきい値電圧ＶT （この電圧でセルが
活性化される制御ゲート領域電圧）とドレイン領域３に
印加されるドレイン電圧Ｖdに一義的な関数であり、以
下の関係式によって記載することができる。
【００１３】
【数１】
【００１４】なお、上記式（１）において、αfcとαfd
はカップリング係数であり、ＶT-fgはフローティングゲ
ートしきい値電圧（セルがオンするフローティングゲー
ト領域電圧）であり、さらにＶdTはＶT を測定する為に
使用されるドレイン領域電圧である。しきい値電圧ＶT
は明らかに、フローティングゲート領域９に蓄えられた
電荷（Ｑfg）に依存し、通常、
【００１５】
【数２】
【００１６】によって表せる。式（１）中に式（２）を
置換することによって、電圧Ｖfgに関する以下の周知の
等価表現が得られる。
【００１７】
【数３】
【００１８】なお、式（３）において、恒等式αfc／Ｃ
pp＝１／ＣT を使用し、かつＣT ＝Ｃpp＋Ｃfs＋Ｃfd＋
Ｃfbである。プログラミング段階において、通常Ｖcg、
Ｖd およびＱfgは時間とともに変化する。特に、Ｖ
T (t) の時間微分は式（２）から得られ、
【００１９】
【数４】
【００２０】に等価である。なお、Ｉg は注入電流（図
１）を示し、かつ
【００２１】
【数５】
【００２２】で定義される。更に、式（３）を時間に関
して微分する事によって、
【００２３】
【数６】
【００２４】が得られる。通常のプログラミングでは、
ＶcdおよびＶd は矩形であるため、式（５）は以下の様
に簡略化できる。
【００２５】
【数７】
【００２６】さらに、注入電流Ｉg は図２ａに示すよう
な定性的動作をする。プログラミングの期間において、
Ｖfgは単調減少関数であり（横軸に沿った矢印方向によ
って示すように）、そのためセルのドレイン電流Ｉd と
プログラミング速度
【００２７】
【数８】
【００２８】も同様に単調に減少する。一方、本発明の
方法によれば、制御ゲート電圧は予め決められた傾斜
【００２９】
【数９】
【００３０】で直線的に増加し、同時に矩形のドレイン
電圧Ｖfgが印加され；この状態においてフローティング
ゲート電圧Ｖfgは平衡状態に達するまで増加し、さらに
セルのプログラミングは事実上一定のフローティングゲ
ート電圧（Ｖfg＝Ｖeg）で実行され；さらに、ドレイン
電流Ｉd はＶfgと共に平衡値まで単調に増加し（図２ｂ
に示すように）、それによって一定値を維持する。
【００３１】実際、以上に記載したようにセルをバイア
スすることによって、式（５）は、
【００３２】
【数１０】
【００３３】となり、この式においてドレイン電圧は一
定であるとみなされる。プログラミング段階の本質的な
展開を以下に示す。制御ゲート電圧のランプの開始時点
において、Ｖfgが比較的小さい場合、ホットエレクトロ
ンの注入は非常に小さく；従って式（６）の第２項は無
視することができ、さらにＶfgは式（６）の第１の項の
影響によってＶcgと共に増加する。注入電流Ｉg がＶfg
の強い増加関数である（以下にその詳細について議論す
るように）と仮定すると、Ｉg が〔ＣppＶsl〕に等しい
場合、
【００３４】
【数１１】
【００３５】は０になるまで緩やかに減少する。この点
において、フローティングゲート電圧Ｖflは、注入電流
Ｉg と変位電流〔ＣppＶsl〕間の平衡に対応する平衡値
Ｖegに達し、その結果フローティングゲート電圧は、制
御ゲート電圧Ｖcgにおいてさらに変化が存在しても一定
値を維持する。
【００３６】本発明によるＶcgとＶd の定性的な波形を
図３ａに示し；図３ｂに電圧Ｖfgと注入電流Ｉg の振る
舞いを示す。これらの図において、Ｔprはプログラミン
グ時間を示し、一方ｔeqは平衡状態Ｉg （Ｖfg）＝Ｃpp
Ｖslに達するのに必要な時間を示す。図３ｃはしきい値
電圧ＶT とドレイン電流Ｉd の振る舞いを示し；図示す
るように、平衡に達した後、ＶfgとＶd は一定であるの
で、ドレイン電圧も同様に一定となり、従ってＩd ＝Ｉ
eqとなる。さらに、式（４）から明らかなように、Ｉg
＝ＣppＶslと仮定すると、
【００３７】
【数１２】
【００３８】が得られ、従って平衡状態におけるしきい
値電圧ＶT は外部より印加された制御ゲート電圧の傾向
に正確に従う。上記より、平衡条件を達成するために、
従ってセルを一定のドレイン電流でプログラミングする
ために、２個の本質的な条件が存在することが明らかで
ある。即ち、注入電流Ｉg はＶflの単調増加関数、好ま
しくは強増加関数であること、および制御ゲート電圧Ｖ
slの傾斜は、注入電流と変位電流間の平衡状態が達成さ
れるべきもの、即ち注入電流Ｉg がその増加期間におい
て、変位電流ＣppＶslに等しくなることである。
【００３９】第１の条件（注入電流が、好ましくは急速
に、フローティングゲート電圧と共に増加する）は、プ
ログラミング（ホットエレクトロン注入）のタイプによ
っておよび以下に詳細に示すように基板を負の電圧にバ
イアスすることにより、保証され：第２の条件は、制御
ゲート電圧のランプの傾斜が大きすぎないことが必要で
ある。特に、フローティングゲート電圧Ｖflがドレイン
電圧Ｖd に近い場合注入電流Ｉg は飽和する傾向に有る
ので（実験結果を示す図４参照）、この状態は傾斜Ｖsl
が最大値より小さいことを必要とする。即ち、
【００４０】
【数１３】
【００４１】であり、ここにＩg,sat は飽和値を示す。
セル基板（本体）を、ソース領域２に対して負の電圧に
バイアスする事は、一方で、書き込みの間に使用される
ドレイン電流の値を減少しその制御を向上する目的を有
し、他方でフローティングゲート電圧の強度の増加関数
となるように注入電流を増加させる目的を有する。この
方法において、平衡状態を達成するための上記第１の条
件が達成され、プログラミングは平衡に素早く達するた
めに適した注入特性Ｉg （Ｖfg）によって実行され、平
衡状態には書き込みの初期の段階および何れにしてもそ
の終了の前に確実に到達する。制御ゲート領域への電圧
ランプの印加および負の基板電圧の印加は、以下に記載
する実験結果から明らかなようにプログラミング動作を
最適化するために、相乗的に作用する。
【００４２】特に、本方法は、装置のタイプに依存して
０．５から４Ｖ間の範囲のソース本体電圧Ｖsbで基板を
バイアスすることをもくろんでおり、その動作電圧とそ
の値は図４の結果に基づいて最適化することができる。
負の基板電圧（ソース本体電圧Ｖsb＞０）の印加は、図
４に示すように注入電流の増加を引き起こす。なお図４
は、０．６μｍのセルで、Ｖsb＝０およびＶsb＝３Ｖに
対する注入電流Ｉg とドレイン電流Ｉd の特性を示す。
この図は更に、傾斜Ｖsl＝１ｍＶ／μｓおよび１００ｍ
Ｖ／μｓに対応するＶfgの平衡値を示している。特に、
この図から、注入電流およびドレイン電流の振る舞いが
向上するフローティングゲート電圧Ｖfgの範囲、および
特に平衡に達する状態を確実にするために注入電流がＶ
fgと共に大きく増加する、フローティングゲート電圧Ｖ
fgの範囲を強調することが可能であることに気が付くで
あろう。
【００４３】実施された実験結果は、セルのプログラミ
ングとソフト書き込みの両者について、上述した全ての
定性的特性を確認した。特に、多重レベルのプログラミ
ングに対して書き込みが使用される場合、同じ注入メカ
ニズムで異なるしきい値を得る事が必要であり、これは
振幅が異なるが同じ持続期間を有するパルス、または振
幅は同じであるが持続時間が異なるパルスの何れかを用
いて得る事ができる。ここで使用されるランプ形状の場
合、単にドレインパルスの幅を変える事によって異なる
しきい値を得る事が可能である。これは、Ｖd が再び低
くなると、しきい値電圧はもはや上昇せずかつプログラ
ミング動作が中断されるためである。図３ｂは、同じ制
御ゲート電圧波形を用いパルスＴprの持続時間を調節す
ることによって、どのようにして任意のしきい値を得る
ことが可能かを示している。
【００４４】正の初期値を有する制御ゲート電圧Ｖcgと
傾斜Ｖslが１００ｍＶ／μｓ（５０μＡの平衡ドレイン
電流Ｉeqとフローティングゲート電圧Ｖfg≒３．１Ｖに
対応する）を持つセルのプログラミングの間に得られた
結果を、図５ａおよび図５ｂに示す。なおこの図では、
異なる特性は初期しきい値電圧の異なる値に対応する。
ランプ電圧の使用は、電流ピーク（またはスパイク）の
存在を打ち消す事に気が付くことは重要である。この電
流ピークは、矩形の制御ゲート電圧を有しかつ基板をバ
イアスしない従来の方法において、典型的である。これ
に関連して、図６が同様に参照される。この図６では、
しきい値およびプログラミング時間がほぼ同じになるよ
うに、波形が調整されている。周知のように、新しいプ
ログラミング方法では、従来の方法によるものよりも５
倍小さな最大ドレイン電流Ｉd を得ることができる。
【００４５】上書きされたセルを回復するために書き込
みを使用した場合、各セルを流れるドレイン電流を減少
させ、セルが収束すべき方向に正確にしきい値電圧Ｖ
T,minを制御することが、非常に重要である。この場
合、実施されたテスト実験の間において、ソフト書き込
みプログラミング時間３ｍｓ、電流１．５μＡおよび
２．１Ｖの平衡電圧Ｖegに対応して、傾斜Ｖsl＝１ｍＶ
／μｓが使用された。得られた実験結果は、図７ａおよ
び７ｂに示されている。一般に、ソフト書き込みプログ
ラミング時間と電流消費は、広い範囲の値に渡って調整
され、図４のデータを使用して与えられた傾斜値に対し
てドレイン電流を非常に正確に推定することが可能であ
る。
【００４６】図７ｂから理解されるように、図３ｂのｔ
egに対応した初期遷移の後、書き込みが開始される瞬間
においてのみ影響する初期しきい値電圧に、電流Ｉd は
実質的に独立である。さらに、セルがＶT,min よりも大
きなしきい値電圧を有する場合、そのしきい値は書き込
み方法によって変更されない。さらに、各セルのドレイ
ン電流Ｉd が実質的に時間に渡って一定であり更に初期
しきい値に独立であるため、更に所望の値よりも大きな
初期電圧を有するセルは活性化されないので、セルのグ
ループによって使用される電流は容易に概算され、消去
しきい値の初期分布を知ることができる。
【００４７】図８は、最後に、ドレイン電圧Ｖd ＝４Ｖ
に対して、Ｔpr＝４５μｓ（曲線ａ）のプログラミング
およびＴpr＝３ｍｓ（曲線ｂ）のソフト書き込みの場合
における平衡ドレイン電流Ｉeq対Ｖsbのプロットを示
す。理解されるように、与えられたドレイン電圧に対し
て、負の基板電圧を使用すると、与えられた期間におけ
るプログラミングまたはソフト書き込みに必要な電流を
単調に減少させる。電流における減少は、両者の場合に
おいて同じ様なプロットを有していることに気づくであ
ろうが、しかしながらその効果は特にソフト書き込みの
場合に明らかである。このソフト書き込みでは、電圧Ｖ
sb＝３Ｖは、Ｖsb＝０Ｖの場合よりも約４０倍電流が減
少する。
【００４８】ランプ形状は、アナログブロック（通常積
分器）によって得る事ができ、あるいは実際の実行に関
係した理由により、ランプは小ステップの波形によって
エミュレートされる。このステップ近似は、ステップ状
の波形それ自身の（平均の）傾斜によって決定された平
均値の回りに発生するリップルを有する電流を生じる。
従って、ステップ状の波形の印加は、理想的な動作から
の逸脱を含み、従ってステップの持続期間および振幅に
上限を強制することが明らかである。なおこの上限は、
ドレイン電流が何れにしろ保持されるべき範囲内にその
値のバンドを限定する必要性によって決定される。
【００４９】特に、（平衡ドレイン電流Ｉeqが対応す
る）平衡条件においてセルの相互コンダクタンスがＧ
m,eq＝（ｄＩeq／ｄＶcg）であり、ΔＶcdがランプエミ
ュレーションにおいてステップ振幅を示す場合、電流変
化ΔＩeqは、ΔＩeq＝Ｇm,eq・ΔＶcdによって表せられ
る。電流のパーセント変化が、予め決められた値Ｖ％＝
（ΔＩeq／Ｉeq）よりも小さいことが要求される場合、
従って
【００５０】
【数１４】
【００５１】を保証することが必要である。一旦、ΔＶ
cdの値が決定されると、ステップ状波形の全てのパラメ
ータが決定される。これは、もしＴprがプログラミング
時間を示しＶcqSWが制御ゲート領域における全体の電圧
スイングを示す場合、ステップの数はＮ＝ＶcqSW／ΔＶ
cgに等しく、各ステップの持続期間はＴpr／Ｎに等しく
なけば成らないためである。
【００５２】この基準は、実際上、書き込みが全セルの
プログラミングかまたはソフト書き込みの何れに関係し
ているかによって、１μｓと１０ｍｓの間の範囲の持続
時間を有するステップを提供する。
【００５３】
【発明の効果】以上に説明した方法の利点は次の通りで
ある。最初に、注入電流と変位電流の間の平衡状態での
（従って、説明したように、一定のフローティングゲー
ト電圧、ドレイン電流およびしきい値電圧の増加を有す
る）セルの書き込みにより、プログラミングパラメータ
の連続制御、さらにそれ故セルの最適なプログラミング
が形成される。平衡状態では、ドレイン電流は制御され
かつ一定であるので、付加的な電流制限回路は必要な
く、それ故関連回路が単純化される。制御ゲート領域に
印加される電圧ランプの傾斜によるしきい値電圧とドレ
イン電流の正確な制御は、多重レベルメモリのプログラ
ミングの間に多重しきい値電圧での素早くかつ正確な書
き込みを共に可能とし、更にソフト書き込みに対して複
数のセルの高い平行性と低消費を備えたゆっくりした書
き込みを可能とする。更に、バイアスされた基板は、ラ
ンプゲート電圧の印加と相乗的に作用して、セルが平衡
状態に早急にかつ高い信頼性で到達することを保証す
る。
【００５４】この方法は柔軟性が高く、プログラミング
時間および電流消費を広い範囲内で最適化することがで
きるようにランプの傾斜を選択することによって、テス
ト期間およびセルの動作期間において、ダイナミックで
かつ適応性のある方法で使用することが可能であり、さ
らにそれ故、デジタルでかつ多重レベルのプログラミン
グに対しておよび消去後セルのソフト書き込みに対して
使用することが可能である。
【００５５】最後に、ここに説明し図示した方法に対し
て種々の変更および修正が可能なことは明らかであり、
これら全ては特許請求の範囲に規定するように本発明の
範囲内に入る。
【図面の簡単な説明】
【図１】通常のフラッシュセルの断面図である。
【図２】ａおよびｂは、周知の方法による２個の異なる
バイアス条件下における図１のフラッシュセルの２個の
電気的パラメータ間の関係を示す図である。
【図３】ａ、ｂおよびｃは、本発明の方法に従ったプロ
グラミング方法によるセルの３個の電気的パラメータの
プロットを示す図である。
【図４】本発明のプログラミング方法による図１のフラ
ッシュセルのその他の物理的パラメータのプロットを示
す図である。
【図５】ａおよびｂは、本方法の第１の実施例における
他のパラメータのプロットを示す図である。
【図６】本方法の第１の実施例によるその他のパラメー
タに関する図である。
【図７】ａおよびｂは、本方法の第２の実施例におけ
る、図５ａおよび図５ｂのパラメータのプロットを示す
図である。
【図８】プログラミングとソフト書き込みの場合におけ
る一個の電気的パラメータの比較プロットを示す図であ
る。
【符号の説明】
１…不揮発性メモリセル ２…ソース領域 ３…ドレイン領域 ４…半導体材料本体 ５…表面 ６…チャネル領域 ９…フローティングゲート領域 １０…トンネル酸化物層 １１…制御ゲート領域 １２…誘電体層 １５、１６、１７、１８…電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ダビド エッセーニ イタリア国，40050 モンテレンツィオ, ビア デル ピーノ，11

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 ソース領域（２）と、半導体材料本体
    （４）中に形成されたチャネル領域（６）によって前記
    ソース領域から分離されたドレイン領域（３）と、前記
    チャネル領域の少なくとも一部分上に広がりかつフロー
    ティングゲート電圧（Ｖfl）にセットされたフローティ
    ングゲート領域（９）と前記フローティングゲート領域
    の少なくとも一部分上に広がる制御ゲート領域（１１）
    を備える不揮発性メモリセル（１）のための制御された
    ホットエレクトロン書き込み方法であって、前記方法は
    前記ドレイン領域（３）と制御ゲート領域（１１）にバ
    イアス電圧を印加するステップを含み、前記フローティ
    ングゲート電圧（Ｖfl）はプログラミング時間の少なく
    とも一部分の間実質的に一定値に維持されることを特徴
    とする、不揮発性メモリセルのための制御されたホット
    エレクトロン書き込み方法。
  2. 【請求項２】 前記維持するステップは、前記制御ゲー
    ト領域（１１）に予め決められた平均傾斜を有するラン
    プ電圧（Ｖcg）を印加するステップと、前記半導体材料
    本体（４）に前記ソース領域（２）に対して負の電圧
    （Ｖsb）を印加するステップとを含み、前記予め決めら
    れた平均傾斜（Ｖcg）は飽和状態において前記チャネル
    領域（６）から前記フローティングゲート領域（９）に
    流れる飽和注入電流（Ｉg,sat ）と前記フローティング
    ゲート領域（９）と前記制御ゲート領域（１１）間のカ
    ップリング容量（Ｃpp）との比よりも小さいことを特徴
    とする請求項１に記載の方法。
  3. 【請求項３】 前記ランプ電圧（Ｖcg）は連続して直線
    的に増加することを特徴とする、請求項２に記載の方
    法。
  4. 【請求項４】 前記ランプ電圧（Ｖcg）は不連続で直線
    的に増加し複数のステップを形成することを特徴とする
    請求項２に記載の方法。
  5. 【請求項５】 前記各ステップは１μｓから１０μｓの
    範囲の持続期間を有することを特徴とする請求項４に記
    載の方法。
  6. 【請求項６】 前記負の電圧（Ｖsb）は−０．５〜−４
    Ｖの範囲であることを特徴とする請求項２から５の何れ
    か１項記載の方法。
  7. 【請求項７】 前記請求項１から６の何れか１項記載の
    方法に従って前記不揮発性メモリセルのしきい値をプロ
    グラミングするための方法。
  8. 【請求項８】 前記請求項１から６の何れか１項記載の
    方法に従って前記不揮発性メモリセルをソフト書き込み
    するための方法。
JP28774398A 1997-10-09 1998-10-09 不揮発性メモリセルのための制御されたホットエレクトロン書き込み方法 Pending JPH11191296A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP97830504A EP0908895A1 (en) 1997-10-09 1997-10-09 Controlled hot-electron writing method for non-volatile memory cells
EP97830504:3 1997-10-09

Publications (1)

Publication Number Publication Date
JPH11191296A true JPH11191296A (ja) 1999-07-13

Family

ID=8230804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28774398A Pending JPH11191296A (ja) 1997-10-09 1998-10-09 不揮発性メモリセルのための制御されたホットエレクトロン書き込み方法

Country Status (3)

Country Link
US (1) US6172908B1 (ja)
EP (1) EP0908895A1 (ja)
JP (1) JPH11191296A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124091A (ja) * 2000-10-13 2002-04-26 Semiconductor Energy Lab Co Ltd 不揮発性メモリ及び半導体装置
US7230852B2 (en) 2003-09-16 2007-06-12 Renesas Technology Corp. Non-volatile semiconductor memory device allowing efficient programming operation and erasing operation in short period of time

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1303204B1 (it) * 1998-11-27 2000-10-30 St Microelectronics Srl Metodo di programmazione di celle di memoria non volatile ad elevataprecisione, con velocita' di programmazione ottimizzata.
US6282145B1 (en) 1999-01-14 2001-08-28 Silicon Storage Technology, Inc. Array architecture and operating methods for digital multilevel nonvolatile memory integrated circuit system
US6522584B1 (en) * 2001-08-02 2003-02-18 Micron Technology, Inc. Programming methods for multi-level flash EEPROMs
US7038248B2 (en) * 2002-02-15 2006-05-02 Sandisk Corporation Diverse band gap energy level semiconductor device
DE60328354D1 (de) 2003-02-20 2009-08-27 St Microelectronics Srl Programmierverfahren eines elektrisch programmierbaren, nichtflüchtigen Multibithalbleiterspeichers
US7102930B2 (en) * 2003-10-14 2006-09-05 Silicon Storage Technology, Inc. Method of programming a non-volatile memory cell to eliminate or to minimize program deceleration
ITTO20040470A1 (it) * 2004-07-08 2004-10-08 St Microelectronics Srl Circuito di lettura/verifica di celle di memoria multilivello con tensione di lettura a rampa e relativo metodo di lettura/verifica.
JP3962769B2 (ja) * 2004-11-01 2007-08-22 株式会社Ｇｅｎｕｓｉｏｎ 不揮発性半導体記憶装置およびその書込方法
US7257029B2 (en) * 2005-07-25 2007-08-14 Macronix International Co., Ltd. Systems and methods for improved programming of flash based devices
US7590005B2 (en) * 2006-04-06 2009-09-15 Macronix International Co., Ltd. Program and erase methods with substrate transient hot carrier injections in a non-volatile memory
KR100729057B1 (ko) * 2006-08-30 2007-06-14 동부일렉트로닉스 주식회사 반도체 소자의 플로팅 게이트를 이용한 정전 용량 측정방법
US9384842B1 (en) 2015-05-20 2016-07-05 Freescale Semiconductor, Inc. Method and system to improve soft-programming time in non-volatile memory

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5042009A (en) 1988-12-09 1991-08-20 Waferscale Integration, Inc. Method for programming a floating gate memory device
EP0463331A3 (en) * 1990-06-28 1992-12-23 Texas Instruments Incorporated An improved method for programming a non-volatile memory
US5521867A (en) 1993-12-01 1996-05-28 Advanced Micro Devices, Inc. Adjustable threshold voltage conversion circuit
US5487033A (en) * 1994-06-28 1996-01-23 Intel Corporation Structure and method for low current programming of flash EEPROMS
US5576991A (en) 1994-07-01 1996-11-19 Advanced Micro Devices, Inc. Multistepped threshold convergence for a flash memory array
JP3730272B2 (ja) * 1994-09-17 2005-12-21 株式会社東芝 不揮発性半導体記憶装置
US5481492A (en) * 1994-12-14 1996-01-02 The United States Of America As Represented By The Secretary Of The Navy Floating gate injection voltage regulator
US5659504A (en) 1995-05-25 1997-08-19 Lucent Technologies Inc. Method and apparatus for hot carrier injection
US5546340A (en) 1995-06-13 1996-08-13 Advanced Micro Devices, Inc. Non-volatile memory array with over-erase correction
US5576992A (en) * 1995-08-30 1996-11-19 Texas Instruments Incorporated Extended-life method for soft-programming floating-gate memory cells
US5856946A (en) * 1997-04-09 1999-01-05 Advanced Micro Devices, Inc. Memory cell programming with controlled current injection

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124091A (ja) * 2000-10-13 2002-04-26 Semiconductor Energy Lab Co Ltd 不揮発性メモリ及び半導体装置
US7855919B2 (en) 2000-10-13 2010-12-21 Semiconductor Energy Laboratory Co., Ltd. Non-volatile memory and semiconductor device
US8054690B2 (en) 2000-10-13 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Non-volatile memory and semiconductor device
US8315101B2 (en) 2000-10-13 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Non-volatile memory and semiconductor device
US7230852B2 (en) 2003-09-16 2007-06-12 Renesas Technology Corp. Non-volatile semiconductor memory device allowing efficient programming operation and erasing operation in short period of time
US7339831B2 (en) 2003-09-16 2008-03-04 Renesas Technology Corp. Non-volatile semiconductor memory device allowing efficient programming operation and erasing operation in short period of time

Also Published As

Publication number Publication date
EP0908895A1 (en) 1999-04-14
US6172908B1 (en) 2001-01-09

Similar Documents

Publication Publication Date Title
JP4869623B2 (ja) 電荷トラップ不揮発性メモリのための電荷均衡化を有する動作方式
JP3258065B2 (ja) フローティングゲートメモリセルのプログラミングに関する方法
US6169693B1 (en) Self-convergence of post-erase threshold voltages in a flash memory cell using transient response
US6411547B2 (en) Nonvolatile memory cell and method for programming and/or verifying the same
KR100311109B1 (ko) 비휘발성반도체기억장치의소거방법
JPH11191296A (ja) 不揮発性メモリセルのための制御されたホットエレクトロン書き込み方法
JP2003506816A (ja) Ｖｔ分布を引き締めるためのソフトプログラミングのためのランプ状ゲート技術
US6614693B1 (en) Combination erase waveform to reduce oxide trapping centers generation rate of flash EEPROM
US5856946A (en) Memory cell programming with controlled current injection
JPH09162313A (ja) 不揮発性半導体記憶装置およびその使用方法
US6778442B1 (en) Method of dual cell memory device operation for improved end-of-life read margin
TWI773334B (zh) 藉由對出現隨機電報雜訊之記憶體單元進行程式化調整而改善類比非揮發性記憶體中之讀取電流穩定性的方法
TWI750793B (zh) 藉由限制抹除與程式化之間的時間間隔以提高在類比非揮發性記憶體中讀取電流穩定性之方法
US6055183A (en) Erase method of flash EEPROM by using snapback characteristic
US5862078A (en) Mixed mode erase method to improve flash eeprom write/erase threshold closure
US5903499A (en) Method to erase a flash EEPROM using negative gate source erase followed by a high negative gate erase
US6049486A (en) Triple mode erase scheme for improving flash EEPROM cell threshold voltage (VT) cycling closure effect
US6049484A (en) Erase method to improve flash EEPROM endurance by combining high voltage source erase and negative gate erase
US20040062118A1 (en) Erase of a non-volatile memory
US5949717A (en) Method to improve flash EEPROM cell write/erase threshold voltage closure
JP3425881B2 (ja) 不揮発性半導体記憶装置及び不揮発性半導体記憶装置におけるデータの消去方法
US20220044743A1 (en) Methods and Devices for Erasing Non-Volatile Memory
JPH11297860A (ja) 半導体記憶装置
TWI600016B (zh) 用於程式化分離閘非揮發性記憶體單元之系統及方法
JPH04359476A (ja) 不揮発性半導体メモリの書き換え方法