JPH11177342A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPH11177342A JPH11177342A JP36238797A JP36238797A JPH11177342A JP H11177342 A JPH11177342 A JP H11177342A JP 36238797 A JP36238797 A JP 36238797A JP 36238797 A JP36238797 A JP 36238797A JP H11177342 A JPH11177342 A JP H11177342A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- cmos inverter
- oscillation circuit
- circuit
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】
【課題】 圧電振動子を用いた発振回路の、入力容量を
一定にし、かつ直流成分遮断用のコンデンサを不要と
し、発振周波数が安定した発振回路を得ること。 【解決手段】 ＣＭＯＳインバータと、このＣＭＯＳイ
ンバータの入出力端子間に接続された圧電振動子と、前
記ＣＭＯＳインバータの入力端子と第１定電位源との間
に接続された第１コンデンサと、前記ＣＭＯＳインバー
タの出力端子と第１定電位源との間に接続された第２コ
ンデンサと、前記ＣＭＯＳインバータの入力端子に一端
が接続された帰還抵抗と、この帰還抵抗の他端を入力信
号に応じて第２定電位源あるいは上記ＣＭＯＳインバー
タの出力端子のいずれかに接続を切り換えるスイッチと
を備え、不安定なキャパシタ成分を除き、安定な周波数
を発振させると共に、直流阻止用のコンデンサ及びに直
流バイアス設定用抵抗を不要とした。
一定にし、かつ直流成分遮断用のコンデンサを不要と
し、発振周波数が安定した発振回路を得ること。 【解決手段】 ＣＭＯＳインバータと、このＣＭＯＳイ
ンバータの入出力端子間に接続された圧電振動子と、前
記ＣＭＯＳインバータの入力端子と第１定電位源との間
に接続された第１コンデンサと、前記ＣＭＯＳインバー
タの出力端子と第１定電位源との間に接続された第２コ
ンデンサと、前記ＣＭＯＳインバータの入力端子に一端
が接続された帰還抵抗と、この帰還抵抗の他端を入力信
号に応じて第２定電位源あるいは上記ＣＭＯＳインバー
タの出力端子のいずれかに接続を切り換えるスイッチと
を備え、不安定なキャパシタ成分を除き、安定な周波数
を発振させると共に、直流阻止用のコンデンサ及びに直
流バイアス設定用抵抗を不要とした。
Description
【０００１】
【発明の属する技術分野】本発明は、水晶振動子などの
圧電振動子を用いた発振回路に関する。
圧電振動子を用いた発振回路に関する。
【０００２】
【従来の技術】時計などの基準クロック発生源として用
いられる発振回路は、ＣＭＯＳインバータの入出力端子
間に水晶振動子などの圧電振動子を接続し、このＣＭＯ
Ｓインバータの入力端子及び出力端子と定電位点間にそ
れぞれコンデンサを接続し、さらにＣＭＯＳインバータ
の入出力端子間に帰還抵抗を接続して構成している。
いられる発振回路は、ＣＭＯＳインバータの入出力端子
間に水晶振動子などの圧電振動子を接続し、このＣＭＯ
Ｓインバータの入力端子及び出力端子と定電位点間にそ
れぞれコンデンサを接続し、さらにＣＭＯＳインバータ
の入出力端子間に帰還抵抗を接続して構成している。
【０００３】図４は、そのような水晶振動子を用いた発
振回路の一般的な構成を示した電気回路図で、１は水晶
振動子、２はＣＭＯＳインバータ、３及び４はコンデン
サ、５ａは帰還抵抗としてのＣＭＯＳトランジスタ、６
は発振停止用のＮチャンネルＭＯＳトランジスタであ
る。
振回路の一般的な構成を示した電気回路図で、１は水晶
振動子、２はＣＭＯＳインバータ、３及び４はコンデン
サ、５ａは帰還抵抗としてのＣＭＯＳトランジスタ、６
は発振停止用のＮチャンネルＭＯＳトランジスタであ
る。
【０００４】通常、帰還抵抗には数ＭΩ程度の大きな抵
抗値のものが用いられるが、抵抗値のばらつきや抵抗値
の温度変化が大きく（約５０％程度）ても発振に支障は
ないことから、帰還抵抗としてＰチャンネルＭＯＳトラ
ンジスタとＮチャンネルＭＯＳトランジスタで構成され
るＣＭＯＳトランジスタ５ａが高抵抗器として用いられ
ていた。
抗値のものが用いられるが、抵抗値のばらつきや抵抗値
の温度変化が大きく（約５０％程度）ても発振に支障は
ないことから、帰還抵抗としてＰチャンネルＭＯＳトラ
ンジスタとＮチャンネルＭＯＳトランジスタで構成され
るＣＭＯＳトランジスタ５ａが高抵抗器として用いられ
ていた。
【０００５】このように構成される発振回路において、
発振停止信号Ｓ１をＨレベルにすると、帰還抵抗として
のＣＭＯＳトランジスタ５ａがオフし、ＮチャンネルＭ
ＯＳトランジスタ６がオンすることにより、ＣＭＯＳイ
ンバータ２の入力端子が定電位点である接地電位にプル
ダウンされて発振が停止する。
発振停止信号Ｓ１をＨレベルにすると、帰還抵抗として
のＣＭＯＳトランジスタ５ａがオフし、ＮチャンネルＭ
ＯＳトランジスタ６がオンすることにより、ＣＭＯＳイ
ンバータ２の入力端子が定電位点である接地電位にプル
ダウンされて発振が停止する。
【０００６】一方、この帰還抵抗の抵抗値を小さくする
ことによりオーバートーン水晶発振回路を構成できるこ
とが知られている。その抵抗値は発振させるべき次数
（３次波、５次波など）に応じて定められ、発振回路の
条件にもよるが、例えば３〜１０ＫΩ程度である。
ことによりオーバートーン水晶発振回路を構成できるこ
とが知られている。その抵抗値は発振させるべき次数
（３次波、５次波など）に応じて定められ、発振回路の
条件にもよるが、例えば３〜１０ＫΩ程度である。
【０００７】図５は、そのようなオーバートーン水晶発
振回路の構成を示す電気回路図であり、５ｂは帰還抵抗
としての薄膜抵抗、７は直流阻止用のコンデンサ、８は
直流バイアス設定用の高抵抗のＭＯＳトランジスタであ
る。なお、図４の素子に相当する素子には同じ符号を付
けて説明は省略している。
振回路の構成を示す電気回路図であり、５ｂは帰還抵抗
としての薄膜抵抗、７は直流阻止用のコンデンサ、８は
直流バイアス設定用の高抵抗のＭＯＳトランジスタであ
る。なお、図４の素子に相当する素子には同じ符号を付
けて説明は省略している。
【０００８】帰還抵抗の抵抗値を小さくしてオーバート
ーン水晶発振回路を構成する場合には、帰還抵抗５ｂの
抵抗値が変化するとカットオフ周波数Ｆｃがシフトし、
例えば３次オーバートーン発振回路において基本波発振
あるいは５次オーバートーン発振に発振条件が変化する
など、安定して所定のオーバートーン発振をさせること
ができなくなる。従って、帰還抵抗としては、抵抗値の
ばらつきや抵抗値の温度変化が大きいＭＯＳトランジス
タでなく、抵抗値のばらつきや変化の少ない高精度の薄
膜抵抗を使用している。
ーン水晶発振回路を構成する場合には、帰還抵抗５ｂの
抵抗値が変化するとカットオフ周波数Ｆｃがシフトし、
例えば３次オーバートーン発振回路において基本波発振
あるいは５次オーバートーン発振に発振条件が変化する
など、安定して所定のオーバートーン発振をさせること
ができなくなる。従って、帰還抵抗としては、抵抗値の
ばらつきや抵抗値の温度変化が大きいＭＯＳトランジス
タでなく、抵抗値のばらつきや変化の少ない高精度の薄
膜抵抗を使用している。
【０００９】また、帰還抵抗として、低抵抗化ととも
に、スイッチ機能を持たない抵抗を使用することにとも
ない、発振停止時（ＮチャンネルＭＯＳトランジスタ６
がオン時）の消費電力が増大するのを防止するために直
流阻止用のコンデンサ７を帰還抵抗としての薄膜抵抗５
ｂに直列に接続して帰還回路を形成するとともに、これ
と並列に高抵抗（数１００ＫΩ〜数ＭΩ程度）の抵抗値
を持つＭＯＳトランジスタ８からなる直流バイアス設定
回路を形成している。
に、スイッチ機能を持たない抵抗を使用することにとも
ない、発振停止時（ＮチャンネルＭＯＳトランジスタ６
がオン時）の消費電力が増大するのを防止するために直
流阻止用のコンデンサ７を帰還抵抗としての薄膜抵抗５
ｂに直列に接続して帰還回路を形成するとともに、これ
と並列に高抵抗（数１００ＫΩ〜数ＭΩ程度）の抵抗値
を持つＭＯＳトランジスタ８からなる直流バイアス設定
回路を形成している。
【００１０】この発振回路において、発振停止信号Ｓ１
がＬレベルのとき、ＮチャンネルＭＯＳトランジスタ６
がオフ、直流バイアス設定用のＭＯＳトランジスタ８が
オンして所定次数のオーバートーン周波数で発振し、発
振停止信号Ｓ１をＨレベルにすると、直流バイアス設定
用のＭＯＳトランジスタ８がオフし、ＮチャンネルＭＯ
Ｓトランジスタ６がオンすることにより、ＣＭＯＳイン
バータ２の入力端子が定電位点である接地電位にプルダ
ウンされて発振が停止する。
がＬレベルのとき、ＮチャンネルＭＯＳトランジスタ６
がオフ、直流バイアス設定用のＭＯＳトランジスタ８が
オンして所定次数のオーバートーン周波数で発振し、発
振停止信号Ｓ１をＨレベルにすると、直流バイアス設定
用のＭＯＳトランジスタ８がオフし、ＮチャンネルＭＯ
Ｓトランジスタ６がオンすることにより、ＣＭＯＳイン
バータ２の入力端子が定電位点である接地電位にプルダ
ウンされて発振が停止する。
【００１１】
【発明が解決しようとする課題】以上説明した従来の発
振回路では、発振停止用ＭＯＳトランジスタ６がＣＭＯ
Ｓインバータ２の入力端子に接続されているから、発振
時、すなわち発振停止用ＭＯＳトランジスタ６のオフ時
に、この発振停止用ＭＯＳトランジスタ６のもつキャパ
シタンス成分が入力回路に直接接続され入力容量に付加
される。この付加されるＭＯＳトランジスタ６のキャパ
シタンス成分が電源電圧により変動すること、及び製造
工程によりばらつくことから、発振回路のトータルの入
力容量が一定せず、発振周波数が安定した発振回路を得
ることが困難であった。
振回路では、発振停止用ＭＯＳトランジスタ６がＣＭＯ
Ｓインバータ２の入力端子に接続されているから、発振
時、すなわち発振停止用ＭＯＳトランジスタ６のオフ時
に、この発振停止用ＭＯＳトランジスタ６のもつキャパ
シタンス成分が入力回路に直接接続され入力容量に付加
される。この付加されるＭＯＳトランジスタ６のキャパ
シタンス成分が電源電圧により変動すること、及び製造
工程によりばらつくことから、発振回路のトータルの入
力容量が一定せず、発振周波数が安定した発振回路を得
ることが困難であった。
【００１２】また、特に第５図のオーバートーン発振回
路では停止時の消費電力が増大するのを防止するための
直流阻止用のコンデンサ７を帰還回路に設ける一方、さ
らに直流バイアス設定用のＭＯＳトランジスタ８を設け
るために、発振回路を構成するうえで大きな面積が必要
となり、回路接続も複雑になるという問題があった。
路では停止時の消費電力が増大するのを防止するための
直流阻止用のコンデンサ７を帰還回路に設ける一方、さ
らに直流バイアス設定用のＭＯＳトランジスタ８を設け
るために、発振回路を構成するうえで大きな面積が必要
となり、回路接続も複雑になるという問題があった。
【００１３】そこで、本発明は、入力容量を一定にし、
かつ直流成分遮断用のコンデンサを不要とし、必要面積
が小さく発振周波数が安定した発振回路を得ることを目
的とする。
かつ直流成分遮断用のコンデンサを不要とし、必要面積
が小さく発振周波数が安定した発振回路を得ることを目
的とする。
【００１４】
【課題を解決するための手段】請求項１の発振回路は、
ＣＭＯＳインバータと、このＣＭＯＳインバータの入出
力端子間に接続された圧電振動子と、前記ＣＭＯＳイン
バータの入力端子と第１定電位源との間に接続された第
１コンデンサと、前記ＣＭＯＳインバータの出力端子と
第１定電位源との間に接続された第２コンデンサと、前
記ＣＭＯＳインバータの入力端子に一端が接続された帰
還抵抗と、この帰還抵抗の他端を入力信号に応じて第２
定電位源あるいは上記ＣＭＯＳインバータの出力端子の
いずれかに接続を切り換えるスイッチとを備えたことを
特徴とする。
ＣＭＯＳインバータと、このＣＭＯＳインバータの入出
力端子間に接続された圧電振動子と、前記ＣＭＯＳイン
バータの入力端子と第１定電位源との間に接続された第
１コンデンサと、前記ＣＭＯＳインバータの出力端子と
第１定電位源との間に接続された第２コンデンサと、前
記ＣＭＯＳインバータの入力端子に一端が接続された帰
還抵抗と、この帰還抵抗の他端を入力信号に応じて第２
定電位源あるいは上記ＣＭＯＳインバータの出力端子の
いずれかに接続を切り換えるスイッチとを備えたことを
特徴とする。
【００１５】この構成によれば、ＣＭＯＳインバータの
入力端子には発振停止用のＭＯＳトランジスタによる不
安定なキャパシタ成分が付加されず、発振回路の諸常数
の設定が簡単になるとともに、安定な周波数を発振する
ことができる。また、従来オーバートーン周波数を発振
させる場合に必要とされていた直流阻止用のコンデンサ
及びに直流バイアス設定用の高抵抗値をもつＭＯＳトラ
ンジスタを必要とせず、発振回路を小さい面積で構成で
き、回路接続も簡単にできる。
入力端子には発振停止用のＭＯＳトランジスタによる不
安定なキャパシタ成分が付加されず、発振回路の諸常数
の設定が簡単になるとともに、安定な周波数を発振する
ことができる。また、従来オーバートーン周波数を発振
させる場合に必要とされていた直流阻止用のコンデンサ
及びに直流バイアス設定用の高抵抗値をもつＭＯＳトラ
ンジスタを必要とせず、発振回路を小さい面積で構成で
き、回路接続も簡単にできる。
【００１６】請求項２の発振回路は、前記帰還抵抗を前
記ＣＭＯＳインバータの入力端子のプルダウン抵抗また
はプルアップ抵抗として共用することを特徴とする。
記ＣＭＯＳインバータの入力端子のプルダウン抵抗また
はプルアップ抵抗として共用することを特徴とする。
【００１７】
【発明の実施の形態】本発明の実施例を説明する前に、
先ず、本発明の原理を図１を参照して説明する。図１
（ａ）は発振回路の全体回路図、同図（ｂ）は発振停止
状態図、同図（ｃ）は発振状態図をそれぞれ示したもの
である。これらの図において、１は水晶振動子、２はＣ
ＭＯＳインバータ、３及び４はコンデンサ、５ｃは帰還
抵抗、９は発振停止信号Ｓ１により切換接点ｃがｂ接点
からａ接点に切替られる切換スイッチである。
先ず、本発明の原理を図１を参照して説明する。図１
（ａ）は発振回路の全体回路図、同図（ｂ）は発振停止
状態図、同図（ｃ）は発振状態図をそれぞれ示したもの
である。これらの図において、１は水晶振動子、２はＣ
ＭＯＳインバータ、３及び４はコンデンサ、５ｃは帰還
抵抗、９は発振停止信号Ｓ１により切換接点ｃがｂ接点
からａ接点に切替られる切換スイッチである。
【００１８】この発振回路は、基本波周波数発振回路あ
るいはオーバートーン発振回路として構成できるが、基
本波周波数発振回路とする場合には、帰還抵抗５ｃの抵
抗値を高く（例えば数ＭΩ程度）設定し、オーバートー
ン発振回路とする場合には、帰還抵抗５ｃの抵抗値を低
く（例えば３〜１０ＫΩ程度）設定する。
るいはオーバートーン発振回路として構成できるが、基
本波周波数発振回路とする場合には、帰還抵抗５ｃの抵
抗値を高く（例えば数ＭΩ程度）設定し、オーバートー
ン発振回路とする場合には、帰還抵抗５ｃの抵抗値を低
く（例えば３〜１０ＫΩ程度）設定する。
【００１９】ＣＭＯＳインバータ２の入出力端子間には
水晶振動子１が並列に接続されると共に、その入出力端
子と接地間にはそれぞれコンデンサ３および４が接続さ
れる。また、切換スイッチ９の切換接点ｃは帰還抵抗５
ｃを介してＣＭＯＳインバータ２の入力端子に、切換ス
イッチ９のｂ接点はＣＭＯＳインバータ２の出力端子
に、切換スイッチ９のａ接点は定電位点ＶＳＳに接続さ
れる。
水晶振動子１が並列に接続されると共に、その入出力端
子と接地間にはそれぞれコンデンサ３および４が接続さ
れる。また、切換スイッチ９の切換接点ｃは帰還抵抗５
ｃを介してＣＭＯＳインバータ２の入力端子に、切換ス
イッチ９のｂ接点はＣＭＯＳインバータ２の出力端子
に、切換スイッチ９のａ接点は定電位点ＶＳＳに接続さ
れる。
【００２０】この構成で、発振停止信号Ｓ１がＬレベル
のときは、切換スイッチ９の切換接点ｃがａ接点側に切
り換わって帰還抵抗５ｃがＣＭＯＳインバータ２の入出
力端子間に接続される。このときの発振回路は、図１
（ｃ）に示す回路構成となり、ＣＭＯＳインバータ２の
入力端子には所定の直流バイアス電圧が印加され、帰還
抵抗５ｃの値に応じた次数の周波数（基本周波数あるい
は所定オーバートーン周波数）で発振する。
のときは、切換スイッチ９の切換接点ｃがａ接点側に切
り換わって帰還抵抗５ｃがＣＭＯＳインバータ２の入出
力端子間に接続される。このときの発振回路は、図１
（ｃ）に示す回路構成となり、ＣＭＯＳインバータ２の
入力端子には所定の直流バイアス電圧が印加され、帰還
抵抗５ｃの値に応じた次数の周波数（基本周波数あるい
は所定オーバートーン周波数）で発振する。
【００２１】また、発振停止信号Ｓ１がＨレベルのとき
は、切換スイッチ９の切換接点ｃがｂ接点側に切り換わ
って帰還抵抗５ｃが定電位点ＶＳＳに接続される。この
ときの発振回路は、図１（ｂ）に示す回路構成となり、
帰還抵抗５ｃはＣＭＯＳインバータ２の入出力端子間か
ら切り放され、ＣＭＯＳインバータ２の入力端子は帰還
抵抗５ｃを介して定電位ＶＳＳに固定され、発振を停止
する。
は、切換スイッチ９の切換接点ｃがｂ接点側に切り換わ
って帰還抵抗５ｃが定電位点ＶＳＳに接続される。この
ときの発振回路は、図１（ｂ）に示す回路構成となり、
帰還抵抗５ｃはＣＭＯＳインバータ２の入出力端子間か
ら切り放され、ＣＭＯＳインバータ２の入力端子は帰還
抵抗５ｃを介して定電位ＶＳＳに固定され、発振を停止
する。
【００２２】なお、この発振回路の発振停止時にＣＭＯ
Ｓインバータ２の入力端が帰還抵抗５ｃを介して定電位
点ＶＳＳに接続されるため、帰還抵抗５ｃをＣＭＯＳイ
ンバータの入力端電位を固定電位に設定するためのプル
ダウン抵抗あるいはプルアップ抵抗として共用すること
ができ、専用のプルダウン抵抗あるいはプルアップ抵抗
を省くことができる。
Ｓインバータ２の入力端が帰還抵抗５ｃを介して定電位
点ＶＳＳに接続されるため、帰還抵抗５ｃをＣＭＯＳイ
ンバータの入力端電位を固定電位に設定するためのプル
ダウン抵抗あるいはプルアップ抵抗として共用すること
ができ、専用のプルダウン抵抗あるいはプルアップ抵抗
を省くことができる。
【００２３】この発振回路によれば、ＣＭＯＳインバー
タ２の入力端子には従来のように発振停止用のＭＯＳト
ランジスタによる不安定なキャパシタ成分が付加されな
いため、発振回路の諸常数の設定が簡単になるととも
に、設定された次数の周波数で安定に発振することがで
きる。また、従来オーバートーン周波数を発振させる場
合に必要とされていた直流阻止用のコンデンサ及びに直
流バイアス設定用の高抵抗値をもつＭＯＳトランジスタ
を必要とせず、発振回路を小さい面積で構成でき、回路
接続も簡単にできる。
タ２の入力端子には従来のように発振停止用のＭＯＳト
ランジスタによる不安定なキャパシタ成分が付加されな
いため、発振回路の諸常数の設定が簡単になるととも
に、設定された次数の周波数で安定に発振することがで
きる。また、従来オーバートーン周波数を発振させる場
合に必要とされていた直流阻止用のコンデンサ及びに直
流バイアス設定用の高抵抗値をもつＭＯＳトランジスタ
を必要とせず、発振回路を小さい面積で構成でき、回路
接続も簡単にできる。
【００２４】図２は、上記図１に説明した発振回路の原
理図を具体化した本発明の一実施例に係る発振回路の構
成図で、図１と同一部分には同一符号を付している。図
２の構成で図１と異なる点は切換スイッチ９を具体的に
ＭＯＳトランジスタで構成している点である。
理図を具体化した本発明の一実施例に係る発振回路の構
成図で、図１と同一部分には同一符号を付している。図
２の構成で図１と異なる点は切換スイッチ９を具体的に
ＭＯＳトランジスタで構成している点である。
【００２５】即ち、切換スイッチ９を、一端がＣＭＯＳ
インバータ２の入力端子に接続された帰還抵抗５ｃの他
端側と固定定電位点ＶＳＳとの間に接続されたＮチャン
ネルＭＯＳトランジスタ９ｃと、帰還抵抗５ｃの他端側
とＣＭＯＳインバータ２の出力端子間に接続されたＰチ
ャンネルＭＯＳトランジスタとＮチャンネルＭＯＳトラ
ンジスタとの並列回路から成るＣＭＯＳトランジスタ９
ａと、そのＣＭＯＳトランジスタ９ａの一方の入力端子
に接続されたインバータ９ｂと、ＭＯＳトランジスタ９
ｃとＣＭＯＳトランジスタ９ａの他方およびインバータ
９ｂの各入力端子に接続された発振停止信号Ｓ１の入力
線とから構成した点である。
インバータ２の入力端子に接続された帰還抵抗５ｃの他
端側と固定定電位点ＶＳＳとの間に接続されたＮチャン
ネルＭＯＳトランジスタ９ｃと、帰還抵抗５ｃの他端側
とＣＭＯＳインバータ２の出力端子間に接続されたＰチ
ャンネルＭＯＳトランジスタとＮチャンネルＭＯＳトラ
ンジスタとの並列回路から成るＣＭＯＳトランジスタ９
ａと、そのＣＭＯＳトランジスタ９ａの一方の入力端子
に接続されたインバータ９ｂと、ＭＯＳトランジスタ９
ｃとＣＭＯＳトランジスタ９ａの他方およびインバータ
９ｂの各入力端子に接続された発振停止信号Ｓ１の入力
線とから構成した点である。
【００２６】なお、ＭＯＳトランジスタ９ａはスイッチ
としての機能を向上させるために、ＰチャンネルＭＯＳ
トランジスタとＮチャンネルＭＯＳトランジスタとが並
列に接続されるＣＭＯＳ構成となっているが、このＭＯ
Ｓトランジスタ９ａはＰチャンネルＭＯＳトランジスタ
あるいはＮチャンネルＭＯＳトランジスタのいずれか単
独のＭＯＳトランジスタで構成することもできる。
としての機能を向上させるために、ＰチャンネルＭＯＳ
トランジスタとＮチャンネルＭＯＳトランジスタとが並
列に接続されるＣＭＯＳ構成となっているが、このＭＯ
Ｓトランジスタ９ａはＰチャンネルＭＯＳトランジスタ
あるいはＮチャンネルＭＯＳトランジスタのいずれか単
独のＭＯＳトランジスタで構成することもできる。
【００２７】図２の回路構成で、発振停止信号Ｓ１がＬ
レベルに設定されると、その発振停止信号Ｓ１によりＮ
チャンネルＭＯＳトランジスタ９ｃがオフし、一方発振
停止信号Ｓ１およびその反転信号によりＭＯＳトランジ
スタ９ａがオンして、帰還抵抗５ｃがＣＭＯＳインバー
タ２の入出力端子間に接続されて帰還回路が形成される
とともに、ＣＭＯＳインバータ２の入力端子に所定の直
流バイアスが印加され、発振回路は、所定次数の周波数
（基本波周波数あるいはオーバートーン周波数）で安定
した発振が行われる。
レベルに設定されると、その発振停止信号Ｓ１によりＮ
チャンネルＭＯＳトランジスタ９ｃがオフし、一方発振
停止信号Ｓ１およびその反転信号によりＭＯＳトランジ
スタ９ａがオンして、帰還抵抗５ｃがＣＭＯＳインバー
タ２の入出力端子間に接続されて帰還回路が形成される
とともに、ＣＭＯＳインバータ２の入力端子に所定の直
流バイアスが印加され、発振回路は、所定次数の周波数
（基本波周波数あるいはオーバートーン周波数）で安定
した発振が行われる。
【００２８】逆に発振停止信号Ｓ１がＨレベルに設定さ
れると、発振停止信号Ｓ１およびその反転信号によりＭ
ＯＳトランジスタ９ａがオフして帰還回路が開放され、
一方発振停止信号Ｓ１によりＮチャンネルＭＯＳトラン
ジスタ９ＣがオンしてＣＭＯＳインバータ２の入力端子
が固定電位ＶＳＳとなり、発振回路は発振が停止する。
れると、発振停止信号Ｓ１およびその反転信号によりＭ
ＯＳトランジスタ９ａがオフして帰還回路が開放され、
一方発振停止信号Ｓ１によりＮチャンネルＭＯＳトラン
ジスタ９ＣがオンしてＣＭＯＳインバータ２の入力端子
が固定電位ＶＳＳとなり、発振回路は発振が停止する。
【００２９】この発振回路で帰還抵抗５ｃと直列に接続
されるＮチャンネルＭＯＳトランジスタ９ｃおよびＭＯ
Ｓトランジスタ９ａは帰還抵抗５ｃと比較して低抵抗で
あり、これらのＭＯＳトランジスタの面積を小さくでき
る。ＭＯＳトランジスタ９ａの抵抗値に最大５０％程度
のばらつきあるいは変動があったしとても帰還抵抗５ｃ
の抵抗値（基本波周波数発振回路の場合で数ＭΩ程度、
オーバートーン発振回路の場合で３〜１０ＫΩ程度）に
比べて小さいから、帰還回路のトータルの抵抗値のばら
つきあるいは変動は小さく、所定次数での発振条件とし
て回路上問題とはならない。
されるＮチャンネルＭＯＳトランジスタ９ｃおよびＭＯ
Ｓトランジスタ９ａは帰還抵抗５ｃと比較して低抵抗で
あり、これらのＭＯＳトランジスタの面積を小さくでき
る。ＭＯＳトランジスタ９ａの抵抗値に最大５０％程度
のばらつきあるいは変動があったしとても帰還抵抗５ｃ
の抵抗値（基本波周波数発振回路の場合で数ＭΩ程度、
オーバートーン発振回路の場合で３〜１０ＫΩ程度）に
比べて小さいから、帰還回路のトータルの抵抗値のばら
つきあるいは変動は小さく、所定次数での発振条件とし
て回路上問題とはならない。
【００３０】また、ＮチャンネルＭＯＳトランジスタ９
ｃは、発振時にオフとなっており、このＮチャンネルＭ
ＯＳトランジスタ９ｃのキャパシタンス成分がＣＭＯＳ
インバータ２の入力回路に接続されることになるが、帰
還抵抗５ｃを介して接続されているため、Ｎチャンネル
ＭＯＳトランジスタ９ｃのキャパシタンス成分の大きさ
及びその変動がトータルの入力容量に対して与える影響
はきわめて小さく、実質上無視できる程度のものであ
る。
ｃは、発振時にオフとなっており、このＮチャンネルＭ
ＯＳトランジスタ９ｃのキャパシタンス成分がＣＭＯＳ
インバータ２の入力回路に接続されることになるが、帰
還抵抗５ｃを介して接続されているため、Ｎチャンネル
ＭＯＳトランジスタ９ｃのキャパシタンス成分の大きさ
及びその変動がトータルの入力容量に対して与える影響
はきわめて小さく、実質上無視できる程度のものであ
る。
【００３１】したがって、第１図の基本的な発振回路に
おけると同様に、発振回路の諸常数の設定が簡単になる
とともに、安定な周波数で発振することができる。な
お、ＮチャンネルＭＯＳトランジスタ９ｃのキャパシタ
ンス成分はＣＭＯＳインバータ２の出力回路にも接続さ
れることになるが、この場合もＭＯＳトランジスタ９ａ
の抵抗を介して接続されているため、上述の入力容量に
おけると同様に、その影響は小さく実質上問題とならな
い。
おけると同様に、発振回路の諸常数の設定が簡単になる
とともに、安定な周波数で発振することができる。な
お、ＮチャンネルＭＯＳトランジスタ９ｃのキャパシタ
ンス成分はＣＭＯＳインバータ２の出力回路にも接続さ
れることになるが、この場合もＭＯＳトランジスタ９ａ
の抵抗を介して接続されているため、上述の入力容量に
おけると同様に、その影響は小さく実質上問題とならな
い。
【００３２】また、従来オーバートーン周波数を発振さ
せる場合に必要とされていた直流阻止用のコンデンサ及
び直流バイアス設定用の高抵抗値をもつＭＯＳトランジ
スタを必要とせず、発振回路を小さい面積で構成でき、
回路接続も簡単にできる。
せる場合に必要とされていた直流阻止用のコンデンサ及
び直流バイアス設定用の高抵抗値をもつＭＯＳトランジ
スタを必要とせず、発振回路を小さい面積で構成でき、
回路接続も簡単にできる。
【００３３】なお、図２の発振回路では、切換スイッチ
９をＭＯＳトランジスタで構成しているが、切換スイッ
チ９はＭＯＳトランジスタに限られず、ＭＯＳトランジ
スタと同様に電圧制御型双方向スイッチとして機能する
電界効果トランジスタＦＥＴ、例えば接合型電界効果ト
ランジスタＪＦＥＴ等で構成することができる。
９をＭＯＳトランジスタで構成しているが、切換スイッ
チ９はＭＯＳトランジスタに限られず、ＭＯＳトランジ
スタと同様に電圧制御型双方向スイッチとして機能する
電界効果トランジスタＦＥＴ、例えば接合型電界効果ト
ランジスタＪＦＥＴ等で構成することができる。
【００３４】このように切換スイッチ９を電界効果トラ
ンジスタＦＥＴで構成した発振回路は、ＭＯＳトランジ
スタで構成した発振回路と同様に、発振停止信号Ｓ１を
電界効果トランジスタＦＥＴのゲートに印加することに
より、発振停止信号Ｓ１のＨレベルあるいはＬレベルに
応じて発振状態あるいは発振停止状態になる。
ンジスタＦＥＴで構成した発振回路は、ＭＯＳトランジ
スタで構成した発振回路と同様に、発振停止信号Ｓ１を
電界効果トランジスタＦＥＴのゲートに印加することに
より、発振停止信号Ｓ１のＨレベルあるいはＬレベルに
応じて発振状態あるいは発振停止状態になる。
【００３５】この、切換スイッチ９を電界効果トランジ
スタＦＥＴで構成した発振回路は、図２の切換スイッチ
９をＭＯＳトランジスタで構成した発振回路におけると
同様の効果を奏する。
スタＦＥＴで構成した発振回路は、図２の切換スイッチ
９をＭＯＳトランジスタで構成した発振回路におけると
同様の効果を奏する。
【００３６】図３は、本発明の他の実施例に係り、図２
の発振回路をシリコン基板などの半導体基板Ｓに集積化
した集積化発振回路を示す。同図（ａ）は発振停止時に
ＣＭＯＳインバータ２の入力端子の固定電位を接地電位
とするもので、そのためのＭＯＳトランジスタ９ｃをＮ
チャンネルとしており、回路的には図２の発振回路と同
様である。同図（ｂ）は、発振停止時にＣＭＯＳインバ
ータ２の入力端子の固定電位を電源電位ＶＤＤとするも
ので、そのためのＭＯＳトランジスタ９ｃをＰチャンネ
ルとしており、発振停止信号Ｓ１のＨ／Ｌレベルと発振
状態／停止状態の関係が逆になる点で異なるだけで、そ
の他は（ａ）と同じである。
の発振回路をシリコン基板などの半導体基板Ｓに集積化
した集積化発振回路を示す。同図（ａ）は発振停止時に
ＣＭＯＳインバータ２の入力端子の固定電位を接地電位
とするもので、そのためのＭＯＳトランジスタ９ｃをＮ
チャンネルとしており、回路的には図２の発振回路と同
様である。同図（ｂ）は、発振停止時にＣＭＯＳインバ
ータ２の入力端子の固定電位を電源電位ＶＤＤとするも
ので、そのためのＭＯＳトランジスタ９ｃをＰチャンネ
ルとしており、発振停止信号Ｓ１のＨ／Ｌレベルと発振
状態／停止状態の関係が逆になる点で異なるだけで、そ
の他は（ａ）と同じである。
【００３７】同図（ａ）では、発振停止信号Ｓ１がＬレ
ベルで発振状態、Ｈレベルで停止状態になり、同図
（ｂ）では、発振停止信号Ｓ１がＨレベルで発振状態、
Ｌレベルで停止状態になる。
ベルで発振状態、Ｈレベルで停止状態になり、同図
（ｂ）では、発振停止信号Ｓ１がＨレベルで発振状態、
Ｌレベルで停止状態になる。
【００３８】集積化発振回路を構成する場合に、水晶振
動子１は外付けとし、その他の構成要素、すなわちＣＭ
ＯＳインバータ２、コンデンサ３及び４、帰還抵抗５
ｃ、ＭＯＳトランジスタ９ａ、インバータ９ｂ、ＭＯＳ
トランジスタ９ｃ、はすべて半導体基板に集積化され
る。帰還抵抗５は薄膜抵抗で、発振周波数に対応した抵
抗値で高精度に形成される。
動子１は外付けとし、その他の構成要素、すなわちＣＭ
ＯＳインバータ２、コンデンサ３及び４、帰還抵抗５
ｃ、ＭＯＳトランジスタ９ａ、インバータ９ｂ、ＭＯＳ
トランジスタ９ｃ、はすべて半導体基板に集積化され
る。帰還抵抗５は薄膜抵抗で、発振周波数に対応した抵
抗値で高精度に形成される。
【００３９】この集積化発振回路によると、上述の第２
図に係る具体的な発振回路におけると同様の種々の効果
を奏するとともに、半導体基板に外付けされる水晶振動
子用の外部端子に外部からサージ電圧が印加された場合
に、帰還抵抗５ｃ及びＣＭＯＳトランジスタ９ｃが、Ｍ
ＯＳトランジスタ９ｃの保護抵抗として機能しサージ電
圧が減衰される。したがって、従来例の発振回路におけ
るように、プルダウンあるいはプルアップ用ＭＯＳトラ
ンジスタ９ｃにサージ電圧が直接印加されることがな
く、耐圧を高める必要がないため、このＭＯＳトランジ
スタ９ｃのサイズを小さくすることができる。
図に係る具体的な発振回路におけると同様の種々の効果
を奏するとともに、半導体基板に外付けされる水晶振動
子用の外部端子に外部からサージ電圧が印加された場合
に、帰還抵抗５ｃ及びＣＭＯＳトランジスタ９ｃが、Ｍ
ＯＳトランジスタ９ｃの保護抵抗として機能しサージ電
圧が減衰される。したがって、従来例の発振回路におけ
るように、プルダウンあるいはプルアップ用ＭＯＳトラ
ンジスタ９ｃにサージ電圧が直接印加されることがな
く、耐圧を高める必要がないため、このＭＯＳトランジ
スタ９ｃのサイズを小さくすることができる。
【００４０】
【発明の効果】本発明の請求項１記載の構成によれば、
ＣＭＯＳインバータの入力端子には発振停止用のＭＯＳ
による不安定なキャパシタ成分が付加されず、発振回路
の諸常数の設定が簡単になるとともに、安定な周波数を
発振することができる。また、従来オーバートーン周波
数を発振させる場合に必要とされていた直流阻止用のコ
ンデンサ及びに直流バイアス設定用の高抵抗値をもつＭ
ＯＳトランジスタスイッチを必要とせず、発振回路を小
さい面積で構成でき、回路接続も簡単にできる。
ＣＭＯＳインバータの入力端子には発振停止用のＭＯＳ
による不安定なキャパシタ成分が付加されず、発振回路
の諸常数の設定が簡単になるとともに、安定な周波数を
発振することができる。また、従来オーバートーン周波
数を発振させる場合に必要とされていた直流阻止用のコ
ンデンサ及びに直流バイアス設定用の高抵抗値をもつＭ
ＯＳトランジスタスイッチを必要とせず、発振回路を小
さい面積で構成でき、回路接続も簡単にできる。
【００４１】本発明の請求項２記載の構成によれば、発
振停止時にＣＭＯＳインバータの入力端が帰還抵抗を介
して定電位点に接続されるため、帰還抵抗をＣＭＯＳイ
ンバータの入力端電位設定用のプルダウン抵抗あるいは
プルアップ抵抗として共用でき、専用のプルダウン抵抗
あるいはプルアップ抵抗を省くことができる。
振停止時にＣＭＯＳインバータの入力端が帰還抵抗を介
して定電位点に接続されるため、帰還抵抗をＣＭＯＳイ
ンバータの入力端電位設定用のプルダウン抵抗あるいは
プルアップ抵抗として共用でき、専用のプルダウン抵抗
あるいはプルアップ抵抗を省くことができる。
【図面の簡単な説明】
【図１】本発明の原理を示す発振回路図であり、同図
（ａ）はその全体回路図、同図（ｂ）は発振停止状態
図、同図（ｃ）は発振状態図をそれぞれ示す図である。
（ａ）はその全体回路図、同図（ｂ）は発振停止状態
図、同図（ｃ）は発振状態図をそれぞれ示す図である。
【図２】本発明の一実施例に係る発振回路を示す図であ
る。
る。
【図３】本発明の他の実施例に係る集積化発振回路を示
す図であり、同図（ａ）及び同図（ｂ）はそれぞれ、発
振停止時にＣＭＯＳインバータ２の入力端子の固定電位
を接地電位及び電源電位ＶＤＤとする図である。
す図であり、同図（ａ）及び同図（ｂ）はそれぞれ、発
振停止時にＣＭＯＳインバータ２の入力端子の固定電位
を接地電位及び電源電位ＶＤＤとする図である。
【図４】従来の一般的な発振回路を示す図である。
【図５】従来のオーバートーン発振回路を示す図であ
る。
る。
１ 水晶振動子 ２ ＣＭＯＳインバータ ３ コンデンサ ４ コンデンサ ５ａ 帰還抵抗としてのＣＭＯＳトランジスタ ５ｂ、５ｃ 帰還抵抗 ６ 発振停止用のＭＯＳトランジスタ ７ 直流阻止用のコンデンサ ８ 直流バイアス設定用のＭＯＳトランジスタ ９ 切換スイッチ ９ａ ＭＯＳトランジスタ ９ｂ インバータ ９ｃ ＭＯＳトランジスタ
Claims (2)
- 【請求項１】 ＣＭＯＳインバータと、このＣＭＯＳイ
ンバータの入出力端子間に接続された圧電振動子と、前
記ＣＭＯＳインバータの入力端子と第１定電位源との間
に接続された第１コンデンサと、前記ＣＭＯＳインバー
タの出力端子と第１定電位源との間に接続された第２コ
ンデンサと、前記ＣＭＯＳインバータの入力端子に一端
が接続された帰還抵抗と、この帰還抵抗の他端を入力信
号に応じて第２定電位源あるいは上記ＣＭＯＳインバー
タの出力端子のいずれかに接続を切り換えるスイッチと
を備えたことを特徴とする発振回路。 - 【請求項２】 前記帰還抵抗を前記ＣＭＯＳインバータ
の入力端子のプルダウン抵抗またはプルアップ抵抗とし
て共用することを特徴とする請求項１記載の発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36238797A JP3635519B2 (ja) | 1997-12-12 | 1997-12-12 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36238797A JP3635519B2 (ja) | 1997-12-12 | 1997-12-12 | 発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11177342A true JPH11177342A (ja) | 1999-07-02 |
| JP3635519B2 JP3635519B2 (ja) | 2005-04-06 |
Family
ID=18476718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36238797A Expired - Fee Related JP3635519B2 (ja) | 1997-12-12 | 1997-12-12 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3635519B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009139102A1 (ja) * | 2008-05-13 | 2009-11-19 | 日本電波工業株式会社 | 発振器 |
| JP2011176393A (ja) * | 2010-02-23 | 2011-09-08 | Nippon Dempa Kogyo Co Ltd | 基本波／オーバートーン水晶発振器 |
-
1997
- 1997-12-12 JP JP36238797A patent/JP3635519B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009139102A1 (ja) * | 2008-05-13 | 2009-11-19 | 日本電波工業株式会社 | 発振器 |
| JP2009303198A (ja) * | 2008-05-13 | 2009-12-24 | Nippon Dempa Kogyo Co Ltd | 発振器 |
| JP4524326B2 (ja) * | 2008-05-13 | 2010-08-18 | 日本電波工業株式会社 | 水晶発振器 |
| JP2011176393A (ja) * | 2010-02-23 | 2011-09-08 | Nippon Dempa Kogyo Co Ltd | 基本波／オーバートーン水晶発振器 |
| US8344816B2 (en) | 2010-02-23 | 2013-01-01 | Nihon Dempa Kogyo Co., Ltd. | Fundamental wave/overtone crystal oscillator |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3635519B2 (ja) | 2005-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7183868B1 (en) | Triple inverter pierce oscillator circuit suitable for CMOS | |
| US6956443B2 (en) | Differential oscillator circuit including an electro-mechanical resonator | |
| EP1381150B1 (en) | Oscillation circuit, electronic apparatus, and timepiece | |
| US5025230A (en) | Oscillator circuit incorporated in a semiconductor circuit | |
| JP3635519B2 (ja) | 発振回路 | |
| US4048590A (en) | Integrated crystal oscillator circuit with few external components | |
| JPH0254698B2 (ja) | ||
| CN111082802B (zh) | 晶振驱动电路 | |
| JP6385176B2 (ja) | アナログ電子時計 | |
| JP2001274627A (ja) | 水晶発振器 | |
| US5982247A (en) | CR oscillating circuit | |
| KR100296840B1 (ko) | 수정 발진 회로 및 수정 발진용 집적 회로 장치 | |
| JP4245309B2 (ja) | 発振回路 | |
| JP2913375B2 (ja) | 圧電発振用集積回路および圧電発振回路 | |
| JP2952647B2 (ja) | 圧電発振回路 | |
| JP3155977B2 (ja) | 発振用集積回路および発振回路 | |
| JP2969419B2 (ja) | 発振用集積回路および発振回路 | |
| JP2626589B2 (ja) | 発振回路 | |
| JPS6036644B2 (ja) | 発振回路 | |
| JPH10200335A (ja) | 発振回路 | |
| JPH11284437A (ja) | 発振回路 | |
| JP3319901B2 (ja) | 圧電発振回路 | |
| JPS6227910Y2 (ja) | ||
| JPH04135302A (ja) | Ｃｍｏｓインバータ発振回路 | |
| JPH0279603A (ja) | 発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20040901 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040914 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041105 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20041221 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20041221 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |