JPH11176824A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH11176824A
JPH11176824A JP34280697A JP34280697A JPH11176824A JP H11176824 A JPH11176824 A JP H11176824A JP 34280697 A JP34280697 A JP 34280697A JP 34280697 A JP34280697 A JP 34280697A JP H11176824 A JPH11176824 A JP H11176824A
Authority
JP
Japan
Prior art keywords
oxide film
selective oxidation
forming
silicon substrate
selective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34280697A
Other languages
Japanese (ja)
Inventor
Mariko Kato
真理子 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP34280697A priority Critical patent/JPH11176824A/en
Publication of JPH11176824A publication Critical patent/JPH11176824A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To enable formation of an oxide film for element isolation in a state in which the surface is polarized. SOLUTION: A selectively oxidized film 105 is etched selectively and eliminated by the use of a silicon nitride film 103 as a mask. In this etching treatment, a first etching treatment is performed by using BHF as an etching solution. Liquid treatment of aqueous solution (concentration range of is 0.01-0.05 wt.%) of surfactant such as polyoxyethylene alkylether is conducted as an intermediate treatment. After the intermediate treatment, continuously a second etching treatment using the same etching solution as in the first etching treatment is conducted.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、選択的に酸化す
ることで形成した酸化膜により素子が分離される半導体
装置の製造方法に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a method for manufacturing a semiconductor device in which elements are separated by an oxide film formed by selective oxidation.

【0002】[0002]

【従来の技術】シリコン基板を用いた半導体集積回路に
おいて、トランジスタ素子間を分離するために、LOC
OS法により形成されたフィールド酸化膜が用いられて
きた。しかしながら、この選択酸化により形成されるフ
ィールド酸化膜では、酸化領域と非酸化領域の間には段
差が存在し、この表面段差がその後の工程で形成する配
線の断線の原因となり、集積回路の歩留りを低下させて
いた。このため、近年では、フィールド酸化膜形成領域
を予めくぼませておき、その後で選択酸化することによ
り表面段差をなくしたフィールド酸化膜(埋め込み形選
択酸化膜)の形成技術が開発されている。
2. Description of the Related Art In a semiconductor integrated circuit using a silicon substrate, LOC is used to separate transistor elements.
A field oxide film formed by the OS method has been used. However, in the field oxide film formed by this selective oxidation, there is a step between the oxidized region and the non-oxidized region, and this surface step causes disconnection of the wiring formed in a subsequent step, and the yield of the integrated circuit is increased. Had been lowered. For this reason, in recent years, a technique for forming a field oxide film (buried selective oxide film) in which a surface oxide is eliminated by preliminarily forming a field oxide film formation region and thereafter performing selective oxidation has been developed.

【0003】以下、その埋め込み形選択酸化膜の形成技
術に関して説明する。図2は、従来より用いられている
埋め込み形選択酸化によるフィールド酸化膜の形成方法
を示している。この埋め込み形選択酸化では、まず、図
2(a)に示すように、シリコン基板201上に下敷き
酸化膜202および窒化シリコン膜203を形成する。
次に、図2(b)に示すように、公知のフォトリソグラ
フィ技術により形成したレジストパターン204をマス
クとして窒化シリコン膜103を選択的にエッチングす
る。
Hereinafter, a technique for forming the buried selective oxide film will be described. FIG. 2 shows a conventional method of forming a field oxide film by buried type selective oxidation. In this buried type selective oxidation, first, as shown in FIG. 2A, an underlying oxide film 202 and a silicon nitride film 203 are formed on a silicon substrate 201.
Next, as shown in FIG. 2B, the silicon nitride film 103 is selectively etched using a resist pattern 204 formed by a known photolithography technique as a mask.

【0004】次に、レジストパターン204を剥離した
後、図2(c)に示すように、窒化シリコン膜203を
マスクとして選択酸化を行い、選択酸化膜205を膜厚
1.2μm程度に形成する。この選択酸化では、5kg
/cm2 の圧力とした950℃程度の温度による高圧ス
チーム(水蒸気)酸化により行う。次に、図2(d)に
示すように、選択酸化膜205をウエットエッチングに
よりエッチング除去する。このウエットエッチングは、
シリコン窒化物に対してシリコン酸化物がよりエッチン
グされやすい条件で行う。ここで、選択酸化膜205を
除去したことにより、シリコン窒化膜203端部を庇2
03aとし、その下に上部からは見えない空隙が形成さ
れることになる。
Next, after the resist pattern 204 is peeled off, as shown in FIG. 2C, selective oxidation is performed using the silicon nitride film 203 as a mask to form a selective oxide film 205 to a thickness of about 1.2 μm. . In this selective oxidation, 5kg
/ Cm 2 by high-pressure steam (steam) oxidation at a temperature of about 950 ° C. Next, as shown in FIG. 2D, the selective oxide film 205 is removed by wet etching. This wet etching
The etching is performed under conditions in which silicon oxide is more easily etched than silicon nitride. Here, by removing the selective oxide film 205, the end of the silicon nitride film 203 is covered with the eaves 2
03a, and a gap which cannot be seen from above is formed underneath.

【0005】ついで、図2(e)に示すように、露出し
たシリコン基板201上に下敷き酸化膜206を形成し
てから、CVD法によりシリコン窒化膜207を形成す
る。このとき、庇203a下部の空隙などを含め、全て
の表面にシリコン窒化膜207が形成されるようにす
る。次に、図2(f)に示すように、リアクティブイオ
ンエッチング(RIE)など垂直異方性を有するドライ
エッチングによりシリコン窒化膜207を選択的にエッ
チング除去する。この結果、庇203a下の上部からは
見えない領域のみにシリコン窒化膜207aが残る。つ
いで、シリコン窒化膜203およびシリコン窒化膜20
7aをマスクとした選択酸化を行い、図2(g)に示す
ように、分離酸化膜208を形成する。
Then, as shown in FIG. 2E, an underlying oxide film 206 is formed on the exposed silicon substrate 201, and then a silicon nitride film 207 is formed by a CVD method. At this time, the silicon nitride film 207 is formed on all surfaces including the space below the eaves 203a. Next, as shown in FIG. 2F, the silicon nitride film 207 is selectively etched away by dry etching having vertical anisotropy such as reactive ion etching (RIE). As a result, the silicon nitride film 207a remains only in a region that cannot be seen from above under the eaves 203a. Next, the silicon nitride film 203 and the silicon nitride film 20 are formed.
By performing selective oxidation using 7a as a mask, an isolation oxide film 208 is formed as shown in FIG.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上述し
た従来の方法では、図2(g)に示すように、分離酸化
膜208の端部に、盛り上がった突起部209が形成さ
れてしまうという問題があった。この突起部209は、
選択酸化膜205を除去した後、図3に示すように、庇
203a下の根本部分に、分離酸化膜残り301がエッ
チングされずに残っているために発生する。なお、この
図3は、図2(d)を部分的に拡大したものである。
However, the conventional method described above has a problem that a raised protrusion 209 is formed at the end of the isolation oxide film 208 as shown in FIG. there were. This projection 209 is
After the selective oxide film 205 is removed, as shown in FIG. 3, this occurs because the isolation oxide film residue 301 remains without being etched in the root portion under the eaves 203a. FIG. 3 is a partially enlarged view of FIG. 2D.

【0007】この発明は、以上のような問題点を解消す
るためになされたものであり、素子分離用の酸化膜を、
その表面が平坦な状態で形成できるようにすることを目
的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and an oxide film for element isolation is provided.
It is an object of the present invention to enable the surface to be formed in a flat state.

【0008】[0008]

【課題を解決するための手段】この発明の半導体装置の
製造方法は、埋め込み選択酸化により分離酸化膜を形成
するときの、選択酸化膜を選択的に除去して第1の選択
酸化マスク端部の反り上がった部分を庇としてその下に
空隙が形成された状態とする工程を、酸化シリコンを優
先的にエッチングするエッチング液に選択酸化膜が形成
されたシリコン基板を所定の時間浸漬する第1の処理
と、第1の処理に引き続いて界面活性剤を溶解した水溶
液にシリコン基板を所定の時間浸漬する第2の処理と、
第2の処理に引き続いて酸化シリコンを優先的にエッチ
ングするエッチング液にシリコン基板を浸漬する第3の
処理とから構成するようにした。従って、第2の処理に
よりシリコン基板のエッチング処理対象表面におけるエ
ッチング液の表面張力(界面張力)が低下し、エッチン
グ液が庇の奥まで到達しやすい状態となる。また、この
発明の半導体装置の製造方法は、埋め込み選択酸化によ
り分離酸化膜を形成するときの、選択酸化膜を選択的に
除去して第1の選択酸化マスク端部の反り上がった部分
を庇としてその下に空隙が形成された状態とする工程
を、酸化シリコンを優先的にエッチングするエッチング
液に選択酸化膜が形成されたシリコン基板を所定の時間
浸漬する第1の処理と、第1の処理に引き続いて界面活
性剤を添加した酸化シリコンを優先的にエッチングする
エッチング液にシリコン基板を所定の時間浸漬する第2
の処理とから構成するようにした。従って、第2の処理
によるエッチングでは、シリコン基板のエッチング処理
対象表面におけるエッチング液の表面張力(界面張力)
が低下しており、エッチング液が庇の奥まで到達しやす
い状態となる。
According to a method of manufacturing a semiconductor device of the present invention, when forming an isolation oxide film by buried selective oxidation, a selective oxide film is selectively removed to remove an edge of a first selective oxidation mask. The step of forming a gap below the warped portion as an eaves is performed by dipping the silicon substrate on which the selective oxide film is formed in an etching solution for etching silicon oxide preferentially for a predetermined time. And a second process of immersing the silicon substrate in an aqueous solution in which a surfactant is dissolved for a predetermined time following the first process;
The second process is followed by a third process in which the silicon substrate is immersed in an etchant for etching silicon oxide preferentially. Therefore, the surface tension (interfacial tension) of the etchant on the surface of the silicon substrate to be etched is reduced by the second process, so that the etchant easily reaches the interior of the eaves. Further, in the method of manufacturing a semiconductor device according to the present invention, when the isolation oxide film is formed by buried selective oxidation, the selective oxide film is selectively removed to cover the warped portion of the first selective oxidation mask end. The first step of dipping the silicon substrate on which the selective oxide film has been formed for a predetermined time in an etching solution that preferentially etches the silicon oxide includes the steps of: Subsequent to the treatment, the silicon substrate is immersed in an etching solution for preferentially etching the silicon oxide added with the surfactant for a predetermined time.
Processing. Therefore, in the etching by the second process, the surface tension (interfacial tension) of the etchant on the surface of the silicon substrate to be etched
And the etching liquid easily reaches the interior of the eaves.

【0009】[0009]

【発明の実施の形態】以下この発明の実施の形態を図を
参照して説明する。図1は、この発明の実施の形態にお
ける半導体装置の製造方法を説明するための説明図であ
り、特に、素子分離用の酸化膜を形成する工程を示して
いる。まず、図1(a)に示すように、シリコン基板1
01上に下敷き酸化膜(第1の下敷き酸化膜)102お
よび窒化シリコン膜103を形成する。下敷き酸化膜1
02は、常圧下の900℃程度としたスチームによる熱
酸化で形成し、膜厚35nm程度に形成する。また、窒
化シリコン膜103は、CVD法により膜厚120nm
程度に形成する。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is an explanatory diagram for explaining a method of manufacturing a semiconductor device according to an embodiment of the present invention, and particularly shows a step of forming an oxide film for element isolation. First, as shown in FIG.
An underlying oxide film (first underlying oxide film) 102 and a silicon nitride film 103 are formed on the substrate 01. Underlay oxide film 1
No. 02 is formed by thermal oxidation using steam at about 900 ° C. under normal pressure to have a film thickness of about 35 nm. The silicon nitride film 103 has a thickness of 120 nm by a CVD method.
Formed to the extent.

【0010】次に、図1(b)に示すように、公知のフ
ォトリソグラフィ技術により形成したレジストパターン
104をマスクとして窒化シリコン膜103を選択的に
エッチングする。次に、レジストパターン104を剥離
した後、図1(c)に示すように、窒化シリコン膜(第
1の選択酸化マスク)103をマスクとして選択酸化を
行い、選択酸化膜105を膜厚1.2μm程度に形成す
る。この選択酸化では、5kg/cm2 の圧力とした9
50℃程度の温度による高圧スチーム酸化により行う。
Next, as shown in FIG. 1B, the silicon nitride film 103 is selectively etched using a resist pattern 104 formed by a known photolithography technique as a mask. Next, after the resist pattern 104 is peeled off, as shown in FIG. 1C, selective oxidation is performed using the silicon nitride film (first selective oxidation mask) 103 as a mask, and the selective oxidation film 105 is formed to a thickness of 1. It is formed to about 2 μm. In this selective oxidation, the pressure was set to 5 kg / cm 2 9
This is performed by high-pressure steam oxidation at a temperature of about 50 ° C.

【0011】次に、図1(d)に示すように、選択酸化
膜105をウエットエッチングによりエッチング除去す
る。以下、このエッチング処理に関して説明すると、ま
ず、エッチング液としては、NH4F :HF=6:3と
したバッファード弗酸(BHF)を用いる。BHFで
は、シリコン窒化物およびシリコンは、ほとんどエッチ
ングされない。そして、BHFをエッチング液として第
1のエッチング処理を行う。この第1のエッチング処理
は、エッチング液を常温とした状態で、エッチング対象
基板をエッチング液中に17分間浸漬しすることにより
行う。エッチングの停止は、エッチング対象基板をエッ
チング液中より取り出した後、純水で洗浄することによ
り行う。
Next, as shown in FIG. 1D, the selective oxide film 105 is removed by wet etching. Hereinafter, this etching process will be described. First, buffered hydrofluoric acid (BHF) with NH 4 F: HF = 6: 3 is used as an etching solution. In BHF, silicon nitride and silicon are hardly etched. Then, a first etching process is performed using BHF as an etchant. The first etching process is performed by immersing the substrate to be etched in the etchant for 17 minutes while keeping the etchant at room temperature. The etching is stopped by removing the substrate to be etched from the etching solution and then washing the substrate with pure water.

【0012】ついで、中間処理として、ポリオキシエチ
レンアルキルエーテルなどの界面活性剤の水溶液(濃度
0.01〜0.05w%)の液処理を行う。この、中間
処理は、その界面活性剤の水溶液中にエッチング対象基
板を数秒浸漬することにより行う。そして、その中間処
理の後、引き続いて第1のエッチング処理と同一のエッ
チング液を用いた第2のエッチング処理を行う。この第
2のエッチング処理は、エッチング液を常温とした状態
で、エッチング対象基板をエッチング液中に30秒間浸
漬しすることにより行う。エッチングの停止は、上述と
同様であり、エッチング対象基板をエッチング液中より
取り出した後、純水で洗浄することにより行う。
Next, as an intermediate treatment, a solution treatment of an aqueous solution of a surfactant such as polyoxyethylene alkyl ether (concentration: 0.01 to 0.05 w%) is performed. This intermediate treatment is performed by immersing the substrate to be etched in the aqueous solution of the surfactant for several seconds. Then, after the intermediate process, a second etching process using the same etching solution as the first etching process is subsequently performed. The second etching process is performed by immersing the substrate to be etched in the etching solution for 30 seconds while keeping the etching solution at room temperature. The stop of the etching is performed in the same manner as described above. The substrate to be etched is taken out of the etching solution and then washed with pure water.

【0013】以上の処理により、図1(d)に示すよう
に、下敷き酸化膜102は、窒化シリコン膜103の庇
103a部分下にはなく、図3に窒化シリコン膜103
の平坦な部分の下だけに残るようになる。次に、図1
(e)に示すように、露出したシリコン基板101上に
熱酸化により下敷き酸化膜(第2の下敷き酸化膜)10
6を膜厚35nm程度に形成してから、CVD法により
膜厚30nm程度にシリコン窒化膜107を形成する。
このとき、庇103a下部の空隙などを含め、全ての表
面にシリコン窒化膜107が形成されるようにする。
By the above processing, as shown in FIG. 1D, the underlying oxide film 102 is not under the eaves 103a of the silicon nitride film 103, and
Will only remain under the flat part of the. Next, FIG.
As shown in (e), an underlying oxide film (second underlying oxide film) 10 is formed on the exposed silicon substrate 101 by thermal oxidation.
6 is formed to a thickness of about 35 nm, and then a silicon nitride film 107 is formed to a thickness of about 30 nm by a CVD method.
At this time, the silicon nitride film 107 is formed on all surfaces including the space below the eaves 103a.

【0014】次に、図1(f)に示すように、RIEな
ど垂直異方性を有するドライエッチングによりシリコン
窒化膜107を選択的にエッチング除去する。この結
果、庇103a下の上部からは見えない領域のみにシリ
コン窒化膜(第2の選択酸化マスク)107aが残る。
ついで、図1(g)に示すように、シリコン窒化膜10
3およびシリコン窒化膜107aをマスクとした選択酸
化を行って分離酸化膜108を形成すれば、下敷き酸化
膜102部分から分離酸化膜108形成部分にかけて、
その表面がほぼ平らな状態で形成できる。
Next, as shown in FIG. 1F, the silicon nitride film 107 is selectively removed by dry etching having vertical anisotropy such as RIE. As a result, the silicon nitride film (second selective oxidation mask) 107a remains only in a region that cannot be seen from above under the eaves 103a.
Next, as shown in FIG.
If the isolation oxide film 108 is formed by performing selective oxidation using the silicon nitride film 107 and the silicon nitride film 107a as a mask, from the underlying oxide film 102 to the isolation oxide film 108 formation portion,
It can be formed with a substantially flat surface.

【0015】そして、シリコン窒化膜103およびシリ
コン窒化膜107aを除去し、下敷き酸化膜102が無
くなるように、シリコン酸化物を除去するエッチングを
行えば、素子形成領域のシリコン基板表面から素子分離
のための酸化膜形成部分にかけて、ほぼ平坦な状態に形
成される。この後、よく知られているように、素子形成
領域に例えばMOSトランジスタなどの素子を形成し、
その上に層間絶縁膜を介して配線などを形成すれば、配
線の断線などの不良発生が抑制された状態で、半導体装
置(集積回路)が形成できる。
Then, if the silicon nitride film 103 and the silicon nitride film 107a are removed and the silicon oxide is removed so as to eliminate the underlying oxide film 102, etching for element isolation from the silicon substrate surface in the element formation region is performed. Is formed almost flat over the oxide film forming portion. Thereafter, as is well known, an element such as a MOS transistor is formed in the element forming region,
If a wiring or the like is formed thereover with an interlayer insulating film interposed therebetween, a semiconductor device (integrated circuit) can be formed in a state where occurrence of a defect such as disconnection of the wiring is suppressed.

【0016】ところで、上述では、図1(d)に示す状
態とするために、第1のエッチング処理→中間処理→第
2のエッチング処理を行うようにしたが、中間処理を無
くし、界面活性剤を添加したエッチング液により第2の
エッチング処理を行うようにしてもよい。このように、
第2のエッチング処理を界面活性剤を添加したエッチン
グ液により行うようにしても、前述した処理の場合と同
様である。
By the way, in the above description, the first etching process → intermediate process → second etching process is performed in order to obtain the state shown in FIG. 1 (d). The second etching process may be performed using an etching solution to which is added. in this way,
Even when the second etching process is performed using an etching solution to which a surfactant is added, the same as the above-described process is performed.

【0017】[0017]

【発明の効果】以上説明したように、この発明では、埋
め込み選択酸化により分離酸化膜を形成するときの、選
択酸化膜を選択的に除去して第1の選択酸化マスク端部
の反り上がった部分を庇としてその下に空隙が形成され
た状態とする工程を、酸化シリコンを優先的にエッチン
グするエッチング液に選択酸化膜が形成されたシリコン
基板を所定の時間浸漬する第1の処理と、第1の処理に
引き続いて界面活性剤を溶解した水溶液にシリコン基板
を所定の時間浸漬する第2の処理と、第2の処理に引き
続いて酸化シリコンを優先的にエッチングするエッチン
グ液にシリコン基板を浸漬する第3の処理とから構成す
るようにした。従って、第2の処理によりシリコン基板
のエッチング処理対象表面におけるエッチング液の表面
張力(界面張力)が低下し、エッチング液が庇の奥まで
到達しやすい状態となる。この結果、この発明によれ
ば、その庇の奥にエッチング残りが発生することが無
く、素子分離用の酸化膜を、その表面が平坦な状態で形
成できるという効果を有する。
As described above, according to the present invention, when the isolation oxide film is formed by the buried selective oxidation, the selective oxide film is selectively removed and the end of the first selective oxidation mask is warped. A step of immersing the silicon substrate on which the selective oxide film is formed for a predetermined time in an etchant that preferentially etches silicon oxide; Subsequent to the first treatment, the silicon substrate is immersed in an aqueous solution in which a surfactant is dissolved for a predetermined time, and after the second treatment, the silicon substrate is subjected to an etching solution for preferentially etching silicon oxide. And a third treatment of dipping. Therefore, the surface tension (interfacial tension) of the etchant on the surface of the silicon substrate to be etched is reduced by the second process, so that the etchant easily reaches the interior of the eaves. As a result, according to the present invention, there is an effect that an oxide film for element isolation can be formed with a flat surface without leaving any etching residue behind the eaves.

【0018】また、この発明の半導体装置の製造方法
は、埋め込み選択酸化により分離酸化膜を形成するとき
の、選択酸化膜を選択的に除去して第1の選択酸化マス
ク端部の反り上がった部分を庇としてその下に空隙が形
成された状態とする工程を、酸化シリコンを優先的にエ
ッチングするエッチング液に選択酸化膜が形成されたシ
リコン基板を所定の時間浸漬する第1の処理と、第1の
処理に引き続いて界面活性剤を添加した酸化シリコンを
優先的にエッチングするエッチング液にシリコン基板を
所定の時間浸漬する第2の処理とから構成するようにし
た。従って、第2の処理によるエッチングでは、シリコ
ン基板のエッチング処理対象表面におけるエッチング液
の表面張力(界面張力)が低下しており、エッチング液
が庇の奥まで到達しやすい状態となる。この結果、この
発明によれば、その庇の奥にエッチング残りが発生する
ことが無く、素子分離用の酸化膜を、その表面が平坦な
状態で形成できるという効果を有する。
Further, according to the method of manufacturing a semiconductor device of the present invention, when forming an isolation oxide film by buried selective oxidation, the selective oxide film is selectively removed to warp the end of the first selective oxidation mask. A step of immersing the silicon substrate on which the selective oxide film is formed for a predetermined time in an etchant that preferentially etches silicon oxide; The first process is followed by a second process in which the silicon substrate is immersed in an etchant for preferentially etching the silicon oxide to which the surfactant is added for a predetermined time. Therefore, in the etching by the second process, the surface tension (interfacial tension) of the etchant on the surface of the silicon substrate to be etched is reduced, and the etchant is more likely to reach deep inside the eaves. As a result, according to the present invention, there is an effect that an oxide film for element isolation can be formed with a flat surface without leaving any etching residue behind the eaves.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の実施の形態における半導体装置の
製造方法を説明するための説明図である。
FIG. 1 is an explanatory diagram for describing a method for manufacturing a semiconductor device according to an embodiment of the present invention;

【図2】 従来より用いられている埋め込み形選択酸化
によるフィールド酸化膜の形成方法を示す説明図であ
る。
FIG. 2 is an explanatory view showing a conventional method of forming a field oxide film by buried selective oxidation.

【図3】 図2(d)を部分的に拡大した断面図であ
る。
FIG. 3 is a partially enlarged cross-sectional view of FIG. 2 (d).

【符号の説明】[Explanation of symbols]

101…シリコン基板、102…下敷き酸化膜(第1の
下敷き酸化膜)、103…窒化シリコン膜(第1の選択
酸化マスク)、104…レジストパターン、105…選
択酸化膜105、106…下敷き酸化膜(第2の下敷き
酸化膜)、107…シリコン窒化膜、107a…シリコ
ン窒化膜(第2の選択酸化マスク)、108…分離酸化
膜。
101: silicon substrate, 102: underlying oxide film (first underlying oxide film), 103: silicon nitride film (first selective oxidation mask), 104: resist pattern, 105: selective oxide film 105, 106: underlying oxide film (Second underlying oxide film), 107: silicon nitride film, 107a: silicon nitride film (second selective oxidation mask), 108: isolation oxide film.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 シリコン基板表面を酸化することで、前
記シリコン基板表面に第1の下敷き酸化膜を形成する第
1の工程と、 前記第1の下敷き酸化膜上にシリコン窒化物を堆積して
所定の部分を除去することで、第1の選択酸化マスクを
形成する第2の工程と、 前記第1の選択酸化マスクに覆われていない領域の前記
シリコン基板表面を熱酸化することで選択酸化膜を形成
し、前記選択酸化膜端部を前記第1の選択酸化マスク端
部下にまで入り込ませ、前記第1の選択酸化マスク端部
が反り上がった状態とする第3の工程と、 前記選択酸化膜を選択的に除去して前記第1の選択酸化
マスク端部の反り上がった部分を庇としてその下に空隙
が形成された状態とする第4の工程と、 前記第4の工程により露出した前記シリコン基板表面を
熱酸化することで第2の下敷き酸化膜を形成する第5の
工程と、 前記第2の下敷き酸化膜表面および前記第1の選択酸化
マスクの露出している表面を覆うようにシリコン窒化物
を堆積してシリコン窒化膜を形成する第6の工程と、 垂直異方性を有するドライエッチングにより、前記庇下
の前記選択酸化マスク端部表面および前記庇下の前記第
2の下敷き酸化膜表面のみに前記シリコン窒化膜を残し
て第2の選択酸化マスクを形成する第7の工程と、 前記第1および第2の選択酸化マスクをマスクとして前
記シリコン基板表面を熱酸化することで、前記第3の工
程において前記選択酸化膜を形成した領域に、素子分離
のための分離酸化膜を形成し、前記分離酸化膜の表面が
前記第1の下敷き酸化膜表面と同程度の高さとなるよう
にする第8の工程と、 前記第1および第2の選択酸化マスクを除去する第9の
工程と を少なくとも備えた半導体装置の製造方法であって、 前記第4の工程は、 酸化シリコンを優先的にエッチングするエッチング液に
前記選択酸化膜が形成された前記シリコン基板を所定の
時間浸漬する第1の処理と、 前記第1の処理に引き続いて界面活性剤を溶解した水溶
液に前記シリコン基板を所定の時間浸漬する第2の処理
と、 前記第2の処理に引き続いて酸化シリコンを優先的にエ
ッチングするエッチング液に前記シリコン基板を浸漬す
る第3の処理とから構成されていることを特徴とする半
導体装置の製造方法。
A first step of oxidizing a surface of the silicon substrate to form a first underlying oxide film on the surface of the silicon substrate; and depositing silicon nitride on the first underlying oxide film. A second step of forming a first selective oxidation mask by removing a predetermined portion; and selectively oxidizing by thermally oxidizing a surface of the silicon substrate in a region not covered by the first selective oxidation mask. A third step of forming a film, making the end portion of the selective oxide film penetrate below the end portion of the first selective oxidation mask, and bringing the end portion of the first selective oxidation mask into a warped state; A fourth step of selectively removing the oxide film so that the warped portion of the end of the first selective oxidation mask is used as an eaves and a gap is formed therebelow; Thermal oxidation of the silicon substrate surface Forming a second underlay oxide film by the step of: depositing silicon nitride so as to cover the surface of the second underlay oxide film and the exposed surface of the first selective oxidation mask. A sixth step of forming a silicon nitride film by dry etching having vertical anisotropy, thereby forming the silicon oxide film only on the end surface of the selective oxidation mask under the eaves and the surface of the second underlying oxide film under the eaves. A seventh step of forming a second selective oxidation mask while leaving a silicon nitride film; and a third step of thermally oxidizing the surface of the silicon substrate using the first and second selective oxidation masks as masks. Forming an isolation oxide film for element isolation in a region where the selective oxide film is formed, so that the surface of the isolation oxide film is substantially as high as the surface of the first underlying oxide film; Process and At least a ninth step of removing the first and second selective oxidation masks, wherein the fourth step comprises the steps of: A first process of immersing the silicon substrate on which the selective oxide film is formed for a predetermined time; and a second process of immersing the silicon substrate in an aqueous solution in which a surfactant is dissolved for a predetermined time following the first process A method for manufacturing a semiconductor device, comprising: a process; and a third process of immersing the silicon substrate in an etchant for etching silicon oxide preferentially subsequent to the second process.
【請求項2】 シリコン基板表面を酸化することで、前
記シリコン基板表面に第1の下敷き酸化膜を形成する第
1の工程と、 前記第1の下敷き酸化膜上にシリコン窒化物を堆積して
所定の部分を除去することで、第1の選択酸化マスクを
形成する第2の工程と、 前記第1の選択酸化マスクに覆われていない領域の前記
シリコン基板表面を熱酸化することで選択酸化膜を形成
し、前記選択酸化膜端部を前記第1の選択酸化マスク端
部下にまで入り込ませ、前記第1の選択酸化マスク端部
が反り上がった状態とする第3の工程と、 前記選択酸化膜を選択的に除去して前記第1の選択酸化
マスク端部の反り上がった部分を庇としてその下に空隙
が形成された状態とする第4の工程と、 前記第4の工程により露出した前記シリコン基板表面を
熱酸化することで第2の下敷き酸化膜を形成する第5の
工程と、 前記第2の下敷き酸化膜表面および前記第1の選択酸化
マスクの露出している表面を覆うようにシリコン窒化物
を堆積してシリコン窒化膜を形成する第6の工程と、 垂直異方性を有するドライエッチングにより、前記庇下
の前記選択酸化マスク端部表面および前記庇下の前記第
2の下敷き酸化膜表面のみに前記シリコン窒化膜を残し
て第2の選択酸化マスクを形成する第7の工程と、 前記第1および第2の選択酸化マスクをマスクとして前
記シリコン基板表面を熱酸化することで、前記第3の工
程において前記選択酸化膜を形成した領域に、素子分離
のための分離酸化膜を形成し、前記分離酸化膜の表面が
前記第1の下敷き酸化膜表面と同程度の高さとなるよう
にする第8の工程と、 前記第1および第2の選択酸化マスクを除去する第9の
工程とを少なくとも備えた半導体装置の製造方法であっ
て、 前記第4の工程は、 酸化シリコンを優先的にエッチングするエッチング液に
前記選択酸化膜が形成された前記シリコン基板を所定の
時間浸漬する第1の処理と、 前記第1の処理に引き続いて界面活性剤を添加した酸化
シリコンを優先的にエッチングするエッチング液に前記
シリコン基板を所定の時間浸漬する第2の処理と、 から構成されていることを特徴とする半導体装置の製造
方法。
2. A first step of forming a first underlay oxide film on the silicon substrate surface by oxidizing a surface of the silicon substrate, and depositing a silicon nitride on the first underlay oxide film. A second step of forming a first selective oxidation mask by removing a predetermined portion; and selectively oxidizing by thermally oxidizing a surface of the silicon substrate in a region not covered by the first selective oxidation mask. A third step of forming a film, making the end portion of the selective oxide film penetrate below the end portion of the first selective oxidation mask, and bringing the end portion of the first selective oxidation mask into a warped state; A fourth step of selectively removing the oxide film so that the warped portion of the end of the first selective oxidation mask is used as an eaves and a gap is formed therebelow; Thermal oxidation of the silicon substrate surface Forming a second underlay oxide film by the step of: depositing silicon nitride so as to cover the surface of the second underlay oxide film and the exposed surface of the first selective oxidation mask. A sixth step of forming a silicon nitride film by dry etching having vertical anisotropy, thereby forming the silicon oxide film only on the end surface of the selective oxidation mask under the eaves and the surface of the second underlying oxide film under the eaves. A seventh step of forming a second selective oxidation mask while leaving a silicon nitride film; and a third step of thermally oxidizing the surface of the silicon substrate using the first and second selective oxidation masks as masks. Forming an isolation oxide film for element isolation in a region where the selective oxide film is formed, so that the surface of the isolation oxide film is substantially as high as the surface of the first underlying oxide film; Process and At least a ninth step of removing the first and second selective oxidation masks, wherein the fourth step comprises the steps of: A first process of dipping the silicon substrate on which the selective oxide film is formed for a predetermined time; and, following the first process, the silicon substrate is added to an etchant that preferentially etches a silicon oxide added with a surfactant. A second process of immersing the semiconductor device for a predetermined period of time.
JP34280697A 1997-12-12 1997-12-12 Manufacture of semiconductor device Pending JPH11176824A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34280697A JPH11176824A (en) 1997-12-12 1997-12-12 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34280697A JPH11176824A (en) 1997-12-12 1997-12-12 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH11176824A true JPH11176824A (en) 1999-07-02

Family

ID=18356648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34280697A Pending JPH11176824A (en) 1997-12-12 1997-12-12 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH11176824A (en)

Similar Documents

Publication Publication Date Title
KR100297738B1 (en) Method for manufacturing semiconductor device having chamfered metal silicide layer
JP2948996B2 (en) Manufacturing method of semiconductor integrated circuit
JPH03145730A (en) Manufacture of ic semiconductor device
JPH11176824A (en) Manufacture of semiconductor device
US5858860A (en) Methods of fabricating field isolated semiconductor devices including step reducing regions
US6245643B1 (en) Method of removing polysilicon residual in a LOCOS isolation process using an etching selectivity solution
KR100197661B1 (en) Method of forming an element isolation insulating film of semiconductor device
JP2824168B2 (en) Method for manufacturing semiconductor device
KR100868654B1 (en) Method of forming trench in a semiconductor device
KR0150668B1 (en) Fabricating method of a semiconductor device
KR0139268B1 (en) Forming method of field oxide in a semiconductor device
JPH09148301A (en) Manufacture of semiconductor device, and etchant
JPH088262A (en) Manufacture of semiconductor device
JPH065565A (en) Manufacture of semiconductor device
JPH06252259A (en) Semiconductor device and its manufacture
KR960013781B1 (en) Manufacturing method of field oxide
KR100875154B1 (en) Semiconductor device formation method
JPH09129876A (en) Manufacture of semiconductor device
KR940009578B1 (en) Semiconductor device and manufacturing method thereof
JPS6217865B2 (en)
JPH0217937B2 (en)
KR20000073585A (en) Method for etching nitride layer and pad oxide layer on semiconductor device
JPH08115889A (en) Manufacture of semiconductor device
KR19990034756A (en) Method of Cleaning a Semiconductor Device
JPS6197947A (en) Manufacture of semiconductor device