JPH11167422A - Three-terminal regulator - Google Patents

Three-terminal regulator

Info

Publication number
JPH11167422A
JPH11167422A JP33384297A JP33384297A JPH11167422A JP H11167422 A JPH11167422 A JP H11167422A JP 33384297 A JP33384297 A JP 33384297A JP 33384297 A JP33384297 A JP 33384297A JP H11167422 A JPH11167422 A JP H11167422A
Authority
JP
Japan
Prior art keywords
output
circuit
terminal regulator
voltage
mosfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP33384297A
Other languages
Japanese (ja)
Other versions
JP3671635B2 (en
Inventor
Hirohisa Arai
裕久 荒井
Kenichi Arimura
健一 有村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP33384297A priority Critical patent/JP3671635B2/en
Publication of JPH11167422A publication Critical patent/JPH11167422A/en
Application granted granted Critical
Publication of JP3671635B2 publication Critical patent/JP3671635B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a three-terminal regulator capable of reducing power consumption, stabilizing output and preventing the occurrence of overheat destruction. SOLUTION: A MOSFET of an output stage circuit is replaced by the MOSFET(PM4) with back gate in a conventional circuit constituted of an output stage circut 1, a feedback resistor circuit 2, a differential circut 3 and a constant bias circuit 4. Then, a circuit constituted of a feedback impedance switch circuit 5, a load detection circuit 6, an output cut-off circuit 7, a bias circuit 4a to be added to the constant current bias circut 4 and an output stabilizer capacitor C3 connected to the output circuit 1 is added.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、携帯電話などの
電源に用いられる3端子レギュレータ(シリーズレギュ
レータとも称す)に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a three-terminal regulator (also referred to as a series regulator) used for a power supply of a cellular phone or the like.

【0002】[0002]

【従来の技術】携帯電話などに使用される電源に用いら
れる3端子レギュレータは、待機時、使用時にかかわら
ず小消費電力化の要望が強い。また、負荷の軽重状態に
関わらず出力電圧が安定していることが望まれる。図7
は従来の3端子レギュレータの回路図である。この従来
の3端子レギュレータ回路は、定電流バイアス回路4、
差動回路3、出力駆動回路1a、帰還抵抗回路2と出力
コンデンサC2を含む出力段回路1から構成される。定
電流バイアス回路4は差動回路3と出力駆動回路1aの
電流I3 を定電流にする働きをする。また差動回路は、
バイアス電圧Vbiasと帰還抵抗回路2からのフィードバ
ック電圧を比較して、負荷電流を一定に保つようなゲー
ト信号を出力駆動回路へ与える働きをする。出力駆動回
路1aは出力段回路1のpチャネルMOSFETである
PM4a(バックゲートなし)のゲート電圧を決める働
きをする。出力段回路1はPM4aのゲート電圧の大小
で負荷電流の大小を決める働きをする。帰還抵抗回路2
は出力電圧の変化を差動回路にフィードバックする働き
をする。
2. Description of the Related Art There is a strong demand for a three-terminal regulator used for a power supply used in a cellular phone or the like to reduce power consumption during standby and during use. Further, it is desired that the output voltage be stable regardless of the load state of the load. FIG.
Is a circuit diagram of a conventional three-terminal regulator. This conventional three-terminal regulator circuit includes a constant current bias circuit 4,
The output stage circuit 1 includes a differential circuit 3, an output drive circuit 1a, a feedback resistor circuit 2, and an output capacitor C2. The constant current bias circuit 4 functions to make the current I3 of the differential circuit 3 and the output drive circuit 1a constant. The differential circuit is
The bias voltage Vbias is compared with the feedback voltage from the feedback resistor circuit 2 to provide a gate signal for keeping the load current constant to the output drive circuit. The output drive circuit 1a functions to determine the gate voltage of the p-channel MOSFET PM4a (no back gate) of the output stage circuit 1. The output stage circuit 1 functions to determine the magnitude of the load current based on the magnitude of the gate voltage of the PM 4a. Feedback resistor circuit 2
Functions to feed back the change in the output voltage to the differential circuit.

【0003】出力電圧VOUT は電源電圧VCCとグランド
電圧(GND電圧)の間の任意に固定された電圧とな
り、出力電流としては数mAから数十mAの値である。
出力電圧は定電流バイアス回路4のバイアス電圧Vbias
(基準電圧)の設定を変えることで、任意に固定された
電圧に設定できる。またバイアス電圧Vbiasは差動
回路3、出力駆動回路1aの定電流の大きさを決定して
いる。出力に接続される出力コンデンサC2および出力
駆動回路1aを構成するnチャネルMOSFETである
NM3のドレイン・ソース間に接続される位相補償コン
デンサC1は、出力電圧VOUT 、出力電流が振動するの
を防止する働きをする。
The output voltage VOUT is an arbitrarily fixed voltage between the power supply voltage VCC and the ground voltage (GND voltage), and the output current has a value of several mA to several tens mA.
The output voltage is the bias voltage Vbias of the constant current bias circuit 4.
By changing the setting of (reference voltage), it is possible to set the voltage arbitrarily fixed. The bias voltage Vbias determines the magnitude of the constant current of the differential circuit 3 and the output drive circuit 1a. An output capacitor C2 connected to the output and a phase compensation capacitor C1 connected between the drain and source of the NM3 which is an n-channel MOSFET constituting the output drive circuit 1a prevent the output voltage VOUT and the output current from oscillating. Work.

【0004】[0004]

【発明が解決しようとする課題】図7に示す従来の回路
において、携帯電話使用時に、バッテリー電源の消費に
より電源電圧VCCが低下する場合がある。一方、3端子
レギュレータは設定された電圧を維持するため、出力用
コンデンサC2の端子電圧は出力電圧VOUT となる。こ
のような場合、電源電圧VCCが出力電圧VOUT を下まわ
り、PM3やPM4aの寄生ダイオードを介して、電源
側に逆電流I1 、I2 が流れて3端子レギュレータを構
成する図示されていない制御回路部品を破壊させること
がある。
In the conventional circuit shown in FIG. 7, when a portable telephone is used, the power supply voltage VCC may decrease due to the consumption of battery power. On the other hand, since the three-terminal regulator maintains the set voltage, the terminal voltage of the output capacitor C2 becomes the output voltage VOUT. In such a case, the power supply voltage VCC falls below the output voltage VOUT, and reverse currents I1 and I2 flow on the power supply side via the parasitic diodes of PM3 and PM4a, and control circuit components (not shown) constituting a three-terminal regulator. May be destroyed.

【0005】また、携帯電話を使用した時の負荷状態に
合わせて、抵抗R1、R2を比較的小さな抵抗値(数k
Ω程度)に設定し、大きな出力電流を得ているので、待
機中においても大きなバイアス電流I3 、I4 が流れて
しまい、結果として3端子レギュレータの消費電力が大
きくなる。負荷が短絡状態となった場合の過電流に対す
る保護が必ずしも十分でないため、3端子レギュレータ
を構成する出力段回路が破壊することがある。
Further, the resistances R1 and R2 are set to relatively small resistance values (several k) in accordance with the load condition when the mobile phone is used.
Ω) and a large output current is obtained, so that large bias currents I3 and I4 flow even during standby, resulting in an increase in power consumption of the three-terminal regulator. Since the protection against overcurrent when the load is short-circuited is not always sufficient, the output stage circuit constituting the three-terminal regulator may be broken.

【0006】また、大きな負荷電流が流れると出力電圧
が低下したり、また出力電圧が発振したりすることがあ
る。また回路の小型化を図るために出力コンデンサC2
を小さくすると、電流吸収能力が小さくなり、出力電圧
が振動する。微小負荷での出力電圧の振動を抑制するた
めにNM3のドレインとゲート間に接続した位相補償コ
ンデンサC1が、負荷が大きい場合には、出力電圧の振
動を増大させることがある。
When a large load current flows, the output voltage may decrease or the output voltage may oscillate. In order to reduce the size of the circuit, the output capacitor C2
Is reduced, the current absorption capability is reduced, and the output voltage oscillates. When the phase compensation capacitor C1 connected between the drain and the gate of the NM3 to suppress the oscillation of the output voltage under a small load, the oscillation of the output voltage may be increased when the load is large.

【0007】このように、従来回路では多数の課題があ
る。この発明の目的は、前記の課題を解決して、省電力
化、出力安定化および逆電流や過電流による破壊防止を
図ることができる3端子レギュレータを提供することに
ある。
As described above, the conventional circuit has many problems. SUMMARY OF THE INVENTION It is an object of the present invention to provide a three-terminal regulator capable of solving the above-mentioned problems and achieving power saving, output stabilization, and prevention of destruction due to reverse current or overcurrent.

【0008】[0008]

【課題を解決するための手段】前記の目的を達成するた
めに、出力用MOSFETのドレインを出力段に出力コ
ンデンサを備えた3端子レギュレータにおいて、出力用
MOSFETはバックゲートを備え、電源電圧が前記出
力コンデンサの端子電圧より低くなった場合、前記出力
用MOSFETのバックゲートに前記出力コンデンサの
端子電圧を印加できる構成とする。
In order to achieve the above object, in a three-terminal regulator having a drain of an output MOSFET in an output stage and an output capacitor, the output MOSFET has a back gate and the power supply voltage is equal to the power supply voltage. When the terminal voltage becomes lower than the terminal voltage of the output capacitor, the terminal voltage of the output capacitor can be applied to the back gate of the output MOSFET.

【0009】電源電圧と前記出力コンデンサの端子のい
ずれかの電圧を選択して前記出力用MOSFETのバッ
クゲートに印加する選択手段を備えた構成とするとよ
い。出力用MOSFETのドレインを出力とし、出力段
に帰還抵抗回路を備えた3端子レギュレータにおいて、
前記帰還抵抗回路は高インピーダンス状態と低インピー
ダンス状態とが切り換え可能なものであり、負荷状態を
検出する負荷状態検出手段を備え、該負荷状態検出手段
の出力によって、前記帰還抵抗回路の抵抗値を切り換え
られる構成とするとよい。
It is preferable that the apparatus further comprises a selection means for selecting either the power supply voltage or the voltage of the terminal of the output capacitor and applying the selected voltage to the back gate of the output MOSFET. In a three-terminal regulator having a drain of an output MOSFET as an output and having a feedback resistor circuit in an output stage,
The feedback resistance circuit is switchable between a high impedance state and a low impedance state, and includes a load state detection unit that detects a load state. The output of the load state detection unit changes the resistance value of the feedback resistance circuit. It is good to be able to switch.

【0010】バイアス電流が切り換え可能なバイアス回
路を備え、前記負荷状態検出手段の出力によって前記バ
イアス回路のバイアス電流値を切り換えられる構成とす
るとよい。出力電流が過大となったことを検出する電流
検出手段と、出力用MOSFETのゲート電圧を遮断す
る遮断手段とを備え、電流検出手段が過大な電流を検出
した場合、前記遮断手段は、出力用MOSFETのゲー
ト電圧を遮断できる構成とするとよい。
It is preferable that a bias circuit capable of switching a bias current is provided, and a bias current value of the bias circuit is switched by an output of the load state detecting means. A current detecting means for detecting that the output current has become excessive; and a cutoff means for cutting off the gate voltage of the output MOSFET, wherein when the current detection means detects an excessive current, the cutoff means It is preferable that the gate voltage of the MOSFET be cut off.

【0011】出力用MOSFETのドレインを出力と
し、出力段に帰還抵抗回路を備えた3端子レギュレータ
において、該3端子レギュレータの出力点と帰還抵抗回
路フィードバック点との間に安定化コンデンサを備えた
構成とするとよい。上記の構成を複数含む構成とすると
よい。
In a three-terminal regulator having a drain of an output MOSFET as an output and having a feedback resistor circuit in an output stage, a stabilizing capacitor is provided between an output point of the three-terminal regulator and a feedback resistor circuit feedback point. It is good to A configuration including a plurality of the above configurations is preferable.

【0012】[0012]

【発明の実施の形態】図1はこの発明の第1実施例の出
力段の要部回路図である。以下の説明でPMはpチャネ
ルMOSFET、NMはnチャネルMOSFET、IN
Vはインバータ回路を表す。また、以下の実施例の説明
では、3端子レギュレータを携帯電話に適用した場合を
想定している。
FIG. 1 is a main part circuit diagram of an output stage according to a first embodiment of the present invention. In the following description, PM is a p-channel MOSFET, NM is an n-channel MOSFET, IN
V represents an inverter circuit. In the following description of the embodiments, it is assumed that a three-terminal regulator is applied to a mobile phone.

【0013】この回路は、従来回路に、INV3、PM
15、PM12、PM7、PM11で構成される回路が
追加され、またPM4(出力用MOSFET)と同様に
逆電流を防止するためにPM7およびPM11もバック
ゲート付きMOSFETである。これは、PM3に逆電
流が流れないようにするためである。またバックゲート
付きMOSFETとは、ソース電極が半導体基板と接触
せず、また本来の絶縁ゲートのほかに、半導体基板と接
触するバックゲートを有する、4端子のMOSFETの
ことをいう。
This circuit is different from the conventional circuit in that INV3, PM
A circuit composed of 15, PM12, PM7 and PM11 is added, and like PM4 (output MOSFET), PM7 and PM11 are also back-gate MOSFETs to prevent reverse current. This is to prevent a reverse current from flowing through PM3. In addition, a MOSFET with a back gate refers to a four-terminal MOSFET in which a source electrode does not contact a semiconductor substrate and has a back gate in contact with a semiconductor substrate in addition to an original insulated gate.

【0014】VOUT (出力電圧)がVCC(電源電圧)よ
り高くなった場合、図示していない別の制御回路によ
り、VCNT (制御信号電圧)をLレベルにする。VCNT
をLレベルにすると、INV3の出力がHレベルとな
り、PM15がオフ状態、PM12がオン状態になる。
PM4のバックゲートの電圧がVOUT になり、PM4が
オフ状態になる。またPM4のバックゲートがVOUT に
なるので、PM4の寄生ダイオードのアノード・カソー
ド(PM4のドレイン・バックゲート)間の電圧が零と
なりオフする。従って、図7で示すPM4aの寄生ダイ
オードには、逆電流I1 、I2 が流れず、3端子レギュ
レータの破壊を防止できる。当然、VOUT がVCCより低
い正常な場合は、PM4のバックゲートの電圧はVCCと
なり、従来回路の図7で使用されるPM4aと同様な動
作をする。
When VOUT (output voltage) becomes higher than VCC (power supply voltage), VCNT (control signal voltage) is set to L level by another control circuit (not shown). VCNT
Is set to L level, the output of INV3 becomes H level, PM15 is turned off, and PM12 is turned on.
The voltage of the back gate of PM4 becomes VOUT, and PM4 is turned off. Further, since the back gate of PM4 becomes VOUT, the voltage between the anode and the cathode (the drain and backgate of PM4) of the parasitic diode of PM4 becomes zero and the PM4 is turned off. Therefore, the reverse currents I1 and I2 do not flow through the parasitic diode of the PM 4a shown in FIG. 7, and the destruction of the three-terminal regulator can be prevented. Of course, when VOUT is normal lower than VCC, the back gate voltage of PM4 becomes VCC, and the same operation as PM4a used in FIG. 7 of the conventional circuit is performed.

【0015】図2はこの発明の第2実施例で、出力段の
要部回路図である。この回路は、出力段回路1の一部の
帰還抵抗回路2を構成する抵抗R1、R2を図7のR
1、R2の抵抗値より大きな抵抗値をもつ高抵抗(例え
ば数10kΩ)に換え、R11、R10を図7のR1、
R2に相当する抵抗値をもつ低抵抗(例えば数kΩ)に
する。待機状態ではR1、R2に小さな電流を流し、使
用状態(通話中)では、R11、R10にも電流を流し
て、大きな負荷電流が流れるようにしている。図7に示
す従来回路にR11、R10、PM13、NM7、NM
9、NM10、INV1、INV2で構成される帰還イ
ンピーダンス切換え回路5と、R7、PM9、R8で構
成される負荷検出回路6とが追加となっている。またP
M4a(バックゲートなしの通常のpチャネルMOSF
ET)のゲートは図示されないPM3のドレインに接続
している。つぎにこの回路の動作を説明する。使用状態
では、大きな負荷電流を流すために、PM4aのゲート
電圧を低下させる。PM4aのゲート電圧の低下は、図
示されないPM7のドレイン電圧が大きな負荷電流では
低下するためである。PM4aのゲート電圧が低下する
と、PM4aは大きな負荷電流を流せるようになる。ま
た、PM7のドレインと接続しているPM9のゲート電
圧も低下して、負荷検出回路6を成するR7、PM9、
R8を通って流れる電流が増大する。そうすると、R8
の上端の電位が高くなり、INV1の出力はLレベルと
なり、INV2の出力はHレベルになる。その結果、P
M13、NM7がオンして、PM4a、R11、R10
を通して、大きな負荷電流が流れる。一方、待機状態で
は、PM13、NM7がオフ状態となるため、PM4
a、R1、R2を通して小さな負荷電流が流れて、3端
子レギュレータの消費電流を低減できる。
FIG. 2 is a circuit diagram of a main part of an output stage according to a second embodiment of the present invention. In this circuit, the resistors R1 and R2 constituting a part of the feedback resistor circuit 2 of the output stage circuit 1 are connected to R1
R1 and R10 are replaced with R1 and R1 in FIG.
A low resistance (for example, several kΩ) having a resistance value corresponding to R2 is set. In the standby state, a small current flows through R1 and R2, and in the use state (during a call), a large current flows through R11 and R10. R11, R10, PM13, NM7, NM are added to the conventional circuit shown in FIG.
9, a feedback impedance switching circuit 5 including NM10, INV1, and INV2, and a load detection circuit 6 including R7, PM9, and R8 are added. Also P
M4a (Normal p-channel MOSF without back gate)
The gate of ET) is connected to the drain of PM3 (not shown). Next, the operation of this circuit will be described. In the use state, the gate voltage of the PM 4a is reduced in order to flow a large load current. The decrease in the gate voltage of PM4a is because the drain voltage of PM7 (not shown) decreases with a large load current. When the gate voltage of the PM 4a decreases, the PM 4a can flow a large load current. Further, the gate voltage of PM9 connected to the drain of PM7 also decreases, and R7, PM9,
The current flowing through R8 increases. Then, R8
, The output of INV1 goes low and the output of INV2 goes high. As a result, P
M13 and NM7 turn on, and PM4a, R11, R10
, A large load current flows. On the other hand, in the standby state, PM13 and NM7 are turned off.
a, a small load current flows through R1, R2, and the current consumption of the three-terminal regulator can be reduced.

【0016】尚、R1とR2が一つの帰還抵抗で、R1
0、R11はもう一つの帰還抵抗である。図2では、2
つの帰還抵抗で帰還抵抗回路が構成される。図3はこの
発明の第3の実施例で、定電流バイアス回路回りの要部
回路図である。この回路は、図1のPM1、NM4、R
4で構成される定電流バイアス回路にR3とNM5を接
続し、R7、PM9、R8で構成される負荷検出回路6
のR8の上端とNM5のゲートを接続する。この回路の
動作を説明する。負荷が大きくなると、R8の上端の電
位が上昇し、NM5がオンする。NM5がオンすると、
比較的小さな抵抗であるR3を介して大きなバイアス電
流が流れるようになる。このバイアス電流を大きくする
ことで、図示されていないPM1、PM2、PM3にも
大きな電流が流れて、PM4のゲート電圧を安定させ、
出力電圧の発振を抑制する。また負荷が小さい場合は、
NM5をオフにし、バイアス回路4aが定電流バイアス
回路4から切り離されるので、バイアス電流は比較的大
きな抵抗R4を介して流れるようになり、消費電力は低
減する。
Note that R1 and R2 are one feedback resistor, and R1
0 and R11 are another feedback resistor. In FIG. 2, 2
One feedback resistor forms a feedback resistor circuit. FIG. 3 is a circuit diagram of a main part around a constant current bias circuit according to a third embodiment of the present invention. This circuit corresponds to PM1, NM4, R in FIG.
R3 and NM5 are connected to a constant current bias circuit composed of R4, and a load detection circuit 6 composed of R7, PM9, and R8.
Is connected to the gate of NM5. The operation of this circuit will be described. When the load increases, the potential at the upper end of R8 increases, and NM5 turns on. When NM5 turns on,
A large bias current flows through the relatively small resistor R3. By increasing the bias current, a large current also flows through PM1, PM2, and PM3 (not shown) to stabilize the gate voltage of PM4,
Suppresses output voltage oscillation. If the load is small,
Since the NM5 is turned off and the bias circuit 4a is disconnected from the constant current bias circuit 4, the bias current flows via the relatively large resistor R4, and the power consumption is reduced.

【0017】図4はこの発明の第4実施例で、出力遮断
回路回りの要部回路図である。過大負荷検出回路9と差
動回路3の間に出力遮断回路7は接続される。具体的に
は、NM6のドレインをNM2とPM6の接続点に接続
し、またこの接続点はNM3のゲートにも接続されてい
る。NM6のゲートはR6の上端に接続されている。過
大負荷になった場合や負荷短絡した場合に、PM4aと
接続しているPM8のゲート電圧が低下し、R5−PM
8−R6の経路に流れる電流が増大して、R6の上端の
電位が上昇させる。R6の上端の電位が上昇すると、N
M6がオンし、PM3がオンし、NM3オフする。PM
3がオンし、NM3がオフすると図示されていない出力
段回路1のPM4a(またはPM4)がオフして出力が
遮断される。この出力遮断により3端子レギュレータの
過熱破壊が防止される。
FIG. 4 is a circuit diagram of a main part around an output cutoff circuit according to a fourth embodiment of the present invention. The output cutoff circuit 7 is connected between the overload detection circuit 9 and the differential circuit 3. Specifically, the drain of NM6 is connected to the connection point between NM2 and PM6, and this connection point is also connected to the gate of NM3. The gate of NM6 is connected to the upper end of R6. When the load becomes excessively large or when the load is short-circuited, the gate voltage of the PM8 connected to the PM4a decreases, and the R5-PM
The current flowing in the route of 8-R6 increases, and the potential at the upper end of R6 increases. When the potential at the upper end of R6 rises, N
M6 turns on, PM3 turns on, and NM3 turns off. PM
When 3 is turned on and NM3 is turned off, PM4a (or PM4) of the output stage circuit 1 (not shown) is turned off and the output is cut off. This output cut-off prevents the three-terminal regulator from being overheated.

【0018】図5はこの発明の第5実施例で、出力段回
路回りの要部回路図である。この回路では、出力コンデ
ンサC2を小さくした場合でも、出力が発振しないよう
に、従来回路のNM3に付いている位相補償コンデンサ
C1を除去し、R1の両端に発振防止用の出力安定化コ
ンデンサC3を接続している。これによって、高周波の
振動が抑制される。
FIG. 5 is a main part circuit diagram around an output stage circuit according to a fifth embodiment of the present invention. In this circuit, even if the output capacitor C2 is reduced, the phase compensation capacitor C1 attached to the NM3 of the conventional circuit is removed so that the output does not oscillate, and an output stabilizing capacitor C3 for preventing oscillation is provided at both ends of R1. Connected. Thereby, high frequency vibration is suppressed.

【0019】また、実験の結果、出力駆動回路1bで、
定電流源10とPM7を介して流れる充電電流I5 と、
NM3と定電流源11を介して流れる放電電流I6 との
比が1:3となるように調整することで、高周波の振動
が確実に抑制されることが分かった。図6はこの発明の
第6実施例の3端子レギュレータの回路図である。この
回路は第1実施例のバックゲート付きMOSFETであ
るPM4を有し、第2実施例から第5実施例のすべての
実施例が含まれている。図中には、各実施例の図3から
図8までの回路が含まれている。勿論、用途とコストに
合わせて、これらの実施例のいずれかを採用してもよ
い。
As a result of the experiment, the output drive circuit 1b
A charging current I5 flowing through the constant current source 10 and PM7;
By adjusting the ratio of NM3 to the discharge current I6 flowing through the constant current source 11 to be 1: 3, it was found that high-frequency vibration was reliably suppressed. FIG. 6 is a circuit diagram of a three-terminal regulator according to a sixth embodiment of the present invention. This circuit includes the back gated MOSFET PM4 of the first embodiment, and includes all of the second to fifth embodiments. The drawings include the circuits of FIGS. 3 to 8 of each embodiment. Of course, any of these embodiments may be employed depending on the application and cost.

【0020】尚、この回路は、図7に示す出力段回路
1、帰還抵抗回路2、差動回路3および定電流バイアス
回路4で構成される従来回路に、図1ないし図6で示め
すバックゲート付きMOSFETであるPM4を有する
出力段回路1、帰還インピーダンス切り換え回路5、負
荷検出回路6、出力遮断回路7、定電流バイアス回路4
に付加するバイアス回路4aおよび出力段回路1に接続
する出力安定化コンデンサC3などで構成される回路が
付加されている。また、出力駆動回路1bの定電流源1
0の代わりにバックゲート付きMOSFETであるPM
7を用いて、図5の充電電流I5 と放電電流I6 の比を
1:3に制御している。尚、図中のIV1、IV2はI
NV1、INV2のことである。
This circuit is different from a conventional circuit comprising an output stage circuit 1, a feedback resistor circuit 2, a differential circuit 3 and a constant current bias circuit 4 shown in FIG. Output stage circuit 1 having gated MOSFET PM4, feedback impedance switching circuit 5, load detection circuit 6, output cutoff circuit 7, constant current bias circuit 4
And a circuit including an output stabilizing capacitor C3 connected to the output stage circuit 1 and the like. Further, the constant current source 1 of the output drive circuit 1b
PM which is MOSFET with back gate instead of 0
7, the ratio of the charging current I5 to the discharging current I6 of FIG. 5 is controlled to 1: 3. It should be noted that IV1 and IV2 in FIG.
NV1 and INV2.

【0021】[0021]

【発明の効果】この発明によれば、例えば携帯電話に用
いられる3端子レギュレータにおいて、バックゲート付
きMOSFETを用い、出力電圧が電源電圧になった時
点でバックゲートの電圧を出力電圧に切り換え、寄生ダ
イオードに流れる逆電流を停止させ、電源側に流入する
逆電流を遮断することで、3端子レギュレータを構成す
る制御回路部品の破壊を防止できる。帰還抵抗回路を待
機時に高インピーダンス回路に切り換えることで消費電
力を低減できる。また定電流バイアス回路を待機時に小
電流回路に切り換えることで消費電力を低減できる。出
力遮断回路を設けることで、過大電流通電時や出力短絡
時に3端子レギュレータを構成する出力段回路の破壊を
防止できる。位相補償コンデンサを削除し、出力安定化
コンデンサを出力点とフィードバック点の間に設けるこ
とで、重負荷時に出力が発振することを防止して、出力
の安定化を図ることができる。
According to the present invention, for example, in a three-terminal regulator used in a mobile phone, a MOSFET with a back gate is used, and when the output voltage becomes the power supply voltage, the back gate voltage is switched to the output voltage, and By stopping the reverse current flowing through the diode and blocking the reverse current flowing into the power supply side, it is possible to prevent the control circuit components constituting the three-terminal regulator from being destroyed. Power consumption can be reduced by switching the feedback resistor circuit to a high impedance circuit during standby. Further, the power consumption can be reduced by switching the constant current bias circuit to a small current circuit during standby. By providing the output cutoff circuit, it is possible to prevent the output stage circuit constituting the three-terminal regulator from being destroyed when an excessive current flows or the output is short-circuited. By eliminating the phase compensation capacitor and providing the output stabilizing capacitor between the output point and the feedback point, the output can be prevented from oscillating under heavy load, and the output can be stabilized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の第1実施例の出力段の要部回路図FIG. 1 is a main part circuit diagram of an output stage according to a first embodiment of the present invention;

【図2】この発明の第2実施例で、出力段の要部回路図FIG. 2 is a main part circuit diagram of an output stage according to a second embodiment of the present invention;

【図3】この発明の第3の実施例で、定電流バイアス回
路の要部回路図
FIG. 3 is a main part circuit diagram of a constant current bias circuit according to a third embodiment of the present invention;

【図4】この発明の第4実施例で、出力遮断回路の要部
回路図
FIG. 4 is a main part circuit diagram of an output cutoff circuit according to a fourth embodiment of the present invention;

【図5】この発明の第5実施例で、出力段の要部回路図FIG. 5 is a main part circuit diagram of an output stage in a fifth embodiment of the present invention.

【図6】この発明の第6実施例の3端子レギュレータの
回路図
FIG. 6 is a circuit diagram of a three-terminal regulator according to a sixth embodiment of the present invention.

【図7】従来の3端子レギュレータの回路図FIG. 7 is a circuit diagram of a conventional three-terminal regulator.

【符号の説明】[Explanation of symbols]

PM1 pチャネルMOSFET(定電流バイアス回
路を構成) PM2 pチャネルMOSFET(差動回路を構成) PM3 pチャネルMOSFET(出力駆動回路/帰
還インピーダンス 回路を構成) PM4 バックゲート付きpチャネルMOSFET
(出力段回路を構成) PM4a pチャネルMOSFET(出力段回路を構
成) PM5 pチャネルMOSFET(差動回路を構成) PM6 pチャネルMOSFET(差動回路を構成) PM7 バックゲート付きpチャネルMOSFET PM8 pチャネルMOSFET(過大負荷検出回路
を構成) PM9 pチャネルMOSFET(負荷検出回路を構
成) PM11 バックゲート付きpチャネルMOSFET PM12 pチャネルMOSFET(インバータ回路を
構成) PM13 pチャネルMOSFET(帰還インピーダン
ス回路を構成) PM14 pチャネルMOSFET(インバータ回路を
構成) PM15 pチャネルMOSFET(インバータ回路を
構成) NM1 nチャネルMOSFET(差動回路を構成) NM2 nチャネルMOSFET(差動回路を構成) NM3 nチャネルMOSFET(出力駆動回路を構
成) NM4 nチャネルMOSFET(定電流バイアス回
路を構成) NM5 nチャネルMOSFET(バイアス回路を構
成) NM6 nチャネルMOSFET(出力遮断回路を構
成) NM7 nチャネルMOSFET(帰還インピーダン
ス回路を構成) NM8 nチャネルMOSFET(インバータ回路を
構成) NM9 nチャネルMOSFET(帰還インピーダン
ス回路を構成) NM10 nチャネルMOSFET(帰還インピーダン
ス回路を構成) R1 抵抗(帰還抵抗) R2 抵抗(帰還抵抗) R3 抵抗(バイアス回路を構成) R4 抵抗(定電流バイアス回路を構成) R5 抵抗(過大負荷状態検出回路を構成) R6 抵抗(過大負荷状態検出回路を構成) R7 抵抗(負荷検出回路を構成) R8 抵抗(負荷検出回路を構成) R10 抵抗(帰還インピーダンス回路を構成) R11 抵抗(帰還インピーダンス回路を構成) C1 位相補償コンデンサ C2 出力コンデンサ C3 出力安定化コンデンサ VCC 電源電圧(電源の高電位側) VOUT 出力電圧(出力) VCNT 制御電圧 Vbias バイアス電圧 VIN 入力電源電圧(入力電源の高電位側) GND グランド電位(アース) INV1 インバータ回路(帰還インピーダンス回路を
構成) INV2 インバータ回路(帰還インピーダンス回路を
構成) INV3 インバータ回路 I1 もれ電流 I2 もれ電流 I3 バイアス電流 I4 バイアス電流 I5 充電電流 I6 放電電流 1 出力段回路 1a 出力駆動回路 1b 出力駆動回路 2 帰還抵抗回路(発明回路/従来回路) 3 差動回路 4 定電流バイアス回路 4a バイアス回路 5 帰還インピーダンス切り換え回路 6 負荷検出回路 7 出力遮断回路 9 過大負荷検出回路 10 定電流源 11 定電流源
PM1 p-channel MOSFET (constituting constant current bias circuit) PM2 p-channel MOSFET (constituting differential circuit) PM3 p-channel MOSFET (constituting output drive circuit / feedback impedance circuit) PM4 p-channel MOSFET with back gate
(Construction of output stage circuit) PM4a p-channel MOSFET (construction of output stage circuit) PM5 p-channel MOSFET (construction of differential circuit) PM6 p-channel MOSFET (construction of differential circuit) PM7 p-channel MOSFET with back gate PM8 p-channel MOSFET (configures an overload detection circuit) PM9 p-channel MOSFET (configures a load detection circuit) PM11 p-channel MOSFET with a back gate PM12 p-channel MOSFET (configures an inverter circuit) PM13 p-channel MOSFET (configures a feedback impedance circuit) PM14 p Channel MOSFET (constituting inverter circuit) PM15 p-channel MOSFET (constituting inverter circuit) NM1 n-channel MOSFET (constituting differential circuit) NM2 n-channel MOS ET (configures a differential circuit) NM3 n-channel MOSFET (configures an output drive circuit) NM4 n-channel MOSFET (configures a constant current bias circuit) NM5 n-channel MOSFET (configures a bias circuit) NM6 n-channel MOSFET (configures an output cutoff circuit) Configuration) NM7 n-channel MOSFET (configures a feedback impedance circuit) NM8 n-channel MOSFET (configures an inverter circuit) NM9 n-channel MOSFET (configures a feedback impedance circuit) NM10 n-channel MOSFET (configures a feedback impedance circuit) R1 resistance (return resistance) R2 resistance (feedback resistance) R3 resistance (configures a bias circuit) R4 resistance (configures a constant current bias circuit) R5 resistance (configures an overload state detection circuit) R6 resistance (configures an overload state detection circuit) R Resistance (constituting load detection circuit) R8 Resistance (constituting load detection circuit) R10 Resistance (constituting feedback impedance circuit) R11 Resistance (constituting feedback impedance circuit) C1 Phase compensation capacitor C2 output capacitor C3 output stabilization capacitor VCC power supply voltage (High potential side of power supply) VOUT Output voltage (output) VCNT Control voltage Vbias Bias voltage VIN Input power supply voltage (High potential side of input power supply) GND Ground potential (earth) INV1 Inverter circuit (constitutes feedback impedance circuit) INV2 Inverter circuit (Construction of feedback impedance circuit) INV3 Inverter circuit I1 Leakage current I2 Leakage current I3 Bias current I4 Bias current I5 Charge current I6 Discharge current 1 Output stage circuit 1a Output drive circuit 1b Output drive circuit 2 Feedback resistance circuit (Invention circuit / Conventional circuit) Differential circuit 4 constant current bias circuit 4a bias circuit 5 feedback impedance switching circuit 6 the load detecting circuit 7 output cutoff circuit 9 excessive load detecting circuit 10 a constant current source 11 a constant current source

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】出力用MOSFETのドレインを出力段に
出力コンデンサを備えた3端子レギュレータにおいて、 出力用MOSFETはバックゲートを備え、 電源電圧が前記出力コンデンサの端子電圧より低くなっ
た場合、前記出力用MOSFETのバックゲートに前記
出力コンデンサの端子電圧を印加することを特徴とする
3端子レギュレータ。
1. A three-terminal regulator having a drain of an output MOSFET at an output stage and having an output capacitor, wherein the output MOSFET has a back gate, and when a power supply voltage becomes lower than a terminal voltage of the output capacitor, the output MOSFET is output. A three-terminal regulator for applying a terminal voltage of the output capacitor to a back gate of the MOSFET.
【請求項2】請求項1に記載の3端子レギュレータにお
いて、 電源電圧と前記出力コンデンサの端子のいずれかの電圧
を選択して前記出力用MOSFETのバックゲートに印
加する選択手段を備えたことを特徴とする3端子レギュ
レータ。
2. The three-terminal regulator according to claim 1, further comprising selection means for selecting one of a power supply voltage and a voltage of a terminal of said output capacitor and applying the selected voltage to a back gate of said output MOSFET. Features a three-terminal regulator.
【請求項3】出力用MOSFETのドレインを出力と
し、出力段に帰還抵抗回路を備えた3端子レギュレータ
において、 前記帰還抵抗回路は高インピーダンス状態と低インピー
ダンス状態とが切り換え可能なものであり、 負荷状態を検出する負荷状態検出手段を備え、 該負荷状態検出手段の出力によって、前記帰還抵抗回路
の抵抗値を切り換えることを特徴とする3端子レギュレ
ータ。
3. A three-terminal regulator having a drain of an output MOSFET as an output and having a feedback resistor circuit in an output stage, wherein the feedback resistor circuit is switchable between a high impedance state and a low impedance state. A three-terminal regulator comprising a load state detecting means for detecting a state, wherein a resistance value of the feedback resistor circuit is switched by an output of the load state detecting means.
【請求項4】請求項3に記載の3端子レギュレータにお
いて、 バイアス電流が切り換え可能なバイアス回路を備え、 前記負荷状態検出手段の出力によって前記バイアス回路
のバイアス電流値を切り換えることを特徴とする3端子
レギュレータ。
4. The three-terminal regulator according to claim 3, further comprising a bias circuit capable of switching a bias current, wherein a bias current value of said bias circuit is switched by an output of said load state detecting means. Terminal regulator.
【請求項5】請求項3に記載の3端子レギュレータにお
いて、 出力電流が過大となったことを検出する電流検出手段
と、 出力用MOSFETのゲート電圧を遮断する遮断手段と
を備え、 電流検出手段が過大な電流を検出した場合、前記遮断手
段は、出力用MOSFETのゲート電圧を遮断すること
を特徴とする3端子レギュレータ。
5. The three-terminal regulator according to claim 3, further comprising current detection means for detecting that the output current has become excessive, and interruption means for interrupting the gate voltage of the output MOSFET. Wherein the shut-off means cuts off the gate voltage of the output MOSFET when an excessive current is detected.
【請求項6】出力用MOSFETのドレインを出力と
し、出力段に帰還抵抗回路を備えた3端子レギュレータ
において、 該3端子レギュレータの出力点と帰還抵抗回路フィード
バック点との間に安定化コンデンサを備えたことを特徴
とする3端子レギュレータ。
6. A three-terminal regulator having a drain of an output MOSFET as an output and having a feedback resistor circuit at an output stage, comprising a stabilizing capacitor between an output point of the three-terminal regulator and a feedback resistor circuit feedback point. A three-terminal regulator.
JP33384297A 1997-12-04 1997-12-04 3-terminal regulator Expired - Fee Related JP3671635B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33384297A JP3671635B2 (en) 1997-12-04 1997-12-04 3-terminal regulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33384297A JP3671635B2 (en) 1997-12-04 1997-12-04 3-terminal regulator

Publications (2)

Publication Number Publication Date
JPH11167422A true JPH11167422A (en) 1999-06-22
JP3671635B2 JP3671635B2 (en) 2005-07-13

Family

ID=18270563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33384297A Expired - Fee Related JP3671635B2 (en) 1997-12-04 1997-12-04 3-terminal regulator

Country Status (1)

Country Link
JP (1) JP3671635B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006099500A (en) * 2004-09-30 2006-04-13 Mitsumi Electric Co Ltd Regulator circuit
JP2007004576A (en) * 2005-06-24 2007-01-11 Seiko Epson Corp Regulator circuit
JP2007316954A (en) * 2006-05-25 2007-12-06 Mitsumi Electric Co Ltd Power supply device
JP2008033971A (en) * 2007-10-22 2008-02-14 Ricoh Co Ltd Constant voltage power source
JP2008070977A (en) * 2006-09-12 2008-03-27 Fujitsu Ltd Power-supply voltage step-down circuit and semiconductor device
JP2008083850A (en) * 2006-09-26 2008-04-10 Nec Electronics Corp Regulator circuit
CN112462834A (en) * 2020-10-27 2021-03-09 北京智芯微电子科技有限公司 Current bias circuit for fast wake-up chip

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006099500A (en) * 2004-09-30 2006-04-13 Mitsumi Electric Co Ltd Regulator circuit
JP2007004576A (en) * 2005-06-24 2007-01-11 Seiko Epson Corp Regulator circuit
JP4741886B2 (en) * 2005-06-24 2011-08-10 Hoya株式会社 Regulator circuit
JP2007316954A (en) * 2006-05-25 2007-12-06 Mitsumi Electric Co Ltd Power supply device
JP2008070977A (en) * 2006-09-12 2008-03-27 Fujitsu Ltd Power-supply voltage step-down circuit and semiconductor device
JP2008083850A (en) * 2006-09-26 2008-04-10 Nec Electronics Corp Regulator circuit
JP2008033971A (en) * 2007-10-22 2008-02-14 Ricoh Co Ltd Constant voltage power source
JP4642827B2 (en) * 2007-10-22 2011-03-02 株式会社リコー Constant voltage power supply
CN112462834A (en) * 2020-10-27 2021-03-09 北京智芯微电子科技有限公司 Current bias circuit for fast wake-up chip
CN112462834B (en) * 2020-10-27 2022-05-13 北京智芯微电子科技有限公司 Current bias circuit for fast wake-up chip

Also Published As

Publication number Publication date
JP3671635B2 (en) 2005-07-13

Similar Documents

Publication Publication Date Title
US7038522B2 (en) System and method for redundant power supply connection
KR101052384B1 (en) Systems and methods for minimizing static leakage of an integrated circuit
JP2012210137A (en) Charge and discharge control circuit and battery device
US6465999B2 (en) Current-limited switch with fast transient response
JP2002169618A (en) Constant-voltage power circuit and electronic equipment incorporating the constant-voltage power circuit
JP5372602B2 (en) Battery charging circuit and battery charger
JP3671635B2 (en) 3-terminal regulator
JP3411516B2 (en) DC stabilized power supply
JP2003114727A (en) Electric power source circuit
JP2001238347A (en) Power supply control circuit
JP3095102B2 (en) Inrush current prevention circuit
JP2000013991A (en) Method and circuit for limiting overcurrent using mosfet switch
JP4650026B2 (en) Power amplifier
JPH01158515A (en) Series voltage regulator
JP3934189B2 (en) Crystal oscillation circuit
JP2611859B2 (en) Power output cutoff device
JP4403288B2 (en) Regulator circuit
US5936390A (en) Control circuit
JPH0194704A (en) Oscillation circuit
JPH0546097Y2 (en)
JP2005191625A (en) Oscillation circuit
JP3900731B2 (en) Power switch circuit
US20050093639A1 (en) Switching circuit and voltage-controlled oscillator including the same
JP2002165373A (en) Over discharge prevention circuit of battery and over discharge preventive method of battery
JPH08289458A (en) Overcurrent protective circuit

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050411

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080428

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090428

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120428

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120428

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120428

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees