JPH11163404A - Gan-based semiconductor - Google Patents

Gan-based semiconductor

Info

Publication number
JPH11163404A
JPH11163404A JP34069197A JP34069197A JPH11163404A JP H11163404 A JPH11163404 A JP H11163404A JP 34069197 A JP34069197 A JP 34069197A JP 34069197 A JP34069197 A JP 34069197A JP H11163404 A JPH11163404 A JP H11163404A
Authority
JP
Japan
Prior art keywords
layer
gan
substrate
based semiconductor
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP34069197A
Other languages
Japanese (ja)
Inventor
Naoki Shibata
直樹 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP34069197A priority Critical patent/JPH11163404A/en
Publication of JPH11163404A publication Critical patent/JPH11163404A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce lattice defects of a GaN-based semiconductor, without having the GaN-based semiconductor grown in two stages, that is, to provide a GaN-based semiconductor of highest possible quality with a minimum possible number of steps. SOLUTION: On a substrate 2 made of a metal or on a multilayered body consisting of a conductive semiconductor and a buffer layer made of a metal, a pattern layer 3 of SiO2 is formed so as to partly expose the substrate 2 or the buffer layer. A GaN-based semiconductor layer 4 is selectively grown from the exposed surface and is grown laterally on the pattern layer 3, and the surface of GaN-semiconductor layer 4 becomes flat.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明はGaN系の半導体
に関する。
The present invention relates to a GaN-based semiconductor.

【0002】[0002]

【従来の技術】GaN系の半導体は例えば青色発光素子
として利用できることが知られている。かかる発光素子
では、基板材料として一般的にサファイアが用いられ、
例えばAlN製の層を介してGaN系の半導体層が積層
されて発光素子構造が形成される。ここにAlN製の層
はGaN系の半導体層を成長させるときの核発生を与え
る役目をしていると考えられる。
2. Description of the Related Art It is known that a GaN-based semiconductor can be used, for example, as a blue light emitting device. In such a light emitting device, sapphire is generally used as a substrate material,
For example, a GaN-based semiconductor layer is stacked via an AlN layer to form a light-emitting element structure. Here, it is considered that the AlN layer plays a role of providing nucleation when growing a GaN-based semiconductor layer.

【0003】AlN製の層を介することにより良好な結
晶を作製することができ、高輝度の発光ダイオード(L
ED)の作製が可能となったが、AlN製の層の上のG
aN系半導体層には依然として108/cm2程度の格子
欠陥が存在しており、この欠陥を低減することが素子の
性能および信頼性向上に不可欠となっている。
[0003] A good crystal can be produced through an AlN layer, and a high-brightness light emitting diode (L
ED), but the G on the AlN layer
A lattice defect of about 10 8 / cm 2 still exists in the aN-based semiconductor layer, and reducing this defect is indispensable for improving the performance and reliability of the device.

【0004】従来より、GaN層の格子欠陥を低減させ
るために次のような方策が知られている。サファイア基
板上に第1のGaN層を成長させ、その上にSiO2
マスクパターンを形成する。その後、更に第1のGaN
層及びマスクパターンの上に第2のGaN層を成長させ
る。この第2のGaN層ではその格子欠陥(EPD:1
6/cm2)が第1のGaN層の格子欠陥(EPD:1
8/cm2)より少なくなる。これは、SiO2からな
るマスクパターンの上にはGaNが成長しないので、マ
スクパターンで被覆されていない第1のGaN層の表面
から成長した第2のGaN層は当該マスクパターンの上
において横方向へ成長し、その結果第2のGaN層では
垂直方向の貫通転位が抑制されるためと考えられる。な
お、マスクパターンを用いたときのGaNの横方向成長
については、第2回窒化物半導体国際会議(The S
econd InternationalConfer
ence on Nitride Semicondu
ctors)の予稿集pp.52〜53 Jaime
A. Freitas et al.”Optical
and Structural Propertie
sof Lateral Epitaxial Ove
rgrown GaN Layers”を参照された
い。
[0004] Conventionally, the following measures have been known to reduce lattice defects in the GaN layer. A first GaN layer is grown on a sapphire substrate, and a SiO 2 mask pattern is formed thereon. After that, the first GaN
A second GaN layer is grown on the layer and the mask pattern. In the second GaN layer, the lattice defect (EPD: 1
0 6 / cm 2 ) is the lattice defect (EPD: 1) of the first GaN layer.
0 8 / cm 2 ). This is because GaN does not grow on the mask pattern made of SiO 2 , so that the second GaN layer grown from the surface of the first GaN layer that is not covered with the mask pattern has a lateral direction on the mask pattern. It is considered that threading dislocations in the vertical direction are suppressed in the second GaN layer as a result. The lateral growth of GaN using a mask pattern is described in the second International Conference on Nitride Semiconductors (The S
econd InternationalConfer
once on nitride semicondu
ctors) pp. 52-53 Jaime
A. Freitas et al. "Optical
and Structural Property
sof Lateral Epitaxial Ove
rgrow GaN Layers ".

【0005】又、このような素子において、サファイア
基板を他の材料に置換することが望まれている。サファ
イア基板は高価であるからである。更には、サファイア
基板は絶縁体であるため同一面側に電極を形成する必要
があり半導体層の一部をエッチングしなければならず、
それに応じてボンディングの工程も2倍となる。また、
同一面側にn、p両電極を形成するため、素子サイズの
小型化にも制限があった。加えて、チャージアップの問
題もあった。
In such an element, it is desired to replace the sapphire substrate with another material. This is because the sapphire substrate is expensive. Furthermore, since the sapphire substrate is an insulator, it is necessary to form an electrode on the same side, and a part of the semiconductor layer must be etched.
Accordingly, the number of bonding steps is doubled. Also,
Since both n and p electrodes are formed on the same surface side, there is also a limitation in miniaturizing the element size. In addition, there was a problem of charge-up.

【0006】[0006]

【発明が解決しようとする課題】この発明は新規な構成
のGaN系半導体層を有する素子を提供することを目的
とする。この発明は上記のようなGaN系半導体層を2
段階に成長させることなく当該GaN系半導体層の格子
欠陥を減少させることを目的とする。即ち、出来るだけ
少ない工程で出来るだけ高品質のGaN系半導体を提供
することにある。この発明は、基板の材料としてサファ
イア以外の材料を用いることが出来るGaN系半導体を
提供することを目的とする。この発明の他の目的は、新
たな構成のバッファ層を提供することにある。ここに、
バッファ層とは基板とGaN系半導体層との間に設けら
れる層をいう。
SUMMARY OF THE INVENTION An object of the present invention is to provide an element having a GaN-based semiconductor layer having a novel structure. According to the present invention, the GaN-based semiconductor layer
An object is to reduce lattice defects of the GaN-based semiconductor layer without growing the GaN-based semiconductor layer in stages. That is, it is an object of the present invention to provide a GaN-based semiconductor having as high a quality as possible with as few steps as possible. An object of the present invention is to provide a GaN-based semiconductor in which a material other than sapphire can be used as a material for a substrate. Another object of the present invention is to provide a buffer layer having a new configuration. here,
The buffer layer refers to a layer provided between the substrate and the GaN-based semiconductor layer.

【0007】この発明の他の局面によれば、GaN系半
導体層を含む素子を構成するときの中間体となる新規な
構成の積層体を提供することを目的とする。
[0007] According to another aspect of the present invention, it is an object of the present invention to provide a laminate having a novel structure, which serves as an intermediate when a device including a GaN-based semiconductor layer is formed.

【0008】[0008]

【課題を解決するための手段】この発明は上記目的の少
なくとも一つを達成する。そしてその構成は次のとおり
である。金属からなる基板と、前記基板が部分的に露出
するように形成されたパターン層と、露出した前記基板
状に、前記パターン層を覆うように形成されたGaN系
半導体層と、からなることを特徴とするGaN系半導
体。または、導電性半導体基板と金属からなるバッファ
層との積層体と、前記バッファ層が部分的に露出するよ
うに形成されたパターン層と、露出した前記バッファ層
上に、前記パターン層を覆うように形成されたGaN系
半導体層と、からなることを特徴とするGaN系半導
体。
The present invention achieves at least one of the above objects. The configuration is as follows. A substrate made of metal, a pattern layer formed so that the substrate is partially exposed, and a GaN-based semiconductor layer formed so as to cover the pattern layer on the exposed substrate. Characteristic GaN-based semiconductor. Alternatively, a laminate of a conductive semiconductor substrate and a buffer layer made of a metal, a pattern layer formed so that the buffer layer is partially exposed, and the pattern layer may be covered on the exposed buffer layer. A GaN-based semiconductor layer formed on the GaN-based semiconductor layer.

【0009】このような構成によれば、基板上又はバッ
ファ層上に成長されるGaN系半導体層は、パターン層
の上ににおいて横方向に成長するので、その格子欠陥が
低減される。もって、高品質のGaN系半導体を提供で
きることとなる。従って、このようなGaN系半導体で
例えば発光素子の構造を形成すれば、その発光効率の向
上及び素子の長寿命化を図ることができる。
According to such a configuration, the GaN-based semiconductor layer grown on the substrate or the buffer layer grows laterally on the pattern layer, so that lattice defects are reduced. As a result, a high-quality GaN-based semiconductor can be provided. Therefore, for example, when a structure of a light emitting element is formed of such a GaN-based semiconductor, the light emitting efficiency can be improved and the life of the element can be extended.

【0010】[0010]

【発明の実施の形態】上記において、GaN系半導体と
は一般的にはAlXGaYIn1ーXーYN(0≦X≦1、0
≦Y≦1、X+Y≦1)で表される。発光素子では、周
知のように、GaN系半導体からなる発光層が異なる導
電型のGaN系半導体層(クラッド層)で挟まれる構成
であり、超格子構造(量子井戸構造)やダブルヘテロ構
造等が採用されている。FET構造の電子デバイスをG
aN系半導体で形成することもできる。
DETAILED DESCRIPTION OF THE INVENTION In the above, Al is generally the GaN-based semiconductor X Ga Y an In 1-X over Y N (0 ≦ X ≦ 1,0
≦ Y ≦ 1, X + Y ≦ 1). As is well known, a light-emitting element has a configuration in which a light-emitting layer made of a GaN-based semiconductor is sandwiched between GaN-based semiconductor layers (cladding layers) of different conductivity types, such as a superlattice structure (quantum well structure) and a double hetero structure. Has been adopted. G electronic devices with FET structure
It can also be formed of an aN-based semiconductor.

【0011】(パターン層の間から露出される基板につ
いて)パターン層の間から露出される基板は下記の要件
〜のうちの少なくとも2つを満足するものとする。 GaN系半導体と基板との密着性が良好なこと GaN系半導体の熱膨張係数と基板の熱膨張係数と
が近いこと 基板の弾性率が低いこと 基板の結晶構造がGaN系半導体と同じであること |基板の格子定数−GaN系半導体の格子定数|/
GaN系半導体の格子定数 ≦ 0.05である(即
ち、基板の格子定数とGaN系半導体層の格子定数との
差が±5%以内である)こと、勿論、好ましくは上記の
要件のうちの少なくとも3つ、更に好ましくは上記要件
のうち少なくとも4つ、そして、最も好ましくは、5つ
の要件の全てを満足する。
(Regarding the substrate exposed from between the pattern layers) The substrate exposed from between the pattern layers satisfies at least two of the following requirements. Good adhesion between the GaN-based semiconductor and the substrate The thermal expansion coefficient of the GaN-based semiconductor is close to that of the substrate The elastic modulus of the substrate is low The crystal structure of the substrate is the same as that of the GaN-based semiconductor | Lattice constant of substrate-Lattice constant of GaN-based semiconductor | /
The lattice constant of the GaN-based semiconductor is ≦ 0.05 (that is, the difference between the lattice constant of the substrate and the lattice constant of the GaN-based semiconductor layer is within ± 5%). At least three, more preferably at least four, and most preferably all five of the above requirements are satisfied.

【0012】上記において、基板は少なくともその表
面、即ちGaN系半導体層に接する面において上記の要
件を満足しておればよい。従って、基板の基体部分を任
意の材料で形成して基板の表面部分を上記の要件を満足
する材料で形成することもできる。
In the above, the substrate only needs to satisfy the above requirements at least on its surface, that is, the surface in contact with the GaN-based semiconductor layer. Therefore, the base portion of the substrate can be formed of any material, and the surface portion of the substrate can be formed of a material satisfying the above requirements.

【0013】また、基板は導電材料(具体的には金属材
料)で形成することが好ましい。その場合においても、
基板の基体部分を低純度若しくは不純物を含んだ材料で
形成しておき、基体の表面部分を上記の要件を満足する
高純度な材料で形成すればよい。基体の表面部分を高純
度の金属で形成する方法として、プラズマCVD、熱C
VD、光CVD等のCVD(Chemical Vap
our Deposition)、スパッタ、蒸着等の
(Physical Vapour Depositi
on)等が挙げられる。表面部分の厚さは基体部分の材
料の影響がGaN系半導体層に及ばないように適宜設計
される。
The substrate is preferably formed of a conductive material (specifically, a metal material). Even in that case,
The base portion of the substrate may be formed of a low-purity or impurity-containing material, and the surface portion of the base may be formed of a high-purity material satisfying the above requirements. As a method of forming the surface portion of the substrate with a high-purity metal, plasma CVD, thermal C
VD, CVD (Chemical Vap, etc.)
(Physical Vapor Deposition) including sputtering, evaporation, etc.
on)) and the like. The thickness of the surface portion is appropriately designed so that the material of the base portion does not affect the GaN-based semiconductor layer.

【0014】基板を導電性とすれば、基板に電極を接続
し、基板側よりGaN系半導体層に通電することが可能
になる。従って、GaN系半導体層で発光素子又は受光
素子を構成するとき必要とされた当該半導体層に対する
複雑なエッチングが不要になる。図1の例で言えば、n
クラッド層が基板を介して外部に電気的に接続可能とな
る。一方、サファイア基板の場合は、これが絶縁性であ
ったため発光層及びpクラッド層をエッチングしてnク
ラッド層を露出し、これを外部と電気的に接続させる必
要があった。
If the substrate is made conductive, it becomes possible to connect electrodes to the substrate and to supply electricity to the GaN-based semiconductor layer from the substrate side. Therefore, complicated etching for the semiconductor layer, which is required when forming a light emitting element or a light receiving element with the GaN-based semiconductor layer, becomes unnecessary. In the example of FIG. 1, n
The clad layer can be electrically connected to the outside via the substrate. On the other hand, in the case of a sapphire substrate, since it was insulative, it was necessary to etch the light emitting layer and the p-cladding layer to expose the n-cladding layer and electrically connect it to the outside.

【0015】基板から半導体層へ通電可能となったの
で、外部電源に対するボンディングも容易になる。更に
は、アースをとればチャージアップの問題も容易に解決
される。
Since it is possible to conduct electricity from the substrate to the semiconductor layer, bonding to an external power supply becomes easy. Furthermore, the problem of charge-up can be easily solved by grounding.

【0016】なお、当然のことであるが、基板の材料は
これを形成した後のGaN系半導体層及び半導体素子の
製造過程で加えられる温度より高い融点を持っていなけ
ればならない。従って、基板の材料は1000℃を超え
る融点を持つ必要がある。
As a matter of course, the material of the substrate must have a higher melting point than the temperature applied during the manufacturing process of the GaN-based semiconductor layer and the semiconductor device after the formation thereof. Therefore, the material of the substrate needs to have a melting point exceeding 1000 ° C.

【0017】上記要件のGaN系半導体と基板との密
着性を良好にするには、窒化物生成自由エネルギーが負
の値である材料から基板が形成されること、若しくはか
かる材料を基板が含むことが好ましい。
In order to improve the adhesion between the GaN-based semiconductor and the substrate, the substrate must be formed from a material having a negative free energy of nitride formation, or the substrate must contain such a material. Is preferred.

【0018】上記要件のGaN系半導体の熱膨張係数
と基板の熱膨張係数とを近くすることにより、GaN系
半導体素子が反ることを抑制できる。反りの発生は半導
体膜中に内部応力というかたちで歪みを残留させること
となる。好ましくは、両者の熱膨張係数を実質的に等し
くする。これにより、反りの問題が完全に解決される。
GaNの線膨張係数は5.59 X 10-6/Kであるの
で、基板のそれを10X 10-6/K以下とすることが好
ましい。なお、殆どの金属材料の線膨張係数は4 X 1
-6/K以上である。
By making the thermal expansion coefficients of the GaN-based semiconductor and the substrate close to each other, the warpage of the GaN-based semiconductor element can be suppressed. The occurrence of warpage causes distortion to remain in the semiconductor film in the form of internal stress. Preferably, the thermal expansion coefficients of the two are made substantially equal. Thereby, the problem of warpage is completely solved.
Since the linear expansion coefficient of GaN is a 5.59 X 10 -6 / K, it is preferable to make it of the substrate than 10X 10 -6 / K. The linear expansion coefficient of most metallic materials is 4 × 1
0 −6 / K or more.

【0019】上記要件の基板の弾性率を低くすること
により、即ち柔らかい材料で基板を形成することによ
り、基板とGaN系半導体の結晶構造や格子定数が異な
っていても、その差が基板側で吸収緩和されることとな
る。基板の弾性率は20 X 1010N/m2以下とするこ
とが好ましい。更に好ましくは、基板の弾性率を15X
1010N/m2以下とする。
By lowering the modulus of elasticity of the substrate of the above requirements, that is, by forming the substrate with a soft material, even if the crystal structure and the lattice constant of the substrate and the GaN-based semiconductor are different, the difference is larger on the substrate side. Absorption is alleviated. The elastic modulus of the substrate is preferably set to 20 × 10 10 N / m 2 or less. More preferably, the elastic modulus of the substrate is 15X.
It shall be 10 10 N / m 2 or less.

【0020】上記要件の基板の結晶構造をGaN系半
導体の結晶構造と同じとすることにより、GaN系半導
体層は基板上で容易にエピタキシャル成長できる。Ga
N系の半導体層の結晶構造は六方晶(hexagona
l)である。
By making the crystal structure of the substrate satisfying the above requirements the same as that of the GaN-based semiconductor, the GaN-based semiconductor layer can be easily epitaxially grown on the substrate. Ga
The crystal structure of the N-based semiconductor layer is hexagonal (hexagona).
l).

【0021】上記要件|基板の格子定数−GaN系の
半導体の格子定数|/GaN系半導体の格子定数≦0.
05とすることも基板とGaN系半導体との間の格子歪
みの緩和を目的とする。例えば、GaNの格子定数が
3.189オングストロームであるので、基板の格子定
数は3.030〜3.348オングストロームとする。
更に好ましくは、|基板の格子定数−GaN系の半導体
の格子定数|/GaN系半導体の格子定数 ≦ 0.0
2とする。
The above requirement | lattice constant of substrate-lattice constant of GaN-based semiconductor | / lattice constant of GaN-based semiconductor ≤ 0.
05 is also intended to alleviate the lattice distortion between the substrate and the GaN-based semiconductor. For example, since the lattice constant of GaN is 3.189 angstroms, the lattice constant of the substrate is 3.030 to 3.348 angstroms.
More preferably, | lattice constant of substrate-lattice constant of GaN-based semiconductor | / lattice constant of GaN-based semiconductor ≤ 0.0
Let it be 2.

【0022】繰り返しになるが、上記各要件〜は基
板の表面、即ちGaN系半導体層に接する面が具備して
おればよい。
To reiterate, each of the above requirements 1 to 5 may be sufficient if the surface of the substrate, that is, the surface in contact with the GaN-based semiconductor layer is provided.

【0023】基板が金属で形成され、GaN系半導体層
が発光素子構造若しくは受光素子構造を採る場合、この
基板自体が反射層の役目をする。従って、従来例の透明
なサファイア基板を用いた発光素子や受光素子で必要と
されていた別個の反射層の形成が不要となる。また、G
aAsのように光を吸収する材料で基板を形成した場合
における当該基板の除去作業が不要になる。
When the substrate is formed of a metal and the GaN-based semiconductor layer has a light emitting element structure or a light receiving element structure, the substrate itself functions as a reflection layer. Therefore, it is not necessary to form a separate reflective layer, which is required for the light emitting element and the light receiving element using the transparent sapphire substrate of the conventional example. G
When the substrate is formed of a material that absorbs light such as aAs, the operation of removing the substrate becomes unnecessary.

【0024】本発明者の検討によれば、上記の条件の多
く満足する基体の表面の材料として次のものがあった。
なお、融点が1000℃以上であることは、素子を形成
する上で当然に要求される条件であり、下記に列挙の各
金属は全てこの条件を満足する。
According to the study of the present inventor, the following materials were found to be the surface materials of the substrate satisfying many of the above conditions.
The fact that the melting point is 1000 ° C. or higher is a condition naturally required for forming an element, and all the metals listed below satisfy this condition.

【0025】Cr: 窒化物生成エネルギーが負であ
り、線膨張係数が10 X 10-6/K以下である。 Hf: 線膨張係数が10 X 10-6/K以下であ
り、弾性率が15 X 1010N/m2以下である。 Nb: 線膨張係数が10 X 10-6/K以下であ
り、弾性率が15 X 1010N/m2以下である。 Re: 線膨張係数が10 X 10-6/K以下であ
り、結晶構造が六方晶である。 Ta: 窒化物生成エネルギーが負であり、線膨張
係数が10 X 10-6/K以下である。 Ti: 窒化物生成エネルギーが負であり、線膨張
係数が10 X 10-6/K以下であり、弾性率が15
X 1010N/m2以下であり、結晶構造が六方晶であ
る。 V : 窒化物生成エネルギーが負であり、線膨張
係数が10 X 10-6/K以下であり、弾性率が15
X 1010N/m2以下である。 Zr: 窒化物生成エネルギーが負であり、線膨張
係数が10 X 10-6/K以下であり、弾性率が15
X 1010N/m2以下であり、結晶構造が六方晶であ
り、GaNとの格子定数の差が2%以内である。 Y : 弾性率が15 X 1010N/m2以下であり、
結晶構造が六方晶である。
Cr: The nitride formation energy is negative and the coefficient of linear expansion is 10 × 10 −6 / K or less. Hf: The coefficient of linear expansion is 10 × 10 −6 / K or less, and the elastic modulus is 15 × 10 10 N / m 2 or less. Nb: The coefficient of linear expansion is 10 × 10 −6 / K or less, and the elastic modulus is 15 × 10 10 N / m 2 or less. Re: The coefficient of linear expansion is 10 × 10 −6 / K or less, and the crystal structure is hexagonal. Ta: The nitride formation energy is negative, and the coefficient of linear expansion is 10 × 10 −6 / K or less. Ti: Nitride formation energy is negative, linear expansion coefficient is 10 × 10 −6 / K or less, and elastic modulus is 15
X 10 10 N / m 2 or less, and the crystal structure is hexagonal. V: Nitride formation energy is negative, linear expansion coefficient is 10 × 10 −6 / K or less, and elastic modulus is 15
X 10 10 N / m 2 or less. Zr: Nitride formation energy is negative, linear expansion coefficient is 10 × 10 −6 / K or less, and elastic modulus is 15
X 10 10 N / m 2 or less, the crystal structure is hexagonal, and the difference in lattice constant with GaN is within 2%. Y: the elastic modulus is 15 × 10 10 N / m 2 or less;
The crystal structure is hexagonal.

【0026】以上の説明より、基板の表面を形成する金
属はCr、Hf、Nb、Re、Ta、Ti、V、Zr及
びYから選ばれる1種又は2種以上の金属とすることが
好ましい。なかでも、3つ以上の要件を満足するものは
V、Ti及びZrであり、4つ以上の要件を満足するも
のはTi及びZrであり、5つの要件を満足するものは
Zrである。
From the above description, the metal forming the surface of the substrate is preferably one or more metals selected from Cr, Hf, Nb, Re, Ta, Ti, V, Zr and Y. Among them, those satisfying three or more requirements are V, Ti and Zr, those satisfying four or more requirements are Ti and Zr, and those satisfying five requirements are Zr.

【0027】よって、更に好ましくは、V、Ti及びZ
rから選ばれる1種又は2種以上の金属で基板表面を形
成する。更に更に好ましくは、Ti及びZrから選ばれ
る1種又は2種以上の金属で基板表面を形成する。最も
好ましくは、Zrで基板表面を形成する。
Therefore, more preferably, V, Ti and Z
The substrate surface is formed of one or more metals selected from r. Still more preferably, the substrate surface is formed of one or more metals selected from Ti and Zr. Most preferably, the substrate surface is formed of Zr.

【0028】また、このような金属基板は、酸又はアル
カリ溶液で処理をすることにより、容易に除去すること
ができるので、ホモエピタキシャル成長用の基板作成用
としても適したものとなる。
Further, such a metal substrate can be easily removed by treating it with an acid or alkali solution, so that it is suitable for preparing a substrate for homoepitaxial growth.

【0029】(パターン層の間から露出されるバッファ
層について)導電性半導体基板の上に金属からなるバッ
ファ層を積層し、このバッファ層がパターン層の間から
露出する場合について説明する。基板とバッファ層との
組合せの一の態様を以下に説明する。この態様の組合せ
によれば、図5に示すように、バッファ層22がGaN
系半導体層24と基板21との熱膨張係数の差により生
じた応力を緩和するので、GaN系半導体層24内の引
っ張り応力が小さくなる。従って、そこにクラックが発
生することはほとんどなくなり、格子歪みも緩和され
る。よって、GaN系半導体層24はその本来の機能を
設計どおりに発揮できることとなる。図中の符号23は
パターン層である。
(Regarding Buffer Layer Exposed from Between Pattern Layers) A case where a buffer layer made of metal is laminated on a conductive semiconductor substrate and the buffer layer is exposed from between the pattern layers will be described. One embodiment of the combination of the substrate and the buffer layer will be described below. According to this combination of embodiments, as shown in FIG.
Since the stress generated due to the difference in the thermal expansion coefficient between the system semiconductor layer 24 and the substrate 21 is reduced, the tensile stress in the GaN semiconductor layer 24 decreases. Therefore, cracks hardly occur there, and lattice distortion is reduced. Therefore, the GaN-based semiconductor layer 24 can exhibit its original function as designed. Reference numeral 23 in the figure is a pattern layer.

【0030】基板の材質は特に限定されない。基板は導
電性とすることが好ましい。導電性の材料としてSi、
GaAs、GaP、ZnO及びZnSe等を挙げること
ができる。
The material of the substrate is not particularly limited. Preferably, the substrate is conductive. Si as a conductive material,
GaAs, GaP, ZnO, ZnSe and the like can be mentioned.

【0031】バッファ層はGaN系半導体層と基板の応
力を緩和する作用をするものであれば、その材質は特に
限定されない。また、このバッファ層を2層以上とする
こともできる。上記の作用を奏させる条件として、次の
ものがある。 (ア) 該バッファ層の材料の熱膨張係数が半導体層の材
料と基板の材料の各熱膨張係数のううちの大きい方の3
倍以下である。 (イ) 該バッファ層の材料の弾性率が20 X 1010N/
2以下である。即ち、バッファ層の材料の熱膨張係数
をある程度GaNやシリコンに近づけるものとし、かつ
弾性率を比較的小さくすることにより柔らかいものとし
てこのバッファ層で素子の内部応力を緩和する。なお、
バッファ層の材料の弾性率は15 X 1010N/m2以下
とすることが更に好ましい。
The material of the buffer layer is not particularly limited as long as it acts to relieve the stress between the GaN-based semiconductor layer and the substrate. Further, the buffer layer may be composed of two or more layers. The conditions for achieving the above effects are as follows. (A) The coefficient of thermal expansion of the material of the buffer layer is the larger of the three coefficients of thermal expansion of the material of the semiconductor layer and the material of the substrate.
Less than twice. (A) The elastic modulus of the material of the buffer layer is 20 × 10 10 N /
m 2 or less. That is, the coefficient of thermal expansion of the material of the buffer layer is made to be close to that of GaN or silicon to some extent, and the buffer layer is softened by making the elastic modulus relatively small, thereby relaxing the internal stress of the device with this buffer layer. In addition,
More preferably, the elastic modulus of the material of the buffer layer is 15 × 10 10 N / m 2 or less.

【0032】視点を変えれば、上記において、(ウ) バ
ッファ層の材料の熱膨張係数をGaN系半導体と基板の
材料の各熱膨張係数の間とすることが好ましい。更に好
ましくはバッファ層の材料の熱膨張係数をGaN系半導
体と基板の材料の各熱膨張係数のほぼ中央とする。ま
た、具体的には、(エ) 該バッファ層の材料の熱膨張係
数を10 X 10-6/K以下とする。
From a different point of view, (c) in the above, it is preferable that the thermal expansion coefficient of the material of the buffer layer be between the respective thermal expansion coefficients of the GaN-based semiconductor and the material of the substrate. More preferably, the coefficient of thermal expansion of the material of the buffer layer is set substantially at the center of the respective coefficients of thermal expansion of the GaN-based semiconductor and the material of the substrate. Further, specifically, (d) the thermal expansion coefficient of the material of the buffer layer is set to 10 × 10 −6 / K or less.

【0033】バッファ層とGaN系半導体層との密着力
を高めるためには、窒化物生成自由エネルギーが負の値
である材料からバッファ層が形成されること、若しくは
かかる材料をバッファ層が含むことが好ましい。
In order to increase the adhesion between the buffer layer and the GaN-based semiconductor layer, the buffer layer must be formed from a material having a negative free energy of nitride formation, or the buffer layer must include such a material. Is preferred.

【0034】更には、バッファ層とGaN系半導体層と
のなじみをよくし、GaN系半導体層の格子歪みを小さ
くするために、バッファ層の結晶構造をGaNと同じ六
方晶とすることが好ましい。また、同様の見地から、バ
ッファ層は下記要件 |バッファ層の格子定数−GaNの格子定数|/GaN
の格子定数≦ 0.05 を満足することが好ましい。バッファ層が下記要件 |バッファ層の格子定数−GaNの格子定数|/GaN
の格子定数≦ 0.02 を満足することが更に好ましい。
Further, in order to improve the conformity between the buffer layer and the GaN-based semiconductor layer and to reduce the lattice distortion of the GaN-based semiconductor layer, it is preferable that the crystal structure of the buffer layer be hexagonal, which is the same as GaN. In addition, from the same viewpoint, the buffer layer has the following requirements | lattice constant of buffer layer−lattice constant of GaN | / GaN
It is preferable to satisfy the following condition: lattice constant ≦ 0.05. Buffer layer has the following requirements | Lattice constant of buffer layer−Lattice constant of GaN | / GaN
It is more preferable that the following formula is satisfied.

【0035】バッファ層の材料を導電性とし、更に基板
の材料を導電性とすることが好ましい。これにより、基
板に電極を接続し、基板側よりGaN系半導体層に通電
することが可能になる。従って、GaN系半導体層で素
子を構成するとき必要とされた当該半導体層に対する複
雑なエッチングが不要になる。図6の例で言えば、nク
ラッド層がバッファ層及び基板を介して外部に電気的に
接続可能となる。一方、サファイア基板の場合は、これ
が絶縁性であったため発光層及びpクラッド層をエッチ
ングしてnクラッド層を露出し、これを外部と電気的に
接続させる必要があった。基板及びバッファ層を介して
半導体層へ通電可能となったので、外部電源に対するボ
ンディングも容易になる。また、半導体層の上下で電極
形成が可能となるので素子を小型化することができる。
更には、アースをとればチャージアップの問題も容易に
解決される。
It is preferable that the material of the buffer layer be conductive and the material of the substrate be conductive. Thus, it becomes possible to connect the electrode to the substrate and to supply electricity to the GaN-based semiconductor layer from the substrate side. Therefore, complicated etching for the semiconductor layer, which is required when an element is formed using the GaN-based semiconductor layer, becomes unnecessary. In the example of FIG. 6, the n-cladding layer can be electrically connected to the outside via the buffer layer and the substrate. On the other hand, in the case of a sapphire substrate, since it was insulative, it was necessary to etch the light emitting layer and the p-cladding layer to expose the n-cladding layer and electrically connect it to the outside. Since it becomes possible to conduct electricity to the semiconductor layer via the substrate and the buffer layer, bonding to an external power supply is also facilitated. Further, since electrodes can be formed above and below the semiconductor layer, the size of the element can be reduced.
Furthermore, the problem of charge-up can be easily solved by grounding.

【0036】基板の材料がシリコンであるとき、密着性
の観点から、バッファ層は前記シリコンと反応してシリ
サイドを形成する金属材料からなること、若しくはかか
る材料を含んでいることが好ましい。
When the material of the substrate is silicon, from the viewpoint of adhesion, the buffer layer is preferably made of a metal material which reacts with the silicon to form silicide, or contains such a material.

【0037】なお、当然のことであるが、バッファ層の
材料はこれを形成した後のGaN系半導体層及び半導体
素子の製造過程で加えられる温度より高い融点を持って
いなければならない。従って、バッファ層の材料は10
00℃を超える融点を持つ必要がある。
As a matter of course, the material of the buffer layer must have a melting point higher than the temperature applied in the process of manufacturing the GaN-based semiconductor layer and the semiconductor device after forming the buffer layer. Therefore, the material of the buffer layer is 10
It must have a melting point above 00 ° C.

【0038】バッファ層が金属で形成され、GaN系半
導体層が発光素子構造若しくは受光素子構造を採る場
合、このバッファ層自体が反射層の役目をする。従っ
て、従来例の透明なサファイア基板を用いた発光素子や
受光素子で必要とされていた別個の反射層の形成が不要
となる。また、GaAsのように光を吸収する材料で基
板を形成した場合における当該基板の除去作業が不要に
なる。
When the buffer layer is formed of a metal and the GaN-based semiconductor layer has a light emitting element structure or a light receiving element structure, the buffer layer itself functions as a reflection layer. Therefore, it is not necessary to form a separate reflective layer, which is required for the light emitting element and the light receiving element using the transparent sapphire substrate of the conventional example. Further, when the substrate is formed of a material that absorbs light, such as GaAs, the operation of removing the substrate becomes unnecessary.

【0039】本発明者らの検討によれば、上記の条件の
多く満足するバッファ層の材料として次のものがあっ
た。 Cr:融点が1000℃以上であり、線膨張係数が
10 X 10-6/K以下であり、窒化物生成エネルギ
ーが負であり、GaNとの格子定数の差が2%以下で
あり、シリサイドを形成できる。 Hf:融点が1000℃以上であり、線膨張係数が
10 X 10-6/K以下であり、弾性率が15 X 10
10N/m2以下であり、GaNとの格子定数の差が2
%以下であり、シリサイドを形成できる。 Nb:融点が1000℃以上であり、線膨張係数が
10 X 10-6/K以下であり、弾性率が15 X 10
10N/m2以下であり、GaNとの格子定数の差が2
%以下であり、シリサイドを形成できる。 Ta:融点が1000℃以上であり、線膨張係数が
10 X 10-6/K以下であり、窒化物生成エネルギ
ーが負であり、GaNとの格子定数の差が2%以下で
あり、シリサイドを形成できる。 V :融点が1000℃以上であり、線膨張係数が
10 X 10-6/K以下であり、弾性率が15 X 10
10N/m2以下であり、窒化物生成エネルギーが負で
あり、GaNとの格子定数の差が2%以下であり、
シリサイドを形成できる。 Ti:融点が1000℃以上であり、線膨張係数が
10 X 10-6/K以下であり、弾性率が15 X 10
10N/m2以下であり、窒化物生成エネルギーが負で
あり、GaNとの格子定数の差が2%以下であり、
シリサイドを形成できる。結晶構造がhcpである。 Zr:融点が1000℃以上であり、線膨張係数が
10 X 10-6/K以下であり、弾性率が15 X 10
10N/m2以下であり、窒化物生成エネルギーが負で
あり、GaNとの格子定数の差が2%以下であり、
シリサイドを形成できる。結晶構造がhcpである。
According to the studies made by the present inventors, the following materials have been found as materials for the buffer layer satisfying many of the above conditions. Cr: has a melting point of 1000 ° C. or more, a linear expansion coefficient of 10 × 10 −6 / K or less, a negative energy of nitride formation, a difference in lattice constant from GaN of 2% or less, and a silicide Can be formed. Hf: melting point is 1000 ° C. or more, coefficient of linear expansion is 10 × 10 −6 / K or less, and elastic modulus is 15 × 10 6
10 N / m 2 or less, and the difference in lattice constant with GaN is 2
% Or less, and silicide can be formed. Nb: melting point is 1000 ° C. or more, linear expansion coefficient is 10 × 10 −6 / K or less, and elastic modulus is 15 × 10
10 N / m 2 or less, and the difference in lattice constant with GaN is 2
% Or less, and silicide can be formed. Ta: the melting point is 1000 ° C. or more, the linear expansion coefficient is 10 × 10 −6 / K or less, the energy of nitride formation is negative, the difference in lattice constant with GaN is 2% or less, Can be formed. V: The melting point is 1000 ° C. or more, the linear expansion coefficient is 10 × 10 −6 / K or less, and the elastic modulus is 15 × 10 6
10 N / m 2 or less, the nitride formation energy is negative, the difference in lattice constant with GaN is 2% or less,
Silicide can be formed. Ti: melting point is 1000 ° C. or more, coefficient of linear expansion is 10 × 10 −6 / K or less, and elastic modulus is 15 × 10 6
10 N / m 2 or less, the nitride formation energy is negative, the difference in lattice constant with GaN is 2% or less,
Silicide can be formed. The crystal structure is hcp. Zr: melting point is 1000 ° C. or more, linear expansion coefficient is 10 × 10 −6 / K or less, and elastic modulus is 15 × 10
10 N / m 2 or less, the nitride formation energy is negative, the difference in lattice constant with GaN is 2% or less,
Silicide can be formed. The crystal structure is hcp.

【0040】以上より、バッファ層を形成する金属はC
r、Hf、Nb、Ta、V、Ti、Zrから選ばれる1
種又は2種以上の金属とすることが好ましい。更に好ま
しくは、Ti、V、Zrから選ばれる1種又は2種以上
の金属でバッファ層を形成する。最も好ましくは、Zr
でバッファ層を形成する。
As described above, the metal forming the buffer layer is C
1 selected from r, Hf, Nb, Ta, V, Ti, and Zr
It is preferable to use one or more metals. More preferably, the buffer layer is formed of one or more metals selected from Ti, V, and Zr. Most preferably, Zr
To form a buffer layer.

【0041】バッファ層の形成の方法は特に限定され
ず、基板の材料やバッファ層自身の材料の特性に応じて
適宜選択される。例えば、既述の金属でバッファ層を形
成する場合はプラズマCVD、熱CVD、光CVD等の
CVD(Chemical Vapour Depos
ition)、スパッタ、蒸着等の(Physical
Vapour Deposition)等の方法を採用
できる。
The method of forming the buffer layer is not particularly limited, and is appropriately selected according to the characteristics of the material of the substrate and the material of the buffer layer itself. For example, when the buffer layer is formed of the above-described metal, a CVD (Chemical Vapor Depos) such as a plasma CVD, a thermal CVD, and an optical CVD is used.
(physical), sputtering, vapor deposition, etc.
(Vapour Deposition) or the like.

【0042】(パターン層)次ぎに、パターン層につい
て説明する。パターン層の材質はGaN系半導体層がそ
の上で横方向に成長(ラテラル成長)するものであれば
特に限定されない。これにより、垂直方向の貫通転位が
抑制されるからである。従って、パターン層はその上に
GaN系半導体層を成長させないものとする。実施例で
はパターン層をSiO2で形成した。SiO2の上にはG
aNが成長しないことが知られている。なお、AlGa
NはSiO2の上に成長する。つまり、パターン層の形
成材料は選択するGaN系半導体層に応じて適宜選択さ
れる。したがって、その形成方法も適宜選択される。例
えば、プラズマCVD、熱CVD、光CVD等のCVD
(Chemical Vapour Depositi
on)、スパッタ、蒸着等の(Physical Va
pour Deposition)等の方法で膜を形成
した後、フォトリソ技術により所望の形状に形成する。
(Pattern Layer) Next, the pattern layer will be described. The material of the pattern layer is not particularly limited as long as the GaN-based semiconductor layer is grown thereon (lateral growth). Thereby, threading dislocations in the vertical direction are suppressed. Therefore, the GaN-based semiconductor layer is not grown on the pattern layer. In the example, the pattern layer was formed of SiO 2 . G on SiO 2
It is known that aN does not grow. In addition, AlGa
N grows on SiO 2 . That is, the material for forming the pattern layer is appropriately selected according to the selected GaN-based semiconductor layer. Therefore, the formation method is also appropriately selected. For example, CVD such as plasma CVD, thermal CVD, and optical CVD
(Chemical Vapor Depositi
on), sputtering, evaporation, etc. (Physical Va)
After a film is formed by a method such as pour deposition, the film is formed into a desired shape by a photolithography technique.

【0043】パターン層のパターン形状及び膜厚は、G
aN系半導体層の上面が平坦となるものであれば、特に
限定されない。パターン形状として、ストライプ状、格
子状、島状等の任意の形状が利用できる。
The pattern shape and film thickness of the pattern layer are G
There is no particular limitation as long as the upper surface of the aN-based semiconductor layer becomes flat. As the pattern shape, an arbitrary shape such as a stripe shape, a lattice shape, an island shape, or the like can be used.

【0044】パターン層を形成した後に当該パターン層
で被覆されていない第1の層の表面からGaN系半導体
層を選択的に成長させることとなる。
After forming the pattern layer, the GaN-based semiconductor layer is selectively grown from the surface of the first layer that is not covered with the pattern layer.

【0045】[0045]

【実施例】以下、この発明の一の実施例を説明する。An embodiment of the present invention will be described below.

【0046】(第1実施例)この実施例は発光ダイオー
ド10であり、その構成を図1に示す。各半導体層のス
ペックは次の通りである。 層 : 組成:ドーパント (膜厚) pクラッド層6 : p−GaN:Mg (0.3μm) 発光層 5 : 超格子構造 量子井戸層 : Ga0.85In0.15N (3.5nm) バリア層 : GaN (3.5nm) 量子井戸層とバリア層の繰り返し数:1〜10 nクラッド層4 : n−GaN:Si (4μm) パターン層3 : SiO2 (0.1〜0.5μm) 基板2 : Zr (300μm)
(Embodiment 1) This embodiment is a light emitting diode 10, the structure of which is shown in FIG. The specifications of each semiconductor layer are as follows. Layer: Composition: Dopant (thickness) P cladding layer 6: p-GaN: Mg (0.3 μm) Light emitting layer 5: Superlattice structure Quantum well layer: Ga 0.85 In 0.15 N (3.5 nm) Barrier layer: GaN (3.5 nm) Number of repetitions of quantum well layer and barrier layer: 1 to 10 n clad layer 4: n-GaN: Si (4 μm) Pattern layer 3: SiO 2 (0.1 to 0.5 μm) Substrate 2: Zr (300 μm)

【0047】上記において、基板2は基体部分2aと表
面部分2bからなる。基体部分2aは市販のZrのバル
クからなり、表面部分2bは基体部分2aの上へCVD
中で変化されるなどの反応生成物となる可能性がある。
In the above, the substrate 2 is composed of the base part 2a and the surface part 2b. The base portion 2a is made of a commercially available bulk of Zr, and the surface portion 2b is formed on the base portion 2a by CVD.
The reaction product may be changed in the reaction.

【0048】パターン層3は紙面垂直方向へ連続する複
数のストライプ形状である。各ストライプの幅は約10
μm、ストライプ間の幅は約10μmである。
The pattern layer 3 has a plurality of stripe shapes continuous in the direction perpendicular to the paper surface. The width of each stripe is about 10
μm, and the width between stripes is about 10 μm.

【0049】このパターン層3は、熱CVD法により基
板2上にSiO2の膜を一律に形成した後、図2(b)
に示すように、フォトリソグラフを用いてストライプ形
状にエッチングする。その後、図2(c)に示すように
GaN層4aをエピタキシャル成長させる。GaNはS
iO2の上に成長しないので、このGaN層4aはパタ
ーン層3で被覆されていない基板2の表面から選択的に
成長する。そして、パターン層3を超えたところで横方
向に成長し、図2(d)に示すように、最終的にはその
上面は平坦になり、nクラッド層4となる。
The pattern layer 3 is formed by uniformly forming a SiO 2 film on the substrate 2 by a thermal CVD method,
As shown in (1), the film is etched into a stripe shape using photolithography. Thereafter, a GaN layer 4a is epitaxially grown as shown in FIG. GaN is S
Since it does not grow on iO 2 , this GaN layer 4 a grows selectively from the surface of the substrate 2 not covered with the pattern layer 3. Then, it grows in the lateral direction beyond the pattern layer 3, and finally its upper surface becomes flat and becomes the n-cladding layer 4 as shown in FIG.

【0050】このようにして形成されたnクラッド層4
のEPD(Etch Pit Density)は10
6/cm2となり、パターン層がない場合に比べて2桁の
オーダでその格子欠陥が減少する。
The n-clad layer 4 thus formed
EPD (Etch Pit Density) is 10
6 / cm 2 , and the number of lattice defects is reduced by two orders of magnitude as compared with the case where there is no pattern layer.

【0051】nクラッド層4は発光層5側の低電子濃度
n層と基板2側の高電子濃度n+層とからなる2層構造
とすることができる。素子構造は超格子構造のものに限
定されず、シングルへテロ型、ダブルへテロ型及びホモ
接合型のものなどを用いることができる。発光層5とp
クラッド層6との間にマグネシウム等のアクセプタをド
ープしたバンドギャップの広いAlXGaYIn1ーXーY
(0≦X≦1、0≦Y≦1、X+Y≦1)層を介在させ
ることができる。これは発光層5中に注入された電子が
pクラッド層6に拡散するのを防止するためである。p
クラッド層6を発光層5側の低ホール濃度p層と電極7
側の高ホール濃度p+層とからなる2層構造とすること
ができる。
The n-cladding layer 4 can have a two-layer structure including a low electron concentration n layer on the light emitting layer 5 side and a high electron concentration n + layer on the substrate 2 side. The element structure is not limited to the superlattice structure, but may be a single hetero structure, a double hetero structure, a homojunction structure, or the like. Light emitting layer 5 and p
Wide Al X Ga bandgap doped with an acceptor of magnesium or the like between the cladding layer 6 Y an In 1-X over Y N
(0 ≦ X ≦ 1, 0 ≦ Y ≦ 1, X + Y ≦ 1) layers can be interposed. This is to prevent the electrons injected into the light emitting layer 5 from diffusing into the p clad layer 6. p
The cladding layer 6 is formed of the low hole concentration p layer on the light emitting layer 5 side and the electrode 7
And a high hole concentration p + layer on the side.

【0052】各GaN系半導体層は周知の有機金属化合
物気相成長法(以下、「MOVPE法」という。)によ
り形成される。この成長法においては、アンモニアガス
とIII族元素のアルキル化合物ガス、例えばトリメチル
ガリウム(TMG)、トリメチルアルミニウム(TM
A)やトリメチルインジウム(TMI)とを適当な温度
に加熱された基板上に供給して熱分解反応させ、もって
所望の結晶を基板の上に成長させる。
Each GaN-based semiconductor layer is formed by a well-known metalorganic compound vapor deposition method (hereinafter, referred to as “MOVPE method”). In this growth method, ammonia gas and an alkyl compound gas of a group III element such as trimethylgallium (TMG) and trimethylaluminum (TM
A) and trimethylindium (TMI) are supplied onto a substrate heated to an appropriate temperature to cause a thermal decomposition reaction, thereby growing a desired crystal on the substrate.

【0053】ZrはGaNと同じ結晶構造(六方晶)を
持ちかつ格子定数もGaNに近い。従って、MOVPE
法を実行する際の熱により、図3に示すように、基板表
面2bとnクラッド層4とが相互に融合して両者の接合
部分にZrN層が形成されると予想される。
Zr has the same crystal structure (hexagonal) as GaN and has a lattice constant similar to that of GaN. Therefore, MOVPE
As shown in FIG. 3, it is expected that the substrate surface 2b and the n-cladding layer 4 fuse with each other due to the heat generated when the method is performed, and a ZrN layer is formed at the junction between the two.

【0054】透光性電極7は金を含む薄膜であり、pク
ラッド層6の上面の実質的な全面を覆って積層される。
p電極8も金を含む材料で構成されており、蒸着により
透光性電極7の上に形成される。基板はそのままのn電
極として利用できる。
The translucent electrode 7 is a thin film containing gold, and is laminated so as to cover substantially the entire upper surface of the p-cladding layer 6.
The p-electrode 8 is also made of a material containing gold, and is formed on the translucent electrode 7 by vapor deposition. The substrate can be used as it is as an n-electrode.

【0055】また、図4に示すように、基板2の上にp
クラッド層14、発光層15及びnクラッド層16を順
に成長させて発光素子10を構成することもできる。こ
の素子10の場合、抵抗値の低いn層が最上面となるの
でここの透光性電極(図1の符号7参照)を省略するこ
とが可能となる。
Further, as shown in FIG.
The light emitting device 10 can also be configured by sequentially growing the cladding layer 14, the light emitting layer 15, and the n cladding layer 16. In the case of the element 10, the n-layer having a low resistance is the uppermost surface, so that the translucent electrode (see reference numeral 7 in FIG. 1) can be omitted.

【0056】(第2実施例)以下、第2の実施例を図6
を参照して説明をする。実施例の素子は発光ダイオード
20であり、各層のスペックは次の通りである。 層 : 組成:ドーパント (膜厚) pクラッド層26 : p−GaN:Mg (0.3μm) 発光層 25 : 超格子構造 量子井戸層 : Ga0.85In0.15N (3.5nm) バリア層 : GaN (3.5nm) 量子井戸層とバリア層の繰り返し数:1〜10 nクラッド層24 : n−GaN:Si (4μm) パターン層23 : SiO2 (0.1〜0.5μm) バッファ層22 : Zr (50nm) 基板21 : Si (300μm)
(Second Embodiment) Hereinafter, a second embodiment will be described with reference to FIG.
This will be described with reference to FIG. The device of the embodiment is the light emitting diode 20, and the specifications of each layer are as follows. Layer: Composition: Dopant (thickness) P-cladding layer 26: p-GaN: Mg (0.3 μm) Light-emitting layer 25: Superlattice structure Quantum well layer: Ga 0.85 In 0.15 N (3.5 nm) Barrier layer: GaN (3.5 nm) Number of repetitions of quantum well layer and barrier layer: 1 to 10 n cladding layer 24: n-GaN: Si (4 μm) pattern layer 23: SiO 2 (0.1 to 0.5 μm) buffer layer 22: Zr (50 nm) substrate 21: Si (300μm)

【0057】上記において、バッファ層22はCVDに
より基板21へ積層する。透光性電極27は金を含む薄
膜であり、pクラッド層26の上面の実質的な全面を覆
って積層される。p電極29も金を含む材料で構成され
ており、蒸着により透光性電極27の上に形成される。
n電極28は、蒸着により基板21へ取り付けられる。
In the above, the buffer layer 22 is laminated on the substrate 21 by CVD. The translucent electrode 27 is a thin film containing gold, and is laminated so as to cover substantially the entire upper surface of the p-cladding layer 26. The p-electrode 29 is also made of a material containing gold, and is formed on the translucent electrode 27 by vapor deposition.
The n-electrode 28 is attached to the substrate 21 by vapor deposition.

【0058】パターン層22の形状及びその形成方法は
第1の実施例と同様である。GaN系半導体層の形成方
法も第1の実施例と同様である。
The shape of the pattern layer 22 and the method of forming the same are the same as in the first embodiment. The method of forming the GaN-based semiconductor layer is the same as that of the first embodiment.

【0059】GaN系半導体層を成長させる際の熱によ
り、バッファ層22の材料(Zr)が基板21の材料
(Si)と反応してシリサイド(ZrSi2)が形成され
る。また、ZrはGaNと同じ結晶構造(六方晶)を持
ちかつ格子定数もGaNに近い。よって、nクラッド層
24とバッファ層22との間には2つの層が融合してZ
rN層が形成されていることが予想される。
The heat of growing the GaN-based semiconductor layer causes the material (Zr) of the buffer layer 22 to react with the material (Si) of the substrate 21 to form silicide (ZrSi 2 ). Zr has the same crystal structure (hexagonal) as GaN and has a lattice constant close to that of GaN. Therefore, the two layers are fused between the n-cladding layer 24 and the buffer layer 22 so that Z
It is expected that an rN layer is formed.

【0060】この発明は上記発明の実施の形態及び実施
例の記載に何ら限定されるものではなく、特許請求の範
囲を逸脱しない範囲で当業者が想到し得る種々の変形態
様を包含する。
The present invention is not limited to the description of the above-described embodiments and examples, but includes various modifications that can be made by those skilled in the art without departing from the scope of the claims.

【0061】以下、次の事項を開示する。 (1) GaN系半導体層を含む素子であって、前記G
aN系半導体層が成長可能な基板又は基板及びバッファ
層(GaN系半導体からなるものを除く)との積層体か
らなる第1の層と、該第1の層の表面に形成されるパタ
ーン層であって、該パターン層はその上で前記GaN系
半導体層の横方向成長を許容するパターン層と、を備え
てなる、ことを特徴とするGaN系半導体層を含む素
子。 (2) 前記パターン層はその上に前記GaN系半導体
層が成長することを阻害する材料を含んでなる、ことを
特徴とする(1)に記載の素子。 (3) 前記パターン層はSiO2からなり、前記Ga
N系半導体層はGaNからなることを特徴とする(1)
に記載の素子。 (4) 前記パターン層はストライプ状に形成されてい
ることを特徴とする(1)〜(3)のいずれかに記載の
素子。
Hereinafter, the following items will be disclosed. (1) An element including a GaN-based semiconductor layer, wherein the G
a first layer composed of a substrate on which an aN-based semiconductor layer can be grown or a laminate of a substrate and a buffer layer (excluding a layer composed of a GaN-based semiconductor), and a pattern layer formed on the surface of the first layer An element comprising the GaN-based semiconductor layer, wherein the pattern layer comprises a pattern layer on which the lateral growth of the GaN-based semiconductor layer is allowed. (2) The device according to (1), wherein the pattern layer includes a material that inhibits the growth of the GaN-based semiconductor layer thereon. (3) The pattern layer is made of SiO 2 , and the Ga
The N-based semiconductor layer is made of GaN (1).
An element according to claim 1. (4) The element according to any one of (1) to (3), wherein the pattern layer is formed in a stripe shape.

【0062】(10) 前記第1の層が前記基板からな
るとき、該基板において前記GaN系半導体層に接する
面が下記要件〜のうちの少なくとも2つを満足す
る、 窒化物生成自由エネルギーが負である材料を含む、 線膨張係数が10 X 10-6/K以下である材料を
含む、 弾性率が15 X 1010N/m2以下である材料を含
む、 結晶構造が六方晶である材料を含む、 その格子定数と前記GaN系の半導体層の格子定数
との差が±5%以下である材料を含む、ことを特徴とす
る(1)〜(4)のいずれかに記載の素子。 (11) 前記第1の層が前記基板からなるとき、該基
板において前記GaN系半導体層の成膜時に生成される
層に接する面が下記要件〜のうちの少なくとも2つ
を満足する、 窒化物生成自由エネルギーが負である材料を含む、 線膨張係数が10 X 10-6/K以下である材料を
含む、 弾性率が15 X 1010N/m2以下である材料を含
む、 結晶構造が六方晶である材料を含む、 その格子定数と前記GaN系の半導体層の格子定数
との差が±5%以下である材料を含む、ことを特徴とす
る(1)〜(4)のいずれかに記載の素子。 (12) 前記基板の融点は1000℃以上であること
を特徴とする(10)又は(11)に記載の素子。 (13) 前記基板の融点は前記GaN系半導体層を形
成するときの温度よりも高いことを特徴とする(10)
又は(11)に記載の素子。 (14) 前記基板の材料の熱膨張係数と前記GaN系
半導体層の材料の熱膨張係数とが実質的に等しい、こと
を特徴とする(10)〜(13)のいずれかに記載の素
子。 (15) 前記基板は(10)〜(14)で規定される
条件を満足する材料からなる前記面と、該面の材料より
も純度の低い同一又は同種の材料からなる基体とを備え
てなることを特徴とする(10)〜(14)のいずれか
に記載の素子。 (16) 前記基板は全体的に導電性であることを特徴
とする(10)〜(15)のいずれかに記載の半導体素
子。
(10) When the first layer is composed of the substrate, a surface of the substrate in contact with the GaN-based semiconductor layer satisfies at least two of the following requirements. Including a material having a coefficient of linear expansion of 10 × 10 −6 / K or less, including a material having an elastic modulus of 15 × 10 10 N / m 2 or less, and a material having a hexagonal crystal structure. The device according to any one of (1) to (4), further comprising a material having a difference between its lattice constant and the lattice constant of the GaN-based semiconductor layer being ± 5% or less. (11) When the first layer is formed of the substrate, a surface of the substrate that contacts a layer formed when the GaN-based semiconductor layer is formed satisfies at least two of the following requirements: Including a material having a negative free energy of formation, including a material having a linear expansion coefficient of 10 × 10 −6 / K or less, including a material having an elastic modulus of 15 × 10 10 N / m 2 or less, Any one of (1) to (4), including a material having a hexagonal crystal, and a material having a difference between its lattice constant and the lattice constant of the GaN-based semiconductor layer being ± 5% or less. An element according to claim 1. (12) The device according to (10) or (11), wherein the melting point of the substrate is 1000 ° C. or higher. (13) The melting point of the substrate is higher than the temperature at which the GaN-based semiconductor layer is formed (10).
Or the element as described in (11). (14) The device according to any one of (10) to (13), wherein a thermal expansion coefficient of a material of the substrate and a thermal expansion coefficient of a material of the GaN-based semiconductor layer are substantially equal. (15) The substrate includes the surface made of a material satisfying the conditions defined in (10) to (14), and a base made of the same or similar material having a lower purity than the material of the surface. The device according to any one of (10) to (14), wherein (16) The semiconductor device according to any one of (10) to (15), wherein the substrate is entirely conductive.

【0063】(20) 前記第1の層が前記基板からな
るとき、該基板において前記GaN系半導体層に接する
面がZr、Ti、V、Cr、Nb、Re、Ta、Yから
選ばれる1種又は2種以上の材料からなる、ことを特徴
とする(1)〜(4)のいずれかに記載の素子。 (21) 前記第1の層が前記基板からなるとき、該基
板において前記GaN系半導体層に接する面がV、Ti
及びZrから選ばれる1種又は2種以上の材料からな
る、ことを特徴とする(1)〜(4)のいずれかに記載
の素子。 (22) 前記第1の層が前記基板からなるとき、該基
板において前記GaN系半導体層に接する面がTi及び
/又はZrからなる、ことを特徴とする(1)〜(4)
のいずれかに記載の素子。 (23) 前記第1の層が前記基板からなるとき、該基
板において前記GaN系半導体層に接する面がZrから
なる、ことを特徴とする(1)〜(4)のいずれかに記
載の素子。 (24) 前記基板は(20)〜(23)で規定される
条件を満足する材料からなる前記面と、該面の材料より
も純度の低い同一又は同種の材料からなる基体とを備え
てなることを特徴とする(20)〜(23)のいずれか
に記載の素子。 (25) 前記第1の層が前記基板からなるとき、該基
板において前記GaN系半導体層の製膜時に生成される
層に接する面がZr、Ti、V、Cr、Nb、Re、T
a、Yから選ばれる1種又は2種以上の材料からなる、
ことを特徴とする(1)〜(4)のいずれかに記載の素
子。 (26) 前記第1の層が前記基板からなるとき、該基
板において前記GaN系半導体層の製膜時に生成される
層に接する面がV、Ti及びZrから選ばれる1種又は
2種以上の材料からなる、ことを特徴とする(1)〜
(4)のいずれかに記載の素子。 (27) 前記第1の層が前記基板からなるとき、該基
板において前記GaN系半導体層の製膜時に生成される
層に接する面がTi及び/又はZrからなる、ことを特
徴とする(1)〜(4)のいずれかに記載の素子。 (28) 前記第1の層が前記基板からなるとき、該基
板において前記GaN系半導体層の製膜時に生成される
層に接する面がZrからなる、ことを特徴とする(1)
〜(4)のいずれかに記載の素子。 (29) 前記基板は(25)〜(28)で規定される
条件を満足する材料からなる前記面と、該面の材料より
も純度の低い同一又は同種の材料からなる基体とを備え
てなることを特徴とする(25)〜(28)のいずれか
に記載の素子。 (30) 前記半導体素子は発光素子、受光素子若しく
は電子デバイスであることを特徴とする(10)〜(2
9)のいずれかに記載の素子。
(20) When the first layer is made of the substrate, the surface of the substrate in contact with the GaN-based semiconductor layer is one of Zr, Ti, V, Cr, Nb, Re, Ta, and Y. Alternatively, the device according to any one of (1) to (4), comprising at least two materials. (21) When the first layer is composed of the substrate, the surface of the substrate that contacts the GaN-based semiconductor layer is V, Ti
The device according to any one of (1) to (4), comprising one or more materials selected from Zr and Zr. (22) When the first layer is made of the substrate, a surface of the substrate in contact with the GaN-based semiconductor layer is made of Ti and / or Zr. (1) to (4)
An element according to any one of the above. (23) The device according to any one of (1) to (4), wherein, when the first layer is formed of the substrate, a surface of the substrate in contact with the GaN-based semiconductor layer is formed of Zr. . (24) The substrate includes the surface made of a material satisfying the conditions defined in (20) to (23), and a base made of the same or similar material having a lower purity than the material on the surface. The device according to any one of (20) to (23), wherein (25) When the first layer is formed of the substrate, a surface of the substrate that contacts a layer formed at the time of forming the GaN-based semiconductor layer is Zr, Ti, V, Cr, Nb, Re, or T.
a, consisting of one or more materials selected from Y,
The device according to any one of (1) to (4), wherein (26) When the first layer is composed of the substrate, a surface of the substrate that contacts a layer formed during the formation of the GaN-based semiconductor layer is one or more selected from V, Ti, and Zr. (1)
The element according to any one of (4). (27) When the first layer is formed of the substrate, a surface of the substrate that is in contact with a layer generated at the time of forming the GaN-based semiconductor layer is formed of Ti and / or Zr. The device according to any one of (1) to (4). (28) When the first layer is made of the substrate, a surface of the substrate which is in contact with a layer formed at the time of forming the GaN-based semiconductor layer is made of Zr.
The device according to any one of (1) to (4). (29) The substrate includes the surface made of a material satisfying the conditions defined in (25) to (28), and a base made of the same or similar material having a lower purity than the material of the surface. The device according to any one of (25) to (28), wherein (30) The semiconductor device is a light emitting device, a light receiving device or an electronic device.
The element according to any one of 9).

【0064】(40) 前記バッファ層は下記の要件を
満足する、(ア) 該バッファ層材料の熱膨張係数が前記
半導体材料と前記基板材料の各熱膨張係数のうちの大き
い方の3倍以下である、(イ) 該バッファ層材料の弾性
率が20 X 1010N/m2以下である、ことを特徴とす
る(1)〜(4)のいずれかに記載の素子。 (41) 前記バッファ層材料の弾性率が15 X 10
10N/m2以下である、ことを特徴とする(40)に記
載の素子。 (42) 前記バッファ層は下記の要件を満足する、
(ウ) 該バッファ層材料の熱膨張係数が前記半導体層と
前記基板の各熱膨張係数の間にある、(イ) 該バッファ
層材料の弾性率が20 X 1010N/m2以下である、こ
とを特徴とする(1)〜(4)のいずれかに記載の素
子。 (43) 前記バッファ層材料の熱膨張係数が前記半導
体材料と前記基板材料の各熱膨張係数のほぼ中央にある
ことを特徴とする(42)に記載の素子。 (44) 前記バッファ層材料の弾性率が15 X 10
10N/m2以下である、ことを特徴とする(42)又は
(43)に記載の素子。 (45) 前記バッファ層は下記の要件を満足する、
(エ) 該バッファ層材料の熱膨張係数が10 X 10-6
K以下である、(イ) 該バッファ層材料の弾性率が20
X 1010N/m2以下である、ことを特徴とする(1)
〜(4)のいずれかに記載の素子。 (46) 前記バッファ層材料の弾性率が15 X 10
10N/m2以下である、ことを特徴とする(45)に記
載の素子。 (47) 前記バッファ層は窒化物生成自由エネルギー
が負の値である材料を含んでいることを特徴とする(4
0)〜(46)のいずれかに記載の素子。 (48) 前記バッファ層が下記要件|バッファ層の格
子定数−GaNの格子定数|/GaNの格子定数≦
0.05を満足することを特徴とする(40)〜(4
7)のいずれかに記載の素子。 (49) 前記バッファ層が下記要件|バッファ層の格
子定数−GaNの格子定数|/GaNの格子定数≦
0.02を満足することを特徴とする(48)に記載の
素子。 (50) 前記バッファ層の結晶構造が六方晶であるこ
とを特徴とする(40)〜(49)のいずれかに記載の
素子。 (51) 前記基板材料及び前記バッファ層材料が導電
性であることを特徴とする(40)〜(50)のいずれ
かに記載の素子。 (52) 前記基板の材料がシリコンであることを特徴
とする(51)に記載の素子。 (53) 前記バッファ層は前記シリコンと反応する材
料を含んでいることを特徴とする(52)に記載の素
子。 (54) 前記バッファ層は、Cr、Hf、Nb、T
a、Ti、V、Zrから選ばれる1種又は2種以上の金
属を含んでなる、ことを特徴とする(1)〜(4)のい
ずれかに記載の素子。 (55) 前記バッファ層はTi、V、Zrから選ばれ
る1種又は2種以上の金属を含んでなる、ことを特徴と
する(1)〜(4)のいずれかに記載の素子。 (56) 前記バッファ層は、Zrを含んでなることを
特徴とする(1)〜(4)のいずれかに記載の素子。 (57) 前記基板の材料がシリコンであることを特徴
とする(54)〜(56)のいずれかに記載の素子。
(40) The buffer layer satisfies the following requirements. (A) The thermal expansion coefficient of the buffer layer material is three times or less of the larger of the respective thermal expansion coefficients of the semiconductor material and the substrate material. (A) The device according to any one of (1) to (4), wherein the buffer layer material has an elastic modulus of 20 × 10 10 N / m 2 or less. (41) The elastic modulus of the buffer layer material is 15 × 10
(40) The element according to (40), which is 10 N / m 2 or less. (42) The buffer layer satisfies the following requirements:
(C) the coefficient of thermal expansion of the buffer layer material is between the respective coefficients of thermal expansion of the semiconductor layer and the substrate; (b) the elastic modulus of the buffer layer material is not more than 20 × 10 10 N / m 2 The device according to any one of (1) to (4), wherein (43) The device according to (42), wherein the coefficient of thermal expansion of the buffer layer material is substantially at the center of each of the coefficients of thermal expansion of the semiconductor material and the substrate material. (44) The elastic modulus of the buffer layer material is 15 × 10
The element according to (42) or (43), wherein the element is 10 N / m 2 or less. (45) The buffer layer satisfies the following requirements:
(D) The thermal expansion coefficient of the buffer layer material is 10 X 10 -6 /
K or less. (A) The buffer layer material has an elastic modulus of 20
X 10 10 N / m 2 or less (1)
The device according to any one of (1) to (4). (46) The elastic modulus of the buffer layer material is 15 × 10
The element according to (45), wherein the element is 10 N / m 2 or less. (47) The buffer layer includes a material having a negative free energy of nitride formation that is negative.
The device according to any one of (0) to (46). (48) The buffer layer has the following requirements | lattice constant of buffer layer−lattice constant of GaN | / lattice constant of GaN ≦
0.05 (40) to (4)
The element according to any one of 7). (49) The buffer layer has the following requirements: | lattice constant of buffer layer−lattice constant of GaN | / lattice constant of GaN ≦
The device according to (48), which satisfies 0.02. (50) The device according to any one of (40) to (49), wherein the buffer layer has a hexagonal crystal structure. (51) The device according to any one of (40) to (50), wherein the substrate material and the buffer layer material are conductive. (52) The device according to (51), wherein the material of the substrate is silicon. (53) The device according to (52), wherein the buffer layer contains a material that reacts with the silicon. (54) The buffer layer is made of Cr, Hf, Nb, T
The device according to any one of (1) to (4), comprising one or more metals selected from a, Ti, V, and Zr. (55) The device according to any one of (1) to (4), wherein the buffer layer includes one or more metals selected from Ti, V, and Zr. (56) The device according to any one of (1) to (4), wherein the buffer layer contains Zr. (57) The device according to any one of (54) to (56), wherein the material of the substrate is silicon.

【0065】(60) 前記バッファ層の材料は素子の
製造過程で加えられる温度より高い融点をもつことを特
徴とする(1)〜(4)及び(40)〜(57)のいず
れかに記載の素子。 (61) 前記素子は発光素子、受光素子若しくは電子
デバイスであること、を特徴する(1)〜(4)及び
(40)〜(57)いずれかに記載の素子。 (70) GaN系半導体層が成長可能な基板又は基板
及びバッファ層(GaN系半導体からなるものを除く)
との積層体からなる第1の層の上に該GaN系半導体層
の横方向成長を許容するパターン層を形成し、前記第1
の層においてパターン層で被覆されていない面から前記
GaN系半導体層を選択的に成長させる、ことを特徴と
する素子におけるGaN系半導体層の形成方法。
(60) The material according to any one of (1) to (4) and (40) to (57), wherein the material of the buffer layer has a melting point higher than the temperature applied during the manufacturing process of the device. Element. (61) The element according to any one of (1) to (4) and (40) to (57), wherein the element is a light emitting element, a light receiving element, or an electronic device. (70) A substrate on which a GaN-based semiconductor layer can be grown or a substrate and a buffer layer (excluding those composed of a GaN-based semiconductor)
Forming a pattern layer allowing lateral growth of the GaN-based semiconductor layer on the first layer made of a laminate of
Wherein said GaN-based semiconductor layer is selectively grown from a surface of said layer that is not covered with a pattern layer.

【0066】(101) 基板又は基板及びバッファ層
(GaN系半導体からなるものを除く)との積層体から
なる第1の層と、該第1の層の表面に形成されるパター
ン層であって、該パターン層はその上で前記GaN系半
導体層の横方向成長を許容するパターン層と前記第1の
層の上に形成されたGaN系半導体層であって、前記パ
ターン層を被覆してその上面は実質的に平坦であるGa
N系半導体層と、を備えてなる、ことを特徴とする積層
体。 (102) 前記パターン層はその上に前記GaN系半
導体層が成長することを阻害する材料を含んでなる、こ
とを特徴とする(101)に記載の積層体。 (103) 前記パターン層はSiO2からなり、前記
GaN系半導体層はGaNからなることを特徴とする
(101)に記載の積層体。 (104) 前記パターン層はストライプ状に形成され
ていることを特徴とする(101)〜(103)のいず
れかに記載の積層体。
(101) A first layer composed of a substrate or a laminate of a substrate and a buffer layer (excluding those composed of a GaN-based semiconductor), and a pattern layer formed on the surface of the first layer. A pattern layer that allows lateral growth of the GaN-based semiconductor layer thereon and a GaN-based semiconductor layer that is formed on the first layer, and covers the pattern layer. The top surface is substantially flat Ga
And a N-type semiconductor layer. (102) The laminate according to (101), wherein the pattern layer includes a material that inhibits the growth of the GaN-based semiconductor layer thereon. (103) The laminate according to (101), wherein the pattern layer is made of SiO 2 , and the GaN-based semiconductor layer is made of GaN. (104) The laminate according to any one of (101) to (103), wherein the pattern layer is formed in a stripe shape.

【0067】(111) 前記第1の層が前記基板から
なるとき、該基板において前記GaN系半導体層の成膜
時に生成される層に接する面が下記要件〜のうちの
少なくとも2つを満足する、 窒化物生成自由エネルギーが負である材料を含む、 線膨張係数が10 X 10-6/K以下である材料を
含む、 弾性率が15 X 1010N/m2以下である材料を含
む、 結晶構造が六方晶である材料を含む、 その格子定数と前記GaN系の半導体層の格子定数
との差が±5%以下である材料を含む、ことを特徴とす
る(101)〜(104)のいずれかに記載の積層体。 (112) 前記基板の融点は1000℃以上であるこ
とを特徴とする(110)又は(111)に記載の積層
体。 (113) 前記基板の融点は前記GaN系半導体層を
形成するときの温度よりも高いことを特徴とする(11
0)又は(111)に記載の積層体。 (114) 前記基板の材料の熱膨張係数と前記GaN
系半導体層の材料の熱膨張係数とが実質的に等しい、こ
とを特徴とする(110)〜(113)のいずれかに記
載の積層体。 (115) 前記基板は(110)〜(114)で規定
される条件を満足する材料からなる前記面と、該面の材
料よりも純度の低い同一又は同種の材料からなる基体と
を備えてなることを特徴とする(110)〜(114)
のいずれかに記載の積層体。 (116) 前記基板は全体的に導電性であることを特
徴とする(110)〜(115)のいずれかに記載の積
層体。
(111) When the first layer is formed of the substrate, a surface of the substrate which contacts a layer formed at the time of forming the GaN-based semiconductor layer satisfies at least two of the following requirements: Including a material having a negative free energy of formation of nitrides, including a material having a linear expansion coefficient of 10 × 10 −6 / K or less, including a material having a modulus of elasticity of 15 × 10 10 N / m 2 or less, (101) to (104), including a material having a hexagonal crystal structure, and including a material having a difference between its lattice constant and the lattice constant of the GaN-based semiconductor layer of ± 5% or less. The laminate according to any one of the above. (112) The laminate according to (110) or (111), wherein the melting point of the substrate is 1000 ° C. or higher. (113) The melting point of the substrate is higher than the temperature at which the GaN-based semiconductor layer is formed (11).
0) or the laminated body according to (111). (114) The coefficient of thermal expansion of the material of the substrate and the GaN
The laminate according to any one of (110) to (113), wherein the thermal expansion coefficient of the material of the system semiconductor layer is substantially equal. (115) The substrate includes the surface made of a material satisfying the conditions defined in (110) to (114), and a base made of the same or similar material having a lower purity than the material on the surface. (110)-(114)
The laminate according to any one of the above. (116) The laminate according to any one of (110) to (115), wherein the substrate is entirely conductive.

【0068】(120) 前記第1の層が前記基板から
なるとき、該基板において前記GaN系半導体層に接す
る面がZr、Ti、V、Cr、Nb、Re、Ta、Yか
ら選ばれる1種又は2種以上の材料からなる、ことを特
徴とする(101)〜(104)のいずれかに記載の積
層体。 (121) 前記第1の層が前記基板からなるとき、該
基板において前記GaN系半導体層に接する面がV、T
i及びZrから選ばれる1種又は2種以上の材料からな
る、ことを特徴とする(101)〜(104)のいずれ
かに記載の積層体。(122) 前記第1の層が前記基
板からなるとき、該基板において前記GaN系半導体層
に接する面がTi及び/又はZrからなる、ことを特徴
とする(101)〜(104)のいずれかに記載の積層
体。 (123) 前記第1の層が前記基板からなるとき、該
基板において前記GaN系半導体層に接する面がZrか
らなる、ことを特徴とする(101)〜(104)のい
ずれかに記載の積層体。 (124) 前記基板は(120)〜(123)で規定
される条件を満足する材料からなる前記面と、該面の材
料よりも純度の低い同一又は同種の材料からなる基体と
を備えてなることを特徴とする(120)〜(123)
のいずれかに記載の積層体。 (125) 前記第1の層が前記基板からなるとき、該
基板において前記GaN系半導体層の製膜時に生成され
る層に接する面がZr、Ti、V、Cr、Nb、Re、
Ta、Yから選ばれる1種又は2種以上の材料からな
る、ことを特徴とする(101)〜(104)のいずれ
かに記載の積層体。 (126) 前記第1の層が前記基板からなるとき、該
基板において前記GaN系半導体層の製膜時に生成され
る層に接する面がV、Ti及びZrから選ばれる1種又
は2種以上の材料からなる、ことを特徴とする(10
1)〜(104)のいずれかに記載の積層体。 (127) 前記第1の層が前記基板からなるとき、該
基板において前記GaN系半導体層の製膜時に生成され
る層に接する面がTi及び/又はZrからなる、ことを
特徴とする(101)〜(104)のいずれかに記載の
積層体。 (128) 前記第1の層が前記基板からなるとき、該
基板において前記GaN系半導体層の製膜時に生成され
る層に接する面がZrからなる、ことを特徴とする(1
01)〜(104)のいずれかに記載の積層体。 (129) 前記基板は(125)〜(128)で規定
される条件を満足する材料からなる前記面と、該面の材
料よりも純度の低い同一又は同種の材料からなる基体と
を備えてなることを特徴とする(125)〜(128)
のいずれかに記載の積層体。 (130) 前記積層体は発光素子、受光素子若しくは
電子デバイス用のものであることを特徴とする(11
0)〜(129)のいずれかに記載の積層体。
(120) When the first layer is composed of the substrate, the surface of the substrate in contact with the GaN-based semiconductor layer is one of Zr, Ti, V, Cr, Nb, Re, Ta, and Y. Alternatively, the laminate according to any one of (101) to (104), comprising two or more materials. (121) When the first layer is formed of the substrate, the surface of the substrate in contact with the GaN-based semiconductor layer has V, T
The laminate according to any one of (101) to (104), comprising one or more materials selected from i and Zr. (122) Any of (101) to (104), wherein when the first layer is made of the substrate, a surface of the substrate in contact with the GaN-based semiconductor layer is made of Ti and / or Zr. The laminate according to item 1. (123) The laminate according to any one of (101) to (104), wherein when the first layer is formed of the substrate, a surface of the substrate in contact with the GaN-based semiconductor layer is formed of Zr. body. (124) The substrate includes the surface made of a material satisfying the conditions defined in (120) to (123), and a base made of the same or similar material having a lower purity than the material on the surface. (120)-(123)
The laminate according to any one of the above. (125) When the first layer is formed of the substrate, a surface of the substrate that contacts a layer formed at the time of forming the GaN-based semiconductor layer is Zr, Ti, V, Cr, Nb, Re,
The laminate according to any one of (101) to (104), comprising one or more materials selected from Ta and Y. (126) When the first layer is formed of the substrate, a surface of the substrate that is in contact with a layer formed at the time of forming the GaN-based semiconductor layer is at least one selected from V, Ti, and Zr. (10)
The laminate according to any one of 1) to (104). (127) When the first layer is formed of the substrate, a surface of the substrate that is in contact with a layer generated at the time of forming the GaN-based semiconductor layer is formed of Ti and / or Zr. ) The laminate according to any one of (104) to (104). (128) When the first layer is formed of the substrate, a surface of the substrate that is in contact with a layer generated at the time of forming the GaN-based semiconductor layer is formed of Zr.
(01) The laminate according to any one of (104) to (104). (129) The substrate includes the surface made of a material satisfying the conditions defined in (125) to (128), and a base made of the same or similar material having a lower purity than the material on the surface. (125)-(128)
The laminate according to any one of the above. (130) The laminate is for a light emitting element, a light receiving element or an electronic device (11).
0) to (129).

【0069】(140) 前記バッファ層は下記の要件
を満足する、(ア) 該バッファ層材料の熱膨張係数が前
記半導体材料と前記基板材料の各熱膨張係数のうちの大
きい方の3倍以下である、(イ) 該バッファ層材料の弾
性率が20 X 1010N/m2以下である、ことを特徴と
する(101)〜(104)のいずれかに記載の積層
体。 (141) 前記バッファ層材料の弾性率が15 X 1
10N/m2以下である、ことを特徴とする(140)
に記載の積層体。 (142) 前記バッファ層は下記の要件を満足する、
(ウ) 該バッファ層材料の熱膨張係数が前記半導体層と
前記基板の各熱膨張係数の間にある、(イ) 該バッファ
層材料の弾性率が20 X 1010N/m2以下である、こ
とを特徴とする(101)〜(104)のいずれかに記
載の積層体。 (143) 前記バッファ層材料の熱膨張係数が前記半
導体材料と前記基板材料の各熱膨張係数のほぼ中央にあ
ることを特徴とする(142)に記載の積層体。 (144) 前記バッファ層材料の弾性率が15 X 1
10N/m2以下である、ことを特徴とする(142)
又は(143)に記載の積層体。 (145) 前記バッファ層は下記の要件を満足する、
(エ) 該バッファ層材料の熱膨張係数が10 X 10-6
K以下である、(イ) 該バッファ層材料の弾性率が20
X 1010N/m2以下である、ことを特徴とする(10
1)〜(104)のいずれかに記載の積層体。 (146) 前記バッファ層材料の弾性率が15 X 1
10N/m2以下である、ことを特徴とする(145)
に記載の積層体。 (147) 前記バッファ層は窒化物生成自由エネルギ
ーが負の値である材料を含んでいる、ことを特徴とする
(140)〜(146)のいずれかに記載の積層体。 (148) 前記バッファ層が下記要件|バッファ層の
格子定数−GaNの格子定数|/GaNの格子定数≦
0.05を満足することを特徴とする(140)〜(1
47)のいずれかに記載の積層体。 (149) 前記バッファ層が下記要件|バッファ層の
格子定数−GaNの格子定数|/GaNの格子定数≦
0.02を満足することを特徴とする(148)に記載
の積層体。 (150) 前記バッファ層の結晶構造が六方晶である
ことを特徴とする(140)〜(149)のいずれかに
記載の積層体。 (151) 前記基板材料及び前記バッファ層材料が導
電性であることを特徴とする(140)〜(150)の
いずれかに記載の積層体。 (152) 前記基板の材料がシリコンであることを特
徴とする(151)に記載の積層体。 (153) 前記バッファ層は前記シリコンと反応する
材料を含んでいることを特徴とする(152)に記載の
積層体。 (154) 前記バッファ層は、Cr、Hf、Nb、T
a、Ti、V、Zrから選ばれる1種又は2種以上の金
属を含んでなる、ことを特徴とする(101)〜(10
4)のいずれかに記載の積層体。 (155) 前記バッファ層はTi、V、Zrから選ば
れる1種又は2種以上の金属を含んでなる、ことを特徴
とする(101)〜(104)のいずれかに記載の積層
体。 (156) 前記バッファ層は、Zrを含んでなること
を特徴とする(101)〜(104)のいずれかに記載
の積層体。 (157) 前記基板の材料がシリコンであることを特
徴とする(154)〜(156)のいずれかに記載の積
層体。
(140) The buffer layer satisfies the following requirements. (A) The thermal expansion coefficient of the buffer layer material is three times or less of the larger of the respective thermal expansion coefficients of the semiconductor material and the substrate material. (A) The laminate according to any one of (101) to (104), wherein the buffer layer material has an elastic modulus of 20 × 10 10 N / m 2 or less. (141) The elastic modulus of the buffer layer material is 15 X 1
0 10 N / m 2 or less (140)
The laminate according to item 1. (142) The buffer layer satisfies the following requirements:
(C) the coefficient of thermal expansion of the buffer layer material is between the respective coefficients of thermal expansion of the semiconductor layer and the substrate; (b) the elastic modulus of the buffer layer material is not more than 20 × 10 10 N / m 2 The laminate according to any one of (101) to (104), characterized in that: (143) The laminate according to (142), wherein a thermal expansion coefficient of the buffer layer material is substantially at a center of each of thermal expansion coefficients of the semiconductor material and the substrate material. (144) The elastic modulus of the buffer layer material is 15 X 1
0 10 N / m 2 or less (142)
Or the laminate according to (143). (145) The buffer layer satisfies the following requirements:
(D) The thermal expansion coefficient of the buffer layer material is 10 X 10 -6 /
K or less. (A) The buffer layer material has an elastic modulus of 20
X 10 10 N / m 2 or less (10
The laminate according to any one of 1) to (104). (146) The elastic modulus of the buffer layer material is 15 X 1
0 is 10 N / m 2 or less, wherein the (145)
The laminate according to item 1. (147) The laminate according to any one of (140) to (146), wherein the buffer layer includes a material having a negative free energy of nitride formation. (148) The buffer layer has the following requirements | lattice constant of buffer layer−lattice constant of GaN | / lattice constant of GaN ≦
0.05 (140) to (1)
47) The laminate according to any one of the above items. (149) The buffer layer has the following requirements: | lattice constant of buffer layer−lattice constant of GaN | / lattice constant of GaN ≦
0.02 is satisfied, The laminated body as described in (148) characterized by the above-mentioned. (150) The laminate according to any one of (140) to (149), wherein the buffer layer has a hexagonal crystal structure. (151) The laminate according to any one of (140) to (150), wherein the substrate material and the buffer layer material are conductive. (152) The laminate according to (151), wherein the material of the substrate is silicon. (153) The laminate according to (152), wherein the buffer layer includes a material that reacts with the silicon. (154) The buffer layer is made of Cr, Hf, Nb, T
(101) to (10), comprising one or more metals selected from a, Ti, V, and Zr.
The laminate according to any one of 4). (155) The laminated body according to any one of (101) to (104), wherein the buffer layer contains one or more metals selected from Ti, V, and Zr. (156) The laminate according to any one of (101) to (104), wherein the buffer layer contains Zr. (157) The laminate according to any one of (154) to (156), wherein the material of the substrate is silicon.

【0070】(160) 前記バッファ層の材料は素子
の製造過程で加えられる温度より高い融点をもつことを
特徴とする(101)〜(104)及び(140)〜
(157)のいずれかに記載の積層体。 (161) 前記積層体は発光素子、受光素子若しくは
電子デバイスに用いられるものであること、を特徴する
(101)〜(104)及び(140)〜(157)い
ずれかに記載の積層体。
(160) The material of the buffer layer has a melting point higher than the temperature applied during the manufacturing process of the device, (101) to (104) and (140) to (140).
(157) The laminate according to any of (157). (161) The laminate according to any one of (101) to (104) and (140) to (157), wherein the laminate is used for a light emitting element, a light receiving element, or an electronic device.

【0071】(201) GaN系半導体層が成長可能
な基板又は基板及びバッファ層(GaN系半導体層から
なるものを除く)との積層体からなる第1の層と、該第
1の層の表面に形成されるパターン層であって、該パタ
ーン層はその上で前記GaN系半導体層の横方向成長を
許容するパターン層とを備えてなる、ことを特徴とする
GaN系半導体層に用いられる積層体。 (202) 前記パターン層はその上に前記GaN系半
導体層が成長することを阻害する材料を含んでなる、こ
とを特徴とする(201)に記載の積層体。 (203) 前記パターン層はSiO2からなり、前記
GaN系半導体層はGaNからなることを特徴とする
(201)に記載の積層体。 (204) 前記パターン層はストライプ状に形成され
ていることを特徴とする(201)〜(203)のいず
れかに記載の積層体。
(201) A first layer composed of a substrate on which a GaN-based semiconductor layer can be grown or a laminate of a substrate and a buffer layer (excluding a GaN-based semiconductor layer), and a surface of the first layer A pattern layer formed on the GaN-based semiconductor layer, wherein the pattern layer comprises a pattern layer that allows lateral growth of the GaN-based semiconductor layer thereon. body. (202) The laminate according to (201), wherein the pattern layer includes a material that inhibits the growth of the GaN-based semiconductor layer thereon. (203) The laminate according to (201), wherein the pattern layer is made of SiO 2 , and the GaN-based semiconductor layer is made of GaN. (204) The laminate according to any one of (201) to (203), wherein the pattern layer is formed in a stripe shape.

【0072】(211) 前記第1の層が前記基板から
なるとき、該基板において前記GaN系半導体層の成膜
時に生成される層に接する面が下記要件〜のうちの
少なくとも2つを満足する、 窒化物生成自由エネルギーが負である材料を含む、 線膨張係数が10 X 10-6/K以下である材料を
含む、 弾性率が15 X 1010N/m2以下である材料を含
む、 結晶構造が六方晶である材料を含む、 その格子定数と前記GaN系の半導体層の格子定数
との差が±5%以下である材料を含む、ことを特徴とす
る(201)〜(204)のいずれかに記載の積層体。 (212) 前記基板の融点は1000℃以上であるこ
とを特徴とする(210)又は(211)に記載の積層
体。 (213) 前記基板の融点は前記GaN系半導体層を
形成するときの温度よりも高いことを特徴とする(21
0)又は(211)に記載の積層体。 (214) 前記基板の材料の熱膨張係数と前記GaN
系半導体層の材料の熱膨張係数とが実質的に等しい、こ
とを特徴とする(210)〜(213)のいずれかに記
載の積層体。 (215) 前記基板は(210)〜(214)で規定
される条件を満足する材料からなる前記面と、該面の材
料よりも純度の低い同一又は同種の材料からなる基体と
を備えてなることを特徴とする(210)〜(214)
のいずれかに記載の積層体。 (216) 前記基板は全体的に導電性であることを特
徴とする(210)〜(215)のいずれかに記載の積
層体。
(211) When the first layer is made of the substrate, a surface of the substrate that contacts a layer formed when the GaN-based semiconductor layer is formed satisfies at least two of the following requirements Including a material having a negative free energy of formation of nitrides, including a material having a linear expansion coefficient of 10 × 10 −6 / K or less, including a material having a modulus of elasticity of 15 × 10 10 N / m 2 or less, (201) to (204), including a material having a hexagonal crystal structure, and including a material having a difference between its lattice constant and the lattice constant of the GaN-based semiconductor layer of ± 5% or less. The laminate according to any one of the above. (212) The laminate according to (210) or (211), wherein the melting point of the substrate is 1000 ° C. or higher. (213) The melting point of the substrate is higher than the temperature at which the GaN-based semiconductor layer is formed (21).
0) or the laminate according to (211). (214) The coefficient of thermal expansion of the material of the substrate and the GaN
The laminate according to any one of (210) to (213), wherein a thermal expansion coefficient of a material of the system semiconductor layer is substantially equal. (215) The substrate includes the surface made of a material satisfying the conditions defined in (210) to (214), and a base made of the same or similar material having a lower purity than the material on the surface. (210)-(214)
The laminate according to any one of the above. (216) The laminate according to any one of (210) to (215), wherein the substrate is entirely conductive.

【0073】(220) 前記第1の層が前記基板から
なるとき、該基板において前記GaN系半導体層に接す
る面がZr、Ti、V、Cr、Nb、Re、Ta、Yか
ら選ばれる1種又は2種以上の材料からなる、ことを特
徴とする(201)〜(204)のいずれかに記載の積
層体。 (221) 前記第1の層が前記基板からなるとき、該
基板において前記GaN系半導体層に接する面がV、T
i及びZrから選ばれる1種又は2種以上の材料からな
る、ことを特徴とする(201)〜(204)のいずれ
かに記載の積層体。(222) 前記第1の層が前記基
板からなるとき、該基板において前記GaN系半導体層
に接する面がTi及び/又はZrからなる、ことを特徴
とする(201)〜(204)のいずれかに記載の積層
体。 (223) 前記第1の層が前記基板からなるとき、該
基板において前記GaN系半導体層に接する面がZrか
らなる、ことを特徴とする(201)〜(204)のい
ずれかに記載の積層体。 (224) 前記基板は(220)〜(223)で規定
される条件を満足する材料からなる前記面と、該面の材
料よりも純度の低い同一又は同種の材料からなる基体と
を備えてなることを特徴とする(220)〜(223)
のいずれかに記載の積層体。 (225) 前記第1の層が前記基板からなるとき、該
基板において前記GaN系半導体層の製膜時に生成され
る層に接する面がZr、Ti、V、Cr、Nb、Re、
Ta、Yから選ばれる1種又は2種以上の材料からな
る、ことを特徴とする(201)〜(204)のいずれ
かに記載の積層体。 (226) 前記第1の層が前記基板からなるとき、該
基板において前記GaN系半導体層の製膜時に生成され
る層に接する面がV、Ti及びZrから選ばれる1種又
は2種以上の材料からなる、ことを特徴とする(20
1)〜(204)のいずれかに記載の積層体。 (227) 前記第1の層が前記基板からなるとき、該
基板において前記GaN系半導体層の製膜時に生成され
る層に接する面がTi及び/又はZrからなる、ことを
特徴とする(201)〜(204)のいずれかに記載の
積層体。 (228) 前記第1の層が前記基板からなるとき、該
基板において前記GaN系半導体層の製膜時に生成され
る層に接する面がZrからなる、ことを特徴とする(2
01)〜(204)のいずれかに記載の積層体。 (229) 前記基板は(225)〜(228)で規定
される条件を満足する材料からなる前記面と、該面の材
料よりも純度の低い同一又は同種の材料からなる基体と
を備えてなることを特徴とする(225)〜(228)
のいずれかに記載の積層体。 (230) 前記積層体は発光素子、受光素子若しくは
電子デバイス用のものであることを特徴とする(11
0)〜(229)のいずれかに記載の積層体。
(220) When the first layer is composed of the substrate, the surface of the substrate in contact with the GaN-based semiconductor layer is one of Zr, Ti, V, Cr, Nb, Re, Ta, and Y. Alternatively, the laminate according to any one of (201) to (204), comprising two or more materials. (221) When the first layer is made of the substrate, the surface of the substrate in contact with the GaN-based semiconductor layer has V, T
The laminate according to any one of (201) to (204), comprising one or more materials selected from i and Zr. (222) Any of (201) to (204), wherein when the first layer is made of the substrate, a surface of the substrate in contact with the GaN-based semiconductor layer is made of Ti and / or Zr. The laminate according to item 1. (223) The laminate according to any one of (201) to (204), wherein when the first layer is formed of the substrate, a surface of the substrate in contact with the GaN-based semiconductor layer is formed of Zr. body. (224) The substrate includes the surface made of a material satisfying the conditions defined in (220) to (223), and a base made of the same or similar material having a lower purity than the material on the surface. (220) to (223)
The laminate according to any one of the above. (225) When the first layer is formed of the substrate, a surface of the substrate that is in contact with a layer generated at the time of forming the GaN-based semiconductor layer is Zr, Ti, V, Cr, Nb, Re,
The laminate according to any one of (201) to (204), comprising one or more materials selected from Ta and Y. (226) When the first layer is formed of the substrate, a surface of the substrate that is in contact with a layer generated at the time of forming the GaN-based semiconductor layer is at least one selected from V, Ti, and Zr. (20)
The laminate according to any one of 1) to (204). (227) When the first layer is formed of the substrate, a surface of the substrate that is in contact with a layer generated at the time of forming the GaN-based semiconductor layer is formed of Ti and / or Zr. (201) ) To (204). (228) When the first layer is formed of the substrate, a surface of the substrate that is in contact with a layer generated at the time of forming the GaN-based semiconductor layer is formed of Zr.
01) to the laminate according to any one of (204). (229) The substrate includes the surface made of a material satisfying the conditions defined in (225) to (228), and a base made of the same or similar material having a lower purity than the material on the surface. (225) to (228)
The laminate according to any one of the above. (230) The laminate is for a light emitting element, a light receiving element or an electronic device (11).
0) to (229).

【0074】(240) 前記バッファ層は下記の要件
を満足する、(ア) 該バッファ層材料の熱膨張係数が前
記半導体材料と前記基板材料の各熱膨張係数のうちの大
きい方の3倍以下である、(イ) 該バッファ層材料の弾
性率が20 X 1010N/m2以下である、ことを特徴と
する(201)〜(204)のいずれかに記載の積層
体。 (241) 前記バッファ層材料の弾性率が15 X 1
10N/m2以下である、ことを特徴とする(240)
に記載の積層体。 (242) 前記バッファ層は下記の要件を満足する、
(ウ) 該バッファ層材料の熱膨張係数が前記半導体層と
前記基板の各熱膨張係数の間にある、(イ) 該バッファ
層材料の弾性率が20 X 1010N/m2以下である、こ
とを特徴とする(201)〜(204)のいずれかに記
載の積層体。 (243) 前記バッファ層材料の熱膨張係数が前記半
導体材料と前記基板材料の各熱膨張係数のほぼ中央にあ
ることを特徴とする(242)に記載の積層体。 (244) 前記バッファ層材料の弾性率が15 X 1
10N/m2以下である、ことを特徴とする(242)
又は(243)に記載の積層体。 (245) 前記バッファ層は下記の要件を満足する、
(エ) 該バッファ層材料の熱膨張係数が10 X 10-6
K以下である、(イ) 該バッファ層材料の弾性率が20
X 1010N/m2以下である、ことを特徴とする(20
1)〜(204)のいずれかに記載の積層体。 (246) 前記バッファ層材料の弾性率が15 X 1
10N/m2以下である、ことを特徴とする(245)
に記載の積層体。 (247) 前記バッファ層は窒化物生成自由エネルギ
ーが負の値である材料を含んでいる、ことを特徴とする
(240)〜(246)のいずれかに記載の積層体。 (248) 前記バッファ層が下記要件 |バッファ層の格子定数−GaNの格子定数|/GaN
の格子定数≦ 0.05 を満足することを特徴とする(240)〜(247)の
いずれかに記載の積層体。 (249) 前記バッファ層が下記要件 |バッファ層の格子定数−GaNの格子定数|/GaN
の格子定数≦ 0.02 を満足することを特徴とする(248)に記載の積層
体。 (250) 前記バッファ層の結晶構造が六方晶である
ことを特徴とする(240)〜(249)のいずれかに
記載の積層体。 (251) 前記基板材料及び前記バッファ層材料が導
電性であることを特徴とする(240)〜(250)の
いずれかに記載の積層体。 (252) 前記基板の材料がシリコンであることを特
徴とする(251)に記載の積層体。 (253) 前記バッファ層は前記シリコンと反応する
材料を含んでいることを特徴とする(252)に記載の
積層体。 (254) 前記バッファ層は、Cr、Hf、Nb、T
a、Ti、V、Zrから選ばれる1種又は2種以上の金
属を含んでなる、ことを特徴とする(201)〜(20
4)のいずれかに記載の積層体。 (255) 前記バッファ層はTi、V、Zrから選ば
れる1種又は2種以上の金属を含んでなる、ことを特徴
とする(201)〜(204)のいずれかに記載の積層
体。 (256) 前記バッファ層は、Zrを含んでなること
を特徴とする(201)〜(204)のいずれかに記載
の積層体。 (257) 前記基板の材料がシリコンであることを特
徴とする(254)〜(256)のいずれかに記載の積
層体。
(240) The buffer layer satisfies the following requirements. (A) The coefficient of thermal expansion of the buffer layer material is three times or less of the larger of the respective thermal expansion coefficients of the semiconductor material and the substrate material. (A) The laminate according to any one of (201) to (204), wherein the buffer layer material has an elastic modulus of 20 × 10 10 N / m 2 or less. (241) The elastic modulus of the buffer layer material is 15 X 1
0 10 N / m 2 or less (240)
The laminate according to item 1. (242) The buffer layer satisfies the following requirements:
(C) the coefficient of thermal expansion of the buffer layer material is between the respective coefficients of thermal expansion of the semiconductor layer and the substrate; (b) the elastic modulus of the buffer layer material is not more than 20 × 10 10 N / m 2 The laminate according to any one of (201) to (204), characterized in that: (243) The laminate according to (242), wherein the coefficient of thermal expansion of the buffer layer material is substantially at the center of the respective coefficients of thermal expansion of the semiconductor material and the substrate material. (244) The elastic modulus of the buffer layer material is 15 X 1
0 is 10 N / m 2 or less, wherein the (242)
Or the laminate according to (243). (245) The buffer layer satisfies the following requirements:
(D) The thermal expansion coefficient of the buffer layer material is 10 X 10 -6 /
K or less. (A) The buffer layer material has an elastic modulus of 20
X 10 10 N / m 2 or less (20
The laminate according to any one of 1) to (204). (246) The buffer layer material has an elastic modulus of 15 × 1
0 is 10 N / m 2 or less, wherein the (245)
The laminate according to item 1. (247) The laminate according to any one of (240) to (246), wherein the buffer layer includes a material having a negative free energy of nitride formation. (248) The buffer layer has the following requirements: | lattice constant of buffer layer−lattice constant of GaN | / GaN
The laminate according to any one of (240) to (247), which satisfies the following lattice constant: ≦ 0.05. (249) The buffer layer has the following requirements: | lattice constant of buffer layer−lattice constant of GaN | / GaN
248. The laminate according to (248), wherein a lattice constant of 0.02 is satisfied. (250) The laminate according to any one of (240) to (249), wherein the crystal structure of the buffer layer is hexagonal. (251) The laminate according to any one of (240) to (250), wherein the substrate material and the buffer layer material are conductive. (252) The laminate according to (251), wherein the material of the substrate is silicon. (253) The laminate according to (252), wherein the buffer layer contains a material that reacts with the silicon. (254) The buffer layer is made of Cr, Hf, Nb, T
(201) to (20), comprising one or more metals selected from a, Ti, V, and Zr.
The laminate according to any one of 4). (255) The laminate according to any one of (201) to (204), wherein the buffer layer includes one or more metals selected from Ti, V, and Zr. (256) The laminate according to any one of (201) to (204), wherein the buffer layer contains Zr. (257) The laminate according to any one of (254) to (256), wherein the material of the substrate is silicon.

【0075】(260) 前記バッファ層の材料は素子
の製造過程で加えられる温度より高い融点をもつことを
特徴とする(201)〜(204)及び(240)〜
(257)のいずれかに記載の積層体。 (261) 前記積層体は発光素子、受光素子若しくは
電子デバイスに用いられるものであること、を特徴する
(201)〜(204)及び(240)〜(257)い
ずれかに記載の積層体。
(260) The material of the buffer layer has a melting point higher than the temperature applied in the manufacturing process of the device, and is characterized in that (201) to (204) and (240) to
The laminate according to any one of (257). (261) The laminate according to any one of (201) to (204) and (240) to (257), wherein the laminate is used for a light emitting element, a light receiving element, or an electronic device.

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1はこの発明の第1の実施例の発光ダイオー
ドを示す図である。
FIG. 1 is a diagram showing a light emitting diode according to a first embodiment of the present invention.

【図2】図2は同じくパターン層及びGaN系半導体層
からなるn−クラッド層の形成方法を示す図である。
FIG. 2 is a view showing a method of forming an n-clad layer composed of a pattern layer and a GaN-based semiconductor layer.

【図3】図3は図1の発光ダイオードの部分拡大図であ
る。
FIG. 3 is a partially enlarged view of the light emitting diode of FIG. 1;

【図4】図4は第1実施例における他の態様の発光ダイ
オードを示す図である。
FIG. 4 is a diagram showing a light emitting diode of another mode in the first embodiment.

【図5】図5はバッファ層22による応力緩和を示す図
である。
FIG. 5 is a diagram showing stress relaxation by a buffer layer 22.

【図6】図6はこの発明の第2の実施例の発光ダイオー
ドを示す図である。
FIG. 6 is a view showing a light emitting diode according to a second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1、10、20 発光ダイオード 2、21 基板 3、23 パターン層 22 バッファ層 4、14、24 GaN系半導体層 4、6、14、16、24、26 GaN系半導体層
(クラッド層) 5、15、25 GaN系半導体層(発光層)
1, 10, 20 Light-emitting diode 2, 21 Substrate 3, 23 Pattern layer 22 Buffer layer 4, 14, 24 GaN-based semiconductor layer 4, 6, 14, 16, 24, 26 GaN-based semiconductor layer (cladding layer) 5, 15 , 25 GaN-based semiconductor layer (light-emitting layer)

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】金属からなる基板と、 前記基板が部分的に露出するように形成されたパターン
層と、 露出した前記基板上に、前記パターン層を覆うように形
成されたGaN系半導体層と、からなることを特徴とす
るGaN系半導体。
A substrate formed of metal, a pattern layer formed so that the substrate is partially exposed, and a GaN-based semiconductor layer formed on the exposed substrate so as to cover the pattern layer. A GaN-based semiconductor, comprising:
【請求項2】導電性半導体基板と金属からなるバッファ
層との積層体と、 前記バッファ層が部分的に露出するように形成されたパ
ターン層と、 露出した前記バッファ層上に、前記パターン層を覆うよ
うに形成されたGaN系半導体層と、からなることを特
徴とするGaN系半導体。
2. A laminate of a conductive semiconductor substrate and a buffer layer made of a metal, a pattern layer formed so that the buffer layer is partially exposed, and a pattern layer formed on the exposed buffer layer. A GaN-based semiconductor layer formed so as to cover the GaN-based semiconductor.
【請求項3】前記基板は、クロム(Cr),ハフニウム
(Hf),ニオブ(Nb),タンタル(Ta),レニウ
ム(Re),イットリウム(Y),バナジウム(V),
チタン(Ti)、ジルコニウム(Zr)から選択される
少なくとも一種の金属からなることを特徴とする請求項
1に記載のGaN系半導体。
3. The substrate comprises chromium (Cr), hafnium (Hf), niobium (Nb), tantalum (Ta), rhenium (Re), yttrium (Y), vanadium (V),
2. The GaN-based semiconductor according to claim 1, comprising at least one metal selected from titanium (Ti) and zirconium (Zr).
【請求項4】前記バッファ層は、クロム(Cr),ハフ
ニウム(Hf),ニオブ(Nb),タンタル(Ta),
バナジウム(V),チタン(Ti)、ジルコニウム(Z
r)から選択される少なくとも一種の金属からなること
を特徴とする請求項2に記載のGaN系半導体。
4. The buffer layer is made of chromium (Cr), hafnium (Hf), niobium (Nb), tantalum (Ta),
Vanadium (V), titanium (Ti), zirconium (Z
The GaN-based semiconductor according to claim 2, comprising at least one metal selected from r).
【請求項5】前記パターン層はその上に直接GaN系半
導体層が成長することを阻害する材料からなることを特
徴とする請求項1又は請求項4に記載のGaN系半導
体。
5. The GaN-based semiconductor according to claim 1, wherein the pattern layer is made of a material that prevents a GaN-based semiconductor layer from directly growing thereon.
【請求項6】前記パターン層はSiO2からなり、前記
GaN系半導体はGaNからなること、を特徴とする請
求項1、請求項2、請求項5のいずれかに記載のGaN
系半導体。
6. The GaN according to claim 1, wherein said pattern layer is made of SiO 2 , and said GaN-based semiconductor is made of GaN.
System semiconductor.
JP34069197A 1997-11-25 1997-11-25 Gan-based semiconductor Withdrawn JPH11163404A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34069197A JPH11163404A (en) 1997-11-25 1997-11-25 Gan-based semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34069197A JPH11163404A (en) 1997-11-25 1997-11-25 Gan-based semiconductor

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004119778A Division JP4289203B2 (en) 2004-04-15 2004-04-15 GaN-based semiconductor

Publications (1)

Publication Number Publication Date
JPH11163404A true JPH11163404A (en) 1999-06-18

Family

ID=18339395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34069197A Withdrawn JPH11163404A (en) 1997-11-25 1997-11-25 Gan-based semiconductor

Country Status (1)

Country Link
JP (1) JPH11163404A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100455277B1 (en) * 1999-02-12 2004-11-06 삼성전자주식회사 Method for growing GaN crystalline using lateral epitaxy growth
KR100932500B1 (en) 2004-09-10 2009-12-17 갤럭시아포토닉스 주식회사 Gallium nitride device with improved light extraction efficiency and manufacturing method thereof
JP2011055009A (en) * 2010-12-13 2011-03-17 Meijo Univ Semiconductor laser
US8952243B2 (en) 2011-03-03 2015-02-10 Samsung Electronics Co., Ltd. Stacked structure including vertically grown semiconductor, p-n junction device including the stacked structure, and method of manufacturing thereof

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6417484A (en) * 1987-07-13 1989-01-20 Nippon Telegraph & Telephone Semiconductor light emitting element
JPH03133182A (en) * 1989-10-19 1991-06-06 Showa Denko Kk Semiconductor substrate and manufacture thereof
JPH04303920A (en) * 1991-03-29 1992-10-27 Nec Corp Insulating film/iii-v compound semiconductor stacked structure on group iv substrate
JPH0586646B2 (en) * 1984-02-14 1993-12-13 Nippon Telegraph & Telephone
JPH08264829A (en) * 1995-03-20 1996-10-11 Nippon Telegr & Teleph Corp <Ntt> Compound semiconductor structure and manufacture thereof
JPH0936428A (en) * 1995-07-19 1997-02-07 Showa Denko Kk Semiconductor device
JPH10312971A (en) * 1997-03-13 1998-11-24 Nec Corp Iii-v compound semiconductor film and growth method, gan system semiconductor film and its formation, gan system semiconductor stacked structure and its formation, and gan system semiconductor element and its manufacture
JPH10321956A (en) * 1997-05-15 1998-12-04 Mitsubishi Electric Corp Semiconductor device and manufacture thereof
JPH10326912A (en) * 1997-03-25 1998-12-08 Mitsubishi Cable Ind Ltd Production of non-dislocated gan substrate and gan base material
JPH11260835A (en) * 1997-07-11 1999-09-24 Tdk Corp Substrate for electronic device
JPH11317543A (en) * 1999-01-08 1999-11-16 Toyoda Gosei Co Ltd Semiconductor element

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0586646B2 (en) * 1984-02-14 1993-12-13 Nippon Telegraph & Telephone
JPS6417484A (en) * 1987-07-13 1989-01-20 Nippon Telegraph & Telephone Semiconductor light emitting element
JPH03133182A (en) * 1989-10-19 1991-06-06 Showa Denko Kk Semiconductor substrate and manufacture thereof
JPH04303920A (en) * 1991-03-29 1992-10-27 Nec Corp Insulating film/iii-v compound semiconductor stacked structure on group iv substrate
JPH08264829A (en) * 1995-03-20 1996-10-11 Nippon Telegr & Teleph Corp <Ntt> Compound semiconductor structure and manufacture thereof
JPH0936428A (en) * 1995-07-19 1997-02-07 Showa Denko Kk Semiconductor device
JPH10312971A (en) * 1997-03-13 1998-11-24 Nec Corp Iii-v compound semiconductor film and growth method, gan system semiconductor film and its formation, gan system semiconductor stacked structure and its formation, and gan system semiconductor element and its manufacture
JPH10326912A (en) * 1997-03-25 1998-12-08 Mitsubishi Cable Ind Ltd Production of non-dislocated gan substrate and gan base material
JPH10321956A (en) * 1997-05-15 1998-12-04 Mitsubishi Electric Corp Semiconductor device and manufacture thereof
JPH11260835A (en) * 1997-07-11 1999-09-24 Tdk Corp Substrate for electronic device
JPH11317543A (en) * 1999-01-08 1999-11-16 Toyoda Gosei Co Ltd Semiconductor element

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100455277B1 (en) * 1999-02-12 2004-11-06 삼성전자주식회사 Method for growing GaN crystalline using lateral epitaxy growth
KR100932500B1 (en) 2004-09-10 2009-12-17 갤럭시아포토닉스 주식회사 Gallium nitride device with improved light extraction efficiency and manufacturing method thereof
JP2011055009A (en) * 2010-12-13 2011-03-17 Meijo Univ Semiconductor laser
US8952243B2 (en) 2011-03-03 2015-02-10 Samsung Electronics Co., Ltd. Stacked structure including vertically grown semiconductor, p-n junction device including the stacked structure, and method of manufacturing thereof

Similar Documents

Publication Publication Date Title
JP3517867B2 (en) GaN-based semiconductor devices
JP3505357B2 (en) Gallium nitride based semiconductor device and method of manufacturing the same
EP1453112B1 (en) Light emitting device and manufacturing method thereof
WO2000048254A1 (en) Nitride semiconductor device and its manufacturino method
JP3500281B2 (en) Gallium nitride based semiconductor device and method of manufacturing the same
JP2006332205A (en) Nitride semiconductor light emitting element
JP3545197B2 (en) Semiconductor device and method of manufacturing the same
JP2000349398A (en) Nitride semiconductor light emitting device and its manufacture
US20050241571A1 (en) Method of growing nitride single crystal on silicon substrate, nitride semiconductor light emitting device using the same, method of manufacturing the same
JP2000252219A (en) PRODUCTION OF GaN SUBSTRATE
JP2000114599A (en) Semiconductor light emitting element
JP2000261035A (en) GaN-BASED SEMICONDUCTOR DEVICE
JP3480297B2 (en) Semiconductor element
JP3765457B2 (en) Semiconductor element
JP4289203B2 (en) GaN-based semiconductor
JPH11163404A (en) Gan-based semiconductor
JPH10303459A (en) Gallium nitride based semiconductor light emitting element and its manufacture
JP2008034862A (en) Growing method for nitride semiconductor
JP3436152B2 (en) GaN-based semiconductor devices
JPH11317543A (en) Semiconductor element
JP2000174395A (en) Nitride semiconductor substrate and nitride semiconductor element using the same
JPH11195814A (en) Gan-based semiconductor element
JP2003283057A (en) Nitride semiconductor light emitting element and its fabricating method
JPH10303510A (en) Iii-group nitride semiconductor device and its manufacture
JP2000174343A (en) Manufacture of nitride semiconductor and light-emitting element

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040309

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20040601