JPH11163371A - 半導体圧力センサ基板の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 均一な膜厚のダイヤフラムを得ると共に、簡
単な工程で製造コストを安価に済ませる。 【解決手段】 Ｐ型シリコン基板からなる第１支持基板
１８上に、活性層１３をＮ型エピタキシャル成長により
設ける（ａ）。第１支持基板１８上に予めアライメント
マーク１９を設けておき、活性層１３に凸状マーク１３
ａ及び凹状マーク１３ｂを形成する。活性層１３に基準
圧力室１５となる凹部２０を形成する（ｃ）。活性層１
３に対して、Ｐ型シリコン基板からなる第２支持基板１
２を真空雰囲気中にて貼合せる（ｅ）。電気化学的スト
ップエッチングにより、第１支持基板１８と活性層１３
とのＰＮ接合部の空乏層をストッパとして、第１支持基
板１８のほとんどを除去する（ｆ）。そのエッチング面
に対して活性層１３が露出するまで仕上エッチングを行
う（ｇ）。活性層１３の表面部にピエゾ抵抗素子１６や
集積回路１７を形成する（ｆ）。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ダイヤフラムの裏
面側に基準圧力室を配した半導体圧力センサ基板を製造
するための半導体圧力センサ基板の製造方法に関する。

【０００２】

【発明が解決しようとする課題】近年、半導体圧力セン
サの小型化，高精度化に伴い、センシング部であるダイ
ヤフラムの小型，薄肉化と共に、内部に例えばほぼ真空
の基準圧力室を設けることによる一層の高精度化が図ら
れてきている。そして、貼合せＳＯＩ基板を用いて、ダ
イヤフラム及び基準圧力室を有した半導体圧力センサ基
板を形成することが考えられてきており、例えば特開平
８−２３６７８８号公報には、次のような技術が開示さ
れている。

【０００３】即ち、図５に示すように、まず、単結晶シ
リコンからなる半導体基板１の表面（図で下面）に、エ
ッチングにより、基準圧力室となる凹部２が形成される
と共に、トレンチ３が形成される（図５（ａ）参照）。
次に、その半導体基板１の表面に酸化膜１ａが形成され
た上で、前記トレンチ３が例えばポリシリコン４により
埋められる（図５（ｂ）参照）。この場合、前記トレン
チ３は、前記凹部２よりもダイヤフラムの厚み分だけ深
い位置まで形成されるようになっており、ポリシリコン
４は後の研磨時のストッパとして用いられる。

【０００４】そして、この半導体基板１に対し、表面に
酸化膜５ａを有する半導体支持基板５が貼合せられる
（図５（ｃ）参照）。これにて、前記凹部２が密閉され
て基準圧力室６とされる。次いで、半導体基板１の上面
側が、前記ポリシリコン４が露出するまで研磨され、も
って前記基準圧力室６の上部に所定厚みのダイヤフラム
７が形成される（図５（ｄ）参照）。その後、前記ダイ
ヤフラム７上にピエゾ抵抗素子８が形成されると共に、
半導体基板１に信号処理回路等の集積回路９が形成され
る（図５（ｅ）参照）。

【０００５】しかしながら、上記した方法では、半導体
基板１に、研磨のストッパとなるトレンチ３を形成しな
ければならないため、工程が複雑となり、製造コストが
高くなる欠点がある。また、ダイヤフラム７の形成に研
磨を用いているため、研磨が進行してダイヤフラム部分
が薄肉になることに伴い、基準圧力室６内との間の圧力
差等に起因してダイヤフラム７部分にだれが生じ、ダイ
ヤフラム７の端部（トレンチ３近傍）と中央部との間で
膜厚が不均一となる不具合があった。

【０００６】なお、より簡易な方法として、図示はしな
いが、支持基板の表面部に基準圧力室となる凹部を形成
し、その表面に単結晶シリコンからなる半導体基板を貼
合せ、その半導体基板をダイヤフラムの厚みとなるまで
研磨することも行われている。ところが、この方法で
は、ダイヤフラムの厚みが、半導体基板（活性層）の厚
みとなるため、半導体基板に信号処理回路等の集積回路
を形成する場合の活性層の厚みを十分にとることができ
ず、回路設計の自由度が大幅に阻害される欠点がある。
また、ダイヤフラムと基準圧力室用の凹部とが別々の基
板に形成されることになるので、貼合せ時に支持基板と
半導体基板との間の位置合せが必要となる不具合もあっ
た。

【０００７】本発明は上記事情に鑑みてなされたもの
で、その目的は、ダイヤフラム及び基準圧力室を有した
半導体圧力センサ基板を製造する方法にあって、均一な
膜厚のダイヤフラムを得ることができると共に、簡単な
工程で製造コストを安価に済ませることができる半導体
圧力センサ基板の製造方法を提供するにある。

【０００８】

【課題を解決するための手段】本発明の半導体圧力セン
サ基板の製造方法は、ダイヤフラムの裏面側に基準圧力
室を配した半導体圧力センサ基板を製造するための方法
にあって、第１支持基板上にＰＮ接合されて設けられた
活性層に対し、その表面部をエッチングすることによ
り、前記基準圧力室に相当する凹部を、その底部側に前
記ダイヤフラムに相当する厚みの層を確保した状態に形
成する凹部形成工程と、前記活性層の表面部に第２支持
基板を貼合せる貼合せ工程と、前記第１支持基板のほと
んどをエッチングにより除去する第１支持基板除去工程
と、この第１支持基板除去工程のエッチング面に対し
て、さらに前記活性層が露出するまで浅いエッチングを
行う仕上エッチング工程とを含むと共に、前記第１支持
基板除去工程は、電気化学的ストップエッチングを用い
て、前記第１支持基板と活性層との接合部に形成される
空乏層をストッパとして行われるところに特徴を有する
ものである（請求項１の発明）。

【０００９】これによれば、凹部形成工程において、第
１支持基板上に設けられた活性層に、基準圧力室に相当
する凹部が、底部側にダイヤフラムに相当する厚みの層
を残した状態に形成され、貼合せ工程にて、活性層の表
面部に第２支持基板が貼合せられる。そして、第１支持
基板除去工程において、第１支持基板のほとんどが除去
され、さらに仕上エッチング工程にて活性層が露出する
まで浅いエッチングが行われる。これにて、第２支持基
板に支持された活性層に、ダイヤフラム及びその裏面側
の基準圧力室を有した半導体圧力センサ基板を得ること
ができる。

【００１０】このとき、第１支持基板除去工程に用いら
れる電気化学的ストップエッチングは、第１支持基板と
活性層との接合部に形成される空乏層をストッパとして
行われ、研磨のようなだれが生ずることなく、活性層側
に均一な厚みを残してエッチングを行うことができる。
そして、仕上エッチング工程では、第１支持基板のうち
残った空乏層部分を除去するだけの極く浅いエッチング
を行うだけで済むので、厚さのばらつきは無視できる程
度に小さいものとなり、この結果、厚みのばらつきの極
めて小さいダイヤフラムを形成することができる。

【００１１】従って、請求項１の発明によれば、均一な
膜厚のダイヤフラムを得ることができると共に、トレン
チ加工のような面倒な工程は必要なく、簡単な工程で製
造コストを安価に済ませることができるという優れた効
果を奏するものである。また、活性層にダイヤフラム及
び基準圧力室となる凹部が形成されるので、ダイヤフラ
ムの膜厚に関係なく活性層の厚みを大きくとることがで
きて回路設計の自由度は高く、さらには、貼合せ工程に
おける位置合せも不要とすることができる。

【００１２】この場合、前記活性層を、前記第１支持基
板上にエピタキシャル成長により形成することができ、
この際、第１支持基板の上面部に、凹状又は凸状のアラ
イメントマークを予め形成しておくことができる（請求
項２の発明）。

【００１３】これによれば、第１支持基板上に形成され
た活性層の表面部にも、第１支持基板上に予め形成され
ていたアライメントマークに対応した凹状又は凸状のア
ライメントマークが現れるようになり、凹部形成工程に
おいて、そのアライメントマークに基づいた所定位置に
凹部を形成することができる。そして、仕上エッチング
工程の後には、第１支持基板と活性層との接合部分つま
り露出された活性層の表面にアライメントマークが現れ
るようになるので、そのアライメントマークに基づい
て、活性層の所定位置にその後の素子や回路の形成を行
うことができるようになる。

【００１４】また、上記第１支持基板除去工程を、研磨
により第１支持基板を部分的に除去した後、電気化学的
ストップエッチングにより空乏層までのエッチングを行
う用に構成しても良い（請求項３の発明）。これによれ
ば、研磨を併用することによって電気化学的ストップエ
ッチングによるエッチングの割合いが少なく済むので、
時間短縮やコストダウンを図りながらも、均一なエッチ
ングを行うことが可能となる。さらには、上記貼合せ工
程を真空雰囲気中にて行うことにより、基準圧力室を真
空室とすることもでき（請求項４の発明）、これによ
り、基準圧力室を容易に真空室とすることができる。

【００１５】

【発明の実施の形態】以下、本発明の一実施例（請求項
１，２，４に対応）について、図１ないし図３を参照し
ながら説明する。まず、本実施例に係る製造方法により
得られる半導体圧力センサ基板１１は、図１（ｈ）に示
すように、例えばＰ型のシリコン基板（シリコンウエ
ハ）からなる支持基板（後述する第２支持基板）１２上
に、シリコン酸化膜からなる絶縁膜１２ａを介して、シ
リコン単結晶からなる素子形成用の活性層１３を有して
構成される。

【００１６】そして、前記活性層１３には、表面側に薄
肉なダイヤフラム１４が設けられていると共に、その裏
面側に内部がほぼ真空とされた密閉状の基準圧力室１５
が設けられている。さらに、この活性層１３の表面部に
は、前記ダイヤフラム１４の表面に位置して、複数のピ
エゾ抵抗素子１６が形成されていると共に、ダイヤフラ
ム１４の側方部に位置して、信号処理用の集積回路１７
が形成されている。ちなみに、本実施例では、前記活性
層１３の厚さ寸法は例えば１５μｍ、前記ダイヤフラム
１４の膜厚寸法は例えば２μｍとされている。

【００１７】さて、上記半導体圧力センサ基板１１の製
造方法について、以下順を追って述べる。図１は、本実
施例に係る半導体圧力センサ基板１１の製造の工程を概
略的に示している。

【００１８】まず、図１（ａ）に示すように、Ｐ型のシ
リコン基板からなる第１支持基板１８上に、シリコン単
結晶からなる活性層１３をＮ型エピタキシャル成長によ
り形成する工程が実行される。所定厚み（例えば１５μ
ｍ）まで活性層１３を形成することにより、第１支持基
板１８上にＰＮ接合された活性層１３が得られる。また
このとき、前記活性層１３の面方位は（１００）でも
（１１０）でも良いが、後の凹部形成時の異方性エッチ
ングの特性を考慮すれば、面方位（１００）としておい
た方が有利となる。

【００１９】そして、このとき、前記第１支持基板１８
上の所定位置には、予めアライメントマーク１９がこの
場合凹状に形成されている。これにて、活性層１３は第
１支持基板１８の上面に面方向に同等の厚み寸法で形成
されるため、活性層１３の接合面部（図で下面）には、
そのアライメントマーク１９内を埋めるように凸状マー
ク１３ａが形成されると共に、表面部（図で上面）にそ
の分だけ凹となった凹状マーク１３ｂが形成されること
になる、後述するように、これら凸状マーク１３ａ及び
凹状マーク１３ｂがアライメントマークとして機能する
ようになる。

【００２０】次に、上記第１支持基板１８上の活性層１
３の表面部に、前記基準圧力室１５に相当する凹部２０
をエッチングにより形成する凹部形成工程が実行され
る。この凹部形成工程では、まず図１（ｂ）に示すよう
に、活性層１３の表面に、マスク材（例えばＳｉＮ系
膜）をデポジションしパターニングして、エッチング部
分（凹部形成領域）を開口させたマスク２１を形成する
ことが行われる。このとき、凹部形成位置は、活性層１
３の表面部に形成されている凹状マーク１３ｂに基づい
て決められる。

【００２１】引続き図１（ｃ）に示すように、例えばウ
エットエッチングにより、活性層１３に凹部２０が形成
される。この場合、前記マスク２１と選択比のあるＫＯ
Ｈ等のアルカリ系エッチング液が用いられる。また、表
面回路や製造装置の汚染を懸念する場合には、ＴＭＡＨ
等を用いても良い。この凹部２０は、活性層１３の厚み
１５μｍに対し、ダイヤフラム１４の厚みが２μｍであ
るときには、１３μｍの深さで形成され、もって、底部
側にダイヤフラム１４に相当する厚みの層を確保した状
態で凹部２０が形成されるのである。凹部２０の形成
後、マスク２１が除去される（図１（ｄ）参照）。

【００２２】次いで、前記活性層１３に対して第２支持
基板１２を貼合せる貼合せ工程が実行される。この工程
では、図１（ｄ）に示すように、絶縁膜（シリコン酸化
膜）１２ａが予め形成された第２支持基板１２の表面に
対し、第１支持基板１８及び活性層１３を図１（ｃ）と
は上下反転した状態で貼合せることが行われるのである
が、この貼合せは、真空雰囲気中にて行われると共に、
８００〜１１００℃の高温に加熱されるようになってい
る。

【００２３】周知のように、この貼合せにあたっては、
図示はしないが、別の方法として、第２支持基板１２の
表面及び活性層１３の表面に対し、例えば硫酸と過酸化
水素水の４：１の混合溶液による洗浄及び純水洗浄を順
次行うことにより、それら表面に水の極く薄い膜を形成
しておく。それら表面同士が密着されることにより、貼
合わせ面にシラノール基が形成されるのである。そし
て、加熱により、第２支持基板１２の表面及び活性層１
３の表面のシラノール基から水分子が除去される反応が
起きてシロキサン結合が生じ、両者が接着されるもので
ある。

【００２４】これにより、図１（ｅ）に示すように、第
２支持基板１２の上面側に、活性層１３及び第１支持基
板１８が図１（ｃ）等とは上下反転した積層状態で貼合
せられ、このとき活性層１３の凹部２０の開口面が第２
支持基板１２により塞がれて密閉された基準圧力室１５
が形成され、その基準圧力室１５内が真空状態とされる
のである。

【００２５】そして、この貼合せ工程の後、前記第１支
持基板１８のほとんどをエッチングにより除去する第１
支持基板除去工程が実行される。この第１支持基板除去
工程は、電気化学的ストップエッチングを用いて、前記
第１支持基板１８と活性層１３とのＰＮ接合部に形成さ
れる空乏層をストッパとして行われるようになってい
る。

【００２６】図２及び図３は、この電気化学的ストップ
エッチングの原理を示している。電気化学的ストップエ
ッチングは、ＫＯＨ等のアルカリエッチング液２２中
に、上記三層に接合された基板を配置すると共に、例え
ばＰｔ電極２３を配置し、直流電源２４のプラス側を前
記第２支持基板１２に接続し、マイナス側をＰｔ電極２
３に接続し、それらの間に電圧Ｖｃｃを印加することに
より行われる。

【００２７】すると、第１支持基板１８と活性層１３と
の間のＰＮ接合部分にて空乏層が開き、この空乏層部分
での電圧ドロップが大きくなり、エッチング面（第１支
持基板１８の表面）の電位Ｖｄが所定電位Ｖｐｐを下回
り、Ｓｉエッチングが進行する。このときには、図３に
も示すように、電流はほとんど流れない。そして、エッ
チングが進行してエッチング面が空乏層部分（ＰＮ接合
近傍）に至ると、エッチング面の電位Ｖｄが所定電位Ｖ
ｐｐ以上となり、電流が急激に流れ始め、エッチング面
が陽極酸化されてエッチングが見掛上停止されるように
なる。これにより、図１（ｆ）に示すように、空乏層に
相当する極く薄い部分（例えば１μｍ以下）だけを残し
て第１支持基板１８のほとんどが除去されるのである。

【００２８】この第１支持基板除去工程が完了すると、
次に、前記エッチング面に対して活性層１３が露出する
まで空乏層に相当する極く薄い層を除去する仕上エッチ
ング工程が実行される。この仕上エッチング工程は、エ
ッチング液のエッチングレートに基づいて、時間管理に
て活性層１３の表面が露出する深さだけエッチングが行
われる。これにて、図１（ｇ）に示すように、第２支持
基板１２上の活性層１３に所定厚みのダイヤフラム１４
及び真空の基準圧力室１５を有する半導体圧力センサ基
板１１が得られるのである。また、このとき、活性層１
３の表面には、凸状マーク１３ａが存在することにな
る。

【００２９】最後に、活性層１３の表面部に、ピエゾ抵
抗素子１６や信号処理用の集積回路１７を形成する工程
が実行される。この工程は、ホトリソグラフィー、イオ
ン打込み、拡散等の一般的な方法により行われ、この
際、ピエゾ抵抗素子１６及び集積回路１７の形成位置
は、凸状マーク１３ａに基づいて決定することができ
る。これにて、図１（ｅ）に示した、上記した半導体圧
力センサ基板１１が得られるのである。

【００３０】このような本実施例によれば、第１支持基
板１８と活性層１３との接合部に形成される空乏層をス
トッパとした電気化学的ストップエッチングにより第１
支持基板除去工程を実行するようにしたので、研磨のよ
うなだれが生ずることなく、活性層１３側に均一な厚み
を残してエッチングを行うことができる。そして、仕上
エッチング工程では、第１支持基板１８のうち残った空
乏層部分を除去するだけの極く浅いエッチングを行うだ
けで済むので、厚さのばらつきは無視できる程度に小さ
いものとなる。

【００３１】従って、本実施例によれば、ダイヤフラム
７の形成に研磨を用いる従来の製造方法と異なり、厚み
のばらつきが極めて小さく均一な膜厚のダイヤフラム１
４を形成することができ、しかも、研磨のストッパとな
るトレンチ３の形成が不要となるので、簡単な工程で製
造コストを安価に済ませることができるという優れた効
果を奏するものである。そして、ダイヤフラムの厚みが
活性層の厚みとなる従来の製造方法とも異なり、ダイヤ
フラム１４の膜厚に関係なく活性層１３の厚みを大きく
とることができて集積回路１７の設計の自由度は高く、
さらには、貼合せ工程における位置合せも不要とするこ
とができるものである。

【００３２】また、特に本実施例では、第１支持基板１
８にアライメントマーク１９を形成した上で、活性層１
３をエピタキシャル成長させるようにしたので、活性層
１３に凸状マーク１３ａ及び凹状マーク１３ｂを形成す
ることができ、その後の凹部形成工程や、ピエゾ抵抗素
子１６、集積回路１７の形成工程における位置決めに利
用することができるといった利点を得ることができる。
さらに、本実施例では、貼合せ工程を真空雰囲気中にて
行うようにしたことにより、基準圧力室１５を容易に真
空状態とすることができるものである。

【００３３】図４は、本発明の他の実施例（請求項３に
対応）を示している。この実施例が上記一実施例と異な
る点は、第１支持基板除去工程にあり、ここでは、第１
支持基板除去工程が、機械的な研磨と電気化学的ストッ
プエッチングとの２段階にて行われる。

【００３４】即ち、この実施例では、貼合せ工程まで
は、上記第１の実施例と同様に行われる（図４（ａ）参
照）。そして、この三層に接合された基板に対して第１
支持基板１８のほとんどをエッチングにより除去する第
１支持基板除去工程が実行されるのであるが、まず第１
段階として、研磨により第１支持基板１８が部分的（例
えば数百μｍの厚み）に除去される（図４（ｂ）参
照）。この研磨は、ダイヤフラム１４部分にだれが生じ
ない程度で止められる。

【００３５】次いで、上記一実施例と同様にして、電気
化学的ストップエッチングを用いて、第１支持基板１８
の残りの部分（例えば数μｍ〜数十μｍ）に対して、第
１支持基板１８と活性層１３との接合部に形成される空
乏層をストッパとした電気化学的ストップエッチングが
行われる（図４（ｃ）参照）。これによっても、空乏層
にてエッチストップされるので、上記一実施例と同様
に、均一な膜厚のダイヤフラム１４を形成することがで
きる。そして、この実施例では、研磨を併用することに
よって電気化学的ストップエッチングによるエッチング
の割合いが少なく済むので、時間短縮やコストダウンを
図ることができるものである。

【００３６】尚、本発明は上記実施例に限定されるもの
ではなく、例えば第１支持基板状に形成されるアライメ
ントマークは凹状でなく凸状であっても良く、また、基
準圧力室を真空とせずに所定の圧力とするような場合に
も適用することができる等、要旨を逸脱しない範囲内で
適宜変更して実施し得るものである。

【図面の簡単な説明】

【図１】本発明の一実施例を示すもので、半導体圧力セ
ンサ基板の製造工程における様子を順に示す模式的な縦
断面図

【図２】電気化学的ストップエッチングの原理を説明す
るための図

【図３】電気化学的ストップエッチング時の電流の変化
を示す図

【図４】本発明の他の実施例を示すもので、第１支持基
板除去工程における様子を順に示す模式的な縦断面図

【図５】従来例を示す図１相当図

【符号の説明】

図面中、１１は半導体圧力センサ基板、１２は第２支持
基板、１３は活性層、１３ａは凸状マーク、１３ｂは凹
状マーク、１４はダイヤフラム、１５は基準圧力室、１
６はピエゾ抵抗素子、１７は集積回路、１８は第１支持
基板、１９はアライメントマーク、２０は凹部を示す。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 ダイヤフラムの裏面側に基準圧力室を配
   した半導体圧力センサ基板を製造するための方法であっ
   て、 第１支持基板上にＰＮ接合されて設けられた活性層に対
   し、その表面部をエッチングすることにより、前記基準
   圧力室に相当する凹部を、その底部側に前記ダイヤフラ
   ムに相当する厚みの層を確保した状態に形成する凹部形
   成工程と、 前記活性層の表面部に第２支持基板を貼合せる貼合せ工
   程と、 前記第１支持基板のほとんどをエッチングにより除去す
   る第１支持基板除去工程と、 この第１支持基板除去工程のエッチング面に対して、さ
   らに前記活性層が露出するまで浅いエッチングを行う仕
   上エッチング工程とを含むと共に、 前記第１支持基板除去工程は、電気化学的ストップエッ
   チングを用いて、前記第１支持基板と活性層との接合部
   に形成される空乏層をストッパとして行われることを特
   徴とする半導体圧力センサ基板の製造方法。
2. 【請求項２】 前記活性層は、前記第１支持基板上にエ
   ピタキシャル成長により形成されると共に、前記第１支
   持基板の上面部には、凹状又は凸状のアライメントマー
   クが予め形成されていることを特徴とする請求項１記載
   の半導体圧力センサ基板の製造方法。
3. 【請求項３】 前記第１支持基板除去工程は、研磨によ
   り前記第１支持基板が部分的に除去された後、電気化学
   的ストップエッチングによる前記空乏層までのエッチン
   グが行われることを特徴とする請求項１又は２記載の半
   導体圧力センサ基板の製造方法。
4. 【請求項４】 前記貼合せ工程が真空雰囲気中で行われ
   ることにより、前記基準圧力室が真空室とされることを
   特徴とする請求項１ないし３のいずれかに記載の半導体
   圧力センサ基板の製造方法。