JPH11163056A - テープキャリアの製造方法 - Google Patents

テープキャリアの製造方法

Info

Publication number
JPH11163056A
JPH11163056A JP9331741A JP33174197A JPH11163056A JP H11163056 A JPH11163056 A JP H11163056A JP 9331741 A JP9331741 A JP 9331741A JP 33174197 A JP33174197 A JP 33174197A JP H11163056 A JPH11163056 A JP H11163056A
Authority
JP
Japan
Prior art keywords
hole
tape
burrs
punching
solder ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9331741A
Other languages
English (en)
Inventor
Hirohisa Endo
裕寿 遠藤
Kazuhisa Kishino
和久 岸野
Takaharu Yonemoto
隆治 米本
Osamu Yoshioka
修 吉岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP9331741A priority Critical patent/JPH11163056A/ja
Publication of JPH11163056A publication Critical patent/JPH11163056A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes

Landscapes

  • Wire Bonding (AREA)
  • Perforating, Stamping-Out Or Severing By Means Other Than Cutting (AREA)
  • Laser Beam Processing (AREA)

Abstract

(57)【要約】 【課題】 テープの貫通孔にはんだボールを搭載したと
きに、打ち抜きの際生じたバリに起因するクラックを生
ずることがなく、レーザ加工による孔明けのように長時
間を要しない、ＢＧＡ用テープキャリアの製造方法を提
供する。 【課題の解決】 打ち抜きによりテープ１に貫通孔３を
形成した後、貫通孔３の周囲に生じたバリをレーザビー
ムにより除去する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はテープキャリアの製
造方法、特にはんだボールを搭載するための貫通孔を設
けた、ボールグリッドアレイ（ＢＧＡ）等に用いるテー
プキャリアの製造方法に関する。
【０００２】
【従来の技術】図２は一般的なＢＧＡ構造パッケージの
断面図である。テープ１１は、表面に接着剤２が塗布さ
れており、貫通孔１３が設けられている。そして、接着
剤２を介して所定のパターンを有する銅箔５が貼り付け
られ、銅箔５には半導体チップ６がエラストマー７を介
して接着される。半導体チップ６はボンディングワイヤ
８により銅箔５のパターンと電気的に接続されている。
半導体チップ６とパターンを有する銅箔５との電気的接
続には、ボンディングワイヤ以外の手段も用いられる。
貫通孔１３にははんだボール４が搭載され、銅箔５の外
部端子となる。貫通孔１３は打ち抜きあるいはレーザ加
工によって形成されていた。
【０００３】
【発明が解決しようとする課題】しかし、テープに打ち
抜きによって貫通孔を形成する方法によると、貫通孔に
バリが発生することがあり、このバリは、はんだボール
４を搭載したとき、クラックを生ずる原因となる。
【０００４】図３は、打ち抜きによって形成した貫通孔
の断面を示す。貫通孔２３にはテープ１１の裏面側の周
囲にバリ２３ａが生じている。
【０００５】また、レーザ加工によってテープに貫通孔
を形成する方法によると、バリは生じないが、打ち抜き
の場合の数倍の加工時間を要する。レーザの出力を大き
くすれば、加工時間を短縮できるが、テープや接着剤が
劣化する。
【０００６】図４は、レーザ加工によって形成した貫通
孔の断面を示す。貫通孔３３は擂り鉢状で、バリは生じ
ていない。
【０００７】上に述べた通り、打ち抜きによって形成し
た貫通孔にはバリが発生して、はんだボールを搭載した
ときクラックを生ずる原因となり、レーザ加工によって
形成する方法は、加工に長時間を要する。
【０００８】従って、本発明の目的は、はんだボールを
搭載したときにクラックを生ずることがなく、しかも加
工に長時間を要しないテープキャリアの製造方法を提供
することにある。
【０００９】
【課題を解決するための手段】本発明では、上記目的を
達成するため、はんだボールを搭載するための貫通孔を
打ち抜きによって形成し、貫通孔の周辺に生じたバリを
レーザ加工によって除去することを特徴とするテープキ
ャリアの製造方法を提供する。
【００１０】
【発明の実施の形態】打ち抜きは通常、パンチとダイを
有する金型を用いて行ない、その後、孔の周辺のみにレ
ーザビームを照射して、打ち抜きの際生じたバリを除去
する。
【００１１】図１は、本発明の方法で製造されたＢＧＡ
用テープキャリアの、ポリイミドテープに形成された貫
通孔の断面を示す。まず、金型を用いて打ち抜きによ
り、前記テープ１に垂直の内周壁を有する貫通孔３が形
成される。このとき、貫通孔３の裏面側の周囲には、図
３に示したようなバリ２３ａが生じている。打ち抜き
後、貫通孔３の周辺のみにレーザビームを照射して、バ
リを取り除く。貫通孔３の断面は、図１に示すように、
テープ裏面側の縁３ａがレーザ加工により傾斜した内周
壁を有するようになり、はんだボールの搭載が容易にな
る。
【００１２】
【発明の効果】本発明のテープキャリアの製造方法によ
ると、打ち抜きによりテープに貫通孔を形成した後、貫
通孔の周辺に生じたバリがレーザビームにより除去され
るため、はんだボールを搭載したとき、バリに起因する
クラックを生ずることがなく、しかもレーザ加工による
孔明けのように長時間を要しない。
【図面の簡単な説明】
【図１】 本発明の方法で製造されたＢＧＡ用テープキ
ャリアの、貫通孔の断面図。
【図２】 ＢＧＡ構造パッケージの断面図。
【図３】 従来の方法で製造されたＢＧＡ用テープキャ
リアの、貫通孔の断面図。
【図４】 従来の方法で製造されたＢＧＡ用テープキャ
リアの、貫通孔の断面図。
【符号の説明】
１ テープ ２ 接着剤 ３ 貫通孔 ３ａ テープ裏面側の縁 ４ はんだボール ５ 銅箔 ６ 半導体チップ ７ エラストマー ８ ボンディングワイヤ ９ モールド樹脂 １１ テープ １３ 貫通孔 ２３ 貫通孔 ２３ａ バリ ３３ 貫通孔
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉岡 修 茨城県土浦市木田余町3550番地 日立電線 株式会社システムマテリアル研究所内

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 はんだボールを搭載するための貫通孔を
    有するテープキャリアの製造方法において、 前記貫通孔を打ち抜きによって形成し、この貫通孔の周
    辺に生じたバリをレーザによって除去することを特徴と
    する、テープキャリアの製造方法。
  2. 【請求項２】 前記貫通孔は、垂直の内周壁を有するよ
    うに形成され、前記バリの除去は、前記貫通孔の下部に
    傾斜した内周壁を形成する、請求項１のテープキャリア
    の製造方法。
JP9331741A 1997-12-02 1997-12-02 テープキャリアの製造方法 Pending JPH11163056A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9331741A JPH11163056A (ja) 1997-12-02 1997-12-02 テープキャリアの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9331741A JPH11163056A (ja) 1997-12-02 1997-12-02 テープキャリアの製造方法

Publications (1)

Publication Number Publication Date
JPH11163056A true JPH11163056A (ja) 1999-06-18

Family

ID=18247098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9331741A Pending JPH11163056A (ja) 1997-12-02 1997-12-02 テープキャリアの製造方法

Country Status (1)

Country Link
JP (1) JPH11163056A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007245542A (ja) * 2006-03-16 2007-09-27 Konica Minolta Medical & Graphic Inc カード後処理方法及び該カード後処理方法で後処理されたカード
JP2008150115A (ja) * 2006-12-19 2008-07-03 Sunwoo Id Co Ltd キャリアテープのバリ除去方法
JP2009002233A (ja) * 2007-06-21 2009-01-08 Shimadzu Corp 固定翼の製造方法、およびその固定翼を備えたターボ分子ポンプ
JP2020199521A (ja) * 2019-06-10 2020-12-17 日本電産サンキョー株式会社 溶接構造体の製造方法および振れ補正機能付き光学ユニット

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007245542A (ja) * 2006-03-16 2007-09-27 Konica Minolta Medical & Graphic Inc カード後処理方法及び該カード後処理方法で後処理されたカード
JP2008150115A (ja) * 2006-12-19 2008-07-03 Sunwoo Id Co Ltd キャリアテープのバリ除去方法
JP2009002233A (ja) * 2007-06-21 2009-01-08 Shimadzu Corp 固定翼の製造方法、およびその固定翼を備えたターボ分子ポンプ
US8257033B2 (en) 2007-06-21 2012-09-04 Shimadzu Corporation Production method of stator blade and turbo-molecular pump with the stator blade
JP2020199521A (ja) * 2019-06-10 2020-12-17 日本電産サンキョー株式会社 溶接構造体の製造方法および振れ補正機能付き光学ユニット

Similar Documents

Publication Publication Date Title
US7183630B1 (en) Lead frame with plated end leads
JP2001320007A (ja) 樹脂封止型半導体装置用フレーム
JP2002064114A (ja) 半導体装置及びその製造方法
JP3292723B2 (ja) 半導体パッケージ及びその製造方法
JP4522049B2 (ja) 半導体装置
US11251110B2 (en) Semiconductor device and method of manufacturing the semiconductor device
JPH11163056A (ja) テープキャリアの製造方法
JP2004247613A (ja) 半導体装置およびその製造方法
JP2002184927A (ja) 半導体装置の製造方法
JP3459774B2 (ja) Ｂｇａ用配線テープ
WO2013018485A1 (ja) リードフレーム及びリードフレームの製造方法並びにこれを用いた半導体装置
JPH11260989A (ja) 樹脂封止型半導体装置及びその製造方法
JPH05102364A (ja) 電子部品用リードフレームの製造方法
JP2002261193A (ja) 半導体装置の製造方法
JPH04103154A (ja) 半導体装置及びその製造方法及びその実装方法
JP2002026192A (ja) リードフレーム
JPH11340405A (ja) リードフレーム、半導体装置およびその製造方法
JPH0738036A (ja) 半導体装置の製造方法
JP4252391B2 (ja) 集合半導体装置
GB2115220A (en) Semiconductor device and method of producing the same
JPH0828449B2 (ja) リードフレームの製造方法
JP2970066B2 (ja) リードフレームの製造方法
JP2002026168A (ja) 半導体装置およびその製造方法
KR19980027397A (ko) 버틈 리드 패키지의 제조방법
JP2007042761A (ja) 半導体装置用基板、半導体装置の製造方法、及び封止金型