JPH11161468A - 浮動小数点演算回路およびこの浮動小数点演算回路を備 えたコンピュータ - Google Patents
浮動小数点演算回路およびこの浮動小数点演算回路を備 えたコンピュータInfo
- Publication number
- JPH11161468A JPH11161468A JP9323401A JP32340197A JPH11161468A JP H11161468 A JPH11161468 A JP H11161468A JP 9323401 A JP9323401 A JP 9323401A JP 32340197 A JP32340197 A JP 32340197A JP H11161468 A JPH11161468 A JP H11161468A
- Authority
- JP
- Japan
- Prior art keywords
- exponent
- data
- circuit
- mantissa
- floating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 少ないハードウェア量で精度を落とすことな
く演算する。また、回路構成を簡易化し、論理構成を少
なくして、安価で信頼性を向上した装置とする。 【解決手段】 データ形式を識別する信号を分配するレ
ジスタ１と、指数のデータ幅に合った指数を選択する基
準指数選択回路１２と、指数の差を求めて桁合わせ右シ
フト量を求めるシフト量算出回路１３と、２個のデータ
の仮数部を格納するレジスタ７、８と、２個のデータの
仮数部のうちデータ形式における指数部の小さい方を桁
合わせが必要な仮数部とし他方を桁合わせが不要な仮数
部とする仮数選択回路１５と、桁合わせが必要な仮数部
を右シフトして出力する桁合わせ右シフト回路１６と、
桁合わせが必要な仮数部のシフト結果と桁合わせが不要
な仮数部との加算を行う加算回路１８と、加算又は減算
結果を選択して出力する加算結果選択回路２１と、選択
結果を正規化する正規化左シフト回路２２を備える。
く演算する。また、回路構成を簡易化し、論理構成を少
なくして、安価で信頼性を向上した装置とする。 【解決手段】 データ形式を識別する信号を分配するレ
ジスタ１と、指数のデータ幅に合った指数を選択する基
準指数選択回路１２と、指数の差を求めて桁合わせ右シ
フト量を求めるシフト量算出回路１３と、２個のデータ
の仮数部を格納するレジスタ７、８と、２個のデータの
仮数部のうちデータ形式における指数部の小さい方を桁
合わせが必要な仮数部とし他方を桁合わせが不要な仮数
部とする仮数選択回路１５と、桁合わせが必要な仮数部
を右シフトして出力する桁合わせ右シフト回路１６と、
桁合わせが必要な仮数部のシフト結果と桁合わせが不要
な仮数部との加算を行う加算回路１８と、加算又は減算
結果を選択して出力する加算結果選択回路２１と、選択
結果を正規化する正規化左シフト回路２２を備える。
Description
【０００１】
【発明の属する技術分野】本発明は浮動小数点演算回路
およびこの浮動小数点演算回路を備えたコンピュータに
関し、特に複数の指数データ形式を扱う浮動小数点演算
回路およびこの浮動小数点演算回路を備えたコンピュー
タに関する。
およびこの浮動小数点演算回路を備えたコンピュータに
関し、特に複数の指数データ形式を扱う浮動小数点演算
回路およびこの浮動小数点演算回路を備えたコンピュー
タに関する。
【０００２】
【従来の技術】コンピュータシステムで動作するデータ
形式は、図１３に示すように、一般に３種の指数データ
形式がある。小型コンピュータ７１で演算した個々の小
規模なＩＥＥＥ指数データ形式７４の浮動小数点演算デ
ータを、大型コンピュータ７０を使用して総合演算結果
を求める場合、小型コンピュータ７１で求めた個々の小
規模データを大型コンピュータで演算できる標準指数デ
ータ形式７２又は拡張指数データ形式７３に変換する必
要があるが、３種の指数データ形式のデータ幅が異なる
ことからデータ幅を合わせるために人手の介入が必要と
なることと、指数部データの桁落ちによるデータ精度の
極度の悪化のために変換が不可能な場合と、変換が可能
である場合でも小型コンピュータで求めた有効な仮数部
データがデータ変換により桁落ちし、演算結果の精度が
落ちるという問題点があった。
形式は、図１３に示すように、一般に３種の指数データ
形式がある。小型コンピュータ７１で演算した個々の小
規模なＩＥＥＥ指数データ形式７４の浮動小数点演算デ
ータを、大型コンピュータ７０を使用して総合演算結果
を求める場合、小型コンピュータ７１で求めた個々の小
規模データを大型コンピュータで演算できる標準指数デ
ータ形式７２又は拡張指数データ形式７３に変換する必
要があるが、３種の指数データ形式のデータ幅が異なる
ことからデータ幅を合わせるために人手の介入が必要と
なることと、指数部データの桁落ちによるデータ精度の
極度の悪化のために変換が不可能な場合と、変換が可能
である場合でも小型コンピュータで求めた有効な仮数部
データがデータ変換により桁落ちし、演算結果の精度が
落ちるという問題点があった。
【０００３】従来、この種の浮動小数点演算回路につい
て種々の技術が開示されている。例えば特開平５−１２
７８７１号公報（浮動小数点データ変換方法及び装置）
に開示されたものは、浮動小数点データを変則処理部で
データ変換を制御し、データの変則を検出し、データの
変則内容を分析し、データ変換時に異常が発生した時の
再構成データを保存して数値精度を回復することを目的
として用いられている。
て種々の技術が開示されている。例えば特開平５−１２
７８７１号公報（浮動小数点データ変換方法及び装置）
に開示されたものは、浮動小数点データを変則処理部で
データ変換を制御し、データの変則を検出し、データの
変則内容を分析し、データ変換時に異常が発生した時の
再構成データを保存して数値精度を回復することを目的
として用いられている。
【０００４】図１４は特開平５−１２７８７１号公報に
記載された浮動小数点データ変換装置を示すブロック図
である。
記載された浮動小数点データ変換装置を示すブロック図
である。
【０００５】図１４によれば、プログラム記憶装置３１
５は、データ変換を行うためのプログラムを記憶する。
５は、データ変換を行うためのプログラムを記憶する。
【０００６】プログラマブル制御部３０１は、変換アル
ゴリズム，回復データの保存，浮動小数点データアレイ
の分析，変換，分析動作の制御及び状態の表示選択を行
う。
ゴリズム，回復データの保存，浮動小数点データアレイ
の分析，変換，分析動作の制御及び状態の表示選択を行
う。
【０００７】繰り返し手段３１２は、前記プログラマブ
ル制御部３０１の制御及び状態表示の周期的な繰り返し
状態を表示する。
ル制御部３０１の制御及び状態表示の周期的な繰り返し
状態を表示する。
【０００８】変換アルゴリズム３０２は、データ記憶装
置３１６より受けた浮動小数点値の変則処理を行う。
置３１６より受けた浮動小数点値の変則処理を行う。
【０００９】変則部検出手段３０６は、データ記憶装置
３１６より制御信号を受け、アルゴリズムを検出してデ
ータ記憶装置３１６に状態情報を送出する。
３１６より制御信号を受け、アルゴリズムを検出してデ
ータ記憶装置３１６に状態情報を送出する。
【００１０】処理部状態決定手段３１７は、変則処理の
状態を決定する。
状態を決定する。
【００１１】変則部カウンタ３０７は、保存回復データ
及び浮動小数点数記特性を蓄積する。
及び浮動小数点数記特性を蓄積する。
【００１２】数値保存アルゴリズム３０８は、正しく構
成し直す変則値に対して有用な数値的属性を把握しかつ
保存する。データ記憶装置３１６は、データ状態情報を
記憶し、変換された浮動小数点数値を消失する。
成し直す変則値に対して有用な数値的属性を把握しかつ
保存する。データ記憶装置３１６は、データ状態情報を
記憶し、変換された浮動小数点数値を消失する。
【００１３】次に、動作を説明する。
【００１４】図１４に示すプログラマブル制御部３０１
は、プログラム記憶装置３１５からシミュレート信号３
０３で浮動小数点データ変換及び浮動小数点データの分
析動作の制御及び状態の表示を行い、繰り返し手段３１
２では前記分析動作及び状態表示の周期的繰り返し状態
を表示し、データ記憶装置３１６へ変則検出信号３１３
を出力して記憶する。
は、プログラム記憶装置３１５からシミュレート信号３
０３で浮動小数点データ変換及び浮動小数点データの分
析動作の制御及び状態の表示を行い、繰り返し手段３１
２では前記分析動作及び状態表示の周期的繰り返し状態
を表示し、データ記憶装置３１６へ変則検出信号３１３
を出力して記憶する。
【００１５】変換部検出手段３０６は、データ記憶装置
３１６より状態情報を送出信号３１１で受けて浮動小数
点データの変則状態を検出し、その変則内容を処理部状
態決定手段３１７で分析し、分析結果を変換部検出手段
３０６を介して分配パス３１４に出力する。
３１６より状態情報を送出信号３１１で受けて浮動小数
点データの変則状態を検出し、その変則内容を処理部状
態決定手段３１７で分析し、分析結果を変換部検出手段
３０６を介して分配パス３１４に出力する。
【００１６】変換アルゴリズム３０２は、データ記憶装
置３１６から浮動小数点データを浮動小数点受け信号３
０４で受け取り、前記分配信号３１４に基づいて浮動小
数点データを変換し、データ変換が完了すると変換され
た浮動小数点値を消失する浮動小数点消失信号３０５を
データ記憶装置３１６へ出力して浮動小数点データの変
換を行う。
置３１６から浮動小数点データを浮動小数点受け信号３
０４で受け取り、前記分配信号３１４に基づいて浮動小
数点データを変換し、データ変換が完了すると変換され
た浮動小数点値を消失する浮動小数点消失信号３０５を
データ記憶装置３１６へ出力して浮動小数点データの変
換を行う。
【００１７】変則部カウンタ３０７は、前記分配パス３
１４に基づいて浮動小数点データを分析するための変則
量表を信号３１０によりデータ記憶装置３１６へ出力す
る。
１４に基づいて浮動小数点データを分析するための変則
量表を信号３１０によりデータ記憶装置３１６へ出力す
る。
【００１８】データ変換において異常が検出された場
合、保存回復データ及び浮動小数点数記特性を蓄積する
数値保存アルゴリズム３０８は、前記分配パス３１４に
基づいて数値の精度を回復し、データを構成し直すと消
失信号３０９をデータ記憶装置３１６へ出力することで
浮動小数点データの精度を確保する。
合、保存回復データ及び浮動小数点数記特性を蓄積する
数値保存アルゴリズム３０８は、前記分配パス３１４に
基づいて数値の精度を回復し、データを構成し直すと消
失信号３０９をデータ記憶装置３１６へ出力することで
浮動小数点データの精度を確保する。
【００１９】従来の、この種の浮動小数点演算回路の開
示例として、実開昭５９−１０４２４４号公報（浮動小
数点フォーマット変換装置）に開示されたものは、指数
部と仮数部のデータパターンをそれぞれ個別に検出し、
パターンに基づき指数部用パターンコード信号と仮数部
用パターンコード信号を得、これらの信号によって前記
入力された浮動小数点データの指数部と仮数部とのデー
タパターンをそれぞれ変換すべきフォーマットに変換す
ることを目的として用いられている。
示例として、実開昭５９−１０４２４４号公報（浮動小
数点フォーマット変換装置）に開示されたものは、指数
部と仮数部のデータパターンをそれぞれ個別に検出し、
パターンに基づき指数部用パターンコード信号と仮数部
用パターンコード信号を得、これらの信号によって前記
入力された浮動小数点データの指数部と仮数部とのデー
タパターンをそれぞれ変換すべきフォーマットに変換す
ることを目的として用いられている。
【００２０】図１５は実開昭５９−１０４２４４号公報
に記載された浮動小数点データのフォーマット変換装置
を示すブロック図である。
に記載された浮動小数点データのフォーマット変換装置
を示すブロック図である。
【００２１】図１５によれば、上位ＣＰＵ Ｍ１と演算
装置Ｍ２からの指数部データと仮数部データに入出力を
行う。
装置Ｍ２からの指数部データと仮数部データに入出力を
行う。
【００２２】入力レジスタＡ１は上位ＣＰＵ Ｍ１か
ら、入力レジスタＡ２は演算装置Ｍ２からの指数部及び
仮数部データを格納する。
ら、入力レジスタＡ２は演算装置Ｍ２からの指数部及び
仮数部データを格納する。
【００２３】指数部用データパターン検出器ＰＤＥと仮
数部用データパターン検出器ＰＤＦは、指数部及び仮数
部のデータパターンをそれぞれ検出する。
数部用データパターン検出器ＰＤＦは、指数部及び仮数
部のデータパターンをそれぞれ検出する。
【００２４】仮数部用変換コード発生器Ｇと指数部用変
換コード発生器Ｈは、コントロールレジスタＬの制御情
報に基づいてデータ変換コードを発生させる。
換コード発生器Ｈは、コントロールレジスタＬの制御情
報に基づいてデータ変換コードを発生させる。
【００２５】指数部用データ変換器Ｃと仮数部用データ
変換器Ｄは、前記データ変換コードに基づいて指数部デ
ータと仮数部データを変換する。出力レジスタＫ１と出
力レジスタＫ２は、変換された指数部データと仮数部デ
ータを格納する。
変換器Ｄは、前記データ変換コードに基づいて指数部デ
ータと仮数部データを変換する。出力レジスタＫ１と出
力レジスタＫ２は、変換された指数部データと仮数部デ
ータを格納する。
【００２６】次に、動作を説明する。
【００２７】上位ＣＰＵ Ｍ１及び演算装置Ｍ２より出
力されるそれぞれの指数部データと仮数部データは、入
力レジスタＡ１と入力レジスタＡ２に格納される。
力されるそれぞれの指数部データと仮数部データは、入
力レジスタＡ１と入力レジスタＡ２に格納される。
【００２８】指数部用データパターン検出器ＰＤＥと仮
数部用データパターン検出器ＰＤＦは、入力レジスタＡ
１，Ａ２からのデータパターン検出信号により、指数デ
ータパターン及び仮数データパターンを検出し、検出し
たデータパターンを仮数部用変換コード発生器Ｇと指数
部用変換コード発生器Ｈに出力する。
数部用データパターン検出器ＰＤＦは、入力レジスタＡ
１，Ａ２からのデータパターン検出信号により、指数デ
ータパターン及び仮数データパターンを検出し、検出し
たデータパターンを仮数部用変換コード発生器Ｇと指数
部用変換コード発生器Ｈに出力する。
【００２９】仮数部用変換コード発生器Ｇと指数部用変
換コード発生器Ｈは、前記仮数部用データパターン検出
器ＰＤＦと指数部用データパターン検出器ＰＤＥから出
力されたデータパターンより仮数部用変換コードと指数
部用変換コードを発生させ、指数部用データ変換器Ｃと
仮数部用データ変換器Ｄにデータ変換コードを出力す
る。
換コード発生器Ｈは、前記仮数部用データパターン検出
器ＰＤＦと指数部用データパターン検出器ＰＤＥから出
力されたデータパターンより仮数部用変換コードと指数
部用変換コードを発生させ、指数部用データ変換器Ｃと
仮数部用データ変換器Ｄにデータ変換コードを出力す
る。
【００３０】前記データ変換コードに基づいて、仮数部
用データ変換器Ｄは入力レジスタＡ１及び入力レジスタ
Ａ２からの仮数部データの変換を、指数部用データ変換
器Ｃは入力レジスタＡ１及び入力レジスタＡ２からの指
数部データの変換を行い、それぞれの結果を出力レジス
タＫ１と出力レジスタＫ２に出力して格納する。出力レ
ジスタＫ１は上位ＣＰＵ Ｍ１へ、出力レジスタＫ２は
演算装置Ｍ２にデータ変換後の指数部と仮数部を出力し
て浮動小数点データの変換を行う。
用データ変換器Ｄは入力レジスタＡ１及び入力レジスタ
Ａ２からの仮数部データの変換を、指数部用データ変換
器Ｃは入力レジスタＡ１及び入力レジスタＡ２からの指
数部データの変換を行い、それぞれの結果を出力レジス
タＫ１と出力レジスタＫ２に出力して格納する。出力レ
ジスタＫ１は上位ＣＰＵ Ｍ１へ、出力レジスタＫ２は
演算装置Ｍ２にデータ変換後の指数部と仮数部を出力し
て浮動小数点データの変換を行う。
【００３１】
【発明が解決しようとする課題】上述した従来の浮動小
数点演算回路は、データパターンを検知し、データ変換
を行うことを目的とした大規模な専用ハードウェアを必
要とし、実装設計が複雑になり、安価な装置を提供する
ことが困難であるという問題点がある。
数点演算回路は、データパターンを検知し、データ変換
を行うことを目的とした大規模な専用ハードウェアを必
要とし、実装設計が複雑になり、安価な装置を提供する
ことが困難であるという問題点がある。
【００３２】また、データパターンを検知し、データ変
換を行うことを目的としたハードウェアの論理構成が複
雑となり、汎用性に乏しく、論理変更が困難であるとい
う問題点がある。
換を行うことを目的としたハードウェアの論理構成が複
雑となり、汎用性に乏しく、論理変更が困難であるとい
う問題点がある。
【００３３】本発明の目的は演算結果の精度を落とすこ
となく、小型・軽量化した少ないハードウェア量で浮動
小数点演算回路を提供することにある。
となく、小型・軽量化した少ないハードウェア量で浮動
小数点演算回路を提供することにある。
【００３４】また、データ変換を行う専用の複雑な論理
を排除することにより、回路構成を簡易化し、必要とす
る論理構成を少なくして、安価で信頼性を向上した装置
を提供することにある。
を排除することにより、回路構成を簡易化し、必要とす
る論理構成を少なくして、安価で信頼性を向上した装置
を提供することにある。
【００３５】
【課題を解決するための手段】本発明の浮動小数点演算
回路は、複数の指数データ形式を扱う浮動小数点演算回
路において、前記複数の指数データ形式を識別し、指数
データを指数部と仮数部とに分配し、識別した前記指数
データ形式に従って前記指数部と前記仮数部のデータ幅
を調整して加減算を行うことを特徴とする。
回路は、複数の指数データ形式を扱う浮動小数点演算回
路において、前記複数の指数データ形式を識別し、指数
データを指数部と仮数部とに分配し、識別した前記指数
データ形式に従って前記指数部と前記仮数部のデータ幅
を調整して加減算を行うことを特徴とする。
【００３６】本発明の浮動小数点演算回路は、複数の指
数データ形式を扱う浮動小数点演算回路において、前記
複数の指数データ形式を識別し、指数データを指数部と
仮数部とに分配し、識別した前記指数データ形式に従っ
て前記指数部と前記仮数部のデータ幅を調整して乗算を
行うようにしてもよい。
数データ形式を扱う浮動小数点演算回路において、前記
複数の指数データ形式を識別し、指数データを指数部と
仮数部とに分配し、識別した前記指数データ形式に従っ
て前記指数部と前記仮数部のデータ幅を調整して乗算を
行うようにしてもよい。
【００３７】本発明の浮動小数点演算回路は、複数の指
数データ形式を扱う浮動小数点演算回路において、前記
複数の指数データ形式を識別し、指数データを指数部と
仮数部とに分配し、識別した前記指数データ形式に従っ
て前記指数部と前記仮数部のデータ幅を調整して除算を
行うようにしてもよい。
数データ形式を扱う浮動小数点演算回路において、前記
複数の指数データ形式を識別し、指数データを指数部と
仮数部とに分配し、識別した前記指数データ形式に従っ
て前記指数部と前記仮数部のデータ幅を調整して除算を
行うようにしてもよい。
【００３８】本発明の浮動小数点演算回路は、複数の指
数データ形式を扱う浮動小数点演算回路において、前記
複数の指数データ形式を識別する信号を分配する手段
と、前記複数の指数データ形式の識別信号に基づいて指
数のデータ幅に合った指数を選択する基準指数選択回路
と、前記複数の指数データ形式を識別する信号に基づい
て指数の差を求めて桁合わせ右シフト量を求めるシフト
量算出回路と、第１のデータの仮数部が順次格納される
第１のレジスタと、第２のデータの仮数部が順次格納さ
れる第２のレジスタと、前記第１，第２のデータの仮数
部のうち前記複数の指数データ形式における指数部の小
さい方を桁合わせが必要な仮数部として出力し他方を桁
合わせが不必要な仮数部として出力する仮数選択回路
と、前記仮数選択回路から桁合わせが必要な仮数部が出
力されることにより前記第１，第２のデータの前記複数
の指数データ形式の指数部の差に応じたシフト量だけ桁
合わせが必要な仮数部を右シフトしてシフト結果を出力
する桁合わせ右シフト回路と、前記桁合わせ右シフト回
路から出力される前記桁合わせが必要な仮数部のシフト
結果と前記仮数選択回路から出力される桁合わせが不必
要な仮数部との加算を行って加算結果を出力する加算回
路と、演算命令が加算であるか減算であるかによって加
算結果又は減算結果を選択して選択結果を出力する加算
結果選択回路と、前記加算結果選択回路から出力された
前記選択結果を正規化する正規化左シフト回路とを備え
るようにしてもよい。
数データ形式を扱う浮動小数点演算回路において、前記
複数の指数データ形式を識別する信号を分配する手段
と、前記複数の指数データ形式の識別信号に基づいて指
数のデータ幅に合った指数を選択する基準指数選択回路
と、前記複数の指数データ形式を識別する信号に基づい
て指数の差を求めて桁合わせ右シフト量を求めるシフト
量算出回路と、第１のデータの仮数部が順次格納される
第１のレジスタと、第２のデータの仮数部が順次格納さ
れる第２のレジスタと、前記第１，第２のデータの仮数
部のうち前記複数の指数データ形式における指数部の小
さい方を桁合わせが必要な仮数部として出力し他方を桁
合わせが不必要な仮数部として出力する仮数選択回路
と、前記仮数選択回路から桁合わせが必要な仮数部が出
力されることにより前記第１，第２のデータの前記複数
の指数データ形式の指数部の差に応じたシフト量だけ桁
合わせが必要な仮数部を右シフトしてシフト結果を出力
する桁合わせ右シフト回路と、前記桁合わせ右シフト回
路から出力される前記桁合わせが必要な仮数部のシフト
結果と前記仮数選択回路から出力される桁合わせが不必
要な仮数部との加算を行って加算結果を出力する加算回
路と、演算命令が加算であるか減算であるかによって加
算結果又は減算結果を選択して選択結果を出力する加算
結果選択回路と、前記加算結果選択回路から出力された
前記選択結果を正規化する正規化左シフト回路とを備え
るようにしてもよい。
【００３９】本発明の浮動小数点演算回路は、前記複数
の指数データ形式は、標準指数データ形式と拡張指数デ
ータ形式とＩＥＥＥ指数データ形式の３種のうち、少な
くとも１種を含むようにしてもよい。
の指数データ形式は、標準指数データ形式と拡張指数デ
ータ形式とＩＥＥＥ指数データ形式の３種のうち、少な
くとも１種を含むようにしてもよい。
【００４０】本発明のコンピュータは、複数の指数デー
タ形式を扱う浮動小数点演算回路を備えたコンピュータ
において、前記複数の指数データ形式を識別し、指数デ
ータを指数部と仮数部とに分配し、識別した前記指数デ
ータ形式に従って前記指数部と前記仮数部のデータ幅を
調整して加減算を行うことを特徴とする。
タ形式を扱う浮動小数点演算回路を備えたコンピュータ
において、前記複数の指数データ形式を識別し、指数デ
ータを指数部と仮数部とに分配し、識別した前記指数デ
ータ形式に従って前記指数部と前記仮数部のデータ幅を
調整して加減算を行うことを特徴とする。
【００４１】本発明のコンピュータは、複数の指数デー
タ形式を扱う浮動小数点演算回路を備えたコンピュータ
において、前記複数の指数データ形式を識別し、指数デ
ータを指数部と仮数部とに分配し、識別した前記指数デ
ータ形式に従って前記指数部と前記仮数部のデータ幅を
調整して乗算を行うようにしてもよい。
タ形式を扱う浮動小数点演算回路を備えたコンピュータ
において、前記複数の指数データ形式を識別し、指数デ
ータを指数部と仮数部とに分配し、識別した前記指数デ
ータ形式に従って前記指数部と前記仮数部のデータ幅を
調整して乗算を行うようにしてもよい。
【００４２】本発明のコンピュータは、複数の指数デー
タ形式を扱う浮動小数点演算回路を備えたコンピュータ
において、前記複数の指数データ形式を識別し、指数デ
ータを指数部と仮数部とに分配し、識別した前記指数デ
ータ形式に従って前記指数部と前記仮数部のデータ幅を
調整して除算を行うようにしてもよい。
タ形式を扱う浮動小数点演算回路を備えたコンピュータ
において、前記複数の指数データ形式を識別し、指数デ
ータを指数部と仮数部とに分配し、識別した前記指数デ
ータ形式に従って前記指数部と前記仮数部のデータ幅を
調整して除算を行うようにしてもよい。
【００４３】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１は、本発明のコ
ンピュータの構成を示すブロック図である。
て図面を参照して詳細に説明する。図１は、本発明のコ
ンピュータの構成を示すブロック図である。
【００４４】図１を参照すると、コンピュータは科学演
算プログラムと科学演算データ及び科学演算命令を記憶
する主記憶装置１００と、主記憶装置１００より科学演
算プログラムを読み出し、命令を解析し、命令を実行
し、前記実行結果を主記憶装置１００へ出力する科学演
算装置１０１と、科学演算装置１０１が解析した命令に
より外部装置１０３へ科学演算結果を入出力する入出力
制御装置１０２と、入出力制御装置１０２から送られて
くるデータを命令に従ってデータの入出力処理を行う外
部装置１０３とから構成される。
算プログラムと科学演算データ及び科学演算命令を記憶
する主記憶装置１００と、主記憶装置１００より科学演
算プログラムを読み出し、命令を解析し、命令を実行
し、前記実行結果を主記憶装置１００へ出力する科学演
算装置１０１と、科学演算装置１０１が解析した命令に
より外部装置１０３へ科学演算結果を入出力する入出力
制御装置１０２と、入出力制御装置１０２から送られて
くるデータを命令に従ってデータの入出力処理を行う外
部装置１０３とから構成される。
【００４５】なお、図１において、Ｌ１００〜Ｌ１０２
はそれぞれの装置を接続する信号を表している。
はそれぞれの装置を接続する信号を表している。
【００４６】次に、図１の科学演算装置１０１の内部構
成について説明する。
成について説明する。
【００４７】命令発行制御回路５４は、科学演算プログ
ラムを読み出し、命令を解析し、命令を実行し、浮動小
数点演算回路５５に送られてくる命令のうちの加減算命
令を実行する浮動小数点加減算回路５０と、乗算命令を
実行する浮動小数点乗算回路５１と、除算命令を実行す
る浮動小数点除算回路５２と、演算結果を選択して命令
発行制御回路５４に出力する浮動小数点演算結果選択回
路５３とから構成される。
ラムを読み出し、命令を解析し、命令を実行し、浮動小
数点演算回路５５に送られてくる命令のうちの加減算命
令を実行する浮動小数点加減算回路５０と、乗算命令を
実行する浮動小数点乗算回路５１と、除算命令を実行す
る浮動小数点除算回路５２と、演算結果を選択して命令
発行制御回路５４に出力する浮動小数点演算結果選択回
路５３とから構成される。
【００４８】なお、図１において、Ｌ３００〜Ｌ３０７
はそれぞれの回路を接続する信号を表している。浮動小
数点演算回路５５のうち、浮動小数点加減算回路５０は
図１に示すように、命令発行制御回路５４とＬ３００〜
Ｌ３０３の信号線でそれぞれ接続される。
はそれぞれの回路を接続する信号を表している。浮動小
数点演算回路５５のうち、浮動小数点加減算回路５０は
図１に示すように、命令発行制御回路５４とＬ３００〜
Ｌ３０３の信号線でそれぞれ接続される。
【００４９】以下、浮動小数点加減算回路５０を一例と
して詳細を示した図２を参照して説明する。浮動小数点
加減算回路５０は、命令発行制御回路５４からＬ３０２
により送られてくる第１の被加算符号データを格納する
レジスタ３と、第２の加算符号データを格納するレジス
タ４と、命令発行制御回路５４と接続するＬ３０１によ
り送られてくる第１の被加算指数データを格納するレジ
スタ５と、第２の加算指数データを格納するレジスタ６
と、命令発行制御回路５４と接続するＬ３００により送
られてくる第１の被加算仮数データを格納するレジスタ
７と、第２の加算仮数データを格納するレジスタ８と、
命令発行制御回路５４と接続するＬ３０３により送られ
てくる演算命令を格納するレジスタ２と、命令発行制御
回路５４と接続するＬ３０３により送られてくる指数デ
ータ形式情報を格納するレジスタ１と、レジスタ５，６
の第１と第２の指数データの差を求めて小さい仮数デー
タを右シフトして桁合わせのためのシフト量を求めるシ
フト量算出回路１３と、レジスタ５，６の第１と第２の
指数の大きさを比較して大きい指数を基準とする選択信
号を生成する指数大小比較回路１４と、指数大小比較回
路１４の出力結果に基づき大きい指数データを基準指数
として出力する基準指数選択回路１２と、指数大小比較
回路１４の出力結果に基づき大きい指数データの符号を
出力する中間符号生成回路１１と、レジスタ２の演算命
令とレジスタ３，４の第１と第２の符号から演算する命
令を解析する命令解析回路９と、レジスタ７，８の第１
と第２の仮数データのうち、指数データが小さい方を桁
合わせの必要な仮数として、他方を桁合わせが不必要な
仮数データとして指数大小比較回路１４の出力結果に基
づき該仮数データを出力する仮数選択回路１５と、シフ
ト量算出回路１３が出力する指数データの差に応じたシ
フト量だけ桁合わせが必要な仮数データを右シフトして
シフト結果を出力する桁合わせ右シフト回路１６と、桁
合わせ右シフト回路１６が出力する桁合わせされた仮数
データと桁合わせが不必要な仮数データを加算して加算
結果を出力する加算回路１８と、加算回路１８が出力す
る加算結果をレジスタ１のデータ形式情報によりデータ
形式に合ったデータ幅に調整して出力する加算結果選択
回路２１と、加算回路１８が出力する加算結果の上位に
“０”データの有無を検出する０桁数チェック回路１７
と、前記０桁数チェック回路１７が出力するシフト量に
基づいて加算結果選択回路２１が出力する加算結果を左
にシフトすることで正規化する正規化左シフト回路２２
と、基準指数選択回路１２の出力の大きい指数データに
０桁数チェック回路１７で求めたシフト量を減算する指
数生成減算回路２０と、指数が同じ数値で仮数が小さい
数値より仮数が大きい数値を減算した場合に、中間符号
生成回路１１が出力する符号を反転させる符号生成回路
１９と、符号生成回路１９が出力する符号データと指数
生成減算回路２０が出力する指数データと正規化左シフ
ト回路２２が出力する仮数データを浮動小数点加減算結
果として格納するレジスタ２３とから構成される。
して詳細を示した図２を参照して説明する。浮動小数点
加減算回路５０は、命令発行制御回路５４からＬ３０２
により送られてくる第１の被加算符号データを格納する
レジスタ３と、第２の加算符号データを格納するレジス
タ４と、命令発行制御回路５４と接続するＬ３０１によ
り送られてくる第１の被加算指数データを格納するレジ
スタ５と、第２の加算指数データを格納するレジスタ６
と、命令発行制御回路５４と接続するＬ３００により送
られてくる第１の被加算仮数データを格納するレジスタ
７と、第２の加算仮数データを格納するレジスタ８と、
命令発行制御回路５４と接続するＬ３０３により送られ
てくる演算命令を格納するレジスタ２と、命令発行制御
回路５４と接続するＬ３０３により送られてくる指数デ
ータ形式情報を格納するレジスタ１と、レジスタ５，６
の第１と第２の指数データの差を求めて小さい仮数デー
タを右シフトして桁合わせのためのシフト量を求めるシ
フト量算出回路１３と、レジスタ５，６の第１と第２の
指数の大きさを比較して大きい指数を基準とする選択信
号を生成する指数大小比較回路１４と、指数大小比較回
路１４の出力結果に基づき大きい指数データを基準指数
として出力する基準指数選択回路１２と、指数大小比較
回路１４の出力結果に基づき大きい指数データの符号を
出力する中間符号生成回路１１と、レジスタ２の演算命
令とレジスタ３，４の第１と第２の符号から演算する命
令を解析する命令解析回路９と、レジスタ７，８の第１
と第２の仮数データのうち、指数データが小さい方を桁
合わせの必要な仮数として、他方を桁合わせが不必要な
仮数データとして指数大小比較回路１４の出力結果に基
づき該仮数データを出力する仮数選択回路１５と、シフ
ト量算出回路１３が出力する指数データの差に応じたシ
フト量だけ桁合わせが必要な仮数データを右シフトして
シフト結果を出力する桁合わせ右シフト回路１６と、桁
合わせ右シフト回路１６が出力する桁合わせされた仮数
データと桁合わせが不必要な仮数データを加算して加算
結果を出力する加算回路１８と、加算回路１８が出力す
る加算結果をレジスタ１のデータ形式情報によりデータ
形式に合ったデータ幅に調整して出力する加算結果選択
回路２１と、加算回路１８が出力する加算結果の上位に
“０”データの有無を検出する０桁数チェック回路１７
と、前記０桁数チェック回路１７が出力するシフト量に
基づいて加算結果選択回路２１が出力する加算結果を左
にシフトすることで正規化する正規化左シフト回路２２
と、基準指数選択回路１２の出力の大きい指数データに
０桁数チェック回路１７で求めたシフト量を減算する指
数生成減算回路２０と、指数が同じ数値で仮数が小さい
数値より仮数が大きい数値を減算した場合に、中間符号
生成回路１１が出力する符号を反転させる符号生成回路
１９と、符号生成回路１９が出力する符号データと指数
生成減算回路２０が出力する指数データと正規化左シフ
ト回路２２が出力する仮数データを浮動小数点加減算結
果として格納するレジスタ２３とから構成される。
【００５０】次に動作について説明する。
【００５１】コンピュータシステムで動作するデータ形
式は、前述したように、図１３に示す３種の指数データ
形式を使用する。高速でかつ大容量の符号と指数と仮数
からなる浮動小数点データを演算する回路を有する大型
コンピュータにおいて扱うデータ形式は、標準指数デー
タ形式と拡張指数データ形式が主に扱われ、小型コンピ
ュータはＩＥＥＥデータ形式が主に扱われている。
式は、前述したように、図１３に示す３種の指数データ
形式を使用する。高速でかつ大容量の符号と指数と仮数
からなる浮動小数点データを演算する回路を有する大型
コンピュータにおいて扱うデータ形式は、標準指数デー
タ形式と拡張指数データ形式が主に扱われ、小型コンピ
ュータはＩＥＥＥデータ形式が主に扱われている。
【００５２】データ形式の変換は図１３に示すように、
小型コンピュータ７１で演算した個々の小規模なＩＥＥ
Ｅ指数データ形式７４の浮動小数点演算データを、大型
コンピュータ７０を使用して総合演算結果を求める場
合、小型コンピュータ７１で求めた個々の小規模データ
を大型コンピュータで演算できる標準指数データ形式７
２又は拡張指数データ形式７３に変換する必要がある。
小型コンピュータ７１で演算した個々の小規模なＩＥＥ
Ｅ指数データ形式７４の浮動小数点演算データを、大型
コンピュータ７０を使用して総合演算結果を求める場
合、小型コンピュータ７１で求めた個々の小規模データ
を大型コンピュータで演算できる標準指数データ形式７
２又は拡張指数データ形式７３に変換する必要がある。
【００５３】図１３は、データ指数データ形式の違いか
らデータ変換が必要であることを表した図である。
らデータ変換が必要であることを表した図である。
【００５４】以下、“ １００００００００００００ ×
１６2 ” ＋ “ ８ＦＦＦＦＦＦＦＦＦＦＦＦ × １６
4 ”のＩＥＥＥ指数データ形式での加算動作を例に図２
を参照して説明する。
１６2 ” ＋ “ ８ＦＦＦＦＦＦＦＦＦＦＦＦ × １６
4 ”のＩＥＥＥ指数データ形式での加算動作を例に図２
を参照して説明する。
【００５５】前述の被加算データと加算データより、レ
ジスタ２に加算命令の数値“０”が、レジスタ１にＩＥ
ＥＥ指数データ形式の数値“０１”が、レジスタ３に被
加算データの符号数値“０”（正符号）が、レジスタ４
に加算データの符号数値“０”（正符号）が、レジスタ
５に被加算データの指数数値“０００２”が、レジスタ
６に加算データの指数数値“０００４”が、レジスタ７
に被加算データの仮数数値“１０００００００００００
００”が、レジスタ８に加算データの仮数数値“８ＦＦ
ＦＦＦＦＦＦＦＦＦＦ０”がそれぞれ格納される。
ジスタ２に加算命令の数値“０”が、レジスタ１にＩＥ
ＥＥ指数データ形式の数値“０１”が、レジスタ３に被
加算データの符号数値“０”（正符号）が、レジスタ４
に加算データの符号数値“０”（正符号）が、レジスタ
５に被加算データの指数数値“０００２”が、レジスタ
６に加算データの指数数値“０００４”が、レジスタ７
に被加算データの仮数数値“１０００００００００００
００”が、レジスタ８に加算データの仮数数値“８ＦＦ
ＦＦＦＦＦＦＦＦＦＦ０”がそれぞれ格納される。
【００５６】命令解析回路９は、演算命令の出力信号Ｌ
１０１の数値“０”（加算命令）と符号信号Ｌ１０２の
数値“０”（正符号）とＬ１０３の数値“０”（正符
号）から加算命令であることを解析し、加減算指示信号
Ｌ１０８に数値“０”（加算命令）を出力する。指数大
小比較回路１４は、Ｌ１０４の被加算データの指数数値
“０００２”とＬ１０５の加算データの指数数値“００
０４”を大小比較した結果、Ｌ１０５の指数を大きいと
判定して指数大小比較結果信号としてＬ１１３に数値
“１”を出力する。
１０１の数値“０”（加算命令）と符号信号Ｌ１０２の
数値“０”（正符号）とＬ１０３の数値“０”（正符
号）から加算命令であることを解析し、加減算指示信号
Ｌ１０８に数値“０”（加算命令）を出力する。指数大
小比較回路１４は、Ｌ１０４の被加算データの指数数値
“０００２”とＬ１０５の加算データの指数数値“００
０４”を大小比較した結果、Ｌ１０５の指数を大きいと
判定して指数大小比較結果信号としてＬ１１３に数値
“１”を出力する。
【００５７】基準指数選択回路１２は、指数大小比較結
果信号Ｌ１１３の数値に“１”基づいて、加算データの
指数Ｌ１０５の数値“０００４”を基準指数として選択
し、基準指数信号Ｌ１１１に数値“０００４”を出力す
る。
果信号Ｌ１１３の数値に“１”基づいて、加算データの
指数Ｌ１０５の数値“０００４”を基準指数として選択
し、基準指数信号Ｌ１１１に数値“０００４”を出力す
る。
【００５８】シフト量算出回路１３は、被加算データの
指数Ｌ１０４の数値“０００２”と加算データの指数Ｌ
１０５の数値“０００４”との差を求め、桁合わせのた
めの右シフト量信号Ｌ１１２に数値“０００２”を出力
する。
指数Ｌ１０４の数値“０００２”と加算データの指数Ｌ
１０５の数値“０００４”との差を求め、桁合わせのた
めの右シフト量信号Ｌ１１２に数値“０００２”を出力
する。
【００５９】仮数選択回路１５は、指数大小比較回路１
４からの指数大小比較結果信号Ｌ１１３に基づいて、被
加算データの指数が“１”で小さいことから、被加算デ
ータの仮数と加算データの仮数の入れ替えは必要無いの
で、被加算データの仮数選択信号Ｌ１１４には数値“１
０００００００００００００”を出力し、加算データの
仮数選択信号Ｌ１１５には数値“８ＦＦＦＦＦＦＦＦＦ
ＦＦＦ０”を出力する。
４からの指数大小比較結果信号Ｌ１１３に基づいて、被
加算データの指数が“１”で小さいことから、被加算デ
ータの仮数と加算データの仮数の入れ替えは必要無いの
で、被加算データの仮数選択信号Ｌ１１４には数値“１
０００００００００００００”を出力し、加算データの
仮数選択信号Ｌ１１５には数値“８ＦＦＦＦＦＦＦＦＦ
ＦＦＦ０”を出力する。
【００６０】桁合わせ右シフト回路１６は、右シフト量
信号Ｌ１１２の数値“０００２”に基づいて２桁右シフ
トすることから数値“００１０００００００００００”
を右シフト結果信号Ｌ１１６に出力する。
信号Ｌ１１２の数値“０００２”に基づいて２桁右シフ
トすることから数値“００１０００００００００００”
を右シフト結果信号Ｌ１１６に出力する。
【００６１】加算回路１８は、右シフト結果信号Ｌ１１
６の数値“００１００００００００００”と、加算デー
タの仮数信号Ｌ１１５の数値“８ＦＦＦＦＦＦＦＦＦＦ
ＦＦ０”を加算し、加算結果をＬ１１８に数値“９００
ＦＦＦＦＦＦＦＦＦＦ０”を出力する。加算結果選択回
路２１は、指数データ形式信号Ｌ１００が示す数値“０
１”（ＩＥＥＥ指数データ形式）に基づいて末端の仮数
１桁を切り捨てて１３桁の数値“９００ＦＦＦＦＦＦＦ
ＦＦＦ”をＬ１２１に出力する。
６の数値“００１００００００００００”と、加算デー
タの仮数信号Ｌ１１５の数値“８ＦＦＦＦＦＦＦＦＦＦ
ＦＦ０”を加算し、加算結果をＬ１１８に数値“９００
ＦＦＦＦＦＦＦＦＦＦ０”を出力する。加算結果選択回
路２１は、指数データ形式信号Ｌ１００が示す数値“０
１”（ＩＥＥＥ指数データ形式）に基づいて末端の仮数
１桁を切り捨てて１３桁の数値“９００ＦＦＦＦＦＦＦ
ＦＦＦ”をＬ１２１に出力する。
【００６２】０桁数チェック回路１７は、加算結果信号
のＬ１１８の数値“９００ＦＦＦＦＦＦＦＦＦＦ０”の
“９”を先頭に下の桁の“０”へ数値０の有無をチェッ
クする。
のＬ１１８の数値“９００ＦＦＦＦＦＦＦＦＦＦ０”の
“９”を先頭に下の桁の“０”へ数値０の有無をチェッ
クする。
【００６３】０桁数チェック回路１７は、Ｌ１１８の数
値の先頭が“９”でデータの存在を確認し、０がないと
判断すると０桁数チェック信号Ｌ１１７に数値”０”を
出力する。
値の先頭が“９”でデータの存在を確認し、０がないと
判断すると０桁数チェック信号Ｌ１１７に数値”０”を
出力する。
【００６４】０桁数チェック回路の数値“０”は、正規
化のための左シフト量が“０”であることを示し、正規
化のための左シフトは行わず正規化左シフト回路２２は
左シフト結果としてＬ１２２に数値“９００ＦＦＦＦＦ
ＦＦＦＦＦ”をＬ１２２に出力する。
化のための左シフト量が“０”であることを示し、正規
化のための左シフトは行わず正規化左シフト回路２２は
左シフト結果としてＬ１２２に数値“９００ＦＦＦＦＦ
ＦＦＦＦＦ”をＬ１２２に出力する。
【００６５】中間符号生成回路１１は、指数大小比較結
果信号Ｌ１１３の数値“１”に基づいて、大きい指数の
符号Ｌ１０３の数値“０”をＬ１１０に出力する。符号
生成回路１９は、命令解析結果信号Ｌ１０８が数値
“０”（加算命令）であることから小さい仮数データか
ら大きい仮数データを減算することはないので、符号を
反転させることなくＬ１１９に数値“０”（正符号）を
出力する。指数生成減算回路２０は、基準指数選択結果
信号Ｌ１１１の数値“０００４”に０桁数チェック信号
Ｌ１１７の数値“０”を加算して、Ｌ１２０に数値“０
００４”を出力する。
果信号Ｌ１１３の数値“１”に基づいて、大きい指数の
符号Ｌ１０３の数値“０”をＬ１１０に出力する。符号
生成回路１９は、命令解析結果信号Ｌ１０８が数値
“０”（加算命令）であることから小さい仮数データか
ら大きい仮数データを減算することはないので、符号を
反転させることなくＬ１１９に数値“０”（正符号）を
出力する。指数生成減算回路２０は、基準指数選択結果
信号Ｌ１１１の数値“０００４”に０桁数チェック信号
Ｌ１１７の数値“０”を加算して、Ｌ１２０に数値“０
００４”を出力する。
【００６６】以上で“ １００００００００００００ ×
１６2 ” ＋ “ ８ＦＦＦＦＦＦＦＦＦＦＦＦ × １６
4 ”の加算が完了する。
１６2 ” ＋ “ ８ＦＦＦＦＦＦＦＦＦＦＦＦ × １６
4 ”の加算が完了する。
【００６７】この加算の解は、“ ９００ＦＦＦＦＦＦ
ＦＦＦＦ × １６4 ”であり、Ｌ１２０の指数の数値が
“４”を、Ｌ１２２の仮数の数値が“９００ＦＦＦＦＦ
ＦＦＦＦＦ”であることから一致する。
ＦＦＦＦ × １６4 ”であり、Ｌ１２０の指数の数値が
“４”を、Ｌ１２２の仮数の数値が“９００ＦＦＦＦＦ
ＦＦＦＦＦ”であることから一致する。
【００６８】レジスタ２３に格納された“ ９００ＦＦ
ＦＦＦＦＦＦＦＦ × １６4 ”は、浮動小数点加減算結
果信号Ｌ３０４として図１に示す浮動小数点演算結果選
択回路５３へ出力する。
ＦＦＦＦＦＦＦＦ × １６4 ”は、浮動小数点加減算結
果信号Ｌ３０４として図１に示す浮動小数点演算結果選
択回路５３へ出力する。
【００６９】同様に図１に示す浮動小数点乗算回路５１
と浮動小数点除算回路５２についても、命令発行制御回
路５４からの演算指示に対してデータ形式を識別する回
路と乗算結果又は除算結果をデータ形式によってデータ
幅を調整して出力する回路を追加することで、図１３に
示す標準指数データ形式７２と拡張指数データ形式７３
およびＩＥＥＥ指数データ形式７４の３種のデータ形式
の演算が１つの回路で求めることができ、図１の浮動小
数点乗算回路５１は浮動小数点乗算結果をＬ３０５へ、
浮動小数点除算回路５２は浮動小数点除算結果をＬ３０
６へそれぞれ出力して演算は完了する。
と浮動小数点除算回路５２についても、命令発行制御回
路５４からの演算指示に対してデータ形式を識別する回
路と乗算結果又は除算結果をデータ形式によってデータ
幅を調整して出力する回路を追加することで、図１３に
示す標準指数データ形式７２と拡張指数データ形式７３
およびＩＥＥＥ指数データ形式７４の３種のデータ形式
の演算が１つの回路で求めることができ、図１の浮動小
数点乗算回路５１は浮動小数点乗算結果をＬ３０５へ、
浮動小数点除算回路５２は浮動小数点除算結果をＬ３０
６へそれぞれ出力して演算は完了する。
【００７０】このように、標準指数データ形式と拡張指
数データ形式及びＩＥＥＥ指数データ形式の３種のデー
タ形式を識別する指数データ形式識別信号を、指数デー
タ形式の識別を必要とする指数部と仮数部の回路に分配
することで、指数データ形式識別信号に基づいた所望の
演算結果を求めることができ、データ形式を検出するハ
ードウェアとデータを変換するハードウェア及び前記２
つのハードウェアを制御するハードウェアが必要ない。
データ形式を検出するハードウェアとデータを変換する
ハードウェア及び前記を制御するハードウェアを必要と
しないことから、少ないハードウェアで回路を構成する
ことができる。
数データ形式及びＩＥＥＥ指数データ形式の３種のデー
タ形式を識別する指数データ形式識別信号を、指数デー
タ形式の識別を必要とする指数部と仮数部の回路に分配
することで、指数データ形式識別信号に基づいた所望の
演算結果を求めることができ、データ形式を検出するハ
ードウェアとデータを変換するハードウェア及び前記２
つのハードウェアを制御するハードウェアが必要ない。
データ形式を検出するハードウェアとデータを変換する
ハードウェア及び前記を制御するハードウェアを必要と
しないことから、少ないハードウェアで回路を構成する
ことができる。
【００７１】さらに、データ形式を変換する行為が発生
しないことから、与えられた演算データをそのまま使用
して演算結果を求めることができ、演算結果の精度を落
とすことを防止できる。
しないことから、与えられた演算データをそのまま使用
して演算結果を求めることができ、演算結果の精度を落
とすことを防止できる。
【００７２】
【実施例】実施の形態で詳細に説明した本発明の浮動小
数点加減算回路を使用して、ＩＥＥＥ指数データ形式の
加算を行う時の動作を実施例として説明する。
数点加減算回路を使用して、ＩＥＥＥ指数データ形式の
加算を行う時の動作を実施例として説明する。
【００７３】以下、“ １００００００００００００ ×
１６2 ” ＋ “ ８ＦＦＦＦＦＦＦＦＦＦＦＦ × １６
4 ”のＩＥＥＥ指数データ形式での加算動作を例にして
説明する。
１６2 ” ＋ “ ８ＦＦＦＦＦＦＦＦＦＦＦＦ × １６
4 ”のＩＥＥＥ指数データ形式での加算動作を例にして
説明する。
【００７４】加算は図２のレジスタ１〜８のステージ１
と、レジスタ２３のステージ２の間で行われる。
と、レジスタ２３のステージ２の間で行われる。
【００７５】図１１は、１〜２ステージにおける各レジ
スタ１〜８とレジスタ２３の内容を示し、図１２はステ
ージ１における各信号の値を示している。
スタ１〜８とレジスタ２３の内容を示し、図１２はステ
ージ１における各信号の値を示している。
【００７６】前述の被加算データと加算データより、レ
ジスタ２に加算命令の数値“０”が、レジスタ１にＩＥ
ＥＥ指数データ形式の数値“０１”が、レジスタ３に被
加算データの符号数値“０”（正符号）が、レジスタ４
に加算データの符号数値“０”（正符号）が、レジスタ
５に被加算データの指数数値“０００２”が、レジスタ
６に加算データの指数数値“０００４”が、レジスタ７
に被加算データの仮数数値“１０００００００００００
００”が、レジスタ８に加算データの仮数数値“８ＦＦ
ＦＦＦＦＦＦＦＦＦＦ０”がそれぞれ格納される。
ジスタ２に加算命令の数値“０”が、レジスタ１にＩＥ
ＥＥ指数データ形式の数値“０１”が、レジスタ３に被
加算データの符号数値“０”（正符号）が、レジスタ４
に加算データの符号数値“０”（正符号）が、レジスタ
５に被加算データの指数数値“０００２”が、レジスタ
６に加算データの指数数値“０００４”が、レジスタ７
に被加算データの仮数数値“１０００００００００００
００”が、レジスタ８に加算データの仮数数値“８ＦＦ
ＦＦＦＦＦＦＦＦＦＦ０”がそれぞれ格納される。
【００７７】命令解析回路９は、演算命令の出力信号Ｌ
１０１の数値“０”（加算命令）と符号信号Ｌ１０２の
数値“０”（正符号）とＬ１０３の数値“０”（正符
号）から図３に示す項番１の加算命令が選択され、加減
算指示信号Ｌ１０８に数値“０”（加算命令）を出力す
る。指数大小比較回路１４は、Ｌ１０４の被加算データ
の指数数値“０００２”とＬ１０５の加算データの指数
数値“０００４”を大小比較した結果、図４に示す指数
大小比較条件により項番１のＬ１０５の加算データ指数
を大きいと判定して選択し、指数大小比較結果信号とし
てＬ１１３に数値“１”を出力する。
１０１の数値“０”（加算命令）と符号信号Ｌ１０２の
数値“０”（正符号）とＬ１０３の数値“０”（正符
号）から図３に示す項番１の加算命令が選択され、加減
算指示信号Ｌ１０８に数値“０”（加算命令）を出力す
る。指数大小比較回路１４は、Ｌ１０４の被加算データ
の指数数値“０００２”とＬ１０５の加算データの指数
数値“０００４”を大小比較した結果、図４に示す指数
大小比較条件により項番１のＬ１０５の加算データ指数
を大きいと判定して選択し、指数大小比較結果信号とし
てＬ１１３に数値“１”を出力する。
【００７８】基準指数選択回路１２は、指数大小比較結
果信号Ｌ１１３の数値“１”に基づいて、被加算データ
指数のＬ１０４の数値“０００２”と加算データの指数
Ｌ１０５の数値“０００４”とでは、図５に示す指数大
小比較信号の選択条件より項番１の加算データ指数Ｌ１
０５の“０００４”を基準指数として選択し、基準指数
信号Ｌ１１１に数値“０００４”を出力する。
果信号Ｌ１１３の数値“１”に基づいて、被加算データ
指数のＬ１０４の数値“０００２”と加算データの指数
Ｌ１０５の数値“０００４”とでは、図５に示す指数大
小比較信号の選択条件より項番１の加算データ指数Ｌ１
０５の“０００４”を基準指数として選択し、基準指数
信号Ｌ１１１に数値“０００４”を出力する。
【００７９】シフト量算出回路１３は、被加算データの
指数Ｌ１０４の数値“０００２”と加算データの指数Ｌ
１０５の数値“０００４”差を求め、桁合わせのための
右シフト量信号Ｌ１１２に数値“０００２”を出力す
る。
指数Ｌ１０４の数値“０００２”と加算データの指数Ｌ
１０５の数値“０００４”差を求め、桁合わせのための
右シフト量信号Ｌ１１２に数値“０００２”を出力す
る。
【００８０】次に仮数選択回路１５について詳細に示し
た図６を使用して動作を説明する。図６の仮数Ａ選択回
路２００は、図２の指数大小比較回路１４からの指数大
小比較結果信号Ｌ１１３の数値“１”に基づいて、被加
算データの指数が小さいことから、図７に示す項番２の
Ｌ１０６が選択されて、仮数選択信号Ｌ１１４には数値
“１００００００００００００”が出力される。
た図６を使用して動作を説明する。図６の仮数Ａ選択回
路２００は、図２の指数大小比較回路１４からの指数大
小比較結果信号Ｌ１１３の数値“１”に基づいて、被加
算データの指数が小さいことから、図７に示す項番２の
Ｌ１０６が選択されて、仮数選択信号Ｌ１１４には数値
“１００００００００００００”が出力される。
【００８１】図６の仮数Ｂ選択回路２０１も同様に、図
２の指数大小比較回路１４からの指数大小比較結果信号
Ｌ１１３の数値“１”に基づいて、被加算データの指数
が小さいことから、図７に示す項番２のＬ１０７が選択
されて、仮数選択信号Ｌ２００には正数の数値“８ＦＦ
ＦＦＦＦＦＦＦＦＦＦ０”が、Ｌ２０１には補数の数値
“７００００００００００００Ｆ”出力される。
２の指数大小比較回路１４からの指数大小比較結果信号
Ｌ１１３の数値“１”に基づいて、被加算データの指数
が小さいことから、図７に示す項番２のＬ１０７が選択
されて、仮数選択信号Ｌ２００には正数の数値“８ＦＦ
ＦＦＦＦＦＦＦＦＦＦ０”が、Ｌ２０１には補数の数値
“７００００００００００００Ｆ”出力される。
【００８２】仮数Ｂ反転選択回路２０２は、図２の命令
解析回路９からの演算命令信号Ｌ１０８の数値が“０”
であることから、図８に示す項番１のＬ２００を選択し
て正数の加算データＬ２００を加算データの仮数選択信
号Ｌ１１５に数値“８ＦＦＦＦＦＦＦＦＦＦＦＦ０”を
出力する。
解析回路９からの演算命令信号Ｌ１０８の数値が“０”
であることから、図８に示す項番１のＬ２００を選択し
て正数の加算データＬ２００を加算データの仮数選択信
号Ｌ１１５に数値“８ＦＦＦＦＦＦＦＦＦＦＦＦ０”を
出力する。
【００８３】以下、再び図２を元にして動作を説明す
る。
る。
【００８４】桁合わせ右シフト回路１６は、右シフト量
信号Ｌ１１２の数値“０００２”に基づいて２桁右シフ
トすることから数値“００１０００００００００００”
が右シフト結果信号Ｌ１１６に出力される。
信号Ｌ１１２の数値“０００２”に基づいて２桁右シフ
トすることから数値“００１０００００００００００”
が右シフト結果信号Ｌ１１６に出力される。
【００８５】加算回路１８は、右シフト結果信号Ｌ１１
６の数値“００１００００００００００”と、加算デー
タの仮数信号Ｌ１１５の数値“８ＦＦＦＦＦＦＦＦＦＦ
ＦＦ０”を加算し、加算結果をＬ１１８に数値“９００
ＦＦＦＦＦＦＦＦＦＦ０”を出力する。加算結果選択回
路２１は、指数データ形式信号Ｌ１００が示す数値“０
１”（ＩＥＥＥ指数データ形式）に基づいて末端の仮数
１桁を切り捨てて１３桁の数値“９００ＦＦＦＦＦＦＦ
ＦＦＦ”をＬ１２１に出力する。
６の数値“００１００００００００００”と、加算デー
タの仮数信号Ｌ１１５の数値“８ＦＦＦＦＦＦＦＦＦＦ
ＦＦ０”を加算し、加算結果をＬ１１８に数値“９００
ＦＦＦＦＦＦＦＦＦＦ０”を出力する。加算結果選択回
路２１は、指数データ形式信号Ｌ１００が示す数値“０
１”（ＩＥＥＥ指数データ形式）に基づいて末端の仮数
１桁を切り捨てて１３桁の数値“９００ＦＦＦＦＦＦＦ
ＦＦＦ”をＬ１２１に出力する。
【００８６】０桁数チェック回路１７は、加算結果信号
のＬ１１８の数値“９００ＦＦＦＦＦＦＦＦＦＦ”の
“９”を先頭に下の桁の“０”へ数値０の有無をチェッ
クする。
のＬ１１８の数値“９００ＦＦＦＦＦＦＦＦＦＦ”の
“９”を先頭に下の桁の“０”へ数値０の有無をチェッ
クする。
【００８７】０桁数チェック回路１７は、先頭が“９”
でデータの存在を確認し、０がないと判断すると０桁数
チェック信号Ｌ１１７として”０”を出力する。
でデータの存在を確認し、０がないと判断すると０桁数
チェック信号Ｌ１１７として”０”を出力する。
【００８８】０桁数チェック回路の数値“０”は、正規
化のための左シフト量が“０”であることを示し、正規
化のための左シフトは行わず正規化左シフト回路２２は
左シフト結果としてＬ１２２に数値“９００ＦＦＦＦＦ
ＦＦＦＦＦ”を出力する。
化のための左シフト量が“０”であることを示し、正規
化のための左シフトは行わず正規化左シフト回路２２は
左シフト結果としてＬ１２２に数値“９００ＦＦＦＦＦ
ＦＦＦＦＦ”を出力する。
【００８９】中間符号生成回路１１は、指数大小比較結
果信号Ｌ１１３の数値“１”に基づいて図９に示す項番
２の大きい指数の符号Ｌ１０３を選択して、数値“０”
をＬ１１０に出力する。符号生成回路１９は、命令解析
結果信号Ｌ１０８が数値“０”（加算命令）であること
から、小さい仮数データから大きい仮数データを減算す
ることはなく、減算命令ではないことから桁上げ信号Ｌ
１２３は“０”であるので、図１０に示すの符号が反転
しない項番１を選択してＬ１１９に数値“０”（正符
号）を出力する。指数生成減算回路２０は、基準指数選
択結果信号Ｌ１１１の数値“０００４”に０桁数チェッ
ク信号Ｌ１１７の数値“０”を加算して、Ｌ１２０に数
値“０００４”を出力する。以上で“ １００００００
００００００ × １６2 ” ＋ “ ８ＦＦＦＦＦＦＦＦ
ＦＦＦＦ × １６4 ”の加算が完了する。
果信号Ｌ１１３の数値“１”に基づいて図９に示す項番
２の大きい指数の符号Ｌ１０３を選択して、数値“０”
をＬ１１０に出力する。符号生成回路１９は、命令解析
結果信号Ｌ１０８が数値“０”（加算命令）であること
から、小さい仮数データから大きい仮数データを減算す
ることはなく、減算命令ではないことから桁上げ信号Ｌ
１２３は“０”であるので、図１０に示すの符号が反転
しない項番１を選択してＬ１１９に数値“０”（正符
号）を出力する。指数生成減算回路２０は、基準指数選
択結果信号Ｌ１１１の数値“０００４”に０桁数チェッ
ク信号Ｌ１１７の数値“０”を加算して、Ｌ１２０に数
値“０００４”を出力する。以上で“ １００００００
００００００ × １６2 ” ＋ “ ８ＦＦＦＦＦＦＦＦ
ＦＦＦＦ × １６4 ”の加算が完了する。
【００９０】この加算の解は、“ ９００ＦＦＦＦＦＦ
ＦＦＦＦ × １６4 ”であり、Ｌ１２０の指数の数値が
“４”を、Ｌ１２２の仮数の数値が“９００ＦＦＦＦＦ
ＦＦＦＦＦ”であることから一致する。
ＦＦＦＦ × １６4 ”であり、Ｌ１２０の指数の数値が
“４”を、Ｌ１２２の仮数の数値が“９００ＦＦＦＦＦ
ＦＦＦＦＦ”であることから一致する。
【００９１】レジスタ２３に格納された“ ９００ＦＦ
ＦＦＦＦＦＦＦＦ × １６4 ”は、浮動小数点加減算結
果信号Ｌ３０４として図１に示す浮動小数点演算結果選
択回路５３へ出力する。
ＦＦＦＦＦＦＦＦ × １６4 ”は、浮動小数点加減算結
果信号Ｌ３０４として図１に示す浮動小数点演算結果選
択回路５３へ出力する。
【００９２】
【発明の効果】以上説明したように、本発明は、ＩＥＥ
Ｅ指数データ形式を識別して演算結果を出力するハード
ウェアを追加しているため、従来人手を介してのデータ
形式の変換作業やデータ幅の違いから生じる演算データ
の桁落ちを、データ変換をすることの手数を減らし、デ
ータ精度を落とすことなく浮動小数点の加減乗除演算結
果を得られるという効果がある。
Ｅ指数データ形式を識別して演算結果を出力するハード
ウェアを追加しているため、従来人手を介してのデータ
形式の変換作業やデータ幅の違いから生じる演算データ
の桁落ちを、データ変換をすることの手数を減らし、デ
ータ精度を落とすことなく浮動小数点の加減乗除演算結
果を得られるという効果がある。
【図１】本発明のコンピュータの構成を示すブロック図
である。
である。
【図２】図１の浮動小数点加減算回路の詳細を示すブロ
ック図である。
ック図である。
【図３】図２の加減算指示信号Ｌ１０８を生成する論理
を示す図である。
を示す図である。
【図４】図２の指数大小比較回路１４の指数大小比較結
果信号Ｌ１１３を生成する論理を示す図である。
果信号Ｌ１１３を生成する論理を示す図である。
【図５】図２の基準指数選択回路１２の基準指数を選択
する論理を示す図である。
する論理を示す図である。
【図６】図２の仮数選択回路１５の詳細を示すブロック
図である。
図である。
【図７】図２の仮数選択回路１５の仮数Ａ選択回路２０
０と仮数Ｂ選択回路２０１のデータを選択を示す図であ
る。
０と仮数Ｂ選択回路２０１のデータを選択を示す図であ
る。
【図８】図２の演算命令信号Ｌ１０８によって正数又は
補数を選択する論理を示す図である。
補数を選択する論理を示す図である。
【図９】図２の中間符号生成回路１１の中間符号を選択
する論理を示す図である。
する論理を示す図である。
【図１０】図２の符号生成回路１９の符号を生成する論
理を示す図である。
理を示す図である。
【図１１】図２のレジスタ１〜８，２３の各ステージに
おける内容を示す図である。
おける内容を示す図である。
【図１２】図２の信号線の各ステージにおける内容を示
す図である。
す図である。
【図１３】大型コンピュータと小型コンピュータで取り
扱う浮動小数点のデータ形式を示す図である。
扱う浮動小数点のデータ形式を示す図である。
【図１４】従来の浮動小数点データ変換装置の一例を示
すブロック図である。
すブロック図である。
【図１５】従来の浮動小数点データフォーマット変換装
置の一例を示す図である。
置の一例を示す図である。
１〜８，２３ レジスタ ９ 命令解析回路 １１ 中間符号生成回路 １２ 基準指数選択回路 １３ シフト量算出回路 １４ 指数大小比較回路 １５ 仮数選択回路 １６ 桁合わせ右シフト回路 １７ ０桁数チェック回路 １８ 加算回路 １９ 符号生成回路 ２０ 指数生成減算回路 ２１ 加算結果選択回路 ２２ 正規化左シフト回路 ５０ 浮動小数点加減算回路 ５１ 浮動小数点乗算回路 ５２ 浮動小数点除算回路 ５３ 浮動小数点演算結果選択回路 ５４ 命令発行制御回路 ７０ 大型コンピュータ ７１ 小型コンピュータ ７２ 標準指数データ形式 ７３ 拡張指数データ形式 ７４ ＩＥＥＥ指数データ形式 １００ 主記憶装置 １０１ 科学演算装置 １０２ 入出力制御装置 １０３ 外部装置 ２００ 仮数Ａ選択回路 ２０１ 仮数Ｂ選択回路 ２０２ 仮数Ｂ反転選択回路
Claims (10)
- 【請求項１】 複数の指数データ形式を扱う浮動小数点
演算回路において、前記複数の指数データ形式を識別
し、指数データを指数部と仮数部とに分配し、識別した
前記指数データ形式に従って前記指数部と前記仮数部の
データ幅を調整して加減算を行うことを特徴とする浮動
小数点演算回路。 - 【請求項２】 複数の指数データ形式を扱う浮動小数点
演算回路において、前記複数の指数データ形式を識別
し、指数データを指数部と仮数部とに分配し、識別した
前記指数データ形式に従って前記指数部と前記仮数部の
データ幅を調整して乗算を行うことを特徴とする浮動小
数点演算回路。 - 【請求項３】 複数の指数データ形式を扱う浮動小数点
演算回路において、前記複数の指数データ形式を識別
し、指数データを指数部と仮数部とに分配し、識別した
前記指数データ形式に従って前記指数部と前記仮数部の
データ幅を調整して除算を行うことを特徴とする浮動小
数点演算回路。 - 【請求項４】 複数の指数データ形式を扱う浮動小数点
演算回路において、前記複数の指数データ形式を識別す
る信号を分配する手段と、前記複数の指数データ形式の
識別信号に基づいて指数のデータ幅に合った指数を選択
する基準指数選択回路と、前記複数の指数データ形式を
識別する信号に基づいて指数の差を求めて桁合わせ右シ
フト量を求めるシフト量算出回路と、第１のデータの仮
数部が順次格納される第１のレジスタと、第２のデータ
の仮数部が順次格納される第２のレジスタと、前記第
１，第２のデータの仮数部のうち前記複数の指数データ
形式における指数部の小さい方を桁合わせが必要な仮数
部として出力し他方を桁合わせが不必要な仮数部として
出力する仮数選択回路と、前記仮数選択回路から桁合わ
せが必要な仮数部が出力されることにより前記第１，第
２のデータの前記複数の指数データ形式の指数部の差に
応じたシフト量だけ桁合わせが必要な仮数部を右シフト
してシフト結果を出力する桁合わせ右シフト回路と、前
記桁合わせ右シフト回路から出力される前記桁合わせが
必要な仮数部のシフト結果と前記仮数選択回路から出力
される桁合わせが不必要な仮数部との加算を行って加算
結果を出力する加算回路と、演算命令が加算であるか減
算であるかによって加算結果又は減算結果を選択して選
択結果を出力する加算結果選択回路と、前記加算結果選
択回路から出力された前記選択結果を正規化する正規化
左シフト回路とを備えたことを特徴とする浮動小数点加
減算回路。 - 【請求項５】 前記複数の指数データ形式は、標準指数
データ形式と拡張指数データ形式とＩＥＥＥ指数データ
形式の３種のうち、少なくとも１種を含むことを特徴と
する請求項１、２、３または４記載の浮動小数点演算回
路。 - 【請求項６】 複数の指数データ形式を扱う浮動小数点
演算回路を備えたコンピュータにおいて、前記複数の指
数データ形式を識別し、指数データを指数部と仮数部と
に分配し、識別した前記指数データ形式に従って前記指
数部と前記仮数部のデータ幅を調整して加減算を行うこ
とを特徴とするコンピュータ。 - 【請求項７】 複数の指数データ形式を扱う浮動小数点
演算回路を備えたコンピュータにおいて、前記複数の指
数データ形式を識別し、指数データを指数部と仮数部と
に分配し、識別した前記指数データ形式に従って前記指
数部と前記仮数部のデータ幅を調整して乗算を行うこと
を特徴とするコンピュータ。 - 【請求項８】 複数の指数データ形式を扱う浮動小数点
演算回路を備えたコンピュータにおいて、前記複数の指
数データ形式を識別し、指数データを指数部と仮数部と
に分配し、識別した前記指数データ形式に従って前記指
数部と前記仮数部のデータ幅を調整して除算を行うこと
を特徴とするコンピュータ。 - 【請求項９】 複数の指数データ形式を扱う浮動小数点
演算回路を備えたコンピュータにおいて、前記複数の指
数データ形式を識別する信号を分配する手段と、前記複
数の指数データ形式の識別信号に基づいて指数のデータ
幅に合った指数を選択する基準指数選択回路と、前記複
数の指数データ形式を識別する信号に基づいて指数の差
を求めて桁合わせ右シフト量を求めるシフト量算出回路
と、第１のデータの仮数部が順次格納される第１のレジ
スタと、第２のデータの仮数部が順次格納される第２の
レジスタと、前記第１，第２のデータの仮数部のうち前
記複数の指数データ形式における指数部の小さい方を桁
合わせが必要な仮数部として出力し他方を桁合わせが不
必要な仮数部として出力する仮数選択回路と、前記仮数
選択回路から桁合わせが必要な仮数部が出力されること
により前記第１，第２のデータの前記複数の指数データ
形式の指数部の差に応じたシフト量だけ桁合わせが必要
な仮数部を右シフトしてシフト結果を出力する桁合わせ
右シフト回路と、前記桁合わせ右シフト回路から出力さ
れる前記桁合わせが必要な仮数部のシフト結果と前記仮
数選択回路から出力される桁合わせが不必要な仮数部と
の加算を行って加算結果を出力する加算回路と、演算命
令が加算であるか減算であるかによって加算結果又は減
算結果を選択して選択結果を出力する加算結果選択回路
と、前記加算結果選択回路から出力された前記選択結果
を正規化する正規化左シフト回路とを備えたことを特徴
とするコンピュータ。 - 【請求項１０】 前記複数の指数データ形式は、標準指
数データ形式と拡張指数データ形式とＩＥＥＥ指数デー
タ形式の３種のうち、少なくとも１種を含むことを特徴
とする請求項６、７、８または９記載のコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32340197A JP3293768B2 (ja) | 1997-11-25 | 1997-11-25 | 浮動小数点演算回路およびこの浮動小数点演算回路を備えたコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32340197A JP3293768B2 (ja) | 1997-11-25 | 1997-11-25 | 浮動小数点演算回路およびこの浮動小数点演算回路を備えたコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11161468A true JPH11161468A (ja) | 1999-06-18 |
| JP3293768B2 JP3293768B2 (ja) | 2002-06-17 |
Family
ID=18154312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32340197A Expired - Fee Related JP3293768B2 (ja) | 1997-11-25 | 1997-11-25 | 浮動小数点演算回路およびこの浮動小数点演算回路を備えたコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3293768B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101020430B1 (ko) * | 2008-07-22 | 2011-03-08 | 인터내셔널 비지네스 머신즈 코포레이션 | 동적 범위 조정 부동 소수점 실행 유닛 |
-
1997
- 1997-11-25 JP JP32340197A patent/JP3293768B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101020430B1 (ko) * | 2008-07-22 | 2011-03-08 | 인터내셔널 비지네스 머신즈 코포레이션 | 동적 범위 조정 부동 소수점 실행 유닛 |
| US8412760B2 (en) | 2008-07-22 | 2013-04-02 | International Business Machines Corporation | Dynamic range adjusting floating point execution unit |
| US9223753B2 (en) | 2008-07-22 | 2015-12-29 | International Business Machines Corporation | Dynamic range adjusting floating point execution unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3293768B2 (ja) | 2002-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101825987A (zh) | 图表显示控制装置及程序 | |
| JPH09212337A (ja) | 浮動小数点演算処理装置 | |
| US7499962B2 (en) | Enhanced fused multiply-add operation | |
| CN117132450B (zh) | 一种可实现数据共享的计算装置和图形处理器 | |
| JP3293768B2 (ja) | 浮動小数点演算回路およびこの浮動小数点演算回路を備えたコンピュータ | |
| JPH03135627A (ja) | ファジイ演算装置 | |
| CN111124361A (zh) | 算术处理装置及其控制方法 | |
| CN112711440A (zh) | 用于转换数据类型的转换器、芯片、电子设备及其方法 | |
| JP3941265B2 (ja) | 計算装置及び記憶媒体 | |
| JPH01282633A (ja) | 非正規化数の処理方式 | |
| JP3148837B2 (ja) | グラフ作成装置 | |
| JPH0435777B2 (ja) | ||
| JP2953405B2 (ja) | 論理シミュレーションの高速化方法及び論理シミュレーション装置 | |
| JPS5911947B2 (ja) | 電子式卓上計算機 | |
| JPH04191925A (ja) | 演算処理装置 | |
| JPH03217938A (ja) | 浮動小数点丸め正規化装置 | |
| JP2009187492A (ja) | 演算機能を備えた電子装置および演算処理プログラム | |
| JPH10187851A (ja) | 表データ出力装置 | |
| JPH11316742A (ja) | 積分演算処理装置及び積分演算処理方法 | |
| JPH04222019A (ja) | 記憶装置 | |
| JPH1166013A (ja) | 計算装置及び計算処理プログラムが記憶された記憶媒体 | |
| JPS62260221A (ja) | 入力フイ−ルド制御装置 | |
| JPS5837746A (ja) | 条件判定処理装置 | |
| JPH06282412A (ja) | 浮動小数点演算装置 | |
| JPS63255735A (ja) | 浮動小数点乗算器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020305 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080405 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090405 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100405 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110405 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120405 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120405 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130405 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |