JPH11150481A - ジョイント・ビタビ・デコーダおよび決定フィードバック・イコライザ - Google Patents

ジョイント・ビタビ・デコーダおよび決定フィードバック・イコライザ

Info

Publication number
JPH11150481A
JPH11150481A JP10187069A JP18706998A JPH11150481A JP H11150481 A JPH11150481 A JP H11150481A JP 10187069 A JP10187069 A JP 10187069A JP 18706998 A JP18706998 A JP 18706998A JP H11150481 A JPH11150481 A JP H11150481A
Authority
JP
Japan
Prior art keywords
signal
signal points
path
state
metric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10187069A
Other languages
English (en)
Other versions
JP3280622B2 (ja
Inventor
Lee-Fang Wei
ウェイ リー−ファン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia of America Corp
Original Assignee
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lucent Technologies Inc filed Critical Lucent Technologies Inc
Publication of JPH11150481A publication Critical patent/JPH11150481A/ja
Application granted granted Critical
Publication of JP3280622B2 publication Critical patent/JP3280622B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03203—Trellis search techniques
    • H04L25/03235—Trellis search techniques with state-reduction using feedback filtering
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Artificial Intelligence (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Detection And Correction Of Errors (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

(57)【要約】 【課題】 トレリス・コード化変調のようにコード化変
調を使用する通信システムで使用する決定フィードバッ
ク等化を実現する。 【解決手段】 信号点の送信ストリームは、その内部
に、コード化を使用しないで発生した第二の信号点が散
在している、特定のコード化変調スキームを使用して発
生した第一の信号点を含み、第二の信号点に対する推定
記号間干渉成分が、ビタビ・デコーダにより形成され
た、第一の信号点に関する仮の決定に応じて発生する。
第二の信号点に関する直接最終決定は行われず、その状
態に関連する、決定フィードバック・イコライザから受
け取った、推定記号間干渉成分を使用して、各ビタビ・
デコーダの状態に関連する、第二の各信号点に対する仮
の決定が行われる。第二の信号点の仮の各決定は、関連
状態に対する生き残り経路を延長し、また経路メトリッ
クを更新するのにも使用される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本出願は、１９９７年７月２
日に提出された仮出願第６０／０５１５６１号の優先権
を主張する。本発明は、コード化変調を使用する通信シ
ステムの決定フィードバック等化の使用に関する。
【０００２】
【従来の技術、及び、発明が解決しようとする課題】決
定フィードバック等化は、ある種の送信チャネルで発生
する記号間干渉、すなわち、ＩＳＩを補償するのによく
使用される技術である。従来の決定フィードバック等化
装置の場合には、送信信号点を表す受信信号のＩＳＩ成
分の推定値は、どの信号点が送信されたかの決定が行わ
れる前に、受信信号から差し引かれる。上記推定値は、
複数の予備決定の関数として発生し、通常、上記決定の
一次結合の関数として発生する。
【０００３】トレリス・コード化変調のような、コード
化変調を使用する通信システムで決定フィードバック等
化を使用すると、少なくとも一つの困った問題が起こ
る。より詳細に説明すると、送信信号点の解読プロセス
では、例えば、通常使用されるビタビ・デコーダで最尤
法解読を行うことにより、多くの信号間隔の遅延が生じ
る。しかし、決定フィードバック・イコライザ、すなわ
ち、ＤＦＥは、ＩＳＩ成分を推定するために、直前の決
定を必要とする。１９９１年１０月８日付のギトリン他
の米国特許第５，０５６，１１７号は、ビタビ・デコー
ダの各状態に対して個々のＤＦＥを供給することによ
り、上記問題を解決するジョイント・ビタビ・デコーダ
／ＤＦＥ装置を開示している。問題の状態からのトレリ
ス分岐に対する、いわゆる分岐メトリックスを計算する
際に使用するための、等化信号を発生するために、関連
ＤＦＥにおいては、各状態の生き残り経路に沿っての仮
の信号点決定が使用される。
【０００４】本発明は、コード化変調、および決定フィ
ードバック等化の両方を使用するシステム用の、上記方
法の更なる改良に関する。ある種の用途の場合には、送
信信号点の受信ストリームに、何等かの他の方法により
発生した第二の信号点がその内部に散在している、特殊
なコード化変調スキームの使用により発生した第一の信
号点を含む。上記特定の用途の一つとしては、１９９６
年１１月２５日付の本出願人の、同時係属米国特許出願
第０８／７５３，３５１号、および１９９７年５月１２
日付の米国特許出願第０８／８５５，８２９号に開示さ
れているタイプの確率的トレリス・コード化変調スキー
ムがある。本発明は、上記環境で使用するための、優れ
たデコーダ／ＤＦＥ、すなわち、ジョイント・ビタビ・
デコーダおよびＤＦＥ、特に本発明のビタビ・デコーダ
により形成された、第一の信号点に関する仮の決定に応
じて発生する、第二の信号点に対する推定ＩＳＩ成分に
関する。
【０００５】
【課題を解決するための手段】本発明の特定の実施形態
の場合には、ビタビ・デコーダのいわゆる最善の生き残
り経路に沿った信号点を、第二の（例示としてのコード
化していない）信号点の一つに対する推定ＩＳＩ成分を
形成するために使用されるＤＦＥへの入力となる、過去
の決定として使用することができ、送信信号点に関する
直接最終決定を行うことができる。上記決定も、ＤＦＥ
が何であれ、（上記の状態毎ＤＦＥのような）システム
で使用する場合に適用することができ、問題のコード化
していない信号点の数値を表す多数の後続の信号間隔上
で使用することができる。
【０００６】しかし、本発明の好適でより強力な実施形
態の場合には、第二の（ここでもまた、例示としてのコ
ード化されていない）信号点は形成されず、その状態に
関連するＤＦＥからの推定ＩＳＩ成分を使用して、各ビ
タビ・デコーダ状態に関連する仮の決定が行われる。第
二の各信号点の仮の決定は、関連状態に対する生き残り
経路を延長するために使用され、好適な実施形態の場合
には、その経路のメトリックを更新するために使用され
る。
【０００７】本発明の他の実施形態の場合には、上記ジ
ョイント・ビタビ・デコーダ／ＤＦＥには、もっと少な
い経路メトリックを持つ、少ない状態の数であるＭに関
連する生き残り経路だけが保持され、これらＭ個の各状
態に対する個々のＤＦＥが使用される。
【０００８】本発明のさらに他の実施形態の場合には、
ジョイント・ビタビ・デコーダ／ＤＦＥには、これらの
経路の二つまたはそれ以上がある状態になった場合で
も、もっとも少ない経路メトリックのある数Ｍが保持さ
れる。各生き残り経路に対しては、その入力がその経路
からの仮の過去の決定であるＤＦＥを使用して、等化信
号が形成され、その後、等化信号は、その経路を延長
し、その経路メトリックを更新するために使用される。
【０００９】
【発明の実施の形態】図１のデコーダ／ＤＦＥは、送信
信号点を表す信号ｘn が、連続した信号間隔のＮ番目に
対して発生する、受信モデムの例示としての部分であ
る。信号ｘn は、例示として、電話チャネルから受信し
た入力ライン信号のサンプリング、復調および恐らくフ
ィード・フォワード等化のような、従来のフロント・エ
ンド・ステップを使用するモデムで発生する。ｘn の四
つのコピーが形成され、等化信号ｘn (0)からｘn (3)を作
るために、各推定記号間干渉成分、すなわち、ＩＳＩ成
分が、各加算装置１０により、各コピーから差し引かれ
る。ＩＳＩ成分は、以下に説明するように、各決定フィ
ードバック・イコライザ２０により供給される。
【００１０】ｘn で表される送信信号点は、本出願人の
上記同時係属出願 ’３５１および’８２９に開示され
ているタイプの、確率的トレリス・コード化変調スキー
ムを例示として使用した送信モデムで発生したものであ
る。説明の都合上、送信機は、以下の説明を見れば分か
ると思うが、ｘn の四つのコピーが何故形成されるのか
を示す四つの状態を使用する。しかし、本発明の特定の
実施形態の場合には、上記特許出願に示す６４状態コー
ドのような他のコードを使用するのが好ましい。
【００１１】
【外１】 本明細書の表記法の場合、特定のｘnの数値に関するビ
タビ・デコーダ３０による出力である最終決定を、この
例の場合、八つの信号間隔により表示するが、これはビ
タビ・デコーダのいわゆる解読深度に対応する。本明細
書においては、説明の都合上、解読深度８を使用する。
実際には、解読深度は、使用されているコードにより異
なり、通常８より大きい。
【００１２】図１のビタビ・デコーダ３０は、以下に説
明するように、トレリス・コードの状態遷移図の連続し
たものである、いわゆるトレリスの表示を含む。図１
は、さらにトレリスを通して延びるいわゆる生き残り経
路を示す。各生き残り経路は、コードの四つの状態の一
つに関連していて、そこで終了する。これらの状態を、
０、１、２および３で示す。周知のように、送信モデム
のコード化装置は、一連の状態を通り、これら一連の状
態は、信号コンステレーションの信号点サブセットの一
意のシーケンスを定義する。コード化装置の出力は、そ
れぞれが上記のように定義されたサブセットのシーケン
スの、各サブセットから選択された信号点のシーケンス
である。
【００１３】ビタビ・デコーダのタスクは、信号点の最
も可能性の高い実際のシーケンスが何であるかを決定
し、そのタスクの最も重要な役目は、任意の時点の各状
態に導く、送信信号点の最も可能性の高いシーケンスを
決定することである。これらは上記の生き残り経路であ
り、各経路沿いの信号点は、仮の信号点決定のシーケン
スを構成する。各生き残り経路に対してメトリックが維
持され、以下に説明するように、現在の等化信号ｘn (0)
−ｘn (3)が、更新した経路メトリックを持つ、新しい生
き残り経路を決定するために使用される。それに基づい
て、送信信号点の一つ、より詳細に説明すると、（この
場合は）信号間隔にして八つ分前に送信されたものの数
値に関する最終決定が行われる。より詳細に説明する
と、好適なビタビ・デコーダの実施形態の場合には、こ
の時点で最も小さいメトリックを持つ、最善の生き残り
経路と呼ばれる経路が識別される。信号間隔にして八つ
分前のその経路上の信号点が、最終信号点決定と見なさ
れる。
【００１４】各ＤＦＥ２０は、コード状態０、１、２お
よび３の特定の一つと関連する。より詳細に説明する
と、各ＤＦＥは、その各ＩＳＩ推定値を、そのＤＦＥに
関連するコード状態に導く、生き残り経路に沿って存在
する仮の信号点決定の関数として発生する。この時点
で、新しく決定された、生き残り経路に沿った仮の信号
点決定の全体が、加算装置１０に送られるＩＳＩ推定値
の次の組の発生を準備するために、関連ＤＦＥに送られ
る。より詳細に説明すると、周知のように、ＤＦＥは、
その数値を、適合するように更新することができる係数
全体を使用して、入力した決定の結合（例示としての一
次結合）を形成することによって、そのＩＳＩ推定値を
形成する。それ故、各等化信号ｘn (0)−ｘn (3)が、コー
ドの特定の状態に関連していることを理解することがで
きるだろう。上記のコードの特定の状態とは、その等化
信号を形成するのに使用されたＩＳＩ推定値の発生が、
問題の状態に導く生き残り経路の関数として行われた状
態をさす。
【００１５】すでに説明したように、更新した経路メト
リックを持つ、新しい生き残り経路を決定するために、
現在の等化信号ｘn (0)−ｘn (3)を使用するプロセスは、
ビタビ・デコーダ３０の更新装置３１により実行され
る。図２を参照することができる。問題のコードは、現
在の各コード状態に対して、遷移することができるコー
ド化装置の、次の一つの状態または複数の状態を、何で
あるかを指定する、いわゆる状態遷移図が関連してい
る。それ故、更新装置３１内に実線および一点鎖線によ
り示したように、コードは、現在の状態０から次の状態
０または次の状態１に、また状態１から次の状態２また
は３に、また現在の状態２から次の状態０または１に、
また現在の状態３から次の状態２または３に遷移するこ
とができる。上記各遷移は、上記コンステレーション・
サブセットの一つに関連するが、このことはエンコーダ
が特定の現在の状態から、次の可能な状態の一つに遷移
すると、その状態遷移に関連するサブセットから取り出
した信号点が、送信機により出力されることを意味す
る。
【００１６】状態遷移図により指定された、（この場
合）八つの現在から次への各状態遷移に対して、いわゆ
る分岐メトリックが計算される。各遷移に対する分岐メ
トリックは、等化信号ｘn (0)−ｘn (3)の中の一つと、そ
の遷移に関連するサブセットの最も近い信号点との間の
ユークリッド距離の自乗によって表される。上記距離
は、通常、等化信号と関連サブセットとの間の距離であ
る。図２に示すように、八つの分岐メトリックの例示と
しての数値は、０．４、０．６、０．３、０．５、０．
５、０．２、０．２および０．１である。分岐メトリッ
クの任意の一つを計算するために使用する、等化信号ｘ
n (0)−ｘn (3)の中の特定の一つは、分岐が起こる状態に
関連する等化信号である。それ故、図に示すように、等
化信号ｘn (0)は、現在の状態０と、次の状態１との間の
分岐に対する、分岐メトリックを計算する際に使用され
る。ｘn (1)は、現在の状態１と、次の状態２および３と
の間の分岐に対する、分岐メトリックを計算する際に使
用される。ｘn (2)は、現在の状態２と、次の状態０およ
び１との間の分岐に対する、分岐メトリックを計算する
際に使用される。
【００１７】ｘn (3)は、現在の状態３と、次の状態２お
よび３との間の分岐に対する、分岐メトリックを計算す
る際に使用される。この時点では、八つの候補経路があ
り、その中の二つは四つの次の各状態につながってい
る。各候補経路は、対応する現在の状態の現在の経路メ
トリックと、対応する分岐の経路メトリックとの合計に
より示される、関連メトリックを持つ。例示としての四
つの現在の経路メトリックは、０．０、０．２、０．３
および０．５である。
【００１８】小さいほうの経路メトリックを持つ、これ
ら二つの候補経路の中の一つは、その状態に対する新し
い生き残り経路として宣言され、対応する経路メトリッ
クが、その状態に対する新しい経路メトリックになる。
例えば、現在の状態０および２から次の状態０へ導く候
補経路は、それぞれ、０．４（０．０＋０．４）および
０．８（０．３＋０．５）のメトリックを持ち、そのた
め、前者が次の状態０への生き残り経路になる。更新装
置３１に実線で示す分岐は、新しい生き残り経路の分岐
である。（周知のように、経路メトリックの数値が、レ
ジスタからオーバフローするほどに大きくなるのを防止
するために、正規化または他の技術を使用することがで
きる。しかし、図２に示す新しい経路メトリックは、予
め正規化した数値である。）
【００１９】この時点で、最善の生き残り経路は、状態
０に接続している経路であり、この経路は、最も小さい
新しい経路メトリックを持つ経路である。
【外２】
【００２０】今までの説明は、各連続送信信号点が、送
信エンコーダの状態が一つ進んだ場合に発生するとい
う、暗黙の仮定に基づくものであった。しかし、ある種
の用途の場合には、本出願人の上記同時係属出願に開示
されている確率的ＴＣＭ技術の場合のように、そうなら
ない場合もある。すなわち、送信エンコーダの状態が進
まなくても、一つの信号点が送信される場合もある。本
特許出願に開示した実施形態の場合には、上記信号点
は、コード化されていない「外側の」サブ・コンステレ
ーションから選択されるので、本明細書では「コード化
されていない信号点」と呼ぶ。
【００２１】本発明は、上記環境において、正確なＩＳ
Ｉ推定値を供給するために設計された、ジョイント・デ
コーダ／ＤＦＥに関し、本発明に従って、コード化され
ていない信号点に対するＩＳＩ推定値が、ビタビ・デコ
ーダにより形成されたコード化された信号点に関する仮
の決定に応じて発生する。
【００２２】本発明の特定の実施形態の場合には、ビタ
ビ・デコーダ内の、最善の生き残り経路に沿った信号点
を、コード化されていない信号点の一つに対する、ＩＳ
Ｉ推定値を形成するために使用するＤＦＥへの、過去の
決定入力として使用することができ、コード化されてい
ない信号点に関する、直接の最終決定を行うことができ
る。上記決定は、また（上記の状態毎ＤＦＥのような）
システムで使用されるどのようなＤＦＥにも適用され、
問題のコード化されていない信号点の数値を表すため
に、多数の後続の信号間隔に対して使用される。
【００２３】図３は、さらに効果的かつ好適な本発明の
実施形態である。この実施形態の場合には、コード化さ
れていない信号点に関する直接の最終決定は形成され
ず、その状態に関連するＤＦＥから供給されたＩＳＩ推
定値を使用する、ビタビ・デコーダに関連する仮の決定
が行われる。各コード化されていない信号点の仮の決定
は、関連状態に対する生き残り経路を延長するために使
用され、好適な実施形態の場合には、その経路メトリッ
クを更新するためにも使用される。
【００２４】この方法は、（ｎ＋１）番目の信号間隔
で、図３のデコーダ／ＤＦＥにより、図示のように実行
される。すなわち、（ｎ＋１）番目の信号法間隔の送信
信号点は、コード化されていない信号点の一つであった
と仮定する。受信信号ｘn+1が、コード化されていない
信号点を表しているので、更新装置３１で使用される状
態遷移図が、図４に示すようになるという点を除けば、
図３は図１に類似している。より詳細に説明すると、コ
ード化されていない信号点が発生した場合、送信コード
化装置の状態は前へ進まないので、コード化されていな
い信号点に対して、更新装置３１が使用する状態遷移図
は、単に四つの平行な分岐からなり、各分岐は現在の状
態から次の状態へ延びている。すなわち、現在の状態０
から次の状態０に、現在の状態１から次の状態１へとい
うように延びている。
【００２５】以下にさらに詳細に説明するように、各信
号が受信されるとすぐに、それがコード化信号点である
か、コード化されていない信号点であるかについての決
定が行われる。１ビットの制御信号Ｃの数値は、その決
定の結果を示す。コード化された（コード化されていな
い）信号点Ｃに対するＣ＝０（１）は、どの状態遷移図
を使用すべきかを決定するために、更新装置３１により
使用される。図２のそれは、コード化された信号点に対
するものであり、図４のそれはコード化されていない信
号点に対するものである。それ故、例示としての（ｎ＋
１）番目の信号間隔に対するＣ＝１は、図３に示すよう
になる。
【００２６】経路メトリックを更新し、生き残り経路を
発見するために、この時点で図４の状態遷移図を使用す
べきであると判断した場合には、全体の動作は、本質的
には前と同じになる。等化信号ｘn+1 (0)−ｘn+1 (3)の中
の各等化信号は、その等化信号と、送信コンステレーシ
ョンの最も近い信号点との間の、ユークリッド距離の自
乗によって示される、四つの各分岐メトリックを計算す
るために使用される。例示としての四つの分岐メトリッ
クは、０．５、０．２、０．３および０．３である。図
２の更新した経路メトリックである認識される、現在の
経路メトリック０．４、０．５、０．５および０．６
は、それ自身更新され、新しい更新経路メトリック０．
９、０．７、０．８および０．９が供給される。新しい
各状態には一本の経路しか延びていないので、新しい各
生き残り経路は、単に、その状態に接続していた生き残
り経路を延長したものに過ぎない。また前と同様に、最
善の生き残り経路が識別される。
【外３】 この出力は、信号間隔にして七つ分前からの、最善の生
き残り経路に沿った信号点である。
【００２７】図５は、上記特許出願に開示されているタ
イプの、確率的トレリス・コード化変調用の図１および
図３のデコーダ／ＤＦＥのブロック図と、機能説明図と
を結合したものである。それ故、コード化された信号点
は、全体の信号コンステレーションの、いわゆる内部サ
ブ・コンステレーションの信号点であり、コード化され
ていない信号点は、全体の信号コンステレーションの、
いわゆる外側サブ・コンステレーションの信号点であ
る。図に示すように、使用したコードは、本出願人の上
記’８２９特許出願の図５に示す、コード化装置により
実行されたコードである。
【００２８】図６は、上記コード用の状態遷移図であ
る。この図においては、分岐は、’３５１および’８２
９特許出願およびその付録に示す、ビット・ペア（Ｘ
１、Ｘ０）に対するビット・ペアの数値（０、０）、
（０、１）、（１、０）および（１、１）に対応する、
その関連内部サブ・コンステレーションの、サブセット
０、１、２および３で表してある。さらに、’８２９出
願の図６は、送信機の構造を示し、その付録ＩＩはコン
ステレーションを示す。
【００２９】次に、図５について説明すると、受信信号
ｘnは、コードの各状態に関連する等化信号を作るため
に、ブロック５１で処理される。図に示すように、この
ブロックの機能は、コードの各状態ｉに対するものであ
る。等化信号ｘn (i)は、その入力が、ｉ番目の状態に関
連する生き残り経路に沿った、仮の過去の決定であるＤ
ＦＥを使用して形成される。
【００３０】受信信号が、コード化された内部サブ・コ
ンステレーション信号点を表すのか、またはコード化さ
れていない外部サブ・コンステレーション信号点を表す
のかを示す信号が、以下に説明する方法で、サブ・コン
ステレーション決定ブロック５２により供給される。
【００３１】受信信号がコード化された内部サブ・コン
ステレーション信号点を示すものと判断されたと仮定し
た場合、スイッチ５３は、「下」の位置にあり、等化信
号は、ブロック５６で処理される。図に示すように、こ
のブロックの機能は、各状態ｉ用のものであり、ｘn (i)
が、ａ）各分岐に関連するサブセットの最も近い信号
点、およびｂ）図６の状態遷移図に基づいて、その状態
からの各分岐に対する分岐メトリックを、発見するため
に使用される。その後、ブロック５７において、同じ状
態遷移図に基づいて、経路メトリックおよび生き残り経
路が更新される。スイッチ５８は、この時点では、
「下」の位置にあり、その結果、流れはブロック５９に
進み、そこで最善の生き残り経路が発見され、最終出力
決定が行われる。
【００３２】一方、受信信号が、コード化されていない
外部サブ・コンステレーション信号点を表すものと判断
された場合には、スイッチ５３は「上」の位置にあり、
等化信号はブロック５４で処理される。図７の状態遷移
図が使用されるという点を除けば、このブロックの機能
は、ブロック５６の機能に本質的に類似している。図４
の状態遷移図の場合のように、図７の状態遷移図は、現
在の各状態から出て、同じ次の状態に接続する一つの分
岐からなる。各分岐は、全外部サブ・コンステレーショ
ンに関連する。それ故、図に示すように、このブロック
の機能は、コードの各状態ｉの機能であり、ｘn (i)が、
ａ）最も近い外部サブ・コンステレーション信号点、お
よびｂ）その状態からの、その分岐に対する分岐メトリ
ックを、発見するために使用される。その後、ブロック
５５において、すでに説明したように、経路メトリック
が更新され、生き残り経路が延長される。スイッチ５８
は、この時点では、「上」の位置にあり、その結果、流
れはブロック５９に進み、すでに説明したように、そこ
で最善の生き残り経路が発見され、最終出力決定が行わ
れる。
【００３３】信号ｘn が、内部または外部サブ・コンス
テレーション信号点を、表すものであるかどうかについ
ての判断は、ビタビ・デコーダが、その信号に関する最
終判断を供給するまで待てば、最も正確に行うことがで
きる。しかし、そのような決定は、信号を受信したらす
ぐ、サブ・コンステレーション決定ブロック５２で行わ
なければならない。しかし、このような決定を行うのを
助けるために、ビタビ・デコーダによりすでに「入手済
み」のものの、少なくとも一部を使用することができ
る。より詳細に説明すると、図に示すように、時間信号
ｘn を受信した時に、結合ステップ６２および決定フィ
ードバック等化ブロック６１を、等化信号ｘn (b)を形成
するために使用することができる。
【００３４】ブロック６１の入力は、ビタビ・デコーダ
の最善の生き残り経路からの仮の過去の決定である。信
号ｘn (b)が、内部または外部サブ・コンステレーション
の範囲内に含まれるか含まれないかに基づいて、サブ・
コンステレーション決定ブロック５２は、内部または外
部サブ・コンステレーション決定を行う。ＩＳＩ推定値
は、全部が正しくないことがあとで分かるかもしれな
い、過去の信号点の仮定のシーケンスに基づいているの
で、また受信信号が、内部または外部サブ・コンステレ
ーションからのものであるかどうかについての決定が、
システム全体の性能にとって重要なものであるので、サ
ブ・コンステレーションに関してエラーを起こさないよ
うに、さらに保護することが望ましい。この目的のため
に、コンステレーションは、その内部と外部サブ・コン
ステレーションとの間の距離が、そうでない場合、他の
設計基準による場合よりも長くなるように、例えば、全
体の変調スキームの有効最短距離より長くなるように、
設計することができる。付録Ｉに、上記コンステレーシ
ョンを示す。このコンステレーションは、内部および外
部サブ・コンステレーション間の距離が、１６から３２
になっている点を除けば、’８２９特許出願の付録ＩＩ
に記載したものと非常によく似ている。
【００３５】（’８２９出願に記載したように）ビット
奪取が起こるような用途の場合には、’８２９出願の付
録III に示すコンステレーションを、ビット奪取信号間
隔に対して使用することができる。その図５について説
明すると、ビット奪取信号間隔が発生したことを示すビ
ット奪取インジケータが、ブロック５２、５４および５
６に使用されいて、そのため、上記コンステレーション
が、このブロックで使用されている。そうしたい場合に
は、ビット奪取間隔に対する、内部／外部サブ・コンス
テレーション決定の信頼性を改善するために、代わり
に、付録ＩＩのコンステレーションを使用することがで
きるが、このコンステレーションは、’８２９出願の付
録III のコンステレーションと比較すると、内部および
外部サブ・コンステレーション４４との間が離れてい
る。
【００３６】ビット奪取についてさらに以下に説明す
る。一方では、送信信号点は、ビット奪取により他の信
号点として受信される恐れもあるが、これらの信号点両
方は、同じ送信ビット・パターンに、再びマップの形で
戻される。それ故、その観点からは、本出願人の’８２
９出願に記載したように、何も問題はない。しかし、信
号点の振幅に関する決定が、ＤＦＥにフィードバックさ
れ、受信中央局と受信モデムとの間のノイズおよび障害
により、中央局から受信モデムへ送信された信号点が、
二つの信号点の送信が行われた受信モデムで、誤った決
定が行われるほど、ずれてしまう恐れがあるという問題
が起こる。ＤＦＥでこのような誤った決定が行われる
と、解読プロセスの精度に対して悪影響がある。
【００３７】この状況に対処するには二つの方法があ
る。一つの方法は、コンステレーションを、ビット奪取
により組になる一組の信号点の間の距離が、少なくとも
全変調スキームの有効最短距離と同じになるように設計
する方法である。この方法を使用すれば、同じ組内の点
の間で決定を行う際のすべてのエラーが、必ず全性能の
エラーより大きくならないようにすることができる。ビ
ット奪取間隔に対して使用することができる、付録III
のコンステレーションは、この方法を使用している。ま
ず最初に、各組の点の間の距離が、非ビット奪取間隔に
対する付録Ｉのコンステレーションを使用する、全変調
スキームの有効最短距離「１５」より長く、少なくとも
１６であることに気が付くだろう。付録III のコンステ
レーションは、その最小の大きさの信号点が＋／−２４
７．５である、外部サブ・コンステレーションだけから
なる。より小さい振幅の信号点は使用することができな
い。何故なら、振幅２４７．５以下では、各組の信号点
の間の距離は１５より小さくなり、そのため、必要な設
計限度を超えてしまうからである。
【００３８】さらに、付録III のコンステレーション
の、異なる組の信号点の間の最短距離１６は、すでに全
変調スキームの有効最短距離より大きく、そのコンステ
レーションへのコード化を使用するメリットがない。こ
のコンステレーションの信号点の組立の数が、３０であ
ることに留意されたい。従ってこの方法は、付録ＩＩの
ケースに対するより、ビット奪取間隔中、１ビット少な
いものをサポートする。付録ＩＩのコンステレーション
を使用するか、または付録III のコンステレーションを
使用するかの選択は、より高い帯域幅効率を得るため
に、付録ＩＩのコンステレーションが供給する、より低
いレベルの誤り率性能で我慢できるかどうかを基準にし
て行われる。
【００３９】もう一つの方法は、コンステレーション
を、ビット奪取により組になる各組の点の間の距離が、
全変調スキームの有効最短距離よりはるかに短くなるよ
うにして、どれが送信されたかについての、受信機のエ
ラーのデコーダ／ＤＦＥ性能に対する影響を、無視でき
るようにする方法である。実際、例えば、各組の信号点
が相互に非常に接近している、コード化された内部サブ
・コンステレーション、および各組の信号点が大きく離
れている、コード化されていない外部サブ・コンステレ
ーションを持つ、これら両方の方法を一緒に使用するこ
ともできる。
【００４０】生き残り経路を選択するために、ビタビ・
デコーダで使用する上記方法は、思いだしてほしいのだ
か、ある状態に入るすべての経路の中で、最も小さい経
路メトリックを持つ経路が、生き残り経路として保持さ
れる、従来の状態指向方法を使用している。実際、この
方法は、ガウス・チャネルの場合には、最も望ましい方
法である。
【００４１】しかし、例えば、有意な量の記号間干渉を
起こすチャネルの場合には、もっと有利な代わりの方法
があることが分かった。本明細書では「経路指向」方法
と呼ぶ、その方法を使用すれば、生き残り経路として保
持されている経路は、二つまたはそれ以上の上記経路が
ある状態になった場合でも、最も小さい経路メトリック
を持つある数であるＭ本の経路である。この経路指向方
法は、はるかに簡単な構造のデコーダを使用して、状態
指向方法とほぼ同じ（または、ほとんど同じ）性能を持
つことができることが分かった。例えば、６４状態コー
ドを使用して、Ｍ＝１６を使用することができ、すなわ
ち、たった１６の最善の経路を保持することができ、各
状態に対して一つずつ、６４の経路が保持されている、
遙かに複雑な状態指向方法と、ほぼ同じ性能を達成する
ことができる。さらに、少なくとも一つのケースの場
合、もっと簡単な経路指向方法が、状態指向方法より優
れた性能を持っていることを発見した。
【００４２】デコーダをもっと簡単にするために、もっ
と少ない数の状態に接続している生き残り経路が保持さ
れ、これらの状態がもっと少ない経路メトリックを持つ
状態である、状態数の少ない状態指向方法を使用するこ
とができることは周知である。あるコードの場合には、
Ｍ個の状態に接続している経路を、保持する状態の数の
少ないスキームの複雑さは、Ｍ本の最善の経路を保持す
る、本出願人の経路指向方法の複雑さとほぼ同じであ
る。しかし、二つの上記のほぼ同じように複雑な方法の
間のように、ほとんどすべての場合、経路指向方法の性
能は、少なくとも同等であり、いくつかの場合には、遙
かに優れているように思われる。
【００４３】図８は、確率的ＴＣＭの現在のコンテクス
トの、ジョイント・デコーダ／ＤＦＥ用の、本出願人の
経路指向方法の実行を示す。より詳細に説明すると、図
８の種々の要素は、図５の要素と全く同じものか修正し
たものである。全く同じ要素には、同じ参照番号がつけ
てある。図８においては、ブロック５１、５４、５５、
５６および５７は、ブロック８５１、８５４、８５５、
８５６および８５７になっている。
【００４４】ブロック８５１、８５４および８５６にお
いては、等化信号ｘn (i)に対して行われた計算が、コー
ドの各状態に対してではなく、Ｍ本の最善の生き残り経
路のそれぞれに対して実行される。ブロック８５５およ
び８５７においては、図５に示すように、各状態に対し
て、更新生き残り経路およびその関連メトリックを識別
するのではなく、Ｍ本の最善の生き残り経路の新しい組
が識別される。
【００４５】上記説明は単に例示としてのものに過ぎな
い。それ故、例えば、当業者であれば、本明細書のブロ
ック図は、本発明の原理を実行する例示としての回路の
概念図であることを理解できるだろう。図に示す種々の
要素の機能は、好適な実施形態の場合には、個々のハー
ドウェア要素ではなく、一つまたはそれ以上のプログラ
ムされたプロセッサ、デジタル信号処理（ＤＳＰ）チッ
プ等により実行される。同様に、図に示すスイッチは、
概念的なものである。これらの機能は、通常、プログラ
ム・ロジックにより実行される。
【００４６】特許請求の範囲においては、特定の機能を
実行するための手段として表示されているすべての要素
は、例えば、ａ）その機能を実行する回路素子の組み合
わせ、ｂ）その機能を実行するためのソフトウェアを実
行するための、適当な回路と組み合わせた（それ故、フ
ァームウェア、マイクロコード等を含む）、すべての形
のソフトウェアを含む機能を実行するすべての方法を含
む。本発明は、上記特許請求の範囲により定義され、種
々の上記手段により供給される機能を、特許請求の範囲
に記載されている方法で組み合わせ、一体にする方法で
ある。それ故、本出願人は、これらの機能を提供するこ
とができるすべての手段を、本明細書に示す手段と同じ
ものと見なす。
【００４７】当業者であれば、本明細書に明示されてい
なくても、本発明の原理を実行する種々の装置を考案す
ることができ、そのような装置は本発明の精神および範
囲内に含まれることを理解できるだろう。
【００４８】付録Ｉ−ＩＩＩ
【図面の簡単な説明】
【図１】特定の時点における、本発明の原理を使用する
ジョイント・デコーダ／ＤＦＥの機能図である。
【図２】コード化信号点と、図１のデコーダ／ＤＦＥで
例示として使用される状態遷移図である。
【図３】後続の時点における図１のジョイント・デコー
ダ／ＤＦＥである。
【図４】コード化信号点と、デコーダ／ＤＦＥで例示と
して使用される状態遷移図である。
【図５】特定のコード化変調用の図１および図３のブロ
ック図／機能を結合したものである。
【図６】コード化信号点と、上記特定コード化変調で例
示として使用される状態遷移図である。
【図７】コード化信号点と、上記特定コード化変調で使
用される状態遷移図である。
【図８】図５に類似の図であるが、生き残り経路を選択
するための、状態指向とは反対の経路指向方法を実行す
るための修正した図である。

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 信号点、状態遷移図により定義された予
    め定めたコードを使用して発生した第一の複数の信号
    点、および上記予め定めたコードを使用しないで、発生
    した第二の複数の上記信号点のストリームを解読するた
    めの、最尤解読方法であって、 ａ）コードの複数の状態の少なくともいくつかに、それ
    ぞれ関連する経路メトリックを維持するステップと、 ｂ）受信した第一の複数の信号点のそれぞれに応じて、
    上記状態の上記のいくつかのそれぞれに対して、状態遷
    移図の特定の分岐により上記各状態が接続された次の各
    状態に関連する分岐メトリックを発生し、その関連する
    経路メトリックおよび発生した分岐メトリックに基づい
    て、上記状態の少なくともいくつかに対して、更新経路
    メトリックを計算するステップと、 ｃ）受信した第二の複数の信号点のそれぞれに応じて、
    上記状態の上記のいくつかのそれぞれに対して、特定の
    状態だけに関連する分岐メトリックを発生し、現在の経
    路メトリックおよび発生した分岐メトリックに基づき、
    上記状態の少なくともいくつかに対して、更新経路メト
    リックを計算するステップとからなる最尤解読方法。
  2. 【請求項２】 請求項１に記載の方法において、上記第
    一の複数の信号点が、第一の信号コンステレーションの
    信号点を表し、上記状態遷移図の各分岐が、上記第一の
    信号コンステレーションの各サブセットに関連し、ステ
    ップｂ）において、上記各分岐メトリックが、受信した
    第一の複数の上記各信号点と、上記特定の各分岐に関連
    するサブセットとの間の上記コンステレーション内の距
    離の関数である方法。
  3. 【請求項３】 請求項１または請求項２に記載の方法に
    おいて、上記第二の複数の信号点が、第二の信号コンス
    テレーションの信号点であり、ステップｃ）において、
    上記分岐メトリックが、受信した第二の複数の信号点の
    それぞれと、上記第二の信号コンステレーションの最も
    近い信号点との間の、上記第二の信号コンステレーショ
    ンの距離の関数である方法。
  4. 【請求項４】 請求項３に記載の方法において、上記第
    一および第二の信号コンステレーションが、全体の信号
    コンステレーションにおけるそれぞれのサブ・コンステ
    レーションである方法。
  5. 【請求項５】 請求項３に記載の方法において、更新経
    路メトリックに応じて、信号点の上記ストリームの数値
    に関する決定を行うステップをさらに含む方法。
  6. 【請求項６】 記号間干渉により劣化した信号点のスト
    リームを解読するためのビタビ・デコーダで使用するた
    めの方法であって、 ａ）受信した各信号点に応じて、複数の等化信号点を生
    成するステップであって、各等化信号点は、上記の受信
    した各信号点の符号間干渉成分におけるそれぞれの推定
    値の関数として生成され、各推定値が、上記ビタビ・デ
    コーダの現在の各生き残り経路の関数であるステップ
    と、 ｂ）上記ビタビ・デコーダに対する更新生き残り経路
    を、等化信号点の上記組の関数として生成するステップ
    と、 ｃ）上記ストリームの信号点の特定の一つに関する決定
    を、更新生き残り経路の少なくとも特定の一つの関数と
    して形成し、 特定のトレリス・コードを使用して発生した第一の複数
    の上記信号点、および他の方法で発生した第二の複数の
    上記信号点の関数として形成するステップとからなる方
    法。
  7. 【請求項７】 請求項６に記載の方法において、ステッ
    プａ）において、上記各推定値が、その入力決定とし
    て、現在の各生き残り経路に沿って存在する信号点にお
    ける上記ストリームの数値に関する、仮の決定を使用す
    る決定フィードバック・イコライザにより形成される方
    法。
  8. 【請求項８】 請求項６に記載の方法において、現在の
    上記各生き残り経路が、関連メトリックを持ち、ステッ
    プｂ）が、 複数の各候補経路に対して、経路メトリックを生成し、
    各候補経路は、上記の受信した信号点が上記の第一の複
    数の信号点の一つである場合にはｉ）トレリス・コード
    状態遷移図の分岐に沿って、トレリス・コードのその各
    終了状態から延びる、現在の生き残り経路の一つを含
    み、上記の受信した信号点が、上記第二の複数の信号点
    の一つである場合にはｉｉ）その同じ状態へのトレリス
    ・コードのその各終了状態から延びる、現在の生き残り
    経路の一つを含むステップと、 上記更新生き残り経路となる候補経路のいくつかを選択
    するステップであって、その選択が、候補経路に対して
    発生した経路メトリックに応じたものであるステップと
    からなる方法。
  9. 【請求項９】 信号点、状態遷移図により定義された予
    め定めたトレリス・コードを使用して、発生した第一の
    複数の上記信号点、および上記予め定めたコードを使用
    しないで、発生した第二の複数の上記信号点のストリー
    ムを解読するための方法であって、 コード・トレリスを通して、それぞれがコードの各状態
    で終わっている、複数の各生き残り経路に関連する経路
    メトリックを維持するステップと、 受信した上記信号点の一つに応じて複数の各候補経路に
    対する更新経路メトリックを生成するステップであっ
    て、それぞれの更新経路メトリックは、上記受信した信
    号点が、上記第一の複数の信号点の一つである場合には
    ａ）上記状態遷移図の分岐に沿って、各終了状態から延
    びる各生き残り経路を含み、上記の受信した信号点が、
    上記第二の複数の信号点である場合にはｂ）その同じ状
    態に各終了状態から延びる各生き残り経路を含むステッ
    プと、 候補経路から新しい生き残り経路を、更新経路メトリッ
    クの関数として識別するステップと、 上記複数の信号点の前に受信した一つの数値に関する決
    定を、上記の新しい生き残り経路における少なくとも一
    つの関数として形成するステップとからなる方法。
JP18706998A 1997-07-02 1998-07-02 ジョイント・ビタビ・デコーダおよび決定フィードバック・イコライザ Expired - Fee Related JP3280622B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US5156197P 1997-07-02 1997-07-02
US60/051561 1997-09-24
US08/936,649 US5872817A (en) 1997-07-02 1997-09-24 Joint viterbi decoder and decision feedback equalizer
US08/936649 1997-09-24

Publications (2)

Publication Number Publication Date
JPH11150481A true JPH11150481A (ja) 1999-06-02
JP3280622B2 JP3280622B2 (ja) 2002-05-13

Family

ID=26729558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18706998A Expired - Fee Related JP3280622B2 (ja) 1997-07-02 1998-07-02 ジョイント・ビタビ・デコーダおよび決定フィードバック・イコライザ

Country Status (4)

Country Link
US (1) US5872817A (ja)
EP (1) EP0889612B1 (ja)
JP (1) JP3280622B2 (ja)
KR (1) KR100583897B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003509899A (ja) * 1999-09-10 2003-03-11 エリクソン インコーポレイテッド 結合された等化及び復号技術
JP2003509964A (ja) * 1999-09-13 2003-03-11 フランス テレコム トレリスによって定義されるコードによって保護されるデジタル信号のデコーディングおよび結合イコライゼーションの方法
JP2003527041A (ja) * 2000-03-16 2003-09-09 クゥアルコム・インコーポレイテッド 干渉キャンセルに基づく結合されたソフト判定と復号のための方法と装置
JP2012514403A (ja) * 2008-12-31 2012-06-21 エスティー‐エリクソン、ソシエテ、アノニム 同期ｏｆｄｍシステムにおける干渉基地局の干渉相殺のためのプロセスおよびレシーバ

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6195386B1 (en) * 1994-09-26 2001-02-27 Texas Instruments Incorporated Parallel decision feedback equalizer
US6151370A (en) * 1998-02-12 2000-11-21 Lucent Technologies Inc. Path-oriented decoder for signal-dependent noise
EP0946024A1 (de) * 1998-03-25 1999-09-29 Ascom Systec AG Entscheidungsrückgekoppelte Entzerrung, insbesondere für Datenvermittlung über Stromversorgungsnetzwerken
US6477200B1 (en) 1998-11-09 2002-11-05 Broadcom Corporation Multi-pair gigabit ethernet transceiver
DE69922405T2 (de) * 1998-11-09 2006-01-12 Broadcom Corp., Irvine Verfahren und system zur entscheidungrückgekoppelten dekodierung
US6253345B1 (en) 1998-11-13 2001-06-26 Broadcom Corporation System and method for trellis decoding in a multi-pair transceiver system
US6252904B1 (en) * 1998-11-13 2001-06-26 Broadcom Corporation High-speed decoder for a multi-pair gigabit transceiver
US6226332B1 (en) 1998-11-13 2001-05-01 Broadcom Corporation Multi-pair transceiver decoder system with low computation slicer
US6249544B1 (en) 1998-11-13 2001-06-19 Broadcom Corporation System and method for high-speed decoding and ISI compensation in a multi-pair transceiver system
US6421395B1 (en) * 1999-02-09 2002-07-16 Lucent Technologies Inc. Termination of coded or uncoded modulation with path-oriented decoder
US6553518B1 (en) 1999-03-08 2003-04-22 International Business Machines Corporation Severe error detectors, methods and computer program products that use constellation specific error event thresholds to detect severe error events during demodulation of a signal comprising symbols from a plurality of symbol constellations
US6661847B1 (en) 1999-05-20 2003-12-09 International Business Machines Corporation Systems methods and computer program products for generating and optimizing signal constellations
US6570919B1 (en) * 1999-07-30 2003-05-27 Agere Systems Inc. Iterative decoding of data packets employing decision feedback equalization
US6356586B1 (en) * 1999-09-03 2002-03-12 Lucent Technologies, Inc. Methods and apparatus for parallel decision-feedback decoding in a communication system
US6823017B1 (en) 1999-10-29 2004-11-23 International Business Machines Corporation Systems, methods and computer program products for filtering glitches from measured values in a sequence of code points
US6826157B1 (en) 1999-10-29 2004-11-30 International Business Machines Corporation Systems, methods, and computer program products for controlling data rate reductions in a communication device by using a plurality of filters to detect short-term bursts of errors and long-term sustainable errors
US6816545B1 (en) 1999-10-29 2004-11-09 International Business Machines Corporation Systems, methods and computer program products for identifying digital impairments in modems based on clusters and/or skips in pulse code modulation signal levels
US6611563B1 (en) 1999-10-29 2003-08-26 International Business Machines Corporation Systems, methods and computer program products for data mode refinement of modem constellation points
US6505222B1 (en) 1999-10-29 2003-01-07 International Business Machines Corporation Systems methods and computer program products for controlling undesirable bias in an equalizer
US6792040B1 (en) 1999-10-29 2004-09-14 International Business Machines Corporation Modems having a dual power mode capability and methods of operating same
US6792004B1 (en) 1999-10-29 2004-09-14 International Business Machines Corporation Systems, methods and computer program products for averaging learned levels in the presence of robbed-bit signaling based on proximity
US6650657B1 (en) 1999-10-29 2003-11-18 International Business Machines Corporation Systems, methods and computer program products for identifying digital impairments in modem signals
US6823004B1 (en) 1999-10-29 2004-11-23 International Business Machines Corporation Methods, systems and computer program products for monitoring performance of a modem during a connection
US6765955B1 (en) 1999-10-29 2004-07-20 International Business Machines Corporation Methods, systems and computer program products establishing a communication configuration for a modem connection to compensate for echo noise
US6662322B1 (en) 1999-10-29 2003-12-09 International Business Machines Corporation Systems, methods, and computer program products for controlling the error rate in a communication device by adjusting the distance between signal constellation points
US6754258B1 (en) 1999-10-29 2004-06-22 International Business Machines Corporation Systems, methods and computer program products for averaging learned levels in the presence of digital impairments based on patterns
US6754294B1 (en) 1999-11-12 2004-06-22 Cornell Research Foundation, Inc. Dual equalizer for use in an receiver and method of operation
JP3515720B2 (ja) 1999-11-22 2004-04-05 松下電器産業株式会社 ビタビ復号器
US6690739B1 (en) 2000-01-14 2004-02-10 Shou Yee Mui Method for intersymbol interference compensation
EP1119145A1 (en) 2000-01-20 2001-07-25 TELEFONAKTIEBOLAGET LM ERICSSON (publ) Parallel decision feedback equalizer with adaptive thresholding based on noise estimates
US6600617B1 (en) 2000-03-07 2003-07-29 International Business Machines Corporation Method and apparatus for adjusting digital filter taps based upon minimization of viterbi margin counts
AU2001243566A1 (en) * 2000-03-10 2001-09-24 Broadcom Corporation Architecture for very high-speed decision feedback sequence estimation
EP1224783A2 (en) * 2000-04-06 2002-07-24 Lucent Technologies Inc. Upstream data transmission
US6760385B1 (en) * 2000-05-30 2004-07-06 Adtran, Inc. Universal parallel processing decoder
US7072392B2 (en) * 2000-11-13 2006-07-04 Micronas Semiconductors, Inc. Equalizer for time domain signal processing
US6940557B2 (en) * 2001-02-08 2005-09-06 Micronas Semiconductors, Inc. Adaptive interlace-to-progressive scan conversion algorithm
US7006566B2 (en) * 2001-04-10 2006-02-28 Koninklijke Philips Electronics N.V. Two stage equalizer for trellis coded systems
US6734920B2 (en) 2001-04-23 2004-05-11 Koninklijke Philips Electronics N.V. System and method for reducing error propagation in a decision feedback equalizer of ATSC VSB receiver
US6823489B2 (en) * 2001-04-23 2004-11-23 Koninklijke Philips Electronics N.V. Generation of decision feedback equalizer data using trellis decoder traceback output in an ATSC HDTV receiver
US6829297B2 (en) * 2001-06-06 2004-12-07 Micronas Semiconductors, Inc. Adaptive equalizer having a variable step size influenced by output from a trellis decoder
US7190744B2 (en) * 2001-06-07 2007-03-13 Micronas Semiconductors, Inc. Error generation for adaptive equalizer
US7418034B2 (en) * 2001-06-19 2008-08-26 Micronas Semiconductors. Inc. Combined trellis decoder and decision feedback equalizer
US6760373B2 (en) 2001-08-02 2004-07-06 Aware, Inc. Systems and methods for multicarrier modulation using multi-tap frequency-domain equalizer and decision feedback
US7092438B2 (en) * 2002-01-22 2006-08-15 Siemens Communications, Inc. Multilevel decision feedback equalizer
US20030235259A1 (en) * 2002-04-04 2003-12-25 Jingsong Xia System and method for symbol clock recovery
US20030206053A1 (en) * 2002-04-04 2003-11-06 Jingsong Xia Carrier recovery for DTV receivers
US7376181B2 (en) * 2002-04-05 2008-05-20 Micronas Semiconductors, Inc. Transposed structure for a decision feedback equalizer combined with a trellis decoder
US7321642B2 (en) * 2002-04-05 2008-01-22 Micronas Semiconductors, Inc. Synchronization symbol re-insertion for a decision feedback equalizer combined with a trellis decoder
US6995617B2 (en) * 2002-04-05 2006-02-07 Micronas Semiconductors, Inc. Data-directed frequency-and-phase lock loop
US7272203B2 (en) * 2002-04-05 2007-09-18 Micronas Semiconductors, Inc. Data-directed frequency-and-phase lock loop for decoding an offset-QAM modulated signal having a pilot
US6980059B2 (en) * 2002-04-05 2005-12-27 Micronas Semiconductors, Inc. Data directed frequency acquisition loop that synchronizes to a received signal by using the redundancy of the data in the frequency domain
AU2003254284A1 (en) * 2002-08-01 2004-02-23 Aware, Inc. Multi-tap frequency domain equalization with decision feedback and trellis decoding
CA2544244C (en) * 2002-08-01 2008-10-21 Research In Motion Limited Always-on wireless internet protocol communication
KR20040025516A (ko) * 2002-09-19 2004-03-24 삼성전자주식회사 단일반송파수신기의 채널등화기 및 그의 등화방법
CN100413295C (zh) * 2002-11-01 2008-08-20 上海奇普科技有限公司 一种改进误差信号生成的自适应均衡器
US7003716B2 (en) * 2002-12-26 2006-02-21 Zydas Technology Corp. Method and apparatus for using multi-dimensional trellis codes over multi-path channels
KR100539248B1 (ko) 2004-02-05 2005-12-27 삼성전자주식회사 결정 피드백 이퀄라이저 및 피드백 필터 계수 업데이트 방법
US20090252202A1 (en) * 2004-12-10 2009-10-08 Koninklijke Philips Electronics, N.V. Method and apparatus for enhanced decoding in multi-band ultra-wideband communications
CN100364257C (zh) * 2005-05-26 2008-01-23 上海奇普科技有限公司 和nr码结合的时域自适应均衡器
US20070183489A1 (en) * 2006-02-07 2007-08-09 Samsung Electronics Co., Ltd. Apparatus for decoding a signal and method thereof and a trellis coded modulation decoder and method thereof
US7912119B2 (en) * 2007-08-23 2011-03-22 Freescale Semiconductor, Inc. Per-survivor based adaptive equalizer
US20130028299A1 (en) * 2011-07-26 2013-01-31 Himax Media Solutions, Inc. Adaptive ethernet transceiver with joint decision feedback equalizer and trellis decoder
US8938035B1 (en) 2012-02-29 2015-01-20 Marvell International Ltd. System and method for transferring data over a two-pair communication system
CN102882817B (zh) * 2012-09-26 2017-07-14 华为技术有限公司 均衡电路、数据传输系统和均衡方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US617678A (en) 1899-01-10 emery
US5056117A (en) * 1989-08-07 1991-10-08 At&T Bell Laboratories Decision feedback equalization with trellis coding
US5775855A (en) * 1995-06-08 1998-07-07 Valenite Inc. Cutting insert and cutter for milling
JP3171772B2 (ja) * 1995-08-23 2001-06-04 沖電気工業株式会社 ビタビ復号方法及びビタビ復号装置
US5953376A (en) 1996-09-26 1999-09-14 Lucent Technologies Inc. Probabilistic trellis coded modulation with PCM-derived constellations
US6157678A (en) 1996-12-18 2000-12-05 Lucent Technologies Inc. Probabilistic trellis/coded modulation with PCM-derived constellations

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003509899A (ja) * 1999-09-10 2003-03-11 エリクソン インコーポレイテッド 結合された等化及び復号技術
JP2003509964A (ja) * 1999-09-13 2003-03-11 フランス テレコム トレリスによって定義されるコードによって保護されるデジタル信号のデコーディングおよび結合イコライゼーションの方法
JP2003527041A (ja) * 2000-03-16 2003-09-09 クゥアルコム・インコーポレイテッド 干渉キャンセルに基づく結合されたソフト判定と復号のための方法と装置
JP4927285B2 (ja) * 2000-03-16 2012-05-09 クゥアルコム・インコーポレイテッド 干渉キャンセルに基づく結合されたソフト判定と復号のための方法と装置
JP2012514403A (ja) * 2008-12-31 2012-06-21 エスティー‐エリクソン、ソシエテ、アノニム 同期ｏｆｄｍシステムにおける干渉基地局の干渉相殺のためのプロセスおよびレシーバ

Also Published As

Publication number Publication date
KR19990013737A (ko) 1999-02-25
EP0889612A2 (en) 1999-01-07
EP0889612A3 (en) 2000-08-09
EP0889612B1 (en) 2011-05-18
JP3280622B2 (ja) 2002-05-13
US5872817A (en) 1999-02-16
KR100583897B1 (ko) 2006-11-30

Similar Documents

Publication Publication Date Title
JP3280622B2 (ja) ジョイント・ビタビ・デコーダおよび決定フィードバック・イコライザ
CA2032867C (en) Maximum likelihood sequence estimation apparatus
EP0206770B1 (en) Coded modulation system with a simplified decoder capable of reducing the effects of channel distortion
US6178209B1 (en) Method of estimating trellis encoded symbols utilizing simplified trellis decoding
EP1151589B1 (en) Modem with a reduced state maximum likelihood sequence estimator
US8699557B2 (en) Pipelined decision-feedback unit in a reduced-state Viterbi detector with local feedback
US8949700B2 (en) Method and apparatus for joint equalization and decoding of multidimensional codes transmitted over multiple symbol durations
US7042938B2 (en) Soft bit computation for a reduced state equalizer
US6151370A (en) Path-oriented decoder for signal-dependent noise
US6233286B1 (en) Path-oriented decoder using refined receiver trellis diagram
JPH11500586A (ja) 可変判断深さを用いてディジタル・データをデコードするシステム
JP2001230682A (ja) 複雑性を低減した系列推定技術のクリティカルパスを短縮する方法および装置
US5185747A (en) Data symbol estimation
KR20010033691A (ko) 최적화 전송 컨스텔레이션을 이용한 ｐｃｍ 업스트림 전송시스템, 장치 및 방법
Hayes The Viterbi algorithm applied to digital data transmission
JP3683501B2 (ja) 経路指向復号器による符号化または非符号化変調の終了
KR100415939B1 (ko) 무선 수신기에서 채널 디코딩을 위한 확실성 정보를발생시키는 방법 및 해당하는 무선 수신기
JP4024364B2 (ja) デジタル伝送システム、デジタル信号の受信機及びデジタル信号の受信方法
US6442212B1 (en) Method and apparatus for transmission of digital data
EP0430413B1 (en) Data symbol estimation
US5751734A (en) Decoding method and apparatus using trace deletion for Viterbi algorithm
Crozier et al. Microprocessor based Implementation and Testing of a simple Viterbi Detector
Lou et al. Efficient implementation of parallel decision feedback decoders for broadband applications
JP2894406B2 (ja) 最尤系列推定装置
WO1998039848A1 (fr) Procede d'estimation serielle

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080222

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090222

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100222

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110222

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110222

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120222

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130222

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130222

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140222

Year of fee payment: 12

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees