JPH11150215A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH11150215A
JPH11150215A JP31398697A JP31398697A JPH11150215A JP H11150215 A JPH11150215 A JP H11150215A JP 31398697 A JP31398697 A JP 31398697A JP 31398697 A JP31398697 A JP 31398697A JP H11150215 A JPH11150215 A JP H11150215A
Authority
JP
Japan
Prior art keywords
resin
semiconductor element
back surface
semiconductor device
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31398697A
Other languages
Japanese (ja)
Inventor
Junichi Watanabe
純一 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP31398697A priority Critical patent/JPH11150215A/en
Publication of JPH11150215A publication Critical patent/JPH11150215A/en
Pending legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To decrease the warping of a semiconductor element mounted by a TAB method and to improve the strength of the semiconductor element itsef at the same time by providing the protective film of a heat shrinkable resin on the main surface and providing a heat shrinking resin on the back surface. SOLUTION: First and second circut protective films 3 and 4 comprising glass-based material and polyimide resin are applied and formed under a wafer state. The formation of a back-surface layer 5 comprising the polyimide resin is conducted by applying the resin by a spinner on the back surface of the wafer and thereafter heating the resin at 20 deg.C for 30 minutes. Then, even if warping of the wafer is generated due to shrinking due to at the forming time of the second circuit protective film, the warping due to the shrinking of the second circut protective film 4 made of the polyimide resin is offset by the shrinking of the polyimide resin forming the back surface film 5. Therefore, as a result the warping of the wafer is decreased. By cutting out the wafer in a chip shape, the semiconductor device, wherein the warping is less when the shape is made thin and long, is obtained.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特にTAB方式により搭載する半導
体素子の反り及び強度に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly to a warp and strength of a semiconductor element mounted by a TAB method.

【0002】[0002]

【従来の技術】近年、携帯型装置はより小型化及び軽量
化される傾向が進んでいる。携帯型装置の製造コストを
低く抑えることも併せて、用いる半導体素子について
も、更なる縮小化が望まれている。そのため、用いられ
る半導体素子は従来よりも細長くなっている。これは、
正方形に近い形状の半導体素子と比べて、長方形で細長
いものほどわずかな幅にも実装できるためである。
2. Description of the Related Art In recent years, portable devices have tended to be smaller and lighter. In addition to keeping the manufacturing cost of the portable device low, further miniaturization of the semiconductor element used is desired. For this reason, the semiconductor element used is longer than before. this is,
This is because, as compared with a semiconductor element having a shape close to a square, a rectangular and elongated element can be mounted with a small width.

【0003】半導体素子を細長くした場合、従来には複
数の半導体素子により何らかの装置を制御していたもの
を、より少ない半導体素子で制御できるようになる。こ
れは、半導体素子上にボンディングパッドを配置する場
合、半導体素子の辺の長さにより配置個数が限定され、
外部との電気的接続が制限されるためである。この細長
化した半導体素子の長辺をより長くすれば、用いる半導
体素子の数が減少し低コスト化を図ることができる。
When a semiconductor device is elongated, a device which has conventionally been controlled by a plurality of semiconductor devices in some device can be controlled by a smaller number of semiconductor devices. This is because, when arranging bonding pads on a semiconductor element, the number of arrangement is limited by the length of a side of the semiconductor element,
This is because the electrical connection with the outside is limited. If the longer side of the elongated semiconductor element is made longer, the number of semiconductor elements to be used is reduced and cost reduction can be achieved.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、半導体
素子の形状が細長くなるほど、半導体素子の反りが発生
しやすくなる。この反りは、図3に示す従来の半導体装
置の断面図において、半導体素子の回路パターニング面
を保護する目的でポリイミド樹脂等の樹脂からなる保護
膜を形成する際に、この樹脂が収縮するために生じる。
この反りは、半導体素子の長手方向において発生しやす
い。
However, as the shape of the semiconductor element becomes slender, the semiconductor element is more likely to be warped. This warpage is caused by the shrinkage of the resin when a protective film made of a resin such as a polyimide resin is formed for the purpose of protecting the circuit patterning surface of the semiconductor element in the cross-sectional view of the conventional semiconductor device shown in FIG. Occurs.
This warpage tends to occur in the longitudinal direction of the semiconductor element.

【0005】前記半導体素子の反りは、実装時のボンデ
ィング工程で悪影響を及ぼす。特にTAB(Tape Autom
eted Bonding)方式のパッケージに実装する際に、半導
体素子に反りが存在すると、インナーリードとボンディ
ングパッド間に位置ずれが生じる。TAB方式による実
装は、切り出した寸法が(半導体素子+テープ状のリー
ド端子)となり高密度の実装が実現できるので、小型化
した携帯型装置の製造に適している。しかし、この位置
ずれが生じると良好な接合が得られず、ボンディング強
度が低下する可能性が高くなる。半導体素子の反りを低
減し、併せて強度を向上することができる何らかの対策
が必要である。
The warpage of the semiconductor element has an adverse effect on a bonding step during mounting. Especially TAB (Tape Autom
When the semiconductor device is warped when mounted on a package of the eted bonding type, a displacement occurs between the inner lead and the bonding pad. The mounting by the TAB method is suitable for manufacturing a miniaturized portable device because the cut-out dimensions are (semiconductor element + tape-shaped lead terminals) and high-density mounting can be realized. However, if this displacement occurs, good bonding cannot be obtained, and the possibility of lowering the bonding strength increases. It is necessary to take some measures capable of reducing the warpage of the semiconductor element and improving the strength at the same time.

【0006】また、半導体素子の形状が細長くなるほ
ど、長手方向の強度が低下する問題が生じる。半導体素
子のボンディング時や搬送時、あるいは装置や基板への
実装時などにおいて、外的ストレスにより半導体素子の
欠けや破損が起こりやすくなっている。
Further, as the shape of the semiconductor element becomes elongated, there is a problem that the strength in the longitudinal direction is reduced. At the time of bonding or transporting a semiconductor element, or at the time of mounting on a device or a substrate, the semiconductor element tends to be chipped or damaged by external stress.

【0007】本発明が解決しようとする課題は、TAB
方式により実装を行う半導体素子の反りを低減し、併せ
て半導体素子自体の強度を向上することができる半導体
装置及びその製造方法を提供することである。
The problem to be solved by the present invention is TAB
An object of the present invention is to provide a semiconductor device capable of reducing warpage of a semiconductor element mounted by a method and improving the strength of the semiconductor element itself, and a method of manufacturing the same.

【0008】[0008]

【課題を解決するための手段】前記課題を解決するため
本発明の半導体装置は、TAB方式により搭載する半導
体素子の回路がパターニングされた主表面に熱収縮性樹
脂から成る保護膜を有し、裏面に熱収縮性を有する樹脂
の層を有することを特徴とする。
According to the present invention, there is provided a semiconductor device having a protection film made of a heat-shrinkable resin on a main surface on which a circuit of a semiconductor element mounted by a TAB method is patterned, A heat-shrinkable resin layer is provided on the back surface.

【0009】また、本発明の半導体装置は、熱収縮性を
有する樹脂がポリイミド樹脂又はエポキシ樹脂からなる
ことを特徴とする。
Further, the semiconductor device of the present invention is characterized in that the heat-shrinkable resin is made of a polyimide resin or an epoxy resin.

【0010】本発明の半導体装置の製造方法は、TAB
方式により搭載する半導体素子の回路がパターニングさ
れた主表面に熱収縮性樹脂から成る保護膜を形成する工
程と、裏面に熱収縮性を有する樹脂の層を形成する工程
とを有することを特徴とする。
[0010] The method of manufacturing a semiconductor device according to the present invention comprises the steps of:
Forming a protective film made of a heat-shrinkable resin on a patterned main surface of a circuit of a semiconductor element to be mounted by a method, and forming a heat-shrinkable resin layer on a back surface. I do.

【0011】また、本発明の半導体装置の製造方法は、
半導体素子の主表面及び裏面に熱収縮性を有する樹脂の
層を形成する工程が、ウェーハの状態で行うことを特徴
とする。
Further, a method of manufacturing a semiconductor device according to the present invention
The step of forming a heat-shrinkable resin layer on the main surface and the back surface of the semiconductor element is performed in a wafer state.

【0012】さらに、本発明の半導体装置の製造方法
は、熱収縮性を有する樹脂がポリイミド樹脂又はエポキ
シ樹脂であることを特徴とする。
Further, the method of manufacturing a semiconductor device according to the present invention is characterized in that the heat-shrinkable resin is a polyimide resin or an epoxy resin.

【0013】[0013]

【発明の実施の形態】以下に、本発明の半導体装置及び
その製造方法の実施の形態について説明する。本発明の
半導体装置は、半導体素子の回路がパターニングされて
いる主表面のみならず、半導体基板の回路がパターニン
グされていない裏面にも、加熱することにより収縮する
熱収縮性を有する樹脂による層(膜)が形成されてな
る。この樹脂による層は、従来の一般的な半導体基板に
も形成されている回路保護膜となるものである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of a semiconductor device and a method of manufacturing the same according to the present invention will be described. In the semiconductor device of the present invention, not only the main surface on which the circuit of the semiconductor element is patterned but also the back surface on which the circuit of the semiconductor substrate is not patterned, a layer made of a heat-shrinkable resin which shrinks when heated. Film) is formed. This resin layer serves as a circuit protection film also formed on a conventional general semiconductor substrate.

【0014】一方、回路がパターニングされていない面
に形成する樹脂による層は、半導体装置の製造工程にお
いて前記回路保護膜を形成する際に、回路保護膜となる
樹脂を加熱して収縮することにより半導体基板に反りが
発生するのを防ぐために設けられるものである。即ち、
半導体装置の製造工程において回路がパターニングされ
ている主表面に形成する回路保護膜の形成時に樹脂が収
縮することが原因となり発生する反りを、半導体基板の
裏面に樹脂を塗布し収縮させることで、反りを相殺し緩
和するためのものとなる。この裏面層は同時に半導体基
板の保護層となる。
On the other hand, the resin layer formed on the surface where the circuit is not patterned is formed by heating and shrinking the resin to be the circuit protective film when the circuit protective film is formed in the semiconductor device manufacturing process. This is provided to prevent the semiconductor substrate from warping. That is,
In the manufacturing process of the semiconductor device, the warpage that occurs due to the resin shrinking at the time of forming the circuit protective film formed on the main surface where the circuit is patterned is applied by shrinking the resin on the back surface of the semiconductor substrate, This is to offset and alleviate the warpage. This back layer simultaneously serves as a protective layer for the semiconductor substrate.

【0015】本発明の半導体装置の製造方法は、前記の
通り半導体素子の反りは回路がパターニングされた主表
面に樹脂により形成された保護膜が、形成工程において
収縮するために生じるため、半導体素子の回路がパター
ニングされている面と反対の面、即ち裏面にも熱収縮性
を有する樹脂を塗布する工程を有する。これまで回路パ
ターニング主表面の保護膜でのみ起こっていた収縮を、
裏面にも熱収縮性を有する樹脂を塗布することで裏面側
でも収縮させ、両面の反りを相殺して半導体素子全体と
しての反りを低減しようとするものであるる。
In the method of manufacturing a semiconductor device according to the present invention, as described above, the warpage of the semiconductor element occurs because the protective film formed of resin on the main surface on which the circuit is patterned shrinks in the forming step. A step of applying a heat-shrinkable resin to the surface opposite to the surface on which the circuit is patterned, that is, the back surface. Until now, the shrinkage that had occurred only in the protective film on the main surface of the circuit patterning,
By applying a heat-shrinkable resin also to the back surface, the back surface side is also shrunk, thereby canceling the warpage of both surfaces and reducing the warpage of the semiconductor element as a whole.

【0016】半導体素子の裏面に塗布する樹脂は、回路
パターニング主表面に塗布形成された樹脂保護膜と同じ
のものに限らない。一般的に保護膜は熱収縮性を有する
ポリイミド樹脂が用いられている。しかし、エポキシ樹
脂等の他の熱収縮性を有する樹脂を用いることも可能で
ある。その際には、保護膜となる主表面に塗布する樹脂
と裏面に塗布する樹脂との熱収縮性が同程度であること
が望ましい。
The resin applied to the back surface of the semiconductor element is not limited to the same resin protective film applied and formed on the main surface of the circuit patterning. Generally, a heat-shrinkable polyimide resin is used for the protective film. However, it is also possible to use another heat-shrinkable resin such as an epoxy resin. In this case, it is desirable that the resin applied to the main surface serving as the protective film and the resin applied to the back surface have substantially the same heat shrinkability.

【0017】このように反りが低減された半導体素子が
得られるため、TAB方式によりパッケージに実装する
工程においても、インナーリードとボンディングパッド
間に位置ずれが生じず、良好に実装が達成される。
Since a semiconductor element with reduced warpage is obtained, no displacement occurs between the inner leads and the bonding pads even in the step of mounting the package by the TAB method, and good mounting is achieved.

【0018】また、半導体素子の裏面に樹脂層が形成さ
れることにより、外部からのストレスに対する半導体素
子自体の強度を向上させる効果が得られる。これにより
細長化した半導体素子の強度向上を図ることができる。
Further, by forming the resin layer on the back surface of the semiconductor element, the effect of improving the strength of the semiconductor element itself against external stress can be obtained. Thereby, the strength of the elongated semiconductor element can be improved.

【0019】[0019]

【実施例】実施例1 以下に、本発明半導体装置及びその製造方法の実施例に
ついて説明する。図1には本発明の実施例1の半導体装
置を説明するための断面図を示す。本発明の半導体装置
の製造方法においては、まず、半導体基板1上の回路2
がパターニングされている面Aに、ガラス系物質からな
る第1の回路保護膜3及びポリイミド樹脂からなる第2
の回路保護膜4を形成する。このガラス系物質は、水分
やその他の化学物質による汚染から半導体装置を保護す
る目的で形成する。ポリイミド樹脂からなる第1の回路
保護膜3及び第2の回路保護膜4を塗布形成した後に加
熱固化する工程では、これら回路保護膜となる樹脂が収
縮することにより半導体基板1に反りが発生する。
Embodiment 1 An embodiment of a semiconductor device according to the present invention and a method for manufacturing the same will be described below. FIG. 1 is a sectional view illustrating a semiconductor device according to a first embodiment of the present invention. In the method of manufacturing a semiconductor device according to the present invention, first, the circuit 2 on the semiconductor substrate 1
A first circuit protective film 3 made of a glass-based material and a second circuit
Is formed. This glass-based substance is formed for the purpose of protecting a semiconductor device from contamination by moisture and other chemical substances. In the step of heating and solidifying after coating and forming the first circuit protection film 3 and the second circuit protection film 4 made of a polyimide resin, the semiconductor substrate 1 is warped due to shrinkage of the resin serving as the circuit protection film. .

【0020】そこで、回路2がパターニングされていな
い面B、即ち裏面にもポリイミド樹脂から成る裏面層5
を塗布形成する。ポリイミド樹脂は、第2の回路保護膜
4の形成でも用いており転用が容易である。このガラス
系物質からなる第1の回路保護膜3及びポリイミド樹脂
からなる第2の回路保護膜4並びに裏面層5を塗布形成
する工程は、半導体装置を素子状に切り分ける前のウエ
ーハの状態で行い、その後チップ形状に切り分けること
で良好に行うことができる。ポリイミド樹脂からなる裏
面層5の形成は、ウエーハ裏面にスピンナーにより塗布
し、その後200℃、30分間加熱することにより行
う。
Therefore, the back surface layer 5 made of polyimide resin is also provided on the surface B on which the circuit 2 is not patterned, that is, on the back surface.
Is applied and formed. The polyimide resin is also used for forming the second circuit protection film 4 and is easily diverted. This step of applying and forming the first circuit protection film 3 made of a glass-based material, the second circuit protection film 4 made of a polyimide resin, and the back surface layer 5 is performed in a state of a wafer before the semiconductor device is cut into elements. Then, it can be satisfactorily performed by cutting into chip shapes. The back surface layer 5 made of a polyimide resin is formed by applying a spinner to the back surface of the wafer and then heating the wafer at 200 ° C. for 30 minutes.

【0021】ポリイミド樹脂からなる第2の回路保護膜
4の形成時に生じる収縮によりウエーハの反りが発生す
るものの、裏面層5を形成しポリイミド樹脂が収縮する
ことによって、ポリイミド樹脂からなる第2の回路保護
膜4の収縮が原因となる反りが相殺され、結果としてウ
エーハの反りが低減される。このウェーハをチップ形状
に切り出すことによって、細長化した場合にも反りが少
ない半導体装置が得られる。
Although the wafer is warped by the shrinkage generated when the second circuit protective film 4 made of a polyimide resin is formed, the second circuit made of a polyimide resin is formed by forming the back surface layer 5 and shrinking the polyimide resin. The warpage caused by the shrinkage of the protective film 4 is offset, and as a result, the warpage of the wafer is reduced. By cutting this wafer into chip shapes, a semiconductor device with less warpage even when the wafer is elongated can be obtained.

【0022】また、裏面層3が形成されることによって
半導体素子自体の強度が向上する。従ってチップ形状に
切り分けられた後の搬送工程やボンディングなどの組立
工程、TAB方式による実装工程などで半導体素子に加
わるストレスへの耐性が向上するため、チップ欠けや破
損が低減される。
The strength of the semiconductor element itself is improved by forming the back surface layer 3. Accordingly, resistance to stress applied to the semiconductor element in a transport process after being cut into a chip shape, an assembling process such as bonding, a mounting process by a TAB method, and the like is improved, and chipping and breakage of the chip are reduced.

【0023】実施例2 本発明半導体装置及びその製造方法の他の実施例につい
て説明する。図2には本発明の実施例2の半導体装置を
説明するための断面図を示す。前記実施例1の場合と異
なり、本実施例においては半導体基板1の裏面、すなわ
ち回路2がパターニングされていない面Bに形成する裏
面層5’の樹脂をエポキシ樹脂とする。これは、ポリイ
ミド樹脂からなる第2の回路保護膜4と異なる。本実施
例のように、裏面層5の材質については熱収縮性を有す
るものであればよく、様々な材質での代用が可能であ
る。特に、主表面と裏面とでそれぞれ発生する反りを良
好に相殺するために、ポリイミド樹脂からなる第2の回
路保護膜4を形成するのに用いる樹脂の熱収縮性と、裏
面層5を形成するのに用いる樹脂の熱収縮性とが、同程
度であることが望ましい。
Embodiment 2 Another embodiment of the present invention will be described. FIG. 2 is a sectional view illustrating a semiconductor device according to a second embodiment of the present invention. Unlike the first embodiment, in this embodiment, the resin of the back surface layer 5 'formed on the back surface of the semiconductor substrate 1, that is, the surface B on which the circuit 2 is not patterned is an epoxy resin. This is different from the second circuit protection film 4 made of a polyimide resin. As in the present embodiment, the material of the back surface layer 5 only needs to have heat shrinkage, and various materials can be used instead. In particular, in order to favorably cancel the warpage generated on the main surface and the back surface, respectively, the heat shrinkability of the resin used to form the second circuit protection film 4 made of a polyimide resin and the back surface layer 5 are formed. It is preferable that the heat shrinkability of the resin used for the heat treatment is the same.

【0024】[0024]

【発明の効果】以上説明したように構成されているの
で、本発明は以下に記す優れた効果を奏する。本発明の
半導体装置及びその製造方法は、その製造工程において
半導体素子の裏面側、即ち回路がパターニングされてい
ない面に熱収縮性を有する樹脂層を形成することによっ
て、主表面に形成された回路保護膜が収縮することによ
る反りを相殺することができる。これにより、TAB方
式パッケージへ半導体素子を実装する際、インナーリー
ドとボンディングパッド間に発生する位置ずれを低減で
き、ボンディング強度の向上が得られる。
As described above, the present invention has the following excellent effects. The semiconductor device of the present invention and the method of manufacturing the same are characterized in that, in the manufacturing process, a circuit formed on the main surface by forming a heat-shrinkable resin layer on the back side of the semiconductor element, that is, on the surface where the circuit is not patterned Warpage due to shrinkage of the protective film can be offset. Thereby, when the semiconductor element is mounted on the TAB type package, the displacement generated between the inner lead and the bonding pad can be reduced, and the bonding strength can be improved.

【0025】また、半導体素子の裏面側に熱収縮性を有
する樹脂層を形成することで、ストレスから半導体素子
を保護でき、半導体素子自体の強度を向上できる。これ
により、半導体素子の搬送時、ボンディング時及び実装
時などにかかるストレスによる、半導体素子の欠けや破
損を低減できる。
Further, by forming a heat-shrinkable resin layer on the back surface side of the semiconductor element, the semiconductor element can be protected from stress and the strength of the semiconductor element itself can be improved. This can reduce chipping or breakage of the semiconductor element due to stress applied during transportation, bonding, mounting, and the like of the semiconductor element.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例1の半導体装置を説明するため
の断面図である
FIG. 1 is a cross-sectional view illustrating a semiconductor device according to a first embodiment of the present invention.

【図2】本発明の実施例2の半導体装置を説明するため
の断面図である
FIG. 2 is a cross-sectional view illustrating a semiconductor device according to a second embodiment of the present invention.

【図3】従来の半導体装置の断面図である。FIG. 3 is a cross-sectional view of a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

1 半導体基板 2 パターニングされた回路 3 第1の回路保護膜(ガラス系物質) 4 第2の回路保護膜(ポリイミド樹脂) 5,5’ 裏面層 A 回路がパターニングされている面 B 回路がパターニングされていない面 REFERENCE SIGNS LIST 1 semiconductor substrate 2 patterned circuit 3 first circuit protection film (glass-based material) 4 second circuit protection film (polyimide resin) 5, 5 ′ back layer A surface on which circuit is patterned B circuit is patterned Not face

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 TAB方式により搭載する半導体素子の
回路がパターニングされた主表面に熱収縮性樹脂から成
る保護膜を有し、裏面に熱収縮性を有する樹脂の層を有
することを特徴とする半導体装置。
A circuit of a semiconductor element mounted by a TAB method has a protective film made of a heat-shrinkable resin on a patterned main surface and a heat-shrinkable resin layer on a back surface. Semiconductor device.
【請求項2】 前記熱収縮性を有する樹脂がポリイミド
樹脂又はエポキシ樹脂からなる請求項1に記載の半導体
装置。
2. The semiconductor device according to claim 1, wherein the heat-shrinkable resin is made of a polyimide resin or an epoxy resin.
【請求項3】 TAB方式により搭載する半導体素子の
回路がパターニングされた主表面に熱収縮性樹脂から成
る保護膜を形成する工程と、裏面に熱収縮性を有する樹
脂の層を形成する工程とを有することを特徴とする半導
体装置の製造方法。
3. A step of forming a protective film made of a heat-shrinkable resin on a main surface on which a circuit of a semiconductor element mounted by a TAB method is patterned, and a step of forming a layer of a heat-shrinkable resin on a back surface. A method for manufacturing a semiconductor device, comprising:
【請求項4】 前記半導体素子の主表面及び裏面に熱収
縮性を有する樹脂の層を形成する工程が、ウェーハの状
態で行う請求項3に記載の半導体装置の製造方法。
4. The method of manufacturing a semiconductor device according to claim 3, wherein the step of forming a heat-shrinkable resin layer on the main surface and the back surface of the semiconductor element is performed in a wafer state.
【請求項5】 前記熱収縮性を有する樹脂がポリイミド
樹脂又はエポキシ樹脂である請求項3又は請求項4に記
載の半導体装置の製造方法。
5. The method according to claim 3, wherein the heat-shrinkable resin is a polyimide resin or an epoxy resin.
JP31398697A 1997-11-14 1997-11-14 Semiconductor device and manufacture thereof Pending JPH11150215A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31398697A JPH11150215A (en) 1997-11-14 1997-11-14 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31398697A JPH11150215A (en) 1997-11-14 1997-11-14 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH11150215A true JPH11150215A (en) 1999-06-02

Family

ID=18047858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31398697A Pending JPH11150215A (en) 1997-11-14 1997-11-14 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH11150215A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009534858A (en) * 2006-04-25 2009-09-24 エプコス アクチエンゲゼルシャフト Device using optical marking, manufacturing method and use
JP2018154092A (en) * 2017-03-21 2018-10-04 株式会社リコー Method for manufacturing three-dimensional molded article and method for making data of three-dimensional molded article

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009534858A (en) * 2006-04-25 2009-09-24 エプコス アクチエンゲゼルシャフト Device using optical marking, manufacturing method and use
US8691369B2 (en) 2006-04-25 2014-04-08 Epcos Ag Element with optical marking, manufacturing method, and use
JP2018154092A (en) * 2017-03-21 2018-10-04 株式会社リコー Method for manufacturing three-dimensional molded article and method for making data of three-dimensional molded article

Similar Documents

Publication Publication Date Title
US5936304A (en) C4 package die backside coating
US4328262A (en) Method of manufacturing semiconductor devices having photoresist film as a permanent layer
US6023094A (en) Semiconductor wafer having a bottom surface protective coating
KR950001997A (en) A method of forming a semiconductor structure, a method of forming a multi-chip integrated circuit structure, a method of bonding an integrated circuit chip to a workpiece, an integrated electrical structure and a cube structure
JPH0750359A (en) Semiconductor package with lead separable from support body
US6894380B2 (en) Packaged stacked semiconductor die and method of preparing same
US7115484B2 (en) Method of dicing a wafer
JPH11150215A (en) Semiconductor device and manufacture thereof
EP0349001A3 (en) Semiconductor device having a stress relief film protected against cracking
US6528354B1 (en) Method of manufacturing a semiconductor device
KR100691057B1 (en) Packaging for semiconductor components and method for producing the same
JPS6255696B2 (en)
JPH09213691A (en) Semiconductor device
JPH0155579B2 (en)
KR20040054097A (en) Bonding pad for semiconductor device and formation method of the same
JP2004079928A (en) Semiconductor device and its manufacturing method
JP2500686B2 (en) Method for manufacturing semiconductor device
JPS5763831A (en) Semiconductor device
KR100401148B1 (en) Substrate for manufacturing semicomductor package
JPH05235191A (en) Resin-sealed semiconductor device and packaging thereof
JP2000138245A (en) Packaging method for device and package structure
JPS5938053Y2 (en) microwave circuit device
JPH06236920A (en) Semiconductor chip
JPH08306744A (en) Electronic device
JPH0513622A (en) Manufacture of semiconductor device