JPH11150212A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH11150212A
JPH11150212A JP9318210A JP31821097A JPH11150212A JP H11150212 A JPH11150212 A JP H11150212A JP 9318210 A JP9318210 A JP 9318210A JP 31821097 A JP31821097 A JP 31821097A JP H11150212 A JPH11150212 A JP H11150212A
Authority
JP
Japan
Prior art keywords
wiring layer
semiconductor device
volume
semiconductor element
enstatite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9318210A
Other languages
Japanese (ja)
Other versions
JP3451003B2 (en
Inventor
Kunihide Yomo
邦英 四方
Tsutomu Yoshida
勤 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP31821097A priority Critical patent/JP3451003B2/en
Publication of JPH11150212A publication Critical patent/JPH11150212A/en
Application granted granted Critical
Publication of JP3451003B2 publication Critical patent/JP3451003B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias

Landscapes

  • Compositions Of Oxide Ceramics (AREA)
  • Glass Compositions (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device which mill not cause delays or attenuation, even for signals in a high frequency range and can have high functions and high reliability, capable of coping with even high-speed processing of information. SOLUTION: This semiconductor device includes a semiconductor element 3, an insulating substrate 1 having a semiconductor-element mounting part 1a and a wiring layer 4, external lead terminals 2, and a molding resin 7. The substrate 1 is made of a sintered material, which has a relative permittivity of 6 or less and which contains a crystalline phase of a type of at least one of quartz, cristobalite, tridymite and enstatite, and which is obtained by sintering a molded body containing 20-80 volume% of lithium silicate glass having 5-30 weight% of Li2 O and having a yield point of 400 to 800 deg.C and also containing 20-80 volume% of filler component of a type of at least one of quartz, cristobalite, tridymite, enstatite and forsterite. The wiring layer 4 is covered in part of periphery with an auxiliary film 4a containing ferrite powder.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はコンピュータ等の情
報処理装置に使用される半導体装置に関し、より詳細に
は半導体素子を樹脂でモールドして成る半導体装置に関
するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device used for an information processing device such as a computer, and more particularly to a semiconductor device in which a semiconductor element is molded with a resin.

【0002】[0002]

【従来の技術】従来、コンピュータ等の情報処理装置に
使用されるモールド型の半導体装置は、例えば酸化アル
ミニウム質焼結体やムライト質焼結体等のセラミックス
を用いた電気絶縁材料から成り、上面中央部に半導体素
子を搭載する搭載部およびこの搭載部周辺から外周部に
かけて扇状に高密度に導出する多数の配線層を有する絶
縁基体と、内端が絶縁基体の外周部の部位における配線
層の間隔と実質的に同一の間隔で配置された多数の外部
リード端子を外端部で枠状の連結帯により一体に連結し
て成るリードフレームとを準備するとともに、絶縁基体
の配線層に外部リード端子の内端を銀ロウや半田、金一
錫ロウ等のロウ材を介して接合させ、しかる後、絶縁基
体の搭載部に半導体素子を搭載固定し、この半導体素子
の各電極を配線層にボンディングパッドを介して電気的
に接続して、最後に絶縁基体、半導体素子および外部リ
ード端子の一部をモールド樹脂により被覆することによ
って製作されている。
2. Description of the Related Art Conventionally, a mold type semiconductor device used for an information processing apparatus such as a computer is made of an electrically insulating material using ceramics such as an aluminum oxide sintered body or a mullite sintered body. An insulating base having a mounting portion for mounting the semiconductor element in the center and a large number of wiring layers which are led out in a fan shape from the periphery of the mounting portion to the outer peripheral portion; and an inner end of the wiring layer at the outer peripheral portion of the insulating base. A lead frame is prepared by integrally connecting a large number of external lead terminals arranged at substantially the same interval with a frame-like connecting band at the outer end, and external leads are provided on the wiring layer of the insulating base. The inner ends of the terminals are joined via a brazing material such as silver brazing, solder, or gold tin brazing. Thereafter, the semiconductor element is mounted and fixed on the mounting portion of the insulating base, and each electrode of the semiconductor element is connected to the wiring layer. And electrically connected through the bonding pad and finally the insulating substrate, it is fabricated by coating a portion of the molding resin of the semiconductor device and the external lead terminals.

【0003】そして、外部リード端子を枠状の連結帯か
ら切断分離させ、各外部リード端子を電気的に独立させ
るとともに各外部リード端子を外部電気回路に接続する
ことにより、半導体装置内部の半導体素子が外部電気回
路に電気的に接続されることとなる。
[0003] The external lead terminals are cut off and separated from the frame-shaped connecting band to make each external lead terminal electrically independent and to connect each external lead terminal to an external electric circuit. Are electrically connected to an external electric circuit.

【0004】かかる半導体装置においては、近時、情報
処理装置の高速化・高集積化等が急速に進められるのに
伴って、情報処理に高周波領域の電気信号が用いられる
ようになっている。
In such semiconductor devices, in recent years, with the rapid increase in the speed and integration of information processing devices, electric signals in a high frequency range have been used for information processing.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置においては絶縁基体にセラミックスが用
いられていたことから、絶縁基体が酸化アルミニウム質
焼結体から成る場合にはその比誘電率が約10と高く、
そのため絶縁基体に被着形成された配線層を伝搬する高
周波領域の信号に遅延が生じ、高速処理に支障をきたす
という問題点があった。
However, in the above-mentioned conventional semiconductor device, since the insulating base is made of ceramics, when the insulating base is made of an aluminum oxide sintered body, its relative dielectric constant is about 10%. 10 and high
Therefore, there is a problem that a signal in a high-frequency region propagating through a wiring layer adhered to an insulating substrate is delayed, which hinders high-speed processing.

【0006】また、絶縁基体にセラミックスを用いた場
合には配線層にはタングステンやモリブデン等の高融点
金属を用いる必要があったが、これら高融点金属による
配線層は配線抵抗値が高いため、これによっても高周波
領域の信号に遅延が生じ、あるいは信号の減衰が大きく
なって、高速処理に支障をきたすという問題点もあっ
た。
When ceramics are used for the insulating base, it is necessary to use a high melting point metal such as tungsten or molybdenum for the wiring layer. However, since the wiring layer made of such a high melting point metal has a high wiring resistance value, This also causes a problem that a signal in a high frequency region is delayed or a signal is greatly attenuated, which hinders high-speed processing.

【0007】更に高速駆動を行う半導体素子はノイズの
影響を極めて受け易く、外部電気回路より配線層にノイ
ズが入り込むとこれが配線層を介してそのまま半導体素
子に入り込み、半導体素子に誤動作を起こさせるという
問題点も有していた。
Further, a semiconductor element which performs high-speed driving is extremely susceptible to noise. If noise enters a wiring layer from an external electric circuit, the noise enters the semiconductor element as it is via the wiring layer, causing the semiconductor element to malfunction. There were also problems.

【0008】本発明は上記事情に鑑み案出されたもので
あり、その目的は、高周波領域の信号に対しても信号の
遅延や減衰を生じず、情報の高速処理化にも対応可能な
高機能、高信頼性の半導体装置を提供することにある。
The present invention has been devised in view of the above circumstances, and has as its object to provide a high-speed signal capable of coping with high-speed processing of information without causing signal delay or attenuation even in a high-frequency range signal. It is to provide a semiconductor device with high function and high reliability.

【0009】また本発明の他の目的は、外部電気回路よ
り配線層に入り込んだノイズを良好に吸収し、半導体素
子にノイズが入り込むのを有効に防止して半導体素子を
正常に作動させることができる半導体装置を提供するこ
とにある。
It is another object of the present invention to satisfactorily absorb noise entering a wiring layer from an external electric circuit, effectively prevent noise from entering a semiconductor element, and operate the semiconductor element normally. It is an object of the present invention to provide a possible semiconductor device.

【0010】[0010]

【課題を解決するための手段】本発明の半導体装置は、
上面中央部に半導体素子が搭載される搭載部および該搭
載部周辺から外周部にかけて導出される配線層を有する
絶縁基体と、該絶縁基体の搭載部に搭載され、電極が前
記配線層に接続されている半導体素子と、前記配線層に
取着され、半導体素子を外部電気回路に接続する外部リ
ード端子と、前記絶縁基体、半導体素子および外部リー
ド端子の一部を被覆するモールド樹脂とから成る半導体
装置であって、前記絶縁基体が、Li2 Oを5〜30重
量%含有する屈伏点が400〜800℃のリチウム珪酸
ガラスを20〜80体積%と、クォーツ、クリストバラ
イト、トリジマイト、エンスタタイト、フォルステライ
トの少なくとも1種から成るフィラー成分を20〜80
体積%の割合で含む成形体を焼結して得られた、クォー
ツ、クリストバライト、トリジマイト、エンスタタイト
のうちの少なくとも1種の結晶相を含有する比誘電率が
6以下の焼結体から成り、かつ配線層の一部周囲がフェ
ライト粉末を含有する補助膜で被覆されていることを特
徴とするものである。
According to the present invention, there is provided a semiconductor device comprising:
An insulating base having a mounting portion on which the semiconductor element is mounted at the center of the upper surface and a wiring layer extending from the periphery of the mounting portion to the outer peripheral portion; and an insulating substrate mounted on the mounting portion of the insulating base, and an electrode connected to the wiring layer. A semiconductor element comprising: a semiconductor element, an external lead terminal attached to the wiring layer and connecting the semiconductor element to an external electric circuit; and a mold resin covering a part of the insulating base, the semiconductor element and the external lead terminal. 20. An apparatus according to claim 19, wherein said insulating substrate comprises 5 to 30% by weight of lithium silicate glass having a deformation point of 400 to 800 ° C. and containing 5 to 30% by weight of Li 2 O, and 20 to 80% by volume of quartz, cristobalite, tridymite, enstatite, and phorite. 20 to 80 filler components comprising at least one stellite
A sintered body having a relative dielectric constant of 6 or less containing at least one crystal phase of quartz, cristobalite, tridymite, and enstatite, which is obtained by sintering a molded body containing at a volume percentage of: In addition, a part of the periphery of the wiring layer is covered with an auxiliary film containing ferrite powder.

【0011】また本発明の半導体装置は、前記配線層が
銅、銀を主成分とする金属から成ることを特徴とするも
のである。
Further, in the semiconductor device according to the present invention, the wiring layer is made of a metal containing copper and silver as main components.

【0012】更に本発明の半導体装置は、前記補助膜が
Li2 Oを5〜30重量%含有する屈伏点が400〜8
00℃のリチウム珪酸ガラスを20〜80体積%と、ク
ォーツ、クリストバライト、トリジマイト、エンスタタ
イト、フォルステライトの少なくとも1種から成るフィ
ラー成分を20〜80体積%の割合で含むガラスセラミ
ックス10〜50重量部と、フェライト粉末50〜90
重量部とから成ることを特徴とするものである。
Further, in the semiconductor device according to the present invention, the auxiliary film contains 5 to 30% by weight of Li 2 O and has a deformation point of 400 to 8%.
10 to 50 parts by weight of glass ceramic containing 20 to 80% by volume of lithium silicate glass at 00 ° C. and 20 to 80% by volume of a filler component composed of at least one of quartz, cristobalite, tridymite, enstatite and forsterite. And ferrite powder 50 to 90
And parts by weight.

【0013】本発明の半導体装置によれば、モールド型
の半導体装置における絶縁基体として、Li2 Oを5〜
30重量%含有する屈伏点が400〜800℃のリチウ
ム珪酸ガラスを20〜80体積%と、クォーツ、クリス
トバライト、トリジマイト、エンスタタイト、フォルス
テライトの少なくとも1種から成るフィラー成分を20
〜80体積%の割合で含む成形体を焼結して得られた、
クォーツ、クリストバライト、トリジマイト、エンスタ
タイトのうちの少なくとも1種の結晶相を含有する比誘
電率が6以下の焼結体を用いたことから、セラミックス
等の電気絶縁材料に対して比誘電率が非常に小さくな
り、その結果、絶縁基体に被着形成された配線層を伝搬
する高周波領域の信号にも問題となるような遅延を生じ
ることがなく、情報の高速処理化に十分に対応できる半
導体装置となる。
According to the semiconductor device of the present invention, as the insulating base in the mold type semiconductor device, Li 2 O is used in an amount of 5 to 5%.
20 to 80% by volume of lithium silicate glass having a deformation point of 400 to 800 ° C. containing 30% by weight, and 20 filler components of at least one of quartz, cristobalite, tridymite, enstatite and forsterite.
Obtained by sintering a compact containing at a rate of ~ 80% by volume,
Since a sintered body containing at least one crystal phase of quartz, cristobalite, tridymite, and enstatite and having a relative dielectric constant of 6 or less was used, the relative dielectric constant was very low with respect to an electrically insulating material such as ceramics. As a result, the semiconductor device can sufficiently cope with high-speed processing of information without causing a delay that causes a problem in a signal in a high-frequency region propagating through a wiring layer formed on the insulating base. Becomes

【0014】上記のように絶縁基体として、Li2 Oを
5〜30重量%含有する屈伏点が400〜800℃のリ
チウム珪酸ガラスを20〜80体積%と、クォーツ、ク
リストバライト、トリジマイト、エンスタタイト、フォ
ルステライトの少なくとも1種から成るフィラー成分を
20〜80体積%の割合で含む成形体を焼結することに
より、クォーツ、クリストバライト、トリジマイト、エ
ンスタタイトのうちの少なくとも1種の結晶層を有する
比誘電率が6以下の焼結体を、再現性よく容易に製造す
ることができる。
As described above, 20 to 80% by volume of a lithium silicate glass having a deformation point of 400 to 800 ° C. containing 5 to 30% by weight of Li 2 O as the insulating substrate, quartz, cristobalite, tridymite, enstatite, By sintering a compact containing 20 to 80% by volume of a filler component composed of at least one forsterite, a dielectric material having a crystal layer of at least one of quartz, cristobalite, tridymite, and enstatite A sintered body having a ratio of 6 or less can be easily produced with good reproducibility.

【0015】また、上記ガラスとしてLi2 Oを必須の
成分としてその含有量が5〜30重量%のリチウム珪酸
ガラスを用いることにより、焼結後の焼結体中にリチウ
ムシリケート(例えばLi2 Si2 5 )を析出するこ
とができ、しかも、屈伏点が400℃〜800℃と比較
的低く、ガラスの添加量が少なくても低温焼成が可能で
あるため、銅を主成分とする金属から成る配線層と同時
に焼成することができる。
Further, by using Li 2 O as an essential component as the glass and using lithium silicate glass having a content of 5 to 30% by weight, lithium silicate (for example, Li 2 Si 2 0 5) can precipitate, moreover, the yield point is 400 ° C. to 800 ° C. and comparatively low, since even with a small amount of glass that can be low-temperature firing, a metal mainly composed of copper It can be fired simultaneously with the wiring layer formed.

【0016】また、フィラー成分としてクォーツ、クリ
ストバライト、トリジマイト、エンスタタイト、フォル
ステライトを混合し、それらの比率を適宜制御すること
により、ガラスセラミックス焼結体の比誘電率を6以下
の範囲で任意に制御することができる。
Further, by mixing quartz, cristobalite, tridymite, enstatite, and forsterite as a filler component and appropriately controlling the ratio thereof, the relative dielectric constant of the glass ceramic sintered body can be arbitrarily set within a range of 6 or less. Can be controlled.

【0017】さらに、リチウム珪酸ガラスの屈伏点を4
00℃〜800℃としたことにより、ガラス含有量を低
減しフィラー成分含有量を増量することができ、また焼
成収縮開始温度を上昇させることが可能である。それに
より、成形時に添加された有機樹脂等の成形用バインダ
を効率的に除去するとともに、絶縁基体と同時に焼成さ
れる配線層との焼成条件のマッチングを図ることができ
る。
Further, the deformation point of lithium silicate glass is 4
By setting the temperature to 00 ° C. to 800 ° C., the glass content can be reduced, the filler component content can be increased, and the firing shrinkage starting temperature can be increased. This makes it possible to efficiently remove a molding binder such as an organic resin added at the time of molding, and to match firing conditions with a wiring layer fired simultaneously with the insulating substrate.

【0018】そして、焼結体中にクォーツ、クリストバ
ライト、トリジマイト、エンスタタイトの結晶相を生成
することにより、これらの比誘電率εrが3〜4と低誘
電率であるため電気的特性の低εr化が達成される。な
お、焼結体の比誘電率は、 1nεcomposite − Vfiller 1nεfiller + (1 −V )
filler 1nεmatrix の対数則で決定されるので、簡単には εfillerとε
matrixが6以下のものを選択すればよい。
By forming a crystal phase of quartz, cristobalite, tridymite, and enstatite in the sintered body, their relative dielectric constants εr are as low as 3 to 4, so that their electrical characteristics are low. Is achieved. The relative permittivity of the sintered body is 1nε composite − V filler 1nε filler + (1 − V)
filler is determined by the logarithmic rule of 1nε matrix , so simply ε filler and ε
What is necessary is just to select the matrix whose matrix is 6 or less.

【0019】また、本発明の半導体装置によれば、絶縁
基体の上面中央部の半導体素子が搭載される搭載部周辺
から外周部にかけて導出される配線層を、銅、銀を主成
分とする金属から成るものとしたことから、配線層の配
線抵抗値が低いため、高周波領域の信号に遅延を生じた
り信号の減衰が大きくなることがなく、情報の高速処理
に支障をきたすことがなくなる。
Further, according to the semiconductor device of the present invention, the wiring layer extending from the periphery of the mounting portion where the semiconductor element is mounted at the center of the upper surface of the insulating base to the outer peripheral portion is made of a metal mainly composed of copper and silver. Therefore, since the wiring resistance of the wiring layer is low, there is no delay in the signal in the high-frequency region or an increase in the attenuation of the signal, which does not hinder the high-speed processing of information.

【0020】配線層に用いる銅、銀を主成分とする金属
としては、例えば、銅、Cu2 O、CuO、銀、銀一白
金、銀ーパラジウム、銅ーニッケル、銅一亜鉛、または
これらの合金等があり、中でも銅またはCu2 Oを用い
るとマイグレーションがなく、かつ低コストの配線層が
得られるものとなる。
Examples of the metal mainly composed of copper and silver used for the wiring layer include copper, Cu 2 O, CuO, silver, silver-platinum, silver-palladium, copper-nickel, copper-zinc, and alloys thereof. In particular, when copper or Cu 2 O is used, no migration occurs and a low-cost wiring layer can be obtained.

【0021】従って、本発明によれば、高周波領域の信
号に対しても信号の遅延や減衰を生じず、情報の高速処
理化にも対応可能な高機能、高信頼性の半導体装置を提
供することができる。
Therefore, according to the present invention, there is provided a high-performance, highly-reliable semiconductor device which does not cause signal delay or attenuation even for signals in a high-frequency region, and can cope with high-speed processing of information. be able to.

【0022】更に、本発明の半導体装置によれば、絶縁
基体に形成されている配線層の一部周囲をフェライト粉
末を含有する補助膜で被覆したことから、外部電気回路
から配線層にノイズが入り込んだ場合、そのノイズはフ
ェライト粉末で熱エネルギーに変換されて吸収され、ノ
イズがそのまま配線層を介して半導体素子に入り込むこ
とはなく、半導体素子を正常に作動させることが可能と
なる。
Further, according to the semiconductor device of the present invention, since a part of the wiring layer formed on the insulating base is covered with the auxiliary film containing the ferrite powder, noise from the external electric circuit is generated in the wiring layer. When the noise enters, the noise is converted into thermal energy by the ferrite powder and absorbed, so that the noise does not directly enter the semiconductor element via the wiring layer, and the semiconductor element can operate normally.

【0023】補助層に含有されるフェライト粉末として
はNiーZnフェライト(NiーCuーZnーFeー
O)、フェロクスプレーナ型フェライト(BaーSrー
CoーZnーFeーO)等が使用され、電気信号の周波
数が30〜300MHzの範囲であればNiーZnフェ
ライトを使用することによって配線層を伝搬するノイズ
を選択的に良好に吸収し、電気信号の周波数が300M
Hz以上であればフェロクスプレーナ型フェライトを使
用することによって配線層を伝搬するノイズを選択的に
良好に吸収することができる。
As the ferrite powder contained in the auxiliary layer, Ni—Zn ferrite (Ni—Cu—Zn—Fe—O), ferroxplanar ferrite (Ba—Sr—Co—Zn—Fe—O) or the like is used. When the frequency of the electric signal is in the range of 30 to 300 MHz, the use of Ni—Zn ferrite selectively and appropriately absorbs noise propagating in the wiring layer, and the frequency of the electric signal is 300 MHz.
If the frequency is higher than or equal to Hz, the noise propagating through the wiring layer can be selectively and favorably absorbed by using the ferro-planar ferrite.

【0024】前記補助層はLi2 Oを5〜30重量%含
有する屈伏点が400〜800℃のリチウム珪酸ガラス
を20〜80体積%と、クォーツ、クリストバライト、
トリジマイト、エンスタタイト、フォルステライトの少
なくとも1種から成るフィラー成分を20〜80体積%
の割合で含むガラスセラミックス10乃至50重量部
と、フェライト粉末50〜90重量部とで形成しておく
と補助膜の線熱膨張係数が絶縁基体の線熱膨張係数に近
似し、補助膜を絶縁基体に設けた配線層の一部周囲に強
固に接合させることができる。
The auxiliary layer contains 20% to 80% by volume of lithium silicate glass having a deformation point of 400 to 800 ° C. containing 5 to 30% by weight of Li 2 O, quartz, cristobalite,
20 to 80% by volume of a filler component comprising at least one of tridymite, enstatite and forsterite
If the glass ceramic is formed by 10 to 50 parts by weight of ferrite powder and 50 to 90 parts by weight of ferrite powder, the coefficient of linear thermal expansion of the auxiliary film is close to the coefficient of linear thermal expansion of the insulating substrate, and the auxiliary film is insulated. It can be firmly joined around a part of the wiring layer provided on the base.

【0025】[0025]

【発明の実施の形態】以下、本発明を添付図面に基づき
詳細に説明する。 (半導体装置の構造)図1は本発明の半導体装置の実施
の形態の一例を示す断面図であり、1は絶縁基体、2は
外部リード端子、3は半導体素子である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to the accompanying drawings. (Structure of Semiconductor Device) FIG. 1 is a sectional view showing an embodiment of a semiconductor device according to the present invention, wherein 1 is an insulating base, 2 is an external lead terminal, and 3 is a semiconductor element.

【0026】絶縁基体1はその上面中央部に半導体素子
3が搭載される搭載部1aを有しており、搭載部1aに
は半導体素子3が樹脂等の接着剤を介して接着固定され
て搭載される。
The insulating substrate 1 has a mounting portion 1a in the center of the upper surface on which the semiconductor element 3 is mounted. The semiconductor element 3 is mounted on the mounting portion 1a by being adhered and fixed via an adhesive such as resin. Is done.

【0027】また、絶縁基体1は搭載部1aの周辺から
外周部にかけて導出される配線層4を有しており、これ
らは例えば扇状に広がるような複数の配線層4として被
着形成されている。この配線層4の搭載部1a周辺部位
には半導体素子3の各電極がボンディングワイヤ5を介
して電気的に接続され、一方、絶縁基体1の外周部位に
は外部電気回路と接続される外部リード端子2が取着さ
れている。なお、半導体素子3と配線層4とは、ボンデ
ィングリボンを介して接続したり、半田バンプを介して
いわゆるフリップチップ実装により接続してもよい。
The insulating substrate 1 has wiring layers 4 extending from the periphery of the mounting portion 1a to the outer peripheral portion, and these are formed as a plurality of wiring layers 4 extending in a fan shape, for example. . Each electrode of the semiconductor element 3 is electrically connected to a portion around the mounting portion 1a of the wiring layer 4 via a bonding wire 5, while an external lead connected to an external electric circuit is provided at an outer peripheral portion of the insulating base 1. Terminal 2 is attached. The semiconductor element 3 and the wiring layer 4 may be connected via a bonding ribbon, or may be connected via a solder bump by so-called flip chip mounting.

【0028】配線層4は、タングステン、モリブデン、
マンガン、アルミニウム、銅、銀等の種々の金属材料か
ら成るものを使用できるが、中でも前述のような銅や銀
を主成分とする金属材料から成るものとすることによ
り、配線抵抗値を低くして信号の減衰や遅延を抑制する
ことができ、高周波領域の信号処理に対しても好適なも
のとなるとともに、絶縁基体1からの剥離や断線等もな
くなり、本発明の半導体装置に好ましいものとなる。
The wiring layer 4 is made of tungsten, molybdenum,
Materials made of various metal materials such as manganese, aluminum, copper, and silver can be used. Among them, the use of a metal material containing copper or silver as a main component as described above reduces the wiring resistance. This makes it possible to suppress signal attenuation and delay, thereby making it suitable for signal processing in a high-frequency region, and eliminating peeling or disconnection from the insulating base 1, which is preferable for the semiconductor device of the present invention. Become.

【0029】このような銅や銀を主成分とする金属材料
を用いて配線層4を形成する場合には、これらの金属材
料の粉末に適当なバインダや溶剤を添加混合して得た金
属ペーストを絶縁基体1となる焼成前の成形体あるいは
シートに予め従来周知のスクリーン印刷法等の厚膜手法
により所定パターンに印刷塗布しておくことによって絶
縁基体1の搭載部1a周辺から外周部にかけて被着形成
される。あるいは、アルミニウム等から成る場合のよう
に、絶縁基体1の上面に蒸着法やスパッタリング法等に
よって所定厚みの金属膜を被着させ、しかる後、この金
属膜を従来周知のフォトリソグラフィー技術により所定
パターンに加工することによって絶縁基体1上で搭載部
1a周辺から外周部にかけて被着形成させてもよい。
When the wiring layer 4 is formed using such a metal material containing copper or silver as a main component, a metal paste obtained by adding and mixing an appropriate binder or solvent to powder of such a metal material is used. Is applied in a predetermined pattern to a pre-fired molded body or sheet serving as the insulating substrate 1 by a known thick film method such as a screen printing method, so that the coating is applied from the periphery of the mounting portion 1a of the insulating substrate 1 to the outer peripheral portion. Is formed. Alternatively, as in the case of aluminum or the like, a metal film having a predetermined thickness is deposited on the upper surface of the insulating base 1 by a vapor deposition method, a sputtering method, or the like, and then the metal film is formed into a predetermined pattern by a conventionally known photolithography technique. Alternatively, the substrate may be formed on the insulating substrate 1 from the periphery of the mounting portion 1a to the outer peripheral portion.

【0030】また配線層4はその周囲の一部がフェライ
ト粉末を含有する補助膜4aによって被覆されている。
補助膜4aは外部電気回路から配線層4に入り込んだノ
イズを選択的に熱エネルギーに変換させて吸収し、これ
によって配線層4に入り込んだノイズはそのまま配線層
4を介して半導体素子3に入り込むことはなく、半導体
素子3を正常に作動させることができる。補助膜4aと
してはNiーZnフェライト(NiーCuーZnーFe
ーO)、フェロクスプレーナ型フェライト(BaーSr
ーCoーZnーFeーO)等が使用され、電気信号の周
波数が30〜300MHzの範囲であればNiーZnフ
ェライトを使用することによって配線層を伝搬するノイ
ズを選択的に良好に吸収し、電気信号の周波数が300
MHz以上であればフェロクスプレーナ型フェライトを
使用することによって配線層を伝搬するノイズを選択的
に良好に吸収することができる。
The wiring layer 4 is partially covered with an auxiliary film 4a containing ferrite powder.
The auxiliary film 4a selectively converts the noise that has entered the wiring layer 4 from the external electric circuit into thermal energy and absorbs it, so that the noise that has entered the wiring layer 4 directly enters the semiconductor element 3 via the wiring layer 4. Without this, the semiconductor element 3 can be operated normally. As the auxiliary film 4a, Ni—Zn ferrite (Ni—Cu—Zn—Fe
-O), ferro-planar ferrite (Ba-Sr)
-Co-Zn-Fe-O) or the like is used, and if the frequency of the electric signal is in the range of 30 to 300 MHz, the use of Ni-Zn ferrite selectively and satisfactorily absorbs noise propagating in the wiring layer. , The frequency of the electric signal is 300
If the frequency is higher than MHz, the noise propagating through the wiring layer can be selectively and favorably absorbed by using the ferro-planar ferrite.

【0031】また補助膜4aはLi2 Oを5〜30重量
%含有する屈伏点が400〜800℃のリチウム珪酸ガ
ラスを20〜80体積%と、クォーツ、クリストバライ
ト、トリジマイト、エンスタタイト、フォルステライト
の少なくとも1種から成るフィラー成分を20〜80体
積%の割合で含むガラスセラミックス10〜50重量部
と、フェライト粉末50〜90重量部とで形成しておく
と補助膜4aの線熱膨張係数が絶縁基体1の線熱膨張係
数に近似し、補助膜4aを絶縁基体1に形成されている
配線層4の周囲の一部に強固に接合させることができ
る。
The auxiliary film 4a is composed of 20% to 80% by volume of lithium silicate glass having a deformation point of 400 to 800 ° C. containing 5 to 30% by weight of Li 2 O, and of quartz, cristobalite, tridymite, enstatite and forsterite. When formed of 10 to 50 parts by weight of a glass ceramic containing at least one filler component at a ratio of 20 to 80% by volume and 50 to 90 parts by weight of a ferrite powder, the coefficient of linear thermal expansion of the auxiliary film 4 a is insulated. The auxiliary film 4a can be firmly joined to a part of the periphery of the wiring layer 4 formed on the insulating substrate 1 by approximating the linear thermal expansion coefficient of the substrate 1.

【0032】補助膜4aによる配線層4の被覆は、リチ
ウム珪酸ガラスとフィラーとフェライト粉末とから成る
原料粉末に適切な有機樹脂バインダや可塑剤、溶剤を添
加混合してフェライトペーストを作り、これを絶縁基体
1と成るグリーンシートの配線層4が形成される領域に
スクリーン印刷法等により予め印刷塗布しておくことに
よって絶縁基体1と同時焼成で配線層4の周囲の一部に
形成される。
The coating of the wiring layer 4 with the auxiliary film 4a is performed by adding a suitable organic resin binder, a plasticizer, and a solvent to a raw material powder composed of lithium silicate glass, a filler, and a ferrite powder to form a ferrite paste. The area where the wiring layer 4 of the green sheet to be the insulating base 1 is formed is printed and applied in advance by a screen printing method or the like, so that the green sheet is formed on a part of the periphery of the wiring layer 4 by co-firing with the insulating base 1.

【0033】更に配線層4に取着される外部リード端子
2は、半導体装置の内部に収容される半導体素子3を外
部電気回路に接続する作用をなし、外部リード端子2を
外部電気回路基板の配線導体に接続することによって半
導体素子3が配線層4および外部リード端子2を介して
外部電気回路に電気的に接続されることとなる。
Further, the external lead terminals 2 attached to the wiring layer 4 serve to connect the semiconductor element 3 housed inside the semiconductor device to an external electric circuit, and connect the external lead terminals 2 to the external electric circuit board. By connecting to the wiring conductor, the semiconductor element 3 is electrically connected to an external electric circuit via the wiring layer 4 and the external lead terminal 2.

【0034】外部リード端子2は、この外部リード端子
2が取着される配線層4が絶縁基体1の搭載部1a周辺
から外周部にかけて扇状に広がっている場合、絶縁基体
1の外周部における配線層4の線幅および隣接する配線
層4間の間隔が広いものとなっていることから、その線
幅および隣接間隔を広いものとなすことができ、その結
果、外部リード端子2に外力が印加されたとしてもその
外部リード端子2に大きな変形を発生させることがない
ため、隣接する外部リード端子2間の電気的絶縁を維持
しつつ外部リード端子2を所定の外部電気回路に正確か
つ確実に電気的接続することが可能となる。
When the wiring layer 4 to which the external lead terminal 2 is attached extends fan-wise from the periphery of the mounting portion 1a of the insulating substrate 1 to the outer peripheral portion, the wiring at the outer peripheral portion of the insulating substrate 1 Since the line width of the layer 4 and the space between the adjacent wiring layers 4 are wide, the line width and the space between adjacent layers can be widened. As a result, an external force is applied to the external lead terminals 2. Even if the external lead terminals 2 are not greatly deformed, the external lead terminals 2 can be accurately and reliably connected to a predetermined external electric circuit while maintaining electrical insulation between the adjacent external lead terminals 2. Electrical connection is possible.

【0035】なお、外部リード端子2は銅を主成分とす
る銅系合金や鉄を主成分とする鉄系合金等の金属から成
り、例えば銅を主成分とする銅系合金のインゴット
(塊)を従来周知の圧延加工法を採用して所定厚みの板
状となすとともにこれにエッチング加工やパンチング加
工を施し、所定の形状となすことによって製作される。
The external lead terminal 2 is made of a metal such as a copper alloy containing copper as a main component or an iron alloy containing iron as a main component. For example, an ingot of a copper alloy containing copper as a main component is used. Is formed into a plate having a predetermined thickness by using a conventionally known rolling method, and is subjected to etching or punching to form a predetermined shape.

【0036】また、外部リード端子2の配線層4への取
着は、外部リード端子2を配線層4に金ー錫ー鉛ー銀合
金や金一錫一鉛−パラジウム合金等から成るロウ材を介
してロウ付けすることによって、あるいは外部リード端
子2を配線層4に超音波接合、具体的には配線層4の上
面に外部リード端子2を載置し、しかる後、外部リード
端子2に超音波振動子(ホーン)を0.5〜5.0kg
f/mm2 の圧力で押圧するとともに振動数20〜60
kHz、振幅1.0〜10.0μmの超音波振動を0.
3〜1.0秒印加することによって行なわれる。
The external lead terminals 2 are attached to the wiring layer 4 by attaching the external lead terminals 2 to the wiring layer 4 using a brazing material made of a gold-tin-lead-silver alloy, a gold-tin-lead-palladium alloy, or the like. Or by ultrasonic bonding the external lead terminal 2 to the wiring layer 4, specifically, placing the external lead terminal 2 on the upper surface of the wiring layer 4, and then attaching the external lead terminal 2 to the external lead terminal 2. Ultrasonic vibrator (horn) 0.5-5.0kg
f / mm 2 and a vibration frequency of 20-60.
Ultrasonic vibration with a frequency of 1.0 kHz and a frequency of 1.0 to 10.0.
This is performed by applying the voltage for 3 to 1.0 seconds.

【0037】ここで、6は配線層4の表面の一部に被着
形成された絶縁コートであり、配線層4とモールド樹脂
7との接合強度の向上や配線層4の補強を目的として、
絶縁基体1と同じ材料を用いたペーストを印刷すること
により数μm〜数100μmの厚みで形成するものであ
る。なお、この絶縁コート6は必ずしも必要とするもの
ではない。
Here, reference numeral 6 denotes an insulating coat formed on a part of the surface of the wiring layer 4 for the purpose of improving the bonding strength between the wiring layer 4 and the mold resin 7 and reinforcing the wiring layer 4.
This is formed by printing a paste using the same material as the insulating substrate 1 to have a thickness of several μm to several hundred μm. The insulating coat 6 is not always required.

【0038】そして、半導体素子3が搭載され外部リー
ド端子2が取着された絶縁基体1は、外部リード端子2
の一部を残してエポキシ樹脂等から成るモールド樹脂7
で被覆され、半導体素子3を外気から完全に遮断するこ
とによって最終製品としての半導体装置となる。
The insulating base 1 on which the semiconductor element 3 is mounted and the external lead terminal 2 is attached is connected to the external lead terminal 2.
Molding resin 7 made of epoxy resin or the like except for a part of
And completely shields the semiconductor element 3 from the outside air to form a semiconductor device as a final product.

【0039】このモールド樹脂7による被覆は、上面に
半導体素子3が搭載され外部リード端子2が取着された
絶縁基体1を所定の治具内にセットするとともにその治
具内に例えばエポキシ等の液状樹脂を滴下注入し、しか
る後、注入した樹脂を180℃程度の温度と100kg
f/mm2 の圧力を加えて熱硬化させることによって行
なわれる。
The coating with the molding resin 7 is performed by setting the insulating substrate 1 on which the semiconductor element 3 is mounted on the upper surface and the external lead terminal 2 is attached in a predetermined jig, and setting the jig in the jig by, for example, epoxy or the like. The liquid resin is dropped and injected, and then the injected resin is cooled to a temperature of about 180 ° C. and 100 kg.
This is performed by applying heat at a pressure of f / mm 2 and thermally curing.

【0040】かくして本発明の半導体装置は、外部リー
ド端子2を外部電気回路に接続させ、内部の半導体素子
3を外部電気回路に電気的に接続することによって、コ
ンピユータ等の情報処理装置に使用されることとなる。
Thus, the semiconductor device of the present invention is used for an information processing device such as a computer by connecting the external lead terminal 2 to an external electric circuit and electrically connecting the internal semiconductor element 3 to the external electric circuit. The Rukoto.

【0041】次に、図2は本発明の半導体装置の実施の
形態の他の例を示す断面図である。
FIG. 2 is a sectional view showing another example of the embodiment of the semiconductor device of the present invention.

【0042】同図において図1と同様の部材には同じ符
号を付してある。図2に示した半導体装置において、8
は複数の層を積層して内部に配線層を配設した多層配線
基板から成る絶縁基体であり、2は外部リード端子、3
は半導体素子、5はボンディングワイヤ、7はモールド
樹脂である。
In the figure, the same members as those in FIG. 1 are denoted by the same reference numerals. In the semiconductor device shown in FIG.
Is an insulating base composed of a multilayer wiring board in which a plurality of layers are stacked and a wiring layer is disposed inside, 2 is an external lead terminal,
Is a semiconductor element, 5 is a bonding wire, and 7 is a mold resin.

【0043】絶縁基体8はその上面中央部に半導体素子
3が搭載される搭載部8aを有しており、搭載部8aに
は半導体素子3が樹脂等の接着剤を介して接着固定され
て搭載される。
The insulating base 8 has a mounting portion 8a on which the semiconductor element 3 is mounted at the center of the upper surface, and the semiconductor element 3 is mounted on the mounting portion 8a by being adhered and fixed via an adhesive such as resin. Is done.

【0044】また、絶縁基体8は搭載部8aの周辺から
外周部にかけて導出される配線層9を有しており、この
例において配線層9は、絶縁基体8を構成する所定の層
の表面に形成された配線パターンとそれら配線パターン
を所定の層を貫通して接続するスルーホールやビアホー
ル等の貫通導体とにより、絶縁基体8の搭載部8a周辺
から外周部にかけて例えば扇状に広がるような複数の配
線層9として構成されている。この配線層9の搭載部8
a周辺部位には半導体素子3の各電極がボンディングワ
イヤ5を介して電気的に接続され、一方、絶縁基体8の
外周部位には外部電気回路と接続される外部リード端子
2が取着されている。なお、半導体素子3と配線層9と
も、ボンディングリボンを介して接続したり、半田バン
プを介していわゆるフリップチップ実装により接続して
もよい。
The insulating base 8 has a wiring layer 9 extending from the periphery of the mounting portion 8a to the outer periphery. In this example, the wiring layer 9 is provided on the surface of a predetermined layer constituting the insulating base 8. By the formed wiring patterns and through conductors such as through holes and via holes that connect the wiring patterns through predetermined layers, a plurality of fan-shaped portions extending from the periphery of the mounting portion 8a of the insulating base 8 to the outer periphery are formed. The wiring layer 9 is configured. Mounting part 8 of this wiring layer 9
Each electrode of the semiconductor element 3 is electrically connected to the peripheral portion via a bonding wire 5, while an external lead terminal 2 connected to an external electric circuit is attached to an outer peripheral portion of the insulating base 8. I have. The semiconductor element 3 and the wiring layer 9 may be connected via a bonding ribbon, or may be connected via a solder bump by so-called flip chip mounting.

【0045】配線層9は、上記配線層4と同じ材料を使
用して、従来周知の多層配線基板における形成法と同様
にして形成される。
The wiring layer 9 is formed using the same material as that of the wiring layer 4 in the same manner as in a conventionally known multilayer wiring board.

【0046】このようにして配線層9を多層配線基板の
構成とした場合は、電源強化が必要な場合に基板内にグ
ランド層を設けて対応することができる、あるいは半導
体素子3を複数個搭載するいわゆるマルチチップモジュ
ールとするのに基板表面のみでは配線の引き回しが不可
能な場合にも対応することができるものとなる。
When the wiring layer 9 is configured as a multilayer wiring board in this manner, a ground layer can be provided in the board when the power supply needs to be strengthened, or a plurality of semiconductor elements 3 can be mounted. In this case, it is possible to cope with a case where it is impossible to route wiring only on the substrate surface in order to form a so-called multi-chip module.

【0047】なお、配線層9を形成する場合、その材料
としては基本的には配線層4と同じものでよいが、絶縁
基体8の材料と相互作用するガラスやアルミナ等のフィ
ラー成分の添加量を少なくした系とするとよい。
When the wiring layer 9 is formed, the material thereof may be basically the same as that of the wiring layer 4. However, the amount of the filler component such as glass or alumina which interacts with the material of the insulating substrate 8 may be added. It is advisable to use a system with less

【0048】また配線層9はその周囲の一部がフェライ
ト粉末を含有する補助膜9aによって被覆されている。
補助膜9aは外部電気回路から配線層9に入り込んだノ
イズを選択的に熱エネルギーに変換させて吸収し、これ
によって配線層9に入り込んだノイズはそのまま配線層
9を介して半導体素子3に入り込むことはなく、半導体
素子3を正常に作動させることができる。補助膜9a
は、上記配線層4の周囲の一部に形成する補助膜4aと
同じ材料を使用し、補助膜4aと同じ方法によって配線
層9の周囲の一部に形成される。
The wiring layer 9 is partially covered with an auxiliary film 9a containing ferrite powder.
The auxiliary film 9a selectively converts the noise that has entered the wiring layer 9 from the external electric circuit into thermal energy and absorbs it, so that the noise that has entered the wiring layer 9 directly enters the semiconductor element 3 via the wiring layer 9. Without this, the semiconductor element 3 can be operated normally. Auxiliary film 9a
Is formed on a part of the periphery of the wiring layer 9 by using the same material as the auxiliary film 4a formed on a part of the periphery of the wiring layer 4 and using the same method as the auxiliary film 4a.

【0049】(基本材料)本発明によれば、半導体装置
の絶縁基体として、その絶縁基体がLi2 Oを5〜30
重量%含有する屈伏点が400℃〜800℃のリチウム
珪酸ガラスを20〜80体積%と、クォーツ、クリスト
バライト、トリジマイト、エンスタタイト、フォルステ
ライトの少なくとも1種から成るフィラー成分を20〜
80体積%の割合で含む成形体を焼結することにより、
クォーツ、クリストバライト、トリジマイト、エンスタ
タイトのうちの少なくとも1種の結晶相を有するガラス
セラミツク焼結体であって、比誘電率が6(室温1MH
z)以下、好適には3〜6の焼結体からなることが重要
である。これは、この絶縁基体に配設された配線層を伝
搬する高周波領域の信号に遅延が発生せず、配線層にお
ける電気信号の伝搬速度を速いものとして信号の高速処
理を可能とするために重要であり、この比誘電率が6
(室温1MHz)より大きいと高周波領域の信号遅延を
効果的に抑制することができなくなり、高速処理に対応
しきれなくなる傾向がある。なお、比誘電率が3以上が
好ましいのは、比誘電率を4以下にするには焼結体中に
微小の気孔を導入する必要がある傾向を示すのに対し、
比誘電率が3未満となると焼結体中の気孔が多くなり過
ぎて絶縁基体としての強度が不足する傾向があることに
よる。
(Basic Material) According to the present invention, the insulating base of the semiconductor device is made of Li 2 O of 5 to 30%.
20% to 80% by volume of a lithium silicate glass having a yield point of 400 ° C. to 800 ° C. and a filler component of at least one of quartz, cristobalite, tridymite, enstatite and forsterite in an amount of 20 to 80% by weight.
By sintering a compact containing 80% by volume,
A glass ceramic sintered body having at least one crystal phase of quartz, cristobalite, tridymite, and enstatite, having a relative dielectric constant of 6 (room temperature 1 MH)
z) Hereinafter, it is important that the sintered body is preferably composed of 3 to 6 sintered bodies. This is important in that a signal in a high-frequency region propagating through a wiring layer provided on the insulating base does not have a delay, and a high-speed signal processing can be performed with a high propagation speed of an electric signal in the wiring layer. And the relative permittivity is 6
If it is larger than (room temperature 1 MHz), signal delay in a high frequency region cannot be effectively suppressed, and there is a tendency that high speed processing cannot be supported. In addition, the reason that the relative dielectric constant is preferably 3 or more indicates that it is necessary to introduce minute pores into the sintered body in order to make the relative dielectric constant 4 or less.
If the relative dielectric constant is less than 3, the number of pores in the sintered body becomes too large, and the strength as an insulating base tends to be insufficient.

【0050】なお、半導体素子を絶縁基体に接着固定す
る場合には、熱応力を緩和するために樹脂や有機系接着
剤、ガラス等の可撓性の材料から適宜選択することが好
ましく、例えば、エポキシ系、ポリイミド系の有機系接
着剤や、この接着剤に銀等の金属粉末を添加したものが
好適に使用される。
When the semiconductor element is bonded and fixed to the insulating base, it is preferable to appropriately select a flexible material such as a resin, an organic adhesive, and glass in order to reduce thermal stress. An epoxy-based or polyimide-based organic adhesive or a material obtained by adding a metal powder such as silver to this adhesive is preferably used.

【0051】本発明は、このようなクォーツ、クリスト
バライト、トリジマイト、エンスタタイト等の比誘電率
が3〜4の結晶相を含む低比誘電率のガラスセラミツク
焼結体から成る絶縁基体を、リチウム珪酸ガラス、すな
わちLi2 Oを5〜30重量%含有して成る結晶性ガラ
ス20〜80体積%とクォーツ、クリストバライト、ト
リジマイト、エンスタタイト、フォルステライトの少な
くとも1種から成るフィラー成分20〜80体積%とを
含む成形体を焼成して得られた、フィラー成分であるク
ォーツ、クリストバライト、トリジマイト、エンスタタ
イトの結晶相をそのまま生成させる、あるいはリチウム
珪酸ガラスのシリカとフォルステライトとを反応させて
エンスタタイトの結晶相を生成させた焼結体により構成
するものである。結晶性ガラスとフィラー成分の量を上
記範囲に限定したのは、結晶性ガラス量が20体積%よ
り少ない、言い換えればフィラー成分量が80体積%よ
り多いと液相焼結することができずに高温で焼成する必
要があり、その場合、配線層を同時焼成するとその金属
層が溶融してしまうからである。また、結晶性ガラス量
が80体積%より多い、言い換えるとフィラー成分量が
20体積%より少ないと焼結体の特性が結晶性ガラスの
特性に大きく依存してしまい、材料特性の制御が困難と
なるとともに焼結開始温度が低くなるために配線層との
同時焼成が困難となるといった傾向があり、また、原料
のコストも高くなるからである。
According to the present invention, an insulating substrate comprising a low-permittivity glass ceramic sintered body containing a crystal phase having a relative permittivity of 3 to 4 such as quartz, cristobalite, tridymite, enstatite, etc. glass, i.e. a crystalline glass 20-80% by volume comprising 5 to 30 wt% of Li 2 O quartz, cristobalite, tridymite, enstatite, and 20 to 80 volume percent filler component consisting of at least one of forsterite The crystal phase of quartz, cristobalite, tridymite, enstatite, which is a filler component obtained by firing a molded body containing, or the crystal phase of enstatite by reacting the silica of lithium silicate glass with forsterite It is composed of a sintered body that has generated a phase. The reason that the amounts of the crystalline glass and the filler component are limited to the above range is that if the amount of the crystalline glass is less than 20% by volume, in other words, if the amount of the filler component is more than 80% by volume, the liquid phase sintering cannot be performed. This is because it is necessary to fire at a high temperature, and in that case, if the wiring layers are simultaneously fired, the metal layer will melt. If the amount of crystalline glass is more than 80% by volume, in other words, if the amount of filler component is less than 20% by volume, the characteristics of the sintered body greatly depend on the characteristics of the crystalline glass, and it is difficult to control the material characteristics. In addition, the sintering start temperature is lowered, so that simultaneous firing with the wiring layer tends to be difficult, and the cost of the raw material increases.

【0052】本発明に用いる結晶性ガラスとしては、L
2 Oを5〜30重量%、好適には5〜20重量%の割
合で含有するリチウム珪酸ガラスを用いることが重要で
あり、このようなリチウム珪酸ガラスを用いることによ
りリチウム珪酸を析出させることができる。なお、Li
2 Oの含有量が5重量%より少ないと、焼成時にリチウ
ム珪酸の結晶の生成量が少なくなって高強度化が達成で
きず、30重量%より多いと誘電正接が100×10-4
を超えるため半導体装置用の絶縁基体としての特性が劣
化する。
The crystalline glass used in the present invention includes L
i 2 O 5 to 30 wt%, preferably it is important to use a lithium silicate glass containing a proportion of 5 to 20 wt%, to precipitate lithium silicate by using such a lithium silicate glass Can be. Note that Li
If the content of 2 O is less than 5% by weight, the amount of lithium silicic acid crystals generated during sintering is small, and high strength cannot be achieved. If it is more than 30% by weight, the dielectric loss tangent is 100 × 10 −4.
Therefore, the characteristics as an insulating substrate for a semiconductor device deteriorate.

【0053】また、この結晶性ガラス中にはPbを実質
的に含まないことが望ましい。これは、Pbが毒性を有
するため、Pbを含有すると製造工程中での被毒を防止
するための格別な装置および管理を必要とするために焼
結体を安価に製造することができないためである。な
お、Pbが不純物として不可避的に混入する場合を考慮
すると、Pb量は0.05重量%以下であることが望ま
しい。
It is desirable that Pb is not substantially contained in the crystalline glass. This is because Pb is toxic, and containing Pb requires special equipment and control to prevent poisoning during the manufacturing process, so that sintered bodies cannot be manufactured at low cost. is there. In consideration of the case where Pb is inevitably mixed as an impurity, the amount of Pb is desirably 0.05% by weight or less.

【0054】さらに、結晶性ガラスの屈伏点が400℃
〜800℃、特に400℃〜650℃であることも、結
晶性ガラスおよびフィラー成分から成る混合物を成形す
る場合に添加する有機樹脂等の成形用バインダを効率的
に除去するとともに、絶縁基体と同時に焼成される配線
層との焼成条件のマッチングを図るために必要である。
屈伏点が400℃より低いと結晶性ガラスが低い温度で
焼結を開始するために、例えば銀や銅等の焼結開始温度
が600℃〜800℃の金属を用いた配線層との同時焼
成ができず、また、成形体の緻密化が低温で開始するた
めにバインダが分解揮散できなくなって焼結体中に残留
し、焼結体の特性に悪影響を及ぼず結果になるためであ
る。一方、屈伏点が800℃より高いと、結晶性ガラス
を多くしないと焼結しにくくなるためであり、高価な結
晶性ガラスを大量に必要とするために焼結体のコストを
高めることにもなるためである。
Further, the deformation point of the crystalline glass is 400 ° C.
To 800 ° C., particularly 400 ° C. to 650 ° C., it is possible to efficiently remove a molding binder such as an organic resin added when molding a mixture comprising crystalline glass and a filler component, It is necessary to match the firing conditions with the wiring layer to be fired.
If the yield point is lower than 400 ° C., the crystalline glass starts sintering at a low temperature. For example, simultaneous firing with a wiring layer using a metal such as silver or copper having a sintering start temperature of 600 ° C. to 800 ° C. In addition, the densification of the compact starts at a low temperature, so that the binder cannot be decomposed and volatilized and remains in the sintered compact, resulting in no adverse effect on the properties of the sintered compact. On the other hand, if the yield point is higher than 800 ° C., sintering becomes difficult without increasing the amount of crystalline glass, and the cost of the sintered body is increased because a large amount of expensive crystalline glass is required. It is because it becomes.

【0055】上記特性を満足する結晶性ガラス(リチウ
ム珪酸ガラス)としては、例えばSiO2 ーLi2 Oー
A12 3 、SiO2 ーLi2 OーA12 3 ーMgO
ーTiO2SiO2 ーLi2 OーA12 3 ーMgOー
Na2 OーF、SiO2 ーLi2 OーA12 3 ーK2
OーNa2 OーZnO、SiO2 ーLi2 OーA12
2 ーK2 OーP2 5 、SiO2 ーLi2 OーA12
3 ーK2 OーP2 5 ーZnOーNa2 O、SiO2
Li2 OーMgO、SiO2 ーLi2 OーZnO等の組
成物が挙げられ、このうち、SiO2 はリチウム珪酸を
形成するための必須の成分であり、ガラス全量中60〜
85重量%の割合で存在し、SiO2 とLi2 Oとの合
量がガラス全量中65〜95重量%であることがリチウ
ム珪酸結晶を析出させる上で望ましい。
[0055] As the crystalline glass which satisfies the above characteristics (lithium silicate glass), for example, SiO 2 chromatography Li 2 O over A1 2 O 3, SiO 2 chromatography Li 2 O over A1 2 O 3 over MgO
—TiO 2 SiO 2 —Li 2 O—A1 2 O 3 —MgO—Na 2 OF—, SiO 2 —Li 2 O—A1 2 O 3 —K 2
O-Na 2 O-ZnO, SiO 2 -Li 2 O-A1 2 O
2 -K 2 O-P 2 O 5 , SiO 2 -Li 2 O-A1 2 O
Compositions such as 3 -K 2 O—P 2 O 5 —ZnO—Na 2 O, SiO 2 —Li 2 O—MgO, and SiO 2 —Li 2 O—ZnO, among which SiO 2 is lithium silicate Is an essential component to form
It is desirable for the presence of 85% by weight and that the total amount of SiO 2 and Li 2 O be 65 to 95% by weight based on the total amount of glass in order to precipitate lithium silicate crystals.

【0056】一方、フィラー成分としては、クォーツ、
クリストバライト、トリジマイト、エンスタタイト、フ
ォルステライトの少なくとも1種を20〜80体積%、
特に30〜70体積%の割合で配合することが望まし
い。このようなフィラー成分の組合せにより焼結体の焼
結を促進することができ、中でもクォーツ/フォルステ
ライト比が0.427以上であれば、比誘電率が高いフ
ォルステライトを焼結中に比誘電率の低いエンスタタイ
トに変えることができる。
On the other hand, as the filler component, quartz,
20 to 80% by volume of at least one of cristobalite, tridymite, enstatite, and forsterite,
In particular, it is desirable to mix at a ratio of 30 to 70% by volume. The sintering of the sintered body can be promoted by the combination of such filler components. In particular, when the quartz / forsterite ratio is 0.427 or more, the dielectric constant of the forsterite having a high relative dielectric constant during sintering is reduced. It can be changed to enstatite with a low rate.

【0057】上記の結晶性ガラスおよびフィラー成分
は、結晶性ガラスの屈伏点に応じ、その量を適宜調整す
ることが望ましい。すなわち、結晶性ガラスの屈伏点が
400℃〜600℃と低い場合、低温での焼結性が高ま
るためフィラー成分の含有量は50〜80体積%と比較
的多く配合できる。これに対して、結晶性ガラスの屈伏
点が650℃〜800℃と高い場合、焼結性が低下する
ためフィラー成分の含有量は20〜50体積%と比較的
少なく配合することが望ましい。この結晶性ガラスの屈
伏点は配線層の焼成条件に合わせて制御することが望ま
しい。
The amounts of the above-mentioned crystalline glass and filler component are desirably adjusted appropriately according to the yield point of the crystalline glass. That is, when the yield point of the crystalline glass is as low as 400 ° C. to 600 ° C., the sinterability at low temperature is increased, so that the content of the filler component can be relatively large as 50 to 80% by volume. On the other hand, when the yield point of the crystalline glass is as high as 650 ° C. to 800 ° C., the sinterability is reduced. It is desirable to control the yield point of the crystalline glass in accordance with the firing conditions of the wiring layer.

【0058】さらにリチウム珪酸ガラスは、フィラー成
分無添加では収縮開始温度は700℃以下で、850℃
以上では溶融してしまい、配線層4、9を絶縁基体1、
8に同時焼成により被着形成することができない。しか
し、フィラー成分を20〜80体積%の割合で混合して
おくと、焼成温度を上昇させ、結晶の析出とフイラー成
分を液相焼結させるための液相を形成させることができ
る。このフィラー成分の含有量の調整により絶縁基体
1、8と配線層4、9との同時焼成条件をマッチングさ
せることができる。さらに、原料コストを下げるために
高価なリチウム珪酸ガラスの含有量を減少させることが
できる。
Further, the lithium silicate glass has a shrinkage initiation temperature of 700 ° C. or less and 850 ° C.
Above, it melts and the wiring layers 4 and 9 are
No. 8 cannot be formed by simultaneous firing. However, if the filler component is mixed at a ratio of 20 to 80% by volume, the firing temperature can be increased to form a liquid phase for crystal precipitation and liquid phase sintering of the filler component. By adjusting the content of the filler component, the simultaneous firing conditions of the insulating bases 1 and 8 and the wiring layers 4 and 9 can be matched. Further, the content of expensive lithium silicate glass can be reduced in order to lower the raw material cost.

【0059】例えば、配線層として銅や銀を主成分とす
る金属材料により構成する場合、これらの金属層の焼成
は600〜1100℃で行なわれるため、同時焼成を行
なうには、結晶性ガラスの屈伏点は400℃〜650℃
で、フィラー成分の含有量は50〜80体積%であるの
が好ましい。また、このように高価な結晶性ガラスの配
合量を低減することにより焼結体のコストも低減でき
る。
For example, when the wiring layer is formed of a metal material containing copper or silver as a main component, the firing of these metal layers is performed at 600 to 1100 ° C. Yield point is 400 ℃ ~ 650 ℃
The content of the filler component is preferably 50 to 80% by volume. Further, by reducing the amount of the expensive crystalline glass, the cost of the sintered body can be reduced.

【0060】この結晶性ガラスとフィラー成分との混合
物は、適当な成形用の有機樹脂バインダを添加した後、
所望の成形手段、例えばドクターブレード法、圧延法、
金型プレス法等によりシー卜状等の任意の形状に成形
後、焼成する。
The mixture of the crystalline glass and the filler component is mixed with an appropriate molding organic resin binder,
Desired forming means, such as doctor blade method, rolling method,
After molding into an arbitrary shape such as a sheet shape by a die pressing method or the like, firing is performed.

【0061】焼成に当たっては、まず、成形のために添
加したバインダ成分を除去する。バインダの除去は通常
700℃前後の大気雰囲気中で行なわれるが、配線層と
して銅を用いる場合には、水蒸気を含有する100〜7
00℃の窒素雰囲気中で行なわれる。このとき、成形体
の収縮開始温度は700〜850℃程度であることが望
ましく、かかる収縮開始温度がこれより低いとバインダ
の除去が困難となるため、成形体中の結晶性ガラスの特
性、特に屈伏点を前述したように制御することが必要と
なる。
In firing, first, the binder component added for molding is removed. The binder is usually removed in an air atmosphere at about 700 ° C. However, when copper is used as the wiring layer, 100 to 7 containing water vapor is used.
This is performed in a nitrogen atmosphere at 00 ° C. At this time, the shrinkage start temperature of the molded body is desirably about 700 to 850 ° C. If the shrinkage start temperature is lower than this, it becomes difficult to remove the binder. It is necessary to control the yield point as described above.

【0062】焼成は、850℃〜1300℃の酸化性雰
囲気中で、あるいは配線層と同時焼成する場合には非酸
化性雰囲気中で行なわれ、これにより相対密度90%以
上まで緻密化される。この時の焼成温度が850℃より
低いと緻密化することができず、一方、1300℃を超
えると配線層との同時焼成で配線層が溶融してしまう。
なお、配線層として銅を用いる場合には、850〜10
50℃の非酸化性雰囲気中で行なわれる。
The firing is performed in an oxidizing atmosphere at 850 ° C. to 1300 ° C. or in a non-oxidizing atmosphere when firing is performed simultaneously with the wiring layer, whereby the relative density is increased to 90% or more. If the firing temperature at this time is lower than 850 ° C., densification cannot be achieved, while if it exceeds 1300 ° C., the wiring layer is melted by simultaneous firing with the wiring layer.
When copper is used as the wiring layer, 850 to 10
This is performed in a non-oxidizing atmosphere at 50 ° C.

【0063】また、上記ガラスセラミッタ焼結体を絶縁
基体として銅、銀を主成分とする金属材料から成る配線
層を配設した半導体装置を製造するには、絶縁基体を構
成するための前述したような結晶性ガラスとフィラー成
分とからなる原料粉末に適当な有機バインダや可塑剤、
溶剤を添加混合して泥漿物を作るとともにこの泥漿物を
ドクターブレード法やカレンダーロール法を採用するこ
とによって生シートを作製する。そして、配線層として
適当な金属粉末に有機バインダや可塑剤、溶剤を添加混
合して得た金属ペーストを生シートに従来周知のスクリ
ーン印刷法により所定パターンに印刷塗布する。また、
場合によっては、生シートに適当な打ち抜き加工を施し
てスルーホールを形成し、このホール内にも金属ペース
トを充填する。そして、これらの生シートを複数枚積層
し、積層された生シートと金属ペーストとを同時焼成す
ることにより多層構造の絶縁基体を得ることができる。
In order to manufacture a semiconductor device in which the above-mentioned glass ceramic transmitter sintered body is used as an insulating base and a wiring layer made of a metal material containing copper and silver as main components is provided, the above-described method for forming the insulating base is required. Organic binder and plasticizer suitable for the raw material powder comprising the crystalline glass and the filler component as described above,
A solvent is added and mixed to produce a mud, and the mud is formed into a raw sheet by employing a doctor blade method or a calender roll method. Then, a metal paste obtained by adding and mixing an organic binder, a plasticizer, and a solvent to a suitable metal powder as a wiring layer is printed and applied on a raw sheet in a predetermined pattern by a conventionally known screen printing method. Also,
In some cases, the raw sheet is subjected to an appropriate punching process to form a through hole, and the hole is filled with a metal paste. Then, a plurality of these green sheets are laminated, and the laminated green sheets and the metal paste are simultaneously fired to obtain a multi-layer insulating substrate.

【0064】なお、本発明は上述の実施例に限定される
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更が可能である。
Note that the present invention is not limited to the above-described embodiment, and various changes can be made without departing from the gist of the present invention.

【0065】[0065]

【発明の効果】本発明の半導体装置によれば、モールド
型の半導体装置における絶縁基体として、Li2 Oを5
〜30重量%含有する屈伏点が400〜800℃のリチ
ウム珪酸ガラスを20〜80体積%と、クォーツ、クリ
ストバライト、トリジマイト、エンスタタイト、フォル
ステライトの少なくとも1種から成るフィラー成分を2
0〜80体積%の割合で含む成形体を焼結して得られ
た、クォーツ、クリストバライト、トリジマイト、エン
スタタイトのうちの少なくとも1種の結晶相を含有する
比誘電率が6以下の焼結体を用いたことから、セラミッ
クス等の電気絶縁材料に対して比誘電率が非常に小さく
なり、その結果、絶縁基体に被着形成された配線層を伝
搬する高周波領域の信号にも問題となるような遅延を生
じることがなく、情報の高速処理化に十分に対応できる
半導体装置となる。
According to the semiconductor device of the present invention, Li 2 O is used as an insulating substrate in a mold type semiconductor device.
20 to 80% by volume of a lithium silicate glass having a deformation point of 400 to 800 ° C. and a filler component of at least one of quartz, cristobalite, tridymite, enstatite, and forsterite.
A sintered body obtained by sintering a compact containing 0 to 80% by volume and containing at least one crystal phase of quartz, cristobalite, tridymite, and enstatite and having a relative dielectric constant of 6 or less. Is used, the relative dielectric constant becomes very small with respect to an electrically insulating material such as ceramics, and as a result, a signal in a high-frequency region propagating through a wiring layer deposited on an insulating base may be a problem. A semiconductor device which does not cause any delay and can sufficiently cope with high-speed processing of information can be obtained.

【0066】また本発明の半導体装置によれば、絶縁基
体として、Li2 Oを5〜30重量%含有する屈伏点が
400〜800℃のリチウム珪酸ガラスを20〜80体
積%と、クォーツ、クリストバライト、トリジマイト、
エンスタタイト、フォルステライトの少なくとも1種か
ら成るフィラー成分を20〜80体積%の割合で含む成
形体を焼結することにより、クォーツ、クリストバライ
ト、トリジマイト、エンスタタイトのうちの少なくとも
1種の結晶層を有する比誘電率が6以下の焼結体を、再
現性よく容易に製造することができる。
According to the semiconductor device of the present invention, as the insulating substrate, 20 to 80% by volume of lithium silicate glass containing 5 to 30% by weight of Li 2 O and having a deformation point of 400 to 800 ° C., quartz and cristobalite , Tridymite,
By sintering a compact containing 20 to 80% by volume of a filler component comprising at least one of enstatite and forsterite, at least one crystal layer of quartz, cristobalite, tridymite, and enstatite is formed. A sintered body having a relative dielectric constant of 6 or less can be easily produced with good reproducibility.

【0067】更に本発明の半導体装置によれば、絶縁基
体の上面中央部の半導体素子が搭載される搭載部周辺か
ら外周部にかけて導出される配線層を、銅、銀を主成分
とする金属から成るものとしたことから、配線層の配線
抵抗値が低いため、高周波領域の信号に遅延を生じたり
信号の減衰が大きくなることがなく、情報の高速処理に
支障をきたすことがなくなる。
Further, according to the semiconductor device of the present invention, the wiring layer led out from the periphery of the mounting portion where the semiconductor element is mounted at the center of the upper surface of the insulating base to the outer peripheral portion is made of a metal mainly composed of copper and silver. Therefore, since the wiring resistance value of the wiring layer is low, there is no delay in the signal in the high frequency region or an increase in the attenuation of the signal, which does not hinder high-speed processing of information.

【0068】また更に本発明の半導体装置によれば、絶
縁基体に形成されている配線層の一部周囲をフェライト
粉末を含有する補助膜で被覆したことから、外部電気回
路から配線層にノイズが入り込んだ場合、そのノイズは
フェライト粉末で熱エネルギーに変換されて吸収され、
ノイズがそのまま配線層を介して半導体素子に入り込む
ことはなく、半導体素子を正常に作動させることが可能
となる。
Further, according to the semiconductor device of the present invention, since a part of the periphery of the wiring layer formed on the insulating base is covered with the auxiliary film containing the ferrite powder, noise is generated from the external electric circuit to the wiring layer. When it enters, the noise is converted to heat energy by the ferrite powder and absorbed,
The noise does not directly enter the semiconductor element via the wiring layer, and the semiconductor element can be operated normally.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体装置の実施の形態の一例を示す
断面図である。
FIG. 1 is a cross-sectional view illustrating an example of an embodiment of a semiconductor device of the present invention.

【図2】本発明の半導体装置の実施の形態の他の例を示
す断面図である。
FIG. 2 is a sectional view showing another example of the embodiment of the semiconductor device of the present invention.

【符号の説明】[Explanation of symbols]

1、8・・・・絶縁基体 1a、8a・・搭載部 2・・・・・・外部リード端子 3・・・・・・半導体素子 4、9・・・・配線層 4a、9a・・補助層 7・・・・・・モールド樹脂 1, 8... Insulating base 1a, 8a... Mounting part 2... External lead terminal 3... Layer 7: Mold resin

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI C03C 4/00 C03C 4/00 10/04 10/04 10/14 10/14 14/00 14/00 C04B 35/495 C04B 35/00 J 35/16 35/16 Z ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 6 Identification code FI C03C 4/00 C03C 4/00 10/04 10/04 10/14 10/14 14/00 14/00 C04B 35/495 C04B 35 / 00 J 35/16 35/16 Z

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】上面中央部に半導体素子が搭載される搭載
部および該搭載部周辺から外周部にかけて導出される配
線層を有する絶縁基体と、該絶縁基体の搭載部に搭載さ
れ、電極が前記配線層に接続されている半導体素子と、
前記配線層に取着され、半導体素子を外部電気回路に接
続する外部リード端子と、前記絶縁基体、半導体素子お
よび外部リード端子の一部を被覆するモールド樹脂とか
ら成る半導体装置であって、前記絶縁基体が、Li2
を5〜30重量%含有する屈伏点が400〜800℃の
リチウム珪酸ガラスを20〜80体積%と、クォーツ、
クリストバライト、トリジマイト、エンスタタイト、フ
ォルステライトの少なくとも1種から成るフィラー成分
を20〜80体積%の割合で含む成形体を焼結して得ら
れた、クォーツ、クリストバライト、トリジマイト、エ
ンスタタイトのうちの少なくとも1種の結晶相を含有す
る比誘電率が6以下の焼結体から成り、かつ配線層の一
部周囲がフェライト粉末を含有する補助膜で被覆されて
いることを特徴とする半導体装置。
An insulating base having a mounting portion on which a semiconductor element is mounted in a central portion of an upper surface and a wiring layer extending from the periphery of the mounting portion to an outer peripheral portion; and an electrode mounted on the mounting portion of the insulating base, A semiconductor element connected to the wiring layer;
An external lead terminal attached to the wiring layer and connecting a semiconductor element to an external electric circuit, and a semiconductor device comprising a mold resin covering a part of the insulating base, the semiconductor element and the external lead terminal, The insulating substrate is made of Li 2 O
20 to 80% by volume of a lithium silicate glass having a deformation point of 400 to 800 ° C containing 5 to 30% by weight of quartz,
At least one of quartz, cristobalite, tridymite, and enstatite obtained by sintering a molded body containing at least one of cristobalite, tridymite, enstatite, and forsterite in a proportion of 20 to 80% by volume. A semiconductor device comprising a sintered body containing one type of crystal phase and having a relative dielectric constant of 6 or less, and a part of a periphery of a wiring layer is covered with an auxiliary film containing ferrite powder.
【請求項2】前記配線層が銅、銀を主成分とする金属か
ら成ることを特徴とする請求項1に記載の半導体装置。
2. The semiconductor device according to claim 1, wherein said wiring layer is made of a metal containing copper and silver as main components.
【請求項3】前記補助膜がLi2 Oを5〜30重量%含
有する屈伏点が400〜800℃のリチウム珪酸ガラス
を20〜80体積%と、クォーツ、クリストバライト、
トリジマイト、エンスタタイト、フォルステライトの少
なくとも1種から成るフィラー成分を20〜80体積%
の割合で含むガラスセラミックス10〜50重量部と、
フェライト粉末50〜90重量部とから成ることを特徴
とする請求項1に記載の半導体装置。
3. The lithium secondary battery according to claim 1, wherein said auxiliary film contains 20% to 80% by volume of lithium silicate glass having a deformation point of 400 to 800 ° C. containing 5 to 30% by weight of Li 2 O, quartz, cristobalite,
20 to 80% by volume of a filler component comprising at least one of tridymite, enstatite and forsterite
10 to 50 parts by weight of glass ceramics containing
2. The semiconductor device according to claim 1, comprising 50 to 90 parts by weight of ferrite powder.
JP31821097A 1997-11-19 1997-11-19 Semiconductor device Expired - Fee Related JP3451003B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31821097A JP3451003B2 (en) 1997-11-19 1997-11-19 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31821097A JP3451003B2 (en) 1997-11-19 1997-11-19 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH11150212A true JPH11150212A (en) 1999-06-02
JP3451003B2 JP3451003B2 (en) 2003-09-29

Family

ID=18096669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31821097A Expired - Fee Related JP3451003B2 (en) 1997-11-19 1997-11-19 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3451003B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008086004A (en) * 2006-08-30 2008-04-10 Seiko Instruments Inc Method of manufacturing electronic device, electronic device, oscillator, and electronic apparatus
JP2017210389A (en) * 2016-05-26 2017-11-30 株式会社村田製作所 Glass-ceramic-ferrite composition and electronic component
JPWO2018100863A1 (en) * 2016-11-30 2019-10-17 株式会社村田製作所 Composite electronic component and method of manufacturing the composite electronic component
CN112919810A (en) * 2021-03-23 2021-06-08 成都光明光电股份有限公司 Glass-ceramic, glass-ceramic article and method for producing same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008086004A (en) * 2006-08-30 2008-04-10 Seiko Instruments Inc Method of manufacturing electronic device, electronic device, oscillator, and electronic apparatus
JP2017210389A (en) * 2016-05-26 2017-11-30 株式会社村田製作所 Glass-ceramic-ferrite composition and electronic component
CN107434407A (en) * 2016-05-26 2017-12-05 株式会社村田制作所 Glass ceramics ferrite composition and electronic unit
JPWO2018100863A1 (en) * 2016-11-30 2019-10-17 株式会社村田製作所 Composite electronic component and method of manufacturing the composite electronic component
CN112919810A (en) * 2021-03-23 2021-06-08 成都光明光电股份有限公司 Glass-ceramic, glass-ceramic article and method for producing same

Also Published As

Publication number Publication date
JP3451003B2 (en) 2003-09-29

Similar Documents

Publication Publication Date Title
US5763059A (en) Circuit board
JP3451003B2 (en) Semiconductor device
JP3441318B2 (en) Semiconductor device
JP3441941B2 (en) Wiring board and its mounting structure
JP3827491B2 (en) High frequency porcelain composition, high frequency porcelain and method for producing high frequency porcelain
JP3865967B2 (en) Porcelain and wiring board using the same
JP2001015878A (en) High-frequency wiring board and its manufacture
JP3582975B2 (en) Wiring board
JP3085667B2 (en) High frequency porcelain composition, high frequency porcelain and method for producing the same
JPH11176998A (en) Wiring board
JP3847236B2 (en) Semiconductor element storage package and semiconductor device using the same
JP3441950B2 (en) Wiring board and its mounting structure
JP3439963B2 (en) Package for storing semiconductor elements
JP4028673B2 (en) Wiring board
JP3439964B2 (en) Package for storing semiconductor elements
JP3793558B2 (en) High frequency porcelain
JP3470035B2 (en) Package for storing semiconductor elements
JP3466545B2 (en) High frequency wiring board
JP3210837B2 (en) Wiring board, semiconductor device storage package using the same, and mounting structure thereof
JP2003165765A (en) Glass ceramic composition and method for making glass ceramic and method for making wiring board
JP3764626B2 (en) Wiring board
JPH07297322A (en) Composite ceramic board and manufacture thereof
JP3663335B2 (en) High frequency porcelain composition, high frequency porcelain and method for producing the same
JP3906048B2 (en) Crystal device
JPH10154767A (en) Wiring substrate and its manufacturing method

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees