JPH11149388A - ２重化装置におけるデータ同期の高速化方式 - Google Patents
２重化装置におけるデータ同期の高速化方式Info
- Publication number
- JPH11149388A JPH11149388A JP9318458A JP31845897A JPH11149388A JP H11149388 A JPH11149388 A JP H11149388A JP 9318458 A JP9318458 A JP 9318458A JP 31845897 A JP31845897 A JP 31845897A JP H11149388 A JPH11149388 A JP H11149388A
- Authority
- JP
- Japan
- Prior art keywords
- main storage
- storage area
- data
- address
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
- Bus Control (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】
【課題】 ２重化装置において、２重化装置間のデータ
転送に要するＣＰＵ使用率の最小化および転送の高速化
をすることを目的とする。 【解決手段】 ２重化装置における各々の装置１，２は
予め具備する主記憶装置上に第１と第２の主記憶領域を
具備し、一方の装置における第１の主記憶領域にデータ
の格納／更新が行われると該格納／更新が行われたデー
タを、インタフェース制御アダプタ４，５内のＤＭＡ転
送手段を介して他方の装置における第２の主記憶領域に
転送する。
転送に要するＣＰＵ使用率の最小化および転送の高速化
をすることを目的とする。 【解決手段】 ２重化装置における各々の装置１，２は
予め具備する主記憶装置上に第１と第２の主記憶領域を
具備し、一方の装置における第１の主記憶領域にデータ
の格納／更新が行われると該格納／更新が行われたデー
タを、インタフェース制御アダプタ４，５内のＤＭＡ転
送手段を介して他方の装置における第２の主記憶領域に
転送する。
Description
【０００１】
【発明の属する技術分野】本発明は、２重化された装置
におけるデータ同期方式に関し、特にデータ同期の高速
化方式に関する。
におけるデータ同期方式に関し、特にデータ同期の高速
化方式に関する。
【０００２】
【従来の技術】オンラインシステムなどにおける２重化
装置は、耐故障性を考慮しハードウェア故障等の障害で
一方の装置の処理の継続が不可能になった時に他方の装
置で処理を継続し、外見えに装置の障害をマスクするた
めのものである。
装置は、耐故障性を考慮しハードウェア故障等の障害で
一方の装置の処理の継続が不可能になった時に他方の装
置で処理を継続し、外見えに装置の障害をマスクするた
めのものである。
【０００３】２重化の方法としては、２重化された両装
置に同一の処理を行わせる方法と通常は異なる処理を行
わせ障害時に残された装置が障害装置の処理を引き継ぐ
方法とがある。前者の場合、両装置に同一の処理を行わ
せるため性能的には１台の装置の性能しか出すことがで
きない。これに対して後者の場合、通常は両装置で異な
る処理を行っているため２台分の性能を出すことができ
る。
置に同一の処理を行わせる方法と通常は異なる処理を行
わせ障害時に残された装置が障害装置の処理を引き継ぐ
方法とがある。前者の場合、両装置に同一の処理を行わ
せるため性能的には１台の装置の性能しか出すことがで
きない。これに対して後者の場合、通常は両装置で異な
る処理を行っているため２台分の性能を出すことができ
る。
【０００４】しかし後者の場合、一方の装置に障害が発
生した時、残りの装置が処理を引き継ぐために、通常時
に互いに他方の処理結果等を受け取っておく必要があ
る。この方法としては、２重化された装置が互いに共有
する外部記憶装置（ディスク）を介してデータの送受信
を行う方法と、装置間にデータ送受信インタフェースを
備え、このインタフェースを用いて直接データの送受信
を行う方法とがある。しかし前者の場合外部記憶装置を
介すため、後者の方法のほうが性能は高い。
生した時、残りの装置が処理を引き継ぐために、通常時
に互いに他方の処理結果等を受け取っておく必要があ
る。この方法としては、２重化された装置が互いに共有
する外部記憶装置（ディスク）を介してデータの送受信
を行う方法と、装置間にデータ送受信インタフェースを
備え、このインタフェースを用いて直接データの送受信
を行う方法とがある。しかし前者の場合外部記憶装置を
介すため、後者の方法のほうが性能は高い。
【０００５】しかし後者であっても、本来２重化されて
いない装置と比較すれば２重化のためのデータ送受信の
処理分性能が低下することになり、本データ送受信の性
能を少しでも向上させる必要がある。その一例として、
公開特許公報「特開平７−３２１４」に示された高速デ
ータ転送方式がある。
いない装置と比較すれば２重化のためのデータ送受信の
処理分性能が低下することになり、本データ送受信の性
能を少しでも向上させる必要がある。その一例として、
公開特許公報「特開平７−３２１４」に示された高速デ
ータ転送方式がある。
【０００６】特開平７−３２１４に示された高速データ
転送方式は、装置間のインタフェースを２重化し各々の
インタフェースを単方向としてインタフェース（バス）
の使用権の獲得を高速化することを目的としている。従
来と比べれば、この方法でデータ転送性能は改善され
る。
転送方式は、装置間のインタフェースを２重化し各々の
インタフェースを単方向としてインタフェース（バス）
の使用権の獲得を高速化することを目的としている。従
来と比べれば、この方法でデータ転送性能は改善され
る。
【０００７】
【発明が解決しようとする課題】上述した従来の特開平
７−３２１４に示された高速データ転送方式では、デー
タ転送の処理自身はＣＰＵによって行われるため、従来
と同様、ＣＰＵの処理を消費するという欠点があった。
７−３２１４に示された高速データ転送方式では、デー
タ転送の処理自身はＣＰＵによって行われるため、従来
と同様、ＣＰＵの処理を消費するという欠点があった。
【０００８】本発明は以上の点に着目してなされたもの
で、２重化された装置の装置間のデータ転送に可能な限
りＣＰＵを消費させない方法を提供することを目的とす
る。
で、２重化された装置の装置間のデータ転送に可能な限
りＣＰＵを消費させない方法を提供することを目的とす
る。
【０００９】
【課題を解決するための手段】本願の第１の発明は、２
重化装置におけるデータ同期の高速化方式において、前
記２重化装置における各々の装置は予め具備する主記憶
装置上に第１と第２の主記憶領域を具備し、一方の装置
における前記第１の主記憶領域にデータの格納／更新が
行われると該格納／更新が行われたデータをＤＭＡ転送
手段を介して他方の装置における前記第２の主記憶領域
に転送することを特徴とする。
重化装置におけるデータ同期の高速化方式において、前
記２重化装置における各々の装置は予め具備する主記憶
装置上に第１と第２の主記憶領域を具備し、一方の装置
における前記第１の主記憶領域にデータの格納／更新が
行われると該格納／更新が行われたデータをＤＭＡ転送
手段を介して他方の装置における前記第２の主記憶領域
に転送することを特徴とする。
【００１０】また、本願の第２の発明は、第１の発明に
おける前記ＤＭＡ転送手段により転送される前記データ
の前記他方の装置における前記第２の主記憶領域の送信
先アドレス＝前記他方の装置における前記第２の主記憶
領域の先頭アドレス＋（前記第１の主記憶領域の送信元
アドレス−前記第１の主記憶領域の先頭アドレス）であ
ることを特徴とする。
おける前記ＤＭＡ転送手段により転送される前記データ
の前記他方の装置における前記第２の主記憶領域の送信
先アドレス＝前記他方の装置における前記第２の主記憶
領域の先頭アドレス＋（前記第１の主記憶領域の送信元
アドレス−前記第１の主記憶領域の先頭アドレス）であ
ることを特徴とする。
【００１１】また、本願の第３の発明は、２重化装置に
おけるデータ同期の高速化方式において、各々の装置に
は、該各々の装置の主記憶装置上に自身で処理した処理
結果を格納する第１の主記憶領域と相手装置の処理結果
を格納する第２の主記憶領域と、前記相手装置内の前記
第２の主記憶領域の先頭アドレスを格納する先頭アドレ
ス格納領域と、前記相手装置内の前記第２の主記憶領域
の前記先頭アドレスを取得するための先頭アドレス取得
手段と、前記相手装置へデータを送信する際に該相手装
置の前記第２の主記憶領域上のアドレスを算出する相手
装置アドレス算出手段と、前記相手装置へのデータ送信
要求手段とを備え、前記各々の装置側に各々存在するイ
ンタフェース制御アダプタには、自側の前記装置の前記
第１の主記憶領域及び前記第２の主記憶領域との間で直
接データ転送を行うＤＭＡ転送手段と、前記自側の装置
からの前記データ送信要求手段による処理要求によりイ
ンタフェースを介しデータの転送処理を行うデータ転送
処理手段を備えることにより、２重化装置間のデータの
転送処理の性能を向上させることを特徴とする。
おけるデータ同期の高速化方式において、各々の装置に
は、該各々の装置の主記憶装置上に自身で処理した処理
結果を格納する第１の主記憶領域と相手装置の処理結果
を格納する第２の主記憶領域と、前記相手装置内の前記
第２の主記憶領域の先頭アドレスを格納する先頭アドレ
ス格納領域と、前記相手装置内の前記第２の主記憶領域
の前記先頭アドレスを取得するための先頭アドレス取得
手段と、前記相手装置へデータを送信する際に該相手装
置の前記第２の主記憶領域上のアドレスを算出する相手
装置アドレス算出手段と、前記相手装置へのデータ送信
要求手段とを備え、前記各々の装置側に各々存在するイ
ンタフェース制御アダプタには、自側の前記装置の前記
第１の主記憶領域及び前記第２の主記憶領域との間で直
接データ転送を行うＤＭＡ転送手段と、前記自側の装置
からの前記データ送信要求手段による処理要求によりイ
ンタフェースを介しデータの転送処理を行うデータ転送
処理手段を備えることにより、２重化装置間のデータの
転送処理の性能を向上させることを特徴とする。
【００１２】また、本願の第４の発明は、各々の装置は
予め具備する主記憶装置上に第１と第２の主記憶領域を
具備し、一方の装置における前記第１の主記憶領域にデ
ータの格納／更新が行われると該格納／更新が行われた
データをＤＭＡ転送手段を介して他方の装置における前
記第２の主記憶領域に転送する２重化装置を用いたオン
ライン情報処理システムであることを特徴とする。
予め具備する主記憶装置上に第１と第２の主記憶領域を
具備し、一方の装置における前記第１の主記憶領域にデ
ータの格納／更新が行われると該格納／更新が行われた
データをＤＭＡ転送手段を介して他方の装置における前
記第２の主記憶領域に転送する２重化装置を用いたオン
ライン情報処理システムであることを特徴とする。
【００１３】また、本願の第５の発明は、各々の装置は
予め具備する主記憶装置上に第１と第２の主記憶領域を
具備し、一方の装置における前記第１の主記憶領域にデ
ータの格納／更新が行われると該格納／更新が行われた
データをＤＭＡ転送手段を介して他方の装置における前
記第２の主記憶領域に転送する２重化装置を用いたオン
ライン制御システムであることを特徴とする。
予め具備する主記憶装置上に第１と第２の主記憶領域を
具備し、一方の装置における前記第１の主記憶領域にデ
ータの格納／更新が行われると該格納／更新が行われた
データをＤＭＡ転送手段を介して他方の装置における前
記第２の主記憶領域に転送する２重化装置を用いたオン
ライン制御システムであることを特徴とする。
【００１４】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００１５】図１（ａ）は本発明の２重化装置における
データ同期の高速化方式の一実施の形態を示す装置のブ
ロック図である。装置１は主記憶上に２つの主記憶領域
１０，２０と、２重化の相手装置２（図２を参照、装置
１と同じ構造）の主記憶領域２０の先頭アドレス格納領
域３０と、先頭アドレス取得手段４０と、相手装置アド
レス算出手段５０と、データ送信要求手段６０とを備え
ている。尚、主記憶領域１０，２０は、物理的に別々の
主記憶装置であっても良い。また、特許請求の範囲にお
ける第１の主記憶領域は主記憶領域１０を意味し、第２
の主記憶領域は主記憶領域２０を意味する。
データ同期の高速化方式の一実施の形態を示す装置のブ
ロック図である。装置１は主記憶上に２つの主記憶領域
１０，２０と、２重化の相手装置２（図２を参照、装置
１と同じ構造）の主記憶領域２０の先頭アドレス格納領
域３０と、先頭アドレス取得手段４０と、相手装置アド
レス算出手段５０と、データ送信要求手段６０とを備え
ている。尚、主記憶領域１０，２０は、物理的に別々の
主記憶装置であっても良い。また、特許請求の範囲にお
ける第１の主記憶領域は主記憶領域１０を意味し、第２
の主記憶領域は主記憶領域２０を意味する。
【００１６】図１（ｂ）は本発明の２重化装置における
データ同期の高速化方式の一実施の形態を示すインタフ
ェース制御アダプタのブロック図である。インタフェー
ス制御アダプタ４はＤＭＡ転送手段７０とデータ転送処
理手段８０を備えている。また、相手側のインタフェー
ス制御アダプタ５（図２を参照）はインタフェース制御
アダプタ４と同じ構造である。
データ同期の高速化方式の一実施の形態を示すインタフ
ェース制御アダプタのブロック図である。インタフェー
ス制御アダプタ４はＤＭＡ転送手段７０とデータ転送処
理手段８０を備えている。また、相手側のインタフェー
ス制御アダプタ５（図２を参照）はインタフェース制御
アダプタ４と同じ構造である。
【００１７】図１（ｃ）は装置１のデータ送信要求手段
６０によってインタフェース制御アダプタ４に引き渡さ
れる送信要求指示データを示している（装置２とインタ
フェース制御アダプタ５においても同様である）。本デ
ータには送信元アドレス群とそれに対応した送信先アド
レス群と転送サイズ群が格納されている。
６０によってインタフェース制御アダプタ４に引き渡さ
れる送信要求指示データを示している（装置２とインタ
フェース制御アダプタ５においても同様である）。本デ
ータには送信元アドレス群とそれに対応した送信先アド
レス群と転送サイズ群が格納されている。
【００１８】図２は本発明の一実施の形態を示す２重化
システムの構成図であり、２重化を構成する装置１と装
置２はインタフェース３によって接続されている。２台
の装置１，２はインタフェース制御アダプタ４、５を備
えている。
システムの構成図であり、２重化を構成する装置１と装
置２はインタフェース３によって接続されている。２台
の装置１，２はインタフェース制御アダプタ４、５を備
えている。
【００１９】次に本発明の一実施の形態の動作を図面を
参照して説明する。
参照して説明する。
【００２０】装置１，２は予め（立ち上げ時等）、先頭
アドレス取得手段によってお互いに相手の主記憶領域２
０の先頭アドレスを取得し、先頭アドレス格納手段３０
に格納しておく。
アドレス取得手段によってお互いに相手の主記憶領域２
０の先頭アドレスを取得し、先頭アドレス格納手段３０
に格納しておく。
【００２１】装置１，２が両装置共に正常な時は、装置
１，２はともに自身に割り当てられた処理を主記憶領域
１０を用いて実行し、その結果等の情報の格納／更新を
自身の主記憶領域１０に行う。さらにこの情報の格納／
更新時データ送信要求手段６０を用いて、格納／更新し
たデータ内容の送信要求をインタフェース制御アダプタ
４，５に行う。
１，２はともに自身に割り当てられた処理を主記憶領域
１０を用いて実行し、その結果等の情報の格納／更新を
自身の主記憶領域１０に行う。さらにこの情報の格納／
更新時データ送信要求手段６０を用いて、格納／更新し
たデータ内容の送信要求をインタフェース制御アダプタ
４，５に行う。
【００２２】この時の装置１，２は図１（ｃ）に示され
たフォーマットの要求指示データを作成しインタフェー
ス制御アダプタ４，５に渡す。本指示データは送信元ア
ドレスに主記憶領域１０内の送信を希望するデータの格
納アドレスを、転送サイズに送信を希望するデータのサ
イズを、送信先アドレスに相手装置の主記憶領域２０内
の送信を希望するデータの格納アドレスを格納する。
たフォーマットの要求指示データを作成しインタフェー
ス制御アダプタ４，５に渡す。本指示データは送信元ア
ドレスに主記憶領域１０内の送信を希望するデータの格
納アドレスを、転送サイズに送信を希望するデータのサ
イズを、送信先アドレスに相手装置の主記憶領域２０内
の送信を希望するデータの格納アドレスを格納する。
【００２３】ここで送信先アドレスを求めるには相手装
置アドレス算出手段５０を用いる。本相手装置アドレス
算出手段５０は以下の算出式で送信先アドレスを求め
る。
置アドレス算出手段５０を用いる。本相手装置アドレス
算出手段５０は以下の算出式で送信先アドレスを求め
る。
【００２４】送信先アドレス＝相手装置の主記憶領域２
０の先頭アドレス＋（送信元アドレス−自身の主記憶領
域１０の先頭アドレス） ここで、相手装置の主記憶領域２０の先頭アドレスは先
頭アドレス格納領域３０に格納されている。
０の先頭アドレス＋（送信元アドレス−自身の主記憶領
域１０の先頭アドレス） ここで、相手装置の主記憶領域２０の先頭アドレスは先
頭アドレス格納領域３０に格納されている。
【００２５】尚、複数の領域のデータを一度に送信する
場合は、上記の送信元アドレス、送信先アドレス、送信
サイズの組を複数個用意すればよい。
場合は、上記の送信元アドレス、送信先アドレス、送信
サイズの組を複数個用意すればよい。
【００２６】次に送信要求指示データを受け取ったイン
タフェース制御アダプタ４，５のデータ送信処理手段８
０は、送信指示データ内の送信元アドレスで示される自
身の接続されている装置の主記憶上の領域から送信指示
データ内の送信サイズが示すデータ量のデータをＤＭＡ
転送手段７０によって取得し、指示データとともにイン
タフェース３を介して相手装置のインタフェース制御ア
ダプタに送信する。インタフェース３を介して指示デー
タと送信データを受信したインタフェース制御アダプタ
のデータ転送処理手段８０は、受信した指示データ内の
送信先アドレスでー示される自身の接続されている装置
の主記憶上の領域に受信したデータをＤＭＡ転送手段７
０によって格納する。尚、指示データに複数の組が指定
されていた場合は全ての組の処理を終えるまで前述の処
理を繰り返す。
タフェース制御アダプタ４，５のデータ送信処理手段８
０は、送信指示データ内の送信元アドレスで示される自
身の接続されている装置の主記憶上の領域から送信指示
データ内の送信サイズが示すデータ量のデータをＤＭＡ
転送手段７０によって取得し、指示データとともにイン
タフェース３を介して相手装置のインタフェース制御ア
ダプタに送信する。インタフェース３を介して指示デー
タと送信データを受信したインタフェース制御アダプタ
のデータ転送処理手段８０は、受信した指示データ内の
送信先アドレスでー示される自身の接続されている装置
の主記憶上の領域に受信したデータをＤＭＡ転送手段７
０によって格納する。尚、指示データに複数の組が指定
されていた場合は全ての組の処理を終えるまで前述の処
理を繰り返す。
【００２７】以上の方法によれば相手装置の主記憶領域
２０は自装置の主記憶領域１０のコピーとなる。これに
より、例えば装置２が故障等で障害となり処理を継続で
きなくなったとする。この時、残りの装置１は主記憶領
域２０を用いて装置２が行うべき処理を引き継ぐことが
可能となる。
２０は自装置の主記憶領域１０のコピーとなる。これに
より、例えば装置２が故障等で障害となり処理を継続で
きなくなったとする。この時、残りの装置１は主記憶領
域２０を用いて装置２が行うべき処理を引き継ぐことが
可能となる。
【００２８】上述したように、２重化された装置の装置
間のデータ転送は、インタフェース制御アダプタのＤＭ
Ａ転送により行われるため、装置自身のＣＰＵの転送に
係わる処理は最小限に押さえられることが分かる。
間のデータ転送は、インタフェース制御アダプタのＤＭ
Ａ転送により行われるため、装置自身のＣＰＵの転送に
係わる処理は最小限に押さえられることが分かる。
【００２９】本発明の２重化装置におけるデータ同期の
高速化方式は、ＡＴＭ等の情報処理を主とするオンライ
ン情報処理システム、電話の交換制御などのオンライン
制御システムに適用できることは言うまでもない。
高速化方式は、ＡＴＭ等の情報処理を主とするオンライ
ン情報処理システム、電話の交換制御などのオンライン
制御システムに適用できることは言うまでもない。
【００３０】
【発明の効果】以上のように本発明によれば、２重化さ
れた装置の装置間のデータの送受信にＤＭＡ転送を使用
することにより、装置自身のＣＰＵの消費を最小限に押
さえることが可能となる効果がある。
れた装置の装置間のデータの送受信にＤＭＡ転送を使用
することにより、装置自身のＣＰＵの消費を最小限に押
さえることが可能となる効果がある。
【図１】（ａ）は本発明の２重化装置におけるデータ同
期の高速化方式の一実施の形態を示す装置のブロック
図、（ｂ）は本発明の２重化装置におけるデータ同期の
高速化方式の一実施の形態を示すインタフェース制御ア
ダプタのブロック図、（ｃ）はデータ送信要求手段によ
ってインタフェース制御アダプタに引き渡される送信要
求指示データを示す図である。
期の高速化方式の一実施の形態を示す装置のブロック
図、（ｂ）は本発明の２重化装置におけるデータ同期の
高速化方式の一実施の形態を示すインタフェース制御ア
ダプタのブロック図、（ｃ）はデータ送信要求手段によ
ってインタフェース制御アダプタに引き渡される送信要
求指示データを示す図である。
【図２】本発明の一実施の形態を示す２重化システムの
構成図である。
構成図である。
１，２ 装置 ３ 装置間インタフェース ４，５ インタフェース制御アダプタ １０，２０ 主記憶領域 ３０ 先頭アドレス格納領域 ４０ 先頭アドレス取得手段 ５０ 相手装置アドレス算出手段 ６０ データ送信要求手段 ７０ ＤＭＡ転送手段 ８０ データ転送処理手段
Claims (5)
- 【請求項１】 ２重化装置におけるデータ同期の高速化
方式において、前記２重化装置における各々の装置は予
め具備する主記憶装置上に第１と第２の主記憶領域を具
備し、一方の装置における前記第１の主記憶領域にデー
タの格納／更新が行われると該格納／更新が行われたデ
ータをＤＭＡ転送手段を介して他方の装置における前記
第２の主記憶領域に転送することを特徴とする２重化装
置におけるデータ同期の高速化方式。 - 【請求項２】 前記ＤＭＡ転送手段により転送される前
記データの前記他方の装置における前記第２の主記憶領
域の送信先アドレス＝前記他方の装置における前記第２
の主記憶領域の先頭アドレス＋（前記第１の主記憶領域
の送信元アドレス−前記第１の主記憶領域の先頭アドレ
ス）であることを特徴とする請求項１記載の２重化装置
におけるデータ同期の高速化方式。 - 【請求項３】 ２重化装置におけるデータ同期の高速化
方式において、各々の装置には、該各々の装置の主記憶
装置上に自身で処理した処理結果を格納する第１の主記
憶領域と相手装置の処理結果を格納する第２の主記憶領
域と、前記相手装置内の前記第２の主記憶領域の先頭ア
ドレスを格納する先頭アドレス格納領域と、前記相手装
置内の前記第２の主記憶領域の前記先頭アドレスを取得
するための先頭アドレス取得手段と、前記相手装置へデ
ータを送信する際に該相手装置の前記第２の主記憶領域
上のアドレスを算出する相手装置アドレス算出手段と、
前記相手装置へのデータ送信要求手段とを備え、前記各
々の装置側に各々存在するインタフェース制御アダプタ
には、自側の前記装置の前記第１の主記憶領域及び前記
第２の主記憶領域との間で直接データ転送を行うＤＭＡ
転送手段と、前記自側の装置からの前記データ送信要求
手段による処理要求によりインタフェースを介しデータ
の転送処理を行うデータ転送処理手段を備えることによ
り、２重化装置間のデータの転送処理の性能を向上させ
ることを特徴とする２重化装置におけるデータ同期の高
速化方式。 - 【請求項４】 各々の装置は予め具備する主記憶装置上
に第１と第２の主記憶領域を具備し、一方の装置におけ
る前記第１の主記憶領域にデータの格納／更新が行われ
ると該格納／更新が行われたデータをＤＭＡ転送手段を
介して他方の装置における前記第２の主記憶領域に転送
する２重化装置を用いたオンライン情報処理システム。 - 【請求項５】 各々の装置は予め具備する主記憶装置上
に第１と第２の主記憶領域を具備し、一方の装置におけ
る前記第１の主記憶領域にデータの格納／更新が行われ
ると該格納／更新が行われたデータをＤＭＡ転送手段を
介して他方の装置における前記第２の主記憶領域に転送
する２重化装置を用いたオンライン制御システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9318458A JPH11149388A (ja) | 1997-11-19 | 1997-11-19 | ２重化装置におけるデータ同期の高速化方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9318458A JPH11149388A (ja) | 1997-11-19 | 1997-11-19 | ２重化装置におけるデータ同期の高速化方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11149388A true JPH11149388A (ja) | 1999-06-02 |
Family
ID=18099354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9318458A Pending JPH11149388A (ja) | 1997-11-19 | 1997-11-19 | ２重化装置におけるデータ同期の高速化方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11149388A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7844852B2 (en) | 2004-03-31 | 2010-11-30 | Nec Corporation | Data mirror cluster system, method and computer program for synchronizing data in data mirror cluster system |
-
1997
- 1997-11-19 JP JP9318458A patent/JPH11149388A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7844852B2 (en) | 2004-03-31 | 2010-11-30 | Nec Corporation | Data mirror cluster system, method and computer program for synchronizing data in data mirror cluster system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FI101432B (fi) | Vikasietoinen tietokonejärjestelmä | |
| US6785840B1 (en) | Call processor system and methods | |
| JPH114279A (ja) | 先進的システム間送信方法および機構 | |
| WO1999022307A1 (fr) | Interface de donnees et systeme de communication haute vitesse utilisant cette interface | |
| JP2591502B2 (ja) | 情報処理システムおよびそのバス調停方式 | |
| JPH11149388A (ja) | ２重化装置におけるデータ同期の高速化方式 | |
| KR20020059481A (ko) | 대형 시스템에서의 이중화 장치 및 방법 | |
| JP3562566B2 (ja) | データ転送システム及びバスプロトコル変換器 | |
| JPS5833970B2 (ja) | プロセッサ間通信方式 | |
| JP2000250746A (ja) | 交換機のデータ変換システム | |
| KR100367084B1 (ko) | 실시간 고속의 데이터 처리용 디엠에이 제어기 및 제어방법 | |
| JPH0616275B2 (ja) | プロトコルプロセツサ | |
| JPS62214465A (ja) | ２重化コントロ−ラの制御方法 | |
| JPH0511341B2 (ja) | ||
| KR100253790B1 (ko) | 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법 | |
| JPH0621925A (ja) | 多重化伝送路通信制御方式 | |
| JPS6074836A (ja) | デ−タ転送方式 | |
| JP3299021B2 (ja) | マルチバスｉｉ−ｓｃｓｉバスデータ転送方法および装置 | |
| JPH0721018Y2 (ja) | 車両制御システムにおける通信装置 | |
| JPH10187472A (ja) | データ処理システム | |
| JPH06309281A (ja) | プロセッサ間通信方式 | |
| JPH0447433A (ja) | マルチプロセッサ制御方式 | |
| JPH0991222A (ja) | マルチプロトコル通信コントローラ | |
| JPH01248207A (ja) | 数値制御装置 | |
| JPH02109155A (ja) | マルチプロセッサのバス結合方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010515 |