JPH11143782A - 情報処理装置における不揮発性メモリの書き換え装置および方法 - Google Patents
情報処理装置における不揮発性メモリの書き換え装置および方法Info
- Publication number
- JPH11143782A JPH11143782A JP30537997A JP30537997A JPH11143782A JP H11143782 A JPH11143782 A JP H11143782A JP 30537997 A JP30537997 A JP 30537997A JP 30537997 A JP30537997 A JP 30537997A JP H11143782 A JPH11143782 A JP H11143782A
- Authority
- JP
- Japan
- Prior art keywords
- information processing
- processing device
- rewriting
- external control
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【課題】 情報処理装置におけるフラッシュメモリ等の
不揮発性記憶装置の書き換えを安全に実行すること。 【解決手段】 情報報処理装置１に外部制御装置６を接
続し、起動すると、リセット回路９がＣＰＵ２にリセッ
トをかけＣＰＵ２をメインバス上から切り離し、フラッ
シュメモリ３およぴ情報処理装置１の制御がＣＵＰ７に
移る。一方、ＣＰＵ７は、ＲＯＭ８に格納されたデータ
ロードプログラムを実行し、ＦＤＤ１１からの更新プロ
グラムデータをＲＡＭ４に書き込む。書き込まれた更新
プログラムデータは、ＲＯＭ８に格納されたフラッシュ
メモリ書き込みプログラムの実行により、フラッシュメ
モリ３に書き込まれる。これにより、万一、更新プログ
ラムデータのフラッシュメモリ３への書き込みが失敗し
た場合でも、再度書き込みが可能となる。
不揮発性記憶装置の書き換えを安全に実行すること。 【解決手段】 情報報処理装置１に外部制御装置６を接
続し、起動すると、リセット回路９がＣＰＵ２にリセッ
トをかけＣＰＵ２をメインバス上から切り離し、フラッ
シュメモリ３およぴ情報処理装置１の制御がＣＵＰ７に
移る。一方、ＣＰＵ７は、ＲＯＭ８に格納されたデータ
ロードプログラムを実行し、ＦＤＤ１１からの更新プロ
グラムデータをＲＡＭ４に書き込む。書き込まれた更新
プログラムデータは、ＲＯＭ８に格納されたフラッシュ
メモリ書き込みプログラムの実行により、フラッシュメ
モリ３に書き込まれる。これにより、万一、更新プログ
ラムデータのフラッシュメモリ３への書き込みが失敗し
た場合でも、再度書き込みが可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は情報処理装置に係
り、特に情報処理装置内部に設けられた不揮発性記憶装
置（以下、不揮発性メモリともいう）内における、プロ
グラムデータ等の記憶データの書き換えを安全に行い得
る、情報処理装置における不揮発性記憶装置の書き換え
装置および方法に関する。
り、特に情報処理装置内部に設けられた不揮発性記憶装
置（以下、不揮発性メモリともいう）内における、プロ
グラムデータ等の記憶データの書き換えを安全に行い得
る、情報処理装置における不揮発性記憶装置の書き換え
装置および方法に関する。
【０００２】
【従来の技術】近年、情報処理装置内にて使用される、
データの書き込みや消去をプログラマブルに行えるメモ
リとして、従来のＰ−ＲＯＭ（ユーザがＰ−ＲＯＭライ
タで記憶情報を書き込むことが可能で、且つ何度か書き
換え可能なメモリ）に代わり、フラッシュメモリを搭載
したものが増加の傾向にある。これは、フラッシュメモ
リが、従来のイレーズ装置を用いて消去し、書き込み装
置を用いて書き込みを行うＰ−ＲＯＭ等と比べて、はる
かに使いやすためである。
データの書き込みや消去をプログラマブルに行えるメモ
リとして、従来のＰ−ＲＯＭ（ユーザがＰ−ＲＯＭライ
タで記憶情報を書き込むことが可能で、且つ何度か書き
換え可能なメモリ）に代わり、フラッシュメモリを搭載
したものが増加の傾向にある。これは、フラッシュメモ
リが、従来のイレーズ装置を用いて消去し、書き込み装
置を用いて書き込みを行うＰ−ＲＯＭ等と比べて、はる
かに使いやすためである。
【０００３】即ち、従来のＰ−ＲＯＭ等では、情報処理
装置より一旦取り外し、専用のイレーズ装置にセットす
ることで書き込まれた内容（データ）を消去し、専用の
書き込み装置（Ｐ−ＲＯＭライタ等）にセットすること
で書き込みを行っていた。これに対して、フラッシュメ
モリでは、フラッシュメモリを情報処理装置に搭載した
ままの状態で、プログラム電源電圧を印加のうえ、消去
コマンドを発行することでフラッシュメモリの内容を消
去したり、同じくプログラム電源電圧を印加のうえ、書
き込みコマンドを発行することでプログラムを書き込む
ことが容易に行い得るためである。
装置より一旦取り外し、専用のイレーズ装置にセットす
ることで書き込まれた内容（データ）を消去し、専用の
書き込み装置（Ｐ−ＲＯＭライタ等）にセットすること
で書き込みを行っていた。これに対して、フラッシュメ
モリでは、フラッシュメモリを情報処理装置に搭載した
ままの状態で、プログラム電源電圧を印加のうえ、消去
コマンドを発行することでフラッシュメモリの内容を消
去したり、同じくプログラム電源電圧を印加のうえ、書
き込みコマンドを発行することでプログラムを書き込む
ことが容易に行い得るためである。
【０００４】また、近年、このような書き込みおよび消
去が可能な不挿発性記憶装置に１つであるフラッシュメ
モリに、オペレーティングシステム（ＯＳ）やＢｌＯＳ
（ベーシックＩ／Ｏシステム）等を格納し、システムＲ
ＯＭの代わりとして使用する場合が増えてきている。
去が可能な不挿発性記憶装置に１つであるフラッシュメ
モリに、オペレーティングシステム（ＯＳ）やＢｌＯＳ
（ベーシックＩ／Ｏシステム）等を格納し、システムＲ
ＯＭの代わりとして使用する場合が増えてきている。
【０００５】図３は、従来の情理処理装置における不揮
発性記憶装置の書き換え装置の一例を示すブロック図で
ある。
発性記憶装置の書き換え装置の一例を示すブロック図で
ある。
【０００６】図３の従来の情理処理装置における不揮発
性記憶装置の書き換え装置は、情報処理装置１４の全体
を制御するＣＰＵ２と、ＯＳやＢｌＯＳ等のシステムプ
ログラム，並びにデータロードプログラムやフラッシュ
メモリ書き込みプログラム等のロードモジュールを格納
するフラッシュメモリ３と、データを一時的に格納する
ＲＡＭ４と、フラッシュメモリ３を書き換えるためのデ
ータおよびプログラム等の更新プログラムデータをＦＤ
（フロッピィーディスク）媒体から読み出すための外部
ファイル装置であるＦＤＤ（フロッピィーディスクドラ
イブ）１３と、ＦＤＤ１３を制御するＦＤＣ（フロッピ
ィーディスクコントローラ）１０と、ＦＤＣ１０とＦＤ
Ｄ１３とを接続するためのＦＤＤコネクタ１１と、によ
り構成される。
性記憶装置の書き換え装置は、情報処理装置１４の全体
を制御するＣＰＵ２と、ＯＳやＢｌＯＳ等のシステムプ
ログラム，並びにデータロードプログラムやフラッシュ
メモリ書き込みプログラム等のロードモジュールを格納
するフラッシュメモリ３と、データを一時的に格納する
ＲＡＭ４と、フラッシュメモリ３を書き換えるためのデ
ータおよびプログラム等の更新プログラムデータをＦＤ
（フロッピィーディスク）媒体から読み出すための外部
ファイル装置であるＦＤＤ（フロッピィーディスクドラ
イブ）１３と、ＦＤＤ１３を制御するＦＤＣ（フロッピ
ィーディスクコントローラ）１０と、ＦＤＣ１０とＦＤ
Ｄ１３とを接続するためのＦＤＤコネクタ１１と、によ
り構成される。
【０００７】以上の構成において、フラッシュメモリ３
の書き換えを行う場合には、例えばＦＤＤコネクタ１１
にＦＤＤ１３を接続することにより、情報処理装置１４
を起動させる。これにより、フラッシュメモリ３に格納
されたデータロードプログラムが実行され、ＦＤＤ１３
からフラッシュメモリ３の内容を更新するためのプログ
ラムデータがＲＡＭ４にロードされる。
の書き換えを行う場合には、例えばＦＤＤコネクタ１１
にＦＤＤ１３を接続することにより、情報処理装置１４
を起動させる。これにより、フラッシュメモリ３に格納
されたデータロードプログラムが実行され、ＦＤＤ１３
からフラッシュメモリ３の内容を更新するためのプログ
ラムデータがＲＡＭ４にロードされる。
【０００８】さらに、ＣＰＵ２はフラッシュメモリ３に
格納されたフラッシュメモリ書き込みプログラムを実行
し、ＲＡＭ４にロードされた更新プログラムデータを読
み出しては、フラッシュメモリ３に書き込む。以上によ
り、不揮発性記憶装置の書き換えが行われる。
格納されたフラッシュメモリ書き込みプログラムを実行
し、ＲＡＭ４にロードされた更新プログラムデータを読
み出しては、フラッシュメモリ３に書き込む。以上によ
り、不揮発性記憶装置の書き換えが行われる。
【０００９】従来、このような技術（情報処理装置）と
して、例えば、特開平７−１１４７９７号公報に開示さ
れたものがある。特開平７−１１４７９７号公報に記載
の発明には、前記フラッシュメモリの書き換え時にの
み、外部電源装置からプログラム電源の供給を行う構成
とすることで、不要な誤書き込みを防止するための技術
が開示されている。
して、例えば、特開平７−１１４７９７号公報に開示さ
れたものがある。特開平７−１１４７９７号公報に記載
の発明には、前記フラッシュメモリの書き換え時にの
み、外部電源装置からプログラム電源の供給を行う構成
とすることで、不要な誤書き込みを防止するための技術
が開示されている。
【００１０】しかしながら、上記従来の技術において
は、フラッシュメモリの書き込み時の誤書き込みによ
り、フラッシュメモリの一群に格納されたデータロード
プログラム等が破壊された場合には、２度とＯＳ等のプ
ログラムデータの更新が出来なくなると共に情報処理装
置を立ち上げる（起動する）ことが不可能となってしま
うという問題があった。
は、フラッシュメモリの書き込み時の誤書き込みによ
り、フラッシュメモリの一群に格納されたデータロード
プログラム等が破壊された場合には、２度とＯＳ等のプ
ログラムデータの更新が出来なくなると共に情報処理装
置を立ち上げる（起動する）ことが不可能となってしま
うという問題があった。
【００１１】一方、前記問題に対して、データロードプ
ログラム等を格納する専用のＲＯＭを持つことで一応の
解決を図っているが、この方法では、装置（情報処理装
置）の小型化を防げてしまうという問題（欠点）があっ
た。
ログラム等を格納する専用のＲＯＭを持つことで一応の
解決を図っているが、この方法では、装置（情報処理装
置）の小型化を防げてしまうという問題（欠点）があっ
た。
【００１２】
【発明が解決しようとする課題】以上述べたように、上
記従来の技術によると、フラッシュメモリの書き込み時
に誤書き込み障害が発生した場合、フラッシュメモリの
一部に格納されたデータロードプログラムやフラッシュ
メモリ書き込みプログラムあるいはＯＳ等が破壊されて
しまうことにより、二度と情報処理装置を立ち上げる
（起動する）ことが不可能になってしまい、修理あるい
は廃棄せざるお得なくなってしまうという問題があっ
た。
記従来の技術によると、フラッシュメモリの書き込み時
に誤書き込み障害が発生した場合、フラッシュメモリの
一部に格納されたデータロードプログラムやフラッシュ
メモリ書き込みプログラムあるいはＯＳ等が破壊されて
しまうことにより、二度と情報処理装置を立ち上げる
（起動する）ことが不可能になってしまい、修理あるい
は廃棄せざるお得なくなってしまうという問題があっ
た。
【００１３】また、このような装置では、フラッシュメ
モリの内容は、頻繁には更新されないのが一般的である
が、それにもかかわらず、更新プログラムデータを、外
部ファイル装置から読み込むための制御を行うＦＤＣや
接続コネクタ等を、情報処理装置内に備えなくてはなら
ず、小型化を防げてしまうという問題（欠点）があっ
た。
モリの内容は、頻繁には更新されないのが一般的である
が、それにもかかわらず、更新プログラムデータを、外
部ファイル装置から読み込むための制御を行うＦＤＣや
接続コネクタ等を、情報処理装置内に備えなくてはなら
ず、小型化を防げてしまうという問題（欠点）があっ
た。
【００１４】そこで、本発明の目的は、フラッシュメモ
リの書き込み時に誤書き込み障害が発生した場合でも、
リカバリー処理が可能で、且つフラッシュメモリ（不揮
発性記憶装置）の書き換え時以外では必要としない外部
ファイル装置であるＦＤＤを制御するＦＤＣを、外部制
御装置側に備えることにより、情報処理装置の小型化を
可能とした、情報処理装置における不揮発性記憶装置の
書き換え装置および方法を提供することにある。
リの書き込み時に誤書き込み障害が発生した場合でも、
リカバリー処理が可能で、且つフラッシュメモリ（不揮
発性記憶装置）の書き換え時以外では必要としない外部
ファイル装置であるＦＤＤを制御するＦＤＣを、外部制
御装置側に備えることにより、情報処理装置の小型化を
可能とした、情報処理装置における不揮発性記憶装置の
書き換え装置および方法を提供することにある。
【００１５】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、情報処理装置と前記情報処理装置におけ
るシステムプログラムの書き換えを行う外部制御装置と
からなる、情報処理装置における不揮発性メモリの書き
換え装置であって、前記情報処理装置全体の制御を行う
第１のＣＰＵと、システムプログラムを格納する前記情
報処理装置に搭載された不揮発性記憶装置と、データを
一時的に格納するための前記情報処理装置に搭載された
ＲＡＭと、前記情報処理装置に前記外部制御装置を接続
するための第１のコネクタと、前記情報処理装置におけ
る第１のＣＰＵにリセットをかけるための前記外部制御
装置に搭載されたリセット手段と、前記リセット手段に
より前記第１のＣＰＵにリセットがかけられた状態にお
いて、前記外部制御装置全体の制御およぴ前記情報処理
装置における不揮発性記憶装置およびＲＡＭの制御を行
う第２のＣＰＵと、データロードプログラムおよびフラ
ッシュメモリ書き込みプログラムを格納する前記外部制
御装置に搭載されたＲＯＭと、外部記録媒体から前記不
揮発性記憶装置の内容を書き換えるための更新プログラ
ムデータを読み込むための、前記外部制御装置に搭載さ
れた更新プログラムデータ読み込み手段と、前記外部制
御装置を前記情報処理装置に接続するための第２のコネ
クタと、を備えて構成されることを特徴とするものであ
る。
め、本発明は、情報処理装置と前記情報処理装置におけ
るシステムプログラムの書き換えを行う外部制御装置と
からなる、情報処理装置における不揮発性メモリの書き
換え装置であって、前記情報処理装置全体の制御を行う
第１のＣＰＵと、システムプログラムを格納する前記情
報処理装置に搭載された不揮発性記憶装置と、データを
一時的に格納するための前記情報処理装置に搭載された
ＲＡＭと、前記情報処理装置に前記外部制御装置を接続
するための第１のコネクタと、前記情報処理装置におけ
る第１のＣＰＵにリセットをかけるための前記外部制御
装置に搭載されたリセット手段と、前記リセット手段に
より前記第１のＣＰＵにリセットがかけられた状態にお
いて、前記外部制御装置全体の制御およぴ前記情報処理
装置における不揮発性記憶装置およびＲＡＭの制御を行
う第２のＣＰＵと、データロードプログラムおよびフラ
ッシュメモリ書き込みプログラムを格納する前記外部制
御装置に搭載されたＲＯＭと、外部記録媒体から前記不
揮発性記憶装置の内容を書き換えるための更新プログラ
ムデータを読み込むための、前記外部制御装置に搭載さ
れた更新プログラムデータ読み込み手段と、前記外部制
御装置を前記情報処理装置に接続するための第２のコネ
クタと、を備えて構成されることを特徴とするものであ
る。
【００１６】また、本発明は、情報処理装置と前記情報
処理装置におけるシステムプログラムの書き換えを行う
外部制御装置とからなる、情報処理装置における不揮発
性メモリの書き換え方法であって、前記外部制御装置に
搭載の第２のＣＰＵは、リセット手段を制御して、前記
情報処理装置に搭載の第１のＣＰＵにリセット信号を出
力することで、前記第１のＣＰＵをメインバスから切り
放し、前記外部制御装置に搭載のＲＯＭをアクセスし
て、前記ＲＯＭに格納されたデータロードプログラムの
実行を開始し、前記データロードプログラムの実行によ
ってＦＤコントローラを制御し、前記ＦＤコントローラ
とコネクタを介して接続されたＦＤドライブユニットか
ら不揮発性記憶装置の更新プログラムデータを読み出
し、さらに、前記データロードプログラムの実行によっ
て前記ＦＤドライブユニットより読み出された更新プロ
グラムデータを前記情報処理装置に搭載のＲＡＭにデー
タロードし、データロードが完了すると前記ＲＯＭをア
クセスして格納されたフラッシュメモリ書き込みプログ
ラムの実行を開始し、前記フラッシュメモリ書き込みプ
ログラムの実行によって、前記ＲＡＭにデータロードさ
れた更新プログラムデータを前記不揮発性記憶装置に書
き込む、ことを特徴とするものである。
処理装置におけるシステムプログラムの書き換えを行う
外部制御装置とからなる、情報処理装置における不揮発
性メモリの書き換え方法であって、前記外部制御装置に
搭載の第２のＣＰＵは、リセット手段を制御して、前記
情報処理装置に搭載の第１のＣＰＵにリセット信号を出
力することで、前記第１のＣＰＵをメインバスから切り
放し、前記外部制御装置に搭載のＲＯＭをアクセスし
て、前記ＲＯＭに格納されたデータロードプログラムの
実行を開始し、前記データロードプログラムの実行によ
ってＦＤコントローラを制御し、前記ＦＤコントローラ
とコネクタを介して接続されたＦＤドライブユニットか
ら不揮発性記憶装置の更新プログラムデータを読み出
し、さらに、前記データロードプログラムの実行によっ
て前記ＦＤドライブユニットより読み出された更新プロ
グラムデータを前記情報処理装置に搭載のＲＡＭにデー
タロードし、データロードが完了すると前記ＲＯＭをア
クセスして格納されたフラッシュメモリ書き込みプログ
ラムの実行を開始し、前記フラッシュメモリ書き込みプ
ログラムの実行によって、前記ＲＡＭにデータロードさ
れた更新プログラムデータを前記不揮発性記憶装置に書
き込む、ことを特徴とするものである。
【００１７】上記外部制御装置からの不揮発性記憶装置
の書き換え手段を有する本発明によれば、外部制御装置
のＣＰＵが、外部制御装置に備えたＲＯＭに格納された
不揮発性記憶装置を書き換えるプログラムを実行させ、
情報処理装置における不揮発性装置の書き込みを行なわ
せることにより、万が一、書き込み作業中に誤書き込み
障害が発生しても再度書き込みを実行すれば良く、不揮
発性記憶装置の書き換え作業を安全に行うことができ
る。
の書き換え手段を有する本発明によれば、外部制御装置
のＣＰＵが、外部制御装置に備えたＲＯＭに格納された
不揮発性記憶装置を書き換えるプログラムを実行させ、
情報処理装置における不揮発性装置の書き込みを行なわ
せることにより、万が一、書き込み作業中に誤書き込み
障害が発生しても再度書き込みを実行すれば良く、不揮
発性記憶装置の書き換え作業を安全に行うことができ
る。
【００１８】即ち、例えば、不揮発性記憶装置に記憶さ
れるシステムデータの書き換え動作中に、誤書き込み障
害が発生したり、或いは誤って情報処理装置の電源をＯ
ＦＦにしてしまった場合であっても、再度書き換え動作
を実行することにより、情報処理装置そのものが動作不
能になることを防止できるので、安心して、書き換え作
業を行うことができる。
れるシステムデータの書き換え動作中に、誤書き込み障
害が発生したり、或いは誤って情報処理装置の電源をＯ
ＦＦにしてしまった場合であっても、再度書き換え動作
を実行することにより、情報処理装置そのものが動作不
能になることを防止できるので、安心して、書き換え作
業を行うことができる。
【００１９】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００２０】図１は本発明の情報処理装置における不揮
発性記憶装置の書き換え装置の実施の形態を示すブロッ
ク図である。
発性記憶装置の書き換え装置の実施の形態を示すブロッ
ク図である。
【００２１】図１において、本発明の情報処理装置１
は、情報処理装置１の全体制御を行うＣＰＵ２と、ＢＩ
ＯＳやＯＳ等のシステムプログラムを格納するためのフ
ラッシュメモリ３と、データを一時的に格納するための
メモリであるＲＡＭ４と、情報処理装置１とフラッシュ
メモリ３を書き換えるための外部制御装置６とを接続す
るためのコネクタ５と、を備えて構成される。
は、情報処理装置１の全体制御を行うＣＰＵ２と、ＢＩ
ＯＳやＯＳ等のシステムプログラムを格納するためのフ
ラッシュメモリ３と、データを一時的に格納するための
メモリであるＲＡＭ４と、情報処理装置１とフラッシュ
メモリ３を書き換えるための外部制御装置６とを接続す
るためのコネクタ５と、を備えて構成される。
【００２２】なお、フラッシュメモリ３は、基板実装後
もプログラマブルにデータの書き換えが可能であるた
め、必要に応じＯＳ等の更新を自由に行うことができ
る。このＯＳ等の更新は、情報処理装置１の、外部制御
装置６との接続を行うためのコネクタ５を介して、外部
制御装置６と接続されることによってフラッシュメモリ
３のプログラムデータの書き換えが行われる。
もプログラマブルにデータの書き換えが可能であるた
め、必要に応じＯＳ等の更新を自由に行うことができ
る。このＯＳ等の更新は、情報処理装置１の、外部制御
装置６との接続を行うためのコネクタ５を介して、外部
制御装置６と接続されることによってフラッシュメモリ
３のプログラムデータの書き換えが行われる。
【００２３】一方の外部制御装置６は、外部制御装置６
の全体制御およぴ情報処理装置１におけるフラッシュメ
モリ３およぴＲＡＭ４の書き込み制御を行うＣＰＵ７
と、データロードプログラムやフラッシュメモリ書き込
みプログラム等を格納するＲＯＭ８と、情報処理装置１
におけるＣＰＵ２にリセットをかけるためのリセット回
路９と、ＦＤ媒体から更新プログラムデータを読み込む
ためのＦＤＤ１３と、ＦＤＤ１３を制御するためのＦＤ
Ｃ１Ｏと、外部制御装置６と情報処理装置１とを接続す
るためのコネクタ１２と、を備えて構成される。
の全体制御およぴ情報処理装置１におけるフラッシュメ
モリ３およぴＲＡＭ４の書き込み制御を行うＣＰＵ７
と、データロードプログラムやフラッシュメモリ書き込
みプログラム等を格納するＲＯＭ８と、情報処理装置１
におけるＣＰＵ２にリセットをかけるためのリセット回
路９と、ＦＤ媒体から更新プログラムデータを読み込む
ためのＦＤＤ１３と、ＦＤＤ１３を制御するためのＦＤ
Ｃ１Ｏと、外部制御装置６と情報処理装置１とを接続す
るためのコネクタ１２と、を備えて構成される。
【００２４】なお、ＣＰＵ７で使用するＣＰＵは、フラ
ッシュメモリ３やＲＡＭ４およびＲＯＭ８をアクセスす
るのに適した（アクセスする程度で十分な）アドレスお
よぴデータ幅のものであれば良く、ＣＰＵ２で使用する
ＣＰＵ（デバイス）ほどの性能・機能を有する必要はな
く、安価のもを使用すれば良い。
ッシュメモリ３やＲＡＭ４およびＲＯＭ８をアクセスす
るのに適した（アクセスする程度で十分な）アドレスお
よぴデータ幅のものであれば良く、ＣＰＵ２で使用する
ＣＰＵ（デバイス）ほどの性能・機能を有する必要はな
く、安価のもを使用すれば良い。
【００２５】また、更新プログラムデータを読み込む、
外部ファイル装置は、ＦＤＤに限らず、ＣＤ−ＲＯＭ
（コンパクトディスク・リードオンリーメモリ）や、Ｍ
Ｏ（光磁気ディスク装置）或いはＺＩＰ（大容量フロッ
ピィーディスク装置）等のリムーバブルディスク装置等
であっても良い。
外部ファイル装置は、ＦＤＤに限らず、ＣＤ−ＲＯＭ
（コンパクトディスク・リードオンリーメモリ）や、Ｍ
Ｏ（光磁気ディスク装置）或いはＺＩＰ（大容量フロッ
ピィーディスク装置）等のリムーバブルディスク装置等
であっても良い。
【００２６】ところで、リセット回路９は、情報処理装
置１の電源を監視する、図示しない電源監視ＩＣ等によ
り構成され、情報処理装置１の電源電圧レベルが、所定
のスレッショルドレベル以上になると、ハイレベルの信
号を出力し、維持する。そして、電源電圧レベルが、所
定のスレッショルドレベル以下になると、前記出力信号
をローレベルの信号出力し、維持する。この出力信号
が、ＣＰＵ２に対するリセット信号として用いられる。
尚、所定のスレッショルドレベルとは、情報処理装置１
で使用される駆動用電源電圧に適した電源監視ＩＣの選
択により、決定される。
置１の電源を監視する、図示しない電源監視ＩＣ等によ
り構成され、情報処理装置１の電源電圧レベルが、所定
のスレッショルドレベル以上になると、ハイレベルの信
号を出力し、維持する。そして、電源電圧レベルが、所
定のスレッショルドレベル以下になると、前記出力信号
をローレベルの信号出力し、維持する。この出力信号
が、ＣＰＵ２に対するリセット信号として用いられる。
尚、所定のスレッショルドレベルとは、情報処理装置１
で使用される駆動用電源電圧に適した電源監視ＩＣの選
択により、決定される。
【００２７】次に、本発明の情報処理装置の不揮発性記
憶装置における動作について、図１および図２を参照し
ながら説明を行う。
憶装置における動作について、図１および図２を参照し
ながら説明を行う。
【００２８】図２は本発明の情報処理装置における不揮
発性記憶装置の書き換え装置の動作の一例を示すフロー
チャートである。
発性記憶装置の書き換え装置の動作の一例を示すフロー
チャートである。
【００２９】以下、フラッシュメモリ３に記憶されたＢ
ＩＯＳやＯＳ等に対して、バグの修正やバージョンアッ
プ等により変更の必要が生じ、外部制御装置６より、情
報処理装置１のフラッシュメモリ３の書き換えを行う場
合について説明する。
ＩＯＳやＯＳ等に対して、バグの修正やバージョンアッ
プ等により変更の必要が生じ、外部制御装置６より、情
報処理装置１のフラッシュメモリ３の書き換えを行う場
合について説明する。
【００３０】先ず、情報処理装置１と外部制御装置６と
を、それぞれの装置に設けられたコネクタ５とコネクタ
１２により接続する。これにより、外部制御装置６から
情報処理装置１のフラッシュメモリ３への書き込み準備
が為される。続いて、情報処理装置１の電源をオンとす
ることにより、フラッシュメモリ３の書き換え処理が開
始される（ステップＳ１）。
を、それぞれの装置に設けられたコネクタ５とコネクタ
１２により接続する。これにより、外部制御装置６から
情報処理装置１のフラッシュメモリ３への書き込み準備
が為される。続いて、情報処理装置１の電源をオンとす
ることにより、フラッシュメモリ３の書き換え処理が開
始される（ステップＳ１）。
【００３１】情報処理装置１の電源がオンされると、そ
れを感知したリセット回路９は、ＣＰＵ２にリセット信
号を出力する（ステップＳ２）。リセット回路９よりリ
セット信号の供給されたＣＰＵ２は、フラッシュメモリ
３の書き換えの実行中において、常にリセット状態が維
持される。即ち、フラッシュメモリ３の書き換えの実行
中において、ＣＰＵ２のアドレスバスやデータバス等
は、常に、ハイイピーダンス状態となり、ＣＰＵ２はメ
インバスから切り放された状態となる。これにより、Ｃ
ＰＵ７に、情報処理装置１の各デバイス（フラッシュメ
モリ３およびＲＡＭ４等）および外部制御装置６の各デ
バイスの制御が移り、ＣＰＵ７による、フラッシュメモ
リ３の書き換え処理が実行（開始）されことになる。
れを感知したリセット回路９は、ＣＰＵ２にリセット信
号を出力する（ステップＳ２）。リセット回路９よりリ
セット信号の供給されたＣＰＵ２は、フラッシュメモリ
３の書き換えの実行中において、常にリセット状態が維
持される。即ち、フラッシュメモリ３の書き換えの実行
中において、ＣＰＵ２のアドレスバスやデータバス等
は、常に、ハイイピーダンス状態となり、ＣＰＵ２はメ
インバスから切り放された状態となる。これにより、Ｃ
ＰＵ７に、情報処理装置１の各デバイス（フラッシュメ
モリ３およびＲＡＭ４等）および外部制御装置６の各デ
バイスの制御が移り、ＣＰＵ７による、フラッシュメモ
リ３の書き換え処理が実行（開始）されことになる。
【００３２】書き換え処理制御を行うＣＰＵ７は、先
ず、ＲＯＭ８をアクセスし、格納されたデータロードプ
ログラムの実行を開始する（ステップＳ３）。即ち、Ｆ
ＤＣ１０を制御して、コネクタ１１を介して接続された
ＦＤＤ１３から、フラッシュメモリ３の更新プログラム
データが読み込まれる。ＦＤＤ１３より読み込まれた更
新プログラムデータは、データロードプログラムの実行
によってＲＡＭ４にデータロードされる（ステップＳ
４）。
ず、ＲＯＭ８をアクセスし、格納されたデータロードプ
ログラムの実行を開始する（ステップＳ３）。即ち、Ｆ
ＤＣ１０を制御して、コネクタ１１を介して接続された
ＦＤＤ１３から、フラッシュメモリ３の更新プログラム
データが読み込まれる。ＦＤＤ１３より読み込まれた更
新プログラムデータは、データロードプログラムの実行
によってＲＡＭ４にデータロードされる（ステップＳ
４）。
【００３３】ＲＡＭ４への更新プログラムデータのロー
ドが終了すると、ＣＰＵ７は、ＲＯＭ８に格納されたフ
ラッシュメモリ書き込みプログラムの実行を開始する
（ステップＳ５）。即ち、フラッシュメモリ書き込みプ
ログラムの実行により、ＲＡＭ４にロードされた更新プ
ログラムデータは、フラッシュメモリ３に書き込まれる
（ステップＳ６）。
ドが終了すると、ＣＰＵ７は、ＲＯＭ８に格納されたフ
ラッシュメモリ書き込みプログラムの実行を開始する
（ステップＳ５）。即ち、フラッシュメモリ書き込みプ
ログラムの実行により、ＲＡＭ４にロードされた更新プ
ログラムデータは、フラッシュメモリ３に書き込まれる
（ステップＳ６）。
【００３４】そして、フラッシュメモリ３の書き換え処
理が完了すると、情報処理装置１の電源がオフされ（ス
テップＳ７）、リセット回路９がステップＳ２の場合と
逆の動作を行うことにより、ＣＰＵ２は、メインバスを
再びその制御下に置き、外部制御装置６との接続が解除
されて、外部制御装置６（ＣＰＵ７）による情報処理装
置１のフラッシュメモリ３の書き換えが終了する。
理が完了すると、情報処理装置１の電源がオフされ（ス
テップＳ７）、リセット回路９がステップＳ２の場合と
逆の動作を行うことにより、ＣＰＵ２は、メインバスを
再びその制御下に置き、外部制御装置６との接続が解除
されて、外部制御装置６（ＣＰＵ７）による情報処理装
置１のフラッシュメモリ３の書き換えが終了する。
【００３５】
【発明の効果】以上述べたように、上記本発明によれ
ば、データロードプログラムやフラッシュメモリ書き込
みプログラムを、外部制御装置（フラッシュメモリ書き
換え装置）に設けたＲＯＭに格納することにより、フラ
ッシュメモリの書き換え動作中に情報処理装置の電源を
誤ってオフにしたり、或いはデータ化け等による誤った
データがフラッシュメモリに書き込まれることにより、
ＯＳが正常に動作しなくなった場合でも、外部制御装置
に設けたＲＯＭから再度書き込み動作を実行することに
より、正しいプログラムデータをフラッシュメモリに書
き込むことが可能となり、情報処理装置におけるフラッ
シュメモリ（不揮発性記憶装置）の書き換え作業が安全
に行え、これにより、書き換え作業の失敗により、情報
処理装置が二度と起動し得なくなるような状態が発生す
ることを回避できる。
ば、データロードプログラムやフラッシュメモリ書き込
みプログラムを、外部制御装置（フラッシュメモリ書き
換え装置）に設けたＲＯＭに格納することにより、フラ
ッシュメモリの書き換え動作中に情報処理装置の電源を
誤ってオフにしたり、或いはデータ化け等による誤った
データがフラッシュメモリに書き込まれることにより、
ＯＳが正常に動作しなくなった場合でも、外部制御装置
に設けたＲＯＭから再度書き込み動作を実行することに
より、正しいプログラムデータをフラッシュメモリに書
き込むことが可能となり、情報処理装置におけるフラッ
シュメモリ（不揮発性記憶装置）の書き換え作業が安全
に行え、これにより、書き換え作業の失敗により、情報
処理装置が二度と起動し得なくなるような状態が発生す
ることを回避できる。
【００３６】また、データロードプログラムやフラッシ
ュメモリ書き込みプログラムを、外部制御装置に設けた
ＲＯＭに格納することにより、前記プログラムを情報処
理装置のフラッシュメモリに格納する必要がなくなり、
メモリ容量の圧迫を軽減することができる。
ュメモリ書き込みプログラムを、外部制御装置に設けた
ＲＯＭに格納することにより、前記プログラムを情報処
理装置のフラッシュメモリに格納する必要がなくなり、
メモリ容量の圧迫を軽減することができる。
【００３７】さらに、ＦＤＣおよぴＦＤＤコネクタを外
部制御装置に設けることにより、その分、情報処理装置
の小型化を可能とすることができる。
部制御装置に設けることにより、その分、情報処理装置
の小型化を可能とすることができる。
【図１】本発明の情報処理装置における不揮発性記憶装
置の書き換え装置の実施の形態を示すブロック図であ
る。
置の書き換え装置の実施の形態を示すブロック図であ
る。
【図２】本発明の情報処理装置における不揮発性記憶装
置の書き換え装置の動作の一例を示すフローチャートで
ある。
置の書き換え装置の動作の一例を示すフローチャートで
ある。
【図３】従来の情理処理装置における不揮発性記憶装置
の書き換え装置の一例を示すブロック図である。
の書き換え装置の一例を示すブロック図である。
１ 情報処理装置 ２ ＣＰＵ ３ フラッシュメモリ（不揮発性記憶装置） ４ ＲＡＭ ５ コネクタ ６ 外部制御装置（不揮発性記憶装置の書き換え装置） ７ ＣＰＵ ８ ＲＯＭ ９ リセット回路 １０ ＦＤＣ（ＦＤコントローラ） １１ ＦＤＤコネクタ １２ コネクタ １３ ＦＤＤ（ＦＤドライブユニット） １４ 従来の情報処理装置
Claims (11)
- 【請求項１】情報処理装置内部に設けられ、システムプ
ログラムを格納する不揮発性記憶装置に対して、前記情
報処理装置の外部に設けられた外部制御装置から、前記
不揮発性記憶装置の書き換えを行う、情報処理装置にお
ける不揮発性メモリの書き換え装置であって、 前記外部制御装置は、 前記情報処理装置に搭載のＣＰＵにリセットをかけるリ
セット手段と、 前記不揮発性記憶装置を書き換えるための更新プログラ
ムデータを読み込む更新プログラムデータ読み込み手段
と、 前記情報処理装置のメインバスを介し、前記不揮発性記
憶装置に対して、前記更新プログラムデータの書き込み
を行う手段と、 を備えたことを特徴とする情報処理装置における不揮発
性メモリの書き換え装置。 - 【請求項２】情報処理装置と前記情報処理装置における
システムプログラムの書き換えを行う外部制御装置とか
らなる、情報処理装置における不揮発性メモリの書き換
え装置であって、 前記情報処理装置全体の制御を行う第１のＣＰＵと、 システムプログラムを格納する前記情報処理装置に搭載
された不揮発性記憶装置と、 データを一時的に格納するための前記情報処理装置に搭
載されたＲＡＭと、 前記情報処理装置に前記外部制御装置を接続するための
第１のコネクタと、 前記情報処理装置における第１のＣＰＵにリセットをか
けるための前記外部制御装置に搭載されたリセット手段
と、 前記リセット手段により、前記第１のＣＰＵにリセット
がかけられた状態において、前記外部制御装置全体の制
御およぴ前記情報処理装置における不揮発性記憶装置お
よびＲＡＭの制御を行う第２のＣＰＵと、 データロードプログラムおよびフラッシュメモリ書き込
みプログラムを格納する前記外部制御装置に搭載された
ＲＯＭと、 外部記録媒体から前記不揮発性記憶装置の内容を書き換
えるための更新プログラムデータを読み込むための前記
外部制御装置に搭載された更新プログラムデータ読み込
み手段と、 前記外部制御装置を前記情報処理装置に接続するための
第２のコネクタと、 を備えたことを特徴とする情報処理装置における不揮発
性メモリの書き換え装置。 - 【請求項３】前記第２のＣＰＵは、前記不揮発性記憶装
置やＲＡＭおよびＲＯＭをアクセスするための、アドレ
スおよびデータ幅をサポートするのに十分な安価なデバ
イスにて構成されることを特徴とする請求項２に記載の
情報処理装置における不揮発性メモリの書き換え装置。 - 【請求項４】前記リセット手段は、前記情報処理装置の
電源を監視する、電源監視ＩＣにより構成されることを
特徴とする請求項１，２，または３に記載の情報処理装
置における不揮発性メモリの書き換え装置。 - 【請求項５】前記更新プログラムデータ読み込み手段
は、ＦＤやＣＤ−ＲＯＭ，またはＭＯやＺＩＰなどのリ
ムーバブルディスクを読み取るための装置であることを
特徴とする請求項１〜４のいずれかに記載の情報処理装
置における不揮発性メモリの書き換え装置。 - 【請求項６】前記不揮発性記憶装置は、フラッシュメモ
リにより構成されることを特徴とする請求項１〜５のい
ずれかに記載の情報処理装置における不揮発性メモリの
書き換え装置。 - 【請求項７】情報処理装置内部に設けられ、システムプ
ログラムを格納する不揮発性記憶装置に対して、前記情
報処理装置の外部に設けられた外部制御装置から、前記
不揮発性記憶装置の書き換えを行う、情報処理装置にお
ける不揮発性メモリの書き換え方法であって、 前記外部制御装置から前記情報処理装置のＣＰＵにリセ
ットをかけ、 前記外部制御装置から前記情報処理装置のメインバスを
介して、前記不揮発性記憶装置に対する書き込みを行
う、 ことを特徴とする情報処理装置における不揮発性メモリ
の書き換え方法。 - 【請求項８】情報処理装置と前記情報処理装置における
システムプログラムの書き換えを行う外部制御装置とか
らなる、情報処理装置における不揮発性メモリの書き換
え方法であって、 前記外部制御装置に搭載の第２のＣＰＵは、 リセット手段を制御して、前記情報処理装置に搭載の第
１のＣＰＵにリセット信号を出力することで、前記第１
のＣＰＵをメインバスから切り放し、 前記第１のＣＰＵがメインバスから切り放されると、前
記外部制御装置に搭載のＲＯＭをアクセスして、前記Ｒ
ＯＭに格納されたデータロードプログラムの実行を開始
し、 前記データロードプログラムの実行によって、ＦＤコン
トローラを制御し、前記ＦＤコントローラとコネクタを
介して接続されたＦＤドライブユニットから、不揮発性
記憶装置の更新プログラムデータを読み出し、 さらに、前記データロードプログラムの実行によって、
前記ＦＤドライブユニットより読み出された更新プログ
ラムデータを、前記情報処理装置に搭載のＲＡＭにデー
タロードし、 前記ＲＡＭへのデータロードが完了すると、前記ＲＯＭ
をアクセスして、格納されたフラッシュメモリ書き込み
プログラムの実行を開始し、 前記フラッシュメモリ書き込みプログラムの実行によっ
て、前記ＲＡＭにデータロードされた更新プログラムデ
ータを、前記不揮発性記憶装置に書き込む、 ことを特徴とする情報処理装置における不揮発性メモリ
の書き換え方法。 - 【請求項９】前記リセット手段は、前記情報処理装置の
電源を監視する、電源監視ＩＣにより構成されることを
特徴とする請求項８に記載の情報処理装置における不揮
発性メモリの書き換え方法。 - 【請求項１０】前記ＦＤドライブユニットは、ＣＤ−Ｒ
ＯＭ，またはＭＯやＺＩＰなどのリムーバブルディスク
を読み取るためのドライブユニットであって、 前記ＦＤコントローラは、前記ＣＤ−ＲＯＭ，またはＭ
ＯやＺＩＰなどのリムーバブルディスクを読み取るため
のドライブユニットを制御するためのコントローラであ
ることを特徴とする請求項８または９に記載の情報処理
装置における不揮発性メモリの書き換え方法。 - 【請求項１１】前記不揮発性記憶装置は、フラッシュメ
モリにより構成されることを特徴とする請求項８，９，
または１０に記載の情報処理装置における不揮発性メモ
リの書き換え方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30537997A JPH11143782A (ja) | 1997-11-07 | 1997-11-07 | 情報処理装置における不揮発性メモリの書き換え装置および方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30537997A JPH11143782A (ja) | 1997-11-07 | 1997-11-07 | 情報処理装置における不揮発性メモリの書き換え装置および方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11143782A true JPH11143782A (ja) | 1999-05-28 |
Family
ID=17944418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30537997A Pending JPH11143782A (ja) | 1997-11-07 | 1997-11-07 | 情報処理装置における不揮発性メモリの書き換え装置および方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11143782A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002006893A1 (fr) * | 2000-07-18 | 2002-01-24 | Seiko Epson Corporation | Demarrage de projecteur au moyen d'un systeme stocke dans une memoire portable |
-
1997
- 1997-11-07 JP JP30537997A patent/JPH11143782A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002006893A1 (fr) * | 2000-07-18 | 2002-01-24 | Seiko Epson Corporation | Demarrage de projecteur au moyen d'un systeme stocke dans une memoire portable |
| US6877091B2 (en) | 2000-07-18 | 2005-04-05 | Seiko Epson Corporation | Actuation of projector by system stored in mobile memory |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6807630B2 (en) | Method for fast reinitialization wherein a saved system image of an operating system is transferred into a primary memory from a secondary memory | |
| US6601132B2 (en) | Nonvolatile memory and method of writing data thereto | |
| US7558904B2 (en) | Controller, data memory system, data rewriting method, and computer program product | |
| US6233681B1 (en) | Computer system and a control method of the same for in-system reprogramming of a fixed flash ROM when access to the fixed flash ROM is not possible | |
| JP3830867B2 (ja) | シングルチップマイクロコンピュータおよびそのブート領域切り替え方法 | |
| JP3173407B2 (ja) | フラッシュｅｅｐｒｏｍ内蔵マイクロコンピュータ | |
| US6216225B1 (en) | PC system having flash-ROM controlling device and method for protecting BIOS stored in flash-ROM | |
| JP3805195B2 (ja) | プログラム書き換え装置及びプログラム書き換え方法 | |
| JPH11143782A (ja) | 情報処理装置における不揮発性メモリの書き換え装置および方法 | |
| JPH11265283A (ja) | 記憶装置におけるファームウェアの修正方法及び記憶装置 | |
| JP2004192329A (ja) | プログラム書換え方法および端末装置 | |
| JPH09146774A (ja) | パーソナルコンピュータシステム | |
| JP2005050079A (ja) | サーバ装置、ｂｉｏｓ更新プログラム、初期起動プログラム、及びｂｉｏｓ更新方法 | |
| JP2001117779A (ja) | 電子機器、及び、プログラム書き換え方法 | |
| JPH08161160A (ja) | 光ディスク再生装置のファームウエア更新方法 | |
| JPH10283172A (ja) | フラッシュｒｏｍデータ書き換え方式 | |
| JP2001273143A (ja) | 電子制御装置 | |
| JP2002259152A (ja) | フラッシュメモリ書換方法 | |
| JPH09265399A (ja) | Ｂｉｏｓ書き込み方法 | |
| JP3498028B2 (ja) | ブートプログラム書き換えシステム | |
| JP2006243810A (ja) | マイクロコンピュータシステム | |
| JPH1091539A (ja) | データ記憶装置 | |
| JPH11338690A (ja) | フラッシュメモリ、ファームウエア使用システム装置およびファームウエア書き換え方法 | |
| JPH06139064A (ja) | 電子機器のバグ対策装置 | |
| KR100793203B1 (ko) | 노트북 컴퓨터에서의 데이터 업데이트방법 |