JPH111398A - エピタキシャルウェハの製造方法および製造装置 - Google Patents
エピタキシャルウェハの製造方法および製造装置Info
- Publication number
- JPH111398A JPH111398A JP16940497A JP16940497A JPH111398A JP H111398 A JPH111398 A JP H111398A JP 16940497 A JP16940497 A JP 16940497A JP 16940497 A JP16940497 A JP 16940497A JP H111398 A JPH111398 A JP H111398A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- region
- semiconductor
- growth
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Led Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【課題】 格子定数の異なる基板上に高品質の半導体エ
ピタキシャル層を形成する。 【解決手段】 基板上に低温で半導体のアモルファスの
バッファ層を形成した後、基板を成膜領域から移動して
バッファ層の成膜時と同等の低温に保ち、その間に成膜
領域を昇温して半導体がエピタキシャル成長する温度に
し、基板を再度成膜領域に移動してバッファ層上に半導
体の結晶性の薄膜をエピタキシャル成長させる。
ピタキシャル層を形成する。 【解決手段】 基板上に低温で半導体のアモルファスの
バッファ層を形成した後、基板を成膜領域から移動して
バッファ層の成膜時と同等の低温に保ち、その間に成膜
領域を昇温して半導体がエピタキシャル成長する温度に
し、基板を再度成膜領域に移動してバッファ層上に半導
体の結晶性の薄膜をエピタキシャル成長させる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体結晶薄膜の
気相成長法およびそれに使用する装置に関するものであ
り、特にヘテロエピタキシャルの成長方法およびその方
法を実施するのに適した装置に関するものである。
気相成長法およびそれに使用する装置に関するものであ
り、特にヘテロエピタキシャルの成長方法およびその方
法を実施するのに適した装置に関するものである。
【０００２】
【従来の技術】近年、青色ＬＥＤ用材料としてGaＮ系化
合物半導体薄膜が実用化されている。現在のところ、基
板となるGaＮバルク結晶の成長が困難であるため、通常
格子定数が近いサファイア基板上にGaＮ系化合物半導体
薄膜を成長させる。この場合、GaＮとサファイアの格子
定数を緩和するため低温成長させたGaＮ層をアニールし
て形成したバッファ層上にGaＮ系エピタキシャル層を成
長させている。
合物半導体薄膜が実用化されている。現在のところ、基
板となるGaＮバルク結晶の成長が困難であるため、通常
格子定数が近いサファイア基板上にGaＮ系化合物半導体
薄膜を成長させる。この場合、GaＮとサファイアの格子
定数を緩和するため低温成長させたGaＮ層をアニールし
て形成したバッファ層上にGaＮ系エピタキシャル層を成
長させている。
【０００３】一方、サファイア基板は絶縁性であるの
で、ＬＥＤ構造を作製するためにはGaＮ系エピタキシャ
ル層をエッチングして電極を形成する必要がある。この
ため、プロセスが煩雑になり、コストが増大する。そこ
で、GaAs半導体基板のような導電性基板上に、上記のよ
うにGaＮバッファ層、GaＮ系エピタキシャル層を形成し
て基板裏面に電極を形成することでプロセスの低コスト
化を検討している例もある。
で、ＬＥＤ構造を作製するためにはGaＮ系エピタキシャ
ル層をエッチングして電極を形成する必要がある。この
ため、プロセスが煩雑になり、コストが増大する。そこ
で、GaAs半導体基板のような導電性基板上に、上記のよ
うにGaＮバッファ層、GaＮ系エピタキシャル層を形成し
て基板裏面に電極を形成することでプロセスの低コスト
化を検討している例もある。
【０００４】また、化合物半導体として多用されている
GaAs基板は大口径化が困難でコストも高いため、大口径
化が容易でコストも安いSi基板上にGaAs層を形成するこ
とが検討されている。この場合も低温で形成したGaAs層
をアニールしてバッファ層を形成し、その上にGaAsエピ
タキシャル層を成長させることで格子定数の違いを緩和
している。
GaAs基板は大口径化が困難でコストも高いため、大口径
化が容易でコストも安いSi基板上にGaAs層を形成するこ
とが検討されている。この場合も低温で形成したGaAs層
をアニールしてバッファ層を形成し、その上にGaAsエピ
タキシャル層を成長させることで格子定数の違いを緩和
している。
【０００５】
【発明が解決しようとする課題】上記のように、従来、
格子定数が異なる基板上に半導体結晶薄膜を形成する場
合、格子定数の差を緩和するため、低温で形成したバッ
ファ層を基板とエピタキシャル層の間に挿入していた。
しかしながら、GaAsのように蒸気圧が高い成分を含む材
料の基板上に、GaＮのように高温でないとエピタキシャ
ル成長しない材料の薄膜を成長させる場合には、GaAs基
板から蒸気圧が高いAsが抜ける恐れがある。特にバッフ
ァ層を形成した後、結晶性の薄膜がエピタキシャル成長
するのに適した温度に基板温度を上昇させる昇温工程で
蒸気圧が高い成分が基板から抜ける。
格子定数が異なる基板上に半導体結晶薄膜を形成する場
合、格子定数の差を緩和するため、低温で形成したバッ
ファ層を基板とエピタキシャル層の間に挿入していた。
しかしながら、GaAsのように蒸気圧が高い成分を含む材
料の基板上に、GaＮのように高温でないとエピタキシャ
ル成長しない材料の薄膜を成長させる場合には、GaAs基
板から蒸気圧が高いAsが抜ける恐れがある。特にバッフ
ァ層を形成した後、結晶性の薄膜がエピタキシャル成長
するのに適した温度に基板温度を上昇させる昇温工程で
蒸気圧が高い成分が基板から抜ける。
【０００６】そこで、本発明の目的は、上記従来技術の
問題点を解決し、格子定数の異なる基板上に高品質の半
導体エピタキシャル層を製造する方法およびこの方法を
実施するのに適した装置を提供することにある。
問題点を解決し、格子定数の異なる基板上に高品質の半
導体エピタキシャル層を製造する方法およびこの方法を
実施するのに適した装置を提供することにある。
【０００７】
【課題を解決するための手段】本発明に従うと、半導体
結晶薄膜を格子定数の異なる基板上に気相成長法により
成長させる方法において、実際に気相成長を行う第１の
領域と、第１の領域と異なる温度に設定可能な第２の領
域とを有する成長室を備える気相成長装置を用い、前記
成長室の前記第１および第２の領域を前記半導体の結晶
性の薄膜がエピタキシャル成長する温度よりも低い温度
に設定し、前記基板を前記成長室の前記第１の領域に配
置し、前記半導体と等しい材料で基板上にアモルファス
層を気相成長法により形成する工程と、前記基板を前記
第２の領域へ移動して、前記成長室の前記第１の領域の
温度を前記半導体の結晶性の薄膜がエピタキシャル成長
するのに適した温度に昇温する工程と、前記基板を昇温
させた前記第１の領域へ移動して、前記半導体の結晶性
の薄膜をエピタキシャル成長させることを特徴とする半
導体結晶成長方法が提供される。本発明の方法において
は、前記半導体が、GaAs、GaＰ、InAsまたはInＰであ
り、前記基板が、Si基板であるか、前記半導体が、Ga
Ｎ、InＮまたはAlＮであり、前記基板が、GaAs基板であ
ることが好ましい。また、GaAs基板は、GaAs(111) Ａ
面、Ｂ面が好ましい。
結晶薄膜を格子定数の異なる基板上に気相成長法により
成長させる方法において、実際に気相成長を行う第１の
領域と、第１の領域と異なる温度に設定可能な第２の領
域とを有する成長室を備える気相成長装置を用い、前記
成長室の前記第１および第２の領域を前記半導体の結晶
性の薄膜がエピタキシャル成長する温度よりも低い温度
に設定し、前記基板を前記成長室の前記第１の領域に配
置し、前記半導体と等しい材料で基板上にアモルファス
層を気相成長法により形成する工程と、前記基板を前記
第２の領域へ移動して、前記成長室の前記第１の領域の
温度を前記半導体の結晶性の薄膜がエピタキシャル成長
するのに適した温度に昇温する工程と、前記基板を昇温
させた前記第１の領域へ移動して、前記半導体の結晶性
の薄膜をエピタキシャル成長させることを特徴とする半
導体結晶成長方法が提供される。本発明の方法において
は、前記半導体が、GaAs、GaＰ、InAsまたはInＰであ
り、前記基板が、Si基板であるか、前記半導体が、Ga
Ｎ、InＮまたはAlＮであり、前記基板が、GaAs基板であ
ることが好ましい。また、GaAs基板は、GaAs(111) Ａ
面、Ｂ面が好ましい。
【０００８】さらに、本発明においては、基板上に気相
成長法により薄膜を成長させるのに使用する装置であっ
て、成長室と、成長室に原料ガスを導入する手段と、基
板を保持する保持手段と、成長室内を加熱する加熱手段
とを備え、前記成長室が、前記成長室内の実際に薄膜を
成長させる第１の領域と、第１の領域とは異なる第２の
領域とを有し、前記加熱手段が、前記成長室内の第１の
領域と、第２の領域とをそれぞれ異なる温度に設定可能
に構成され、前記保持手段が、前記基板を前記成長室内
の第１の領域と、第２の領域との間で移動可能に構成さ
れていることを特徴とする装置が提供される。
成長法により薄膜を成長させるのに使用する装置であっ
て、成長室と、成長室に原料ガスを導入する手段と、基
板を保持する保持手段と、成長室内を加熱する加熱手段
とを備え、前記成長室が、前記成長室内の実際に薄膜を
成長させる第１の領域と、第１の領域とは異なる第２の
領域とを有し、前記加熱手段が、前記成長室内の第１の
領域と、第２の領域とをそれぞれ異なる温度に設定可能
に構成され、前記保持手段が、前記基板を前記成長室内
の第１の領域と、第２の領域との間で移動可能に構成さ
れていることを特徴とする装置が提供される。
【０００９】
【発明の実施の形態】本発明の方法では、基板上に低温
で半導体のアモルファスのバッファ層を形成した後、基
板を成膜領域から移動してバッファ層の成膜時と同等の
低温に保ち、その間に成膜領域を昇温して半導体がエピ
タキシャル成長する温度にし、基板を再度成膜領域に移
動してバッファ層上に半導体の結晶性の薄膜をエピタキ
シャル成長させるところにその主要な特徴がある。本発
明の方法によれば、従来と異なり、基板が高温になるの
は、実質的に半導体の結晶性薄膜をエピタキシャル成長
させている間だけである。すなわち、成膜領域の昇温時
には、基板は低温に保たれた領域にあり、基板が高温に
なる時間が短い。従って、GaAsのような蒸気圧の高い成
分（As）を含む基板を使用しても、Asが抜けたり、熱に
より損傷を受ける恐れがない。
で半導体のアモルファスのバッファ層を形成した後、基
板を成膜領域から移動してバッファ層の成膜時と同等の
低温に保ち、その間に成膜領域を昇温して半導体がエピ
タキシャル成長する温度にし、基板を再度成膜領域に移
動してバッファ層上に半導体の結晶性の薄膜をエピタキ
シャル成長させるところにその主要な特徴がある。本発
明の方法によれば、従来と異なり、基板が高温になるの
は、実質的に半導体の結晶性薄膜をエピタキシャル成長
させている間だけである。すなわち、成膜領域の昇温時
には、基板は低温に保たれた領域にあり、基板が高温に
なる時間が短い。従って、GaAsのような蒸気圧の高い成
分（As）を含む基板を使用しても、Asが抜けたり、熱に
より損傷を受ける恐れがない。
【００１０】本発明の方法は、比較的熱に弱いGaAs等の
化合物半導体基板上に、高温でなければエピタキシャル
成長しないGaＮ半導体薄膜を成長させる場合に有効であ
る。また、本発明の方法では、基板とバッファ層との間
でおこる相互拡散も抑制することができる。従って、よ
り高品質の薄膜が得られる。
化合物半導体基板上に、高温でなければエピタキシャル
成長しないGaＮ半導体薄膜を成長させる場合に有効であ
る。また、本発明の方法では、基板とバッファ層との間
でおこる相互拡散も抑制することができる。従って、よ
り高品質の薄膜が得られる。
【００１１】
【実施例】図１に、本発明の方法を実施するのに適した
本発明の気相反応装置の概略図を示す。図１の装置は、
第１のガス導入口１、第２のガス導入口２および排気口
３を有する石英の反応チャンバ４と、この反応チャンバ
４の内部に設けられ、基板５を搭載する基板ホルダ６と
を備える。チャンバ４の周囲には、チャンバ４の上部の
成膜領域を加熱する第１のヒータ８と、チャンバ４の下
部の退避領域を加熱するヒータ９とが配置されている。
ヒータ８および９は、それぞれ独立して制御され、成膜
領域と退避領域とを異なる温度に加熱可能である。基板
ホルダ６の脚部７は伸縮可能に構成され、基板ホルダ６
を上下に移動可能である。
本発明の気相反応装置の概略図を示す。図１の装置は、
第１のガス導入口１、第２のガス導入口２および排気口
３を有する石英の反応チャンバ４と、この反応チャンバ
４の内部に設けられ、基板５を搭載する基板ホルダ６と
を備える。チャンバ４の周囲には、チャンバ４の上部の
成膜領域を加熱する第１のヒータ８と、チャンバ４の下
部の退避領域を加熱するヒータ９とが配置されている。
ヒータ８および９は、それぞれ独立して制御され、成膜
領域と退避領域とを異なる温度に加熱可能である。基板
ホルダ６の脚部７は伸縮可能に構成され、基板ホルダ６
を上下に移動可能である。
【００１２】図２をさらに参照して、本発明に従う有機
金属クロライド気相エピタキシ法でGaAs(111) Ａ面基板
上にGaＮ層をエピタキシャル成長させる工程を説明す
る。最初にGaAs(111) Ａ面基板５を基板ホルダ６に固定
し、チャンバ４の成膜領域に配置する。図２(a)に示す
よう、ヒータ８および９で成膜領域および退避領域をと
もに400 〜 600℃に加熱し、基板５を 450℃に保持した
状態で、第１のガス導入口１からＴＭＧを分圧 6.4×10
-4atm で、塩化水素を分圧 6.4×10-4atm で導入し、第
２のガス導入口２からはＶ族原料としてアンモニアガス
（ＮＨ3)を1.28×10-3atm で導入した。キャリアガスと
してはそれぞれ水素ガスを用いた。このような条件で、
30分間成膜を行い、厚さ 100nmのGaＮバッファ層を形成
した。
金属クロライド気相エピタキシ法でGaAs(111) Ａ面基板
上にGaＮ層をエピタキシャル成長させる工程を説明す
る。最初にGaAs(111) Ａ面基板５を基板ホルダ６に固定
し、チャンバ４の成膜領域に配置する。図２(a)に示す
よう、ヒータ８および９で成膜領域および退避領域をと
もに400 〜 600℃に加熱し、基板５を 450℃に保持した
状態で、第１のガス導入口１からＴＭＧを分圧 6.4×10
-4atm で、塩化水素を分圧 6.4×10-4atm で導入し、第
２のガス導入口２からはＶ族原料としてアンモニアガス
（ＮＨ3)を1.28×10-3atm で導入した。キャリアガスと
してはそれぞれ水素ガスを用いた。このような条件で、
30分間成膜を行い、厚さ 100nmのGaＮバッファ層を形成
した。
【００１３】次に、図２(b)に示すよう基板ホルダ６の
脚部７を縮めて、基板ホルダ６の位置を退避領域に下
げ、GaＮバッファ層が形成された基板５の温度を450 ℃
に保持した。ＮＨ3 の分圧を1.28×10-3atm という雰囲
気で、ヒーター８により成膜領域を 900℃まで昇温した
後、ＴＭＧ、ＨCl、ＮＨ3 の分圧をそれぞれ 2.4×10-3
atm 、 2.4×10-3atm 、1.28×10-3atm という条件にし
て、図２(c)に示すよう、基板ホルダを成膜領域に上げ
て30分間成膜を行った。
脚部７を縮めて、基板ホルダ６の位置を退避領域に下
げ、GaＮバッファ層が形成された基板５の温度を450 ℃
に保持した。ＮＨ3 の分圧を1.28×10-3atm という雰囲
気で、ヒーター８により成膜領域を 900℃まで昇温した
後、ＴＭＧ、ＨCl、ＮＨ3 の分圧をそれぞれ 2.4×10-3
atm 、 2.4×10-3atm 、1.28×10-3atm という条件にし
て、図２(c)に示すよう、基板ホルダを成膜領域に上げ
て30分間成膜を行った。
【００１４】その結果、バッファ層上に、厚さ３μｍの
鏡面状のGaＮエピタキシャル層が形成された。成長速度
は６μｍ／時であった。Ｘ線回折測定の結果、六方晶Ga
Ｎのピークが観測され、このGaＮ層は六方晶GaＮで構成
されていることが確認された。電気特性をHall測定によ
り求めたところｎ型キャリア濃度１×1017 (cm-3) 、電
子移動度500(cm2/ＶS ）であった。
鏡面状のGaＮエピタキシャル層が形成された。成長速度
は６μｍ／時であった。Ｘ線回折測定の結果、六方晶Ga
Ｎのピークが観測され、このGaＮ層は六方晶GaＮで構成
されていることが確認された。電気特性をHall測定によ
り求めたところｎ型キャリア濃度１×1017 (cm-3) 、電
子移動度500(cm2/ＶS ）であった。
【００１５】
【発明の効果】以上詳述のように、本発明によれば、従
来よりも結晶性に優れたエピタキシャルウェハが得られ
る。本発明の方法は、特に、GaAs基板上にGaＮエピタキ
シャル層を形成する場合に有効である。
来よりも結晶性に優れたエピタキシャルウェハが得られ
る。本発明の方法は、特に、GaAs基板上にGaＮエピタキ
シャル層を形成する場合に有効である。
【図１】 本発明の方法を実施するのに適した本発明の
気相成膜装置の一例の概略図である。
気相成膜装置の一例の概略図である。
【図２】 本発明の方法の工程を説明する概略図であ
る。
る。
１ 第１のガス導入口 ２ 第２のガス導入口層 ３ 排気口 ４ チャンバ ５ 基板 ６ 基板ホルダ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 33/00 Ｈ０１Ｌ 33/00 Ｂ Ｃ
Claims (5)
- 【請求項１】 半導体結晶薄膜を格子定数の異なる基板
上に気相成長法により成長させる方法において、実際に
気相成長を行う第１の領域と、第１の領域と異なる温度
に設定可能な第２の領域とを有する成長室を備える気相
成長装置を用い、 前記成長室の前記第１および第２の領域を前記半導体の
結晶性の薄膜がエピタキシャル成長する温度よりも低い
温度に設定し、前記基板を前記成長室の前記第１の領域
に配置し、前記半導体と等しい材料で基板上にアモルフ
ァス層を気相成長法により形成する工程と、 前記基板を前記第２の領域へ移動して、前記成長室の前
記第１の領域の温度を前記半導体の結晶性の薄膜がエピ
タキシャル成長するのに適した温度に昇温する工程と、 前記基板を昇温させた前記第１の領域へ移動して、前記
半導体の結晶性の薄膜をエピタキシャル成長させること
を特徴とする半導体結晶成長方法。 - 【請求項２】 前記半導体が、GaAs、GaＰ、InAsおよび
InＰからなる群から選択された少なくとも１種の化合物
半導体であり、前記基板が、Si基板であることを特徴と
する請求項１に記載の半導体結晶成長方法。 - 【請求項３】 前記半導体が、GaＮ、InＮおよびAlＮか
らなる群から選択された少なくとも１種の化合物半導体
であり、前記基板が、GaAs基板、GaＰ基板、InAs基板お
よびInＰ基板からなる群から選択された少なくとも１種
であることを特徴とする請求項１に記載の半導体結晶成
長方法。 - 【請求項４】 前記半導体がGaＮであり、前記基板がGa
As(111) Ｂ面またはGaAs(111) Ａ面であることを特徴と
する請求項３に記載の半導体結晶成長方法。 - 【請求項５】 基板上に気相成長法により薄膜を成長さ
せるのに使用する装置であって、成長室と、成長室に原
料ガスを導入する手段と、基板を保持する保持手段と、
成長室内を加熱する加熱手段とを備え、 前記成長室が、前記成長室内の実際に薄膜を成長させる
第１の領域と、第１の領域とは異なる第２の領域とを有
し、 前記加熱手段が、前記成長室内の第１の領域と、第２の
領域とをそれぞれ異なる温度に設定可能に構成され、 前記保持手段が、前記基板を前記成長室内の第１の領域
と、第２の領域との間で移動可能に構成されていること
を特徴とする装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16940497A JPH111398A (ja) | 1997-06-11 | 1997-06-11 | エピタキシャルウェハの製造方法および製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16940497A JPH111398A (ja) | 1997-06-11 | 1997-06-11 | エピタキシャルウェハの製造方法および製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH111398A true JPH111398A (ja) | 1999-01-06 |
Family
ID=15885983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16940497A Withdrawn JPH111398A (ja) | 1997-06-11 | 1997-06-11 | エピタキシャルウェハの製造方法および製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH111398A (ja) |
-
1997
- 1997-06-11 JP JP16940497A patent/JPH111398A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8591652B2 (en) | Semi-conductor substrate and method of masking layer for producing a free-standing semi-conductor substrate by means of hydride-gas phase epitaxy | |
| CN101388338B (zh) | 制备用于生长氮化镓的衬底和制备氮化镓衬底的方法 | |
| JPH0831419B2 (ja) | 単結晶珪素基板上への化合物半導体単結晶の作製方法 | |
| CA1297390C (en) | Method of epitaxially growing gallium arsenide on silicon | |
| JP4150527B2 (ja) | 結晶の製造方法 | |
| KR19980080216A (ko) | 에피택셜 웨이퍼 및 이의 제조방법 | |
| JPH0562911A (ja) | 半導体超格子の製造方法 | |
| KR100243623B1 (ko) | 에피택셜 웨이퍼 및 이의 제조방법 | |
| JP2003332234A (ja) | 窒化層を有するサファイア基板およびその製造方法 | |
| KR100226829B1 (ko) | 질화갈륨 반도체 단결정 기판의 제조방법 | |
| JP2002293697A (ja) | ＧａＮエピタキシャル層の成長方法 | |
| JPS6170715A (ja) | 化合物半導体の成長方法 | |
| JPH111398A (ja) | エピタキシャルウェハの製造方法および製造装置 | |
| JP3922674B2 (ja) | シリコンウエハの製造方法 | |
| JP3487393B2 (ja) | ヘテロエピタキシャル半導体基板の形成方法、かかるヘテロエピタキシャル半導体基板を有する化合物半導体装置、およびその製造方法 | |
| JP3743013B2 (ja) | エピタキシャルウェハの製造方法 | |
| JP2003171200A (ja) | 化合物半導体の結晶成長法、及び化合物半導体装置 | |
| KR20000056002A (ko) | 변형된 선택 성장 공정을 이용한 ＧａＮ 단결정 성장 방법 | |
| WO2023132191A1 (ja) | 窒化物半導体基板及びその製造方法 | |
| US11640906B2 (en) | Crystal laminate, semiconductor device and method for manufacturing the same | |
| JPH01179788A (ja) | Ｓｉ基板上への３−５族化合物半導体結晶の成長方法 | |
| JPH0427116A (ja) | 半導体異種接合を形成する方法 | |
| JPS62279625A (ja) | エピタキシヤル成長法 | |
| JPH0529653A (ja) | 半導体素子 | |
| KR960004904B1 (ko) | 다공성 실리콘기판위에 갈륨비소를 성장하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040907 |