JPH11135786A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH11135786A JPH11135786A JP9301278A JP30127897A JPH11135786A JP H11135786 A JPH11135786 A JP H11135786A JP 9301278 A JP9301278 A JP 9301278A JP 30127897 A JP30127897 A JP 30127897A JP H11135786 A JPH11135786 A JP H11135786A
- Authority
- JP
- Japan
- Prior art keywords
- concentration diffusion
- oxide film
- film
- diffusion layers
- diffusion region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 コンタクト開口のマスクパターンの位置合わ
せが容易で、且つドレイン拡散領域の接合容量を低減す
ることができるＬＤＤトランジスタの製造方法を提供す
る。 【解決手段】 ゲート電極１４に対してセルフアライン
で浅く低濃度の一導電型の拡散領域１２ａ，１３ａを形
成し、ゲート電極１４の側面に側壁酸化膜１５を設け、
側壁酸化膜１５に対して深く高濃度の同一導電型の拡散
領域１２ｂ，１３ｂを形成するＬＤＤトランジスタの製
造方法において、拡散領域を形成した後に、基板全面に
窒化膜２３を被着し、更に基板表面を平坦化する層間膜
１９を被着し、層間膜１９にコンタクト開口を側壁酸化
膜１５又はゲート電極１４上に跨るように形成し、層間
膜１９の開口１９ａを介して窒化膜２３を異方性エッチ
ングにより除去し、側壁酸化膜１５に対してセルフアラ
インで高濃度の拡散領域よりも深く同一導電型の低濃度
の拡散領域１２ｃ，１３ｃを形成する。
せが容易で、且つドレイン拡散領域の接合容量を低減す
ることができるＬＤＤトランジスタの製造方法を提供す
る。 【解決手段】 ゲート電極１４に対してセルフアライン
で浅く低濃度の一導電型の拡散領域１２ａ，１３ａを形
成し、ゲート電極１４の側面に側壁酸化膜１５を設け、
側壁酸化膜１５に対して深く高濃度の同一導電型の拡散
領域１２ｂ，１３ｂを形成するＬＤＤトランジスタの製
造方法において、拡散領域を形成した後に、基板全面に
窒化膜２３を被着し、更に基板表面を平坦化する層間膜
１９を被着し、層間膜１９にコンタクト開口を側壁酸化
膜１５又はゲート電極１４上に跨るように形成し、層間
膜１９の開口１９ａを介して窒化膜２３を異方性エッチ
ングにより除去し、側壁酸化膜１５に対してセルフアラ
インで高濃度の拡散領域よりも深く同一導電型の低濃度
の拡散領域１２ｃ，１３ｃを形成する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に係り、特にＬＤＤ（Lightly Doped Drain)トランジ
スタを含むＭＯＳＬＳＩの製造方法に関する。
法に係り、特にＬＤＤ（Lightly Doped Drain)トランジ
スタを含むＭＯＳＬＳＩの製造方法に関する。
【０００２】
【従来の技術】従来のＬＤＤトランジスタの構造を図１
１に示す。ＬＤＤトランジスタは、ゲート電極１４に隣
接してＰウェル１１内にＮ型のソース・ドレイン拡散領
域１２，１３を備える。ここでソース・ドレイン拡散領
域１２，１３は、ゲート電極１４をマスクとしてセルフ
アラインで形成される低濃度（Ｎ−）型の浅い拡散層１
２ａ，１３ａと、ゲート電極の両側に設けられた側壁酸
化膜１５をマスクとしてセルフアラインで形成される高
濃度（Ｎ＋）型の深い拡散層１２ｂ，１３ｂと、コンタ
クト開口１９ａをマスクとしてイオン注入により深く形
成された低濃度（Ｎ−）型の深い拡散層１２ｃとから構
成されている。
１に示す。ＬＤＤトランジスタは、ゲート電極１４に隣
接してＰウェル１１内にＮ型のソース・ドレイン拡散領
域１２，１３を備える。ここでソース・ドレイン拡散領
域１２，１３は、ゲート電極１４をマスクとしてセルフ
アラインで形成される低濃度（Ｎ−）型の浅い拡散層１
２ａ，１３ａと、ゲート電極の両側に設けられた側壁酸
化膜１５をマスクとしてセルフアラインで形成される高
濃度（Ｎ＋）型の深い拡散層１２ｂ，１３ｂと、コンタ
クト開口１９ａをマスクとしてイオン注入により深く形
成された低濃度（Ｎ−）型の深い拡散層１２ｃとから構
成されている。
【０００３】ゲート電極１４は、ゲート絶縁膜１４ａ
と、多結晶シリコン層１４ｂと、タングステンシリサイ
ド（ＷＳｉ）層１４ｃとから構成されている。側壁酸化
膜１５は、ゲート電極１４の側面に酸化膜の異方性エッ
チングにより設けられたゲート電極１４の側面を被覆す
る絶縁膜である。酸化膜１８はＬＯＣＯＳ法により形成
された厚いフィールド酸化膜であり、層間膜１９はソー
ス電極１６及びドレイン電極１７とゲート電極１４とを
絶縁分離すると共に、表面の平坦化を兼ねたＢＰＳＧ膜
である。
と、多結晶シリコン層１４ｂと、タングステンシリサイ
ド（ＷＳｉ）層１４ｃとから構成されている。側壁酸化
膜１５は、ゲート電極１４の側面に酸化膜の異方性エッ
チングにより設けられたゲート電極１４の側面を被覆す
る絶縁膜である。酸化膜１８はＬＯＣＯＳ法により形成
された厚いフィールド酸化膜であり、層間膜１９はソー
ス電極１６及びドレイン電極１７とゲート電極１４とを
絶縁分離すると共に、表面の平坦化を兼ねたＢＰＳＧ膜
である。
【０００４】ＬＤＤトランジスタは、サブミクロンオー
ダの短チャンネルのゲート長を有する高速動作に好適な
トランジスタであり、その短チャネル化の要請から拡散
層はゲート電極１４に対してセルフアラインで形成され
た低濃度の浅い拡散層１２ａ，１３ａと、ゲート電極直
下から離れてソース・ドレイン電極１６，１７とオーミ
ック接触をとる深い高濃度の拡散層１２ｂ，１３ｂとの
２層構造になっている。そして、ゲート電極１４に閾値
以上の電圧を印加することで、ソース・ドレイン拡散領
域１２，１３間にチャネルが形成されることで高速のＯ
Ｎ／ＯＦＦ動作をする。
ダの短チャンネルのゲート長を有する高速動作に好適な
トランジスタであり、その短チャネル化の要請から拡散
層はゲート電極１４に対してセルフアラインで形成され
た低濃度の浅い拡散層１２ａ，１３ａと、ゲート電極直
下から離れてソース・ドレイン電極１６，１７とオーミ
ック接触をとる深い高濃度の拡散層１２ｂ，１３ｂとの
２層構造になっている。そして、ゲート電極１４に閾値
以上の電圧を印加することで、ソース・ドレイン拡散領
域１２，１３間にチャネルが形成されることで高速のＯ
Ｎ／ＯＦＦ動作をする。
【０００５】ここで深い位置にある低濃度拡散層１２
ｃ，１３ｃは、高濃度拡散層１２ｂ，１３ｂとＰウェル
１１のＰＮ接合で形成される接合容量を低減するための
拡散層であり、Ｐウェル１１とＰＮ接合を形成するＮ型
拡散層の濃度を下げることによりこの接合容量を低減し
ようとするものである。特にソース拡散領域１２は通
常、接地電位に固定されるのでその接合容量は問題とな
らないが、ドレイン拡散領域１３は接地電位と電源電位
ＶＤＤ間で電位が変動するため、その接合容量は充放電
時間に直接関係するので高速化の観点から問題となる。
ｃ，１３ｃは、高濃度拡散層１２ｂ，１３ｂとＰウェル
１１のＰＮ接合で形成される接合容量を低減するための
拡散層であり、Ｐウェル１１とＰＮ接合を形成するＮ型
拡散層の濃度を下げることによりこの接合容量を低減し
ようとするものである。特にソース拡散領域１２は通
常、接地電位に固定されるのでその接合容量は問題とな
らないが、ドレイン拡散領域１３は接地電位と電源電位
ＶＤＤ間で電位が変動するため、その接合容量は充放電
時間に直接関係するので高速化の観点から問題となる。
【０００６】図９及び図１０は従来のこの低濃度拡散層
１２ｃ，１３ｃの形成方法を示す。図９に示すように、
ＬＯＣＯＳ酸化膜１８、ゲート電極１４、側壁酸化膜１
５、低濃度拡散層１２ａ，１３ａ、高濃度拡散層１２
ｂ，１３ｂを形成した後に、酸化膜２０を被着し、更に
表面の平坦化を兼ねたＢＰＳＧからなる層間膜１９を被
着する。次にこの平坦化された層間膜１９上にホトレジ
スト２１を塗布して、コンタクトマスクによりコンタク
トパターンの位置合わせを行った後に、露光、現像によ
りホトレジストに開口部２１ａを形成する。更にホトレ
ジストの開口部２１ａからエッチングにより層間膜１９
及び酸化膜２０にコンタクト開口１９ａを形成する。そ
してホトレジストの開口２１ａ及び層間膜１９及び酸化
膜２０の開口１９ａを通してイオン注入することによ
り、接合容量低減用の深い低濃度拡散層１２ｃ，１３ｃ
を形成する。この段階を図１０に示す。更に、アニール
によりイオン注入をした不純物を活性化して、更にアル
ミ膜を被着してからパターニングすることで、図１１に
示す従来の構造のＬＤＤトランジスタが完成する。
１２ｃ，１３ｃの形成方法を示す。図９に示すように、
ＬＯＣＯＳ酸化膜１８、ゲート電極１４、側壁酸化膜１
５、低濃度拡散層１２ａ，１３ａ、高濃度拡散層１２
ｂ，１３ｂを形成した後に、酸化膜２０を被着し、更に
表面の平坦化を兼ねたＢＰＳＧからなる層間膜１９を被
着する。次にこの平坦化された層間膜１９上にホトレジ
スト２１を塗布して、コンタクトマスクによりコンタク
トパターンの位置合わせを行った後に、露光、現像によ
りホトレジストに開口部２１ａを形成する。更にホトレ
ジストの開口部２１ａからエッチングにより層間膜１９
及び酸化膜２０にコンタクト開口１９ａを形成する。そ
してホトレジストの開口２１ａ及び層間膜１９及び酸化
膜２０の開口１９ａを通してイオン注入することによ
り、接合容量低減用の深い低濃度拡散層１２ｃ，１３ｃ
を形成する。この段階を図１０に示す。更に、アニール
によりイオン注入をした不純物を活性化して、更にアル
ミ膜を被着してからパターニングすることで、図１１に
示す従来の構造のＬＤＤトランジスタが完成する。
【０００７】
【発明が解決しようとする課題】しかしながら、この深
い低濃度拡散層１２ｃ，１３ｃは、コンタクト開口１９
ａを通してイオン注入により形成されており、コンタク
ト開口１９ａはコンタクトマスクパターンの位置あわせ
により位置決めされている。ところで、このコンタクト
開口のためのマスクパターンは、この開口に配置される
ソース・ドレイン電極１６，１７とゲート電極１４との
接触を防止するために、ゲート電極１４から十分な位置
あわせマージンＣを見込んで離隔して設けられていた
（図１０参照）。このため、高濃度拡散層１２ｂ，１３
ｂの面積に対して、低濃度拡散層１２ｃ，１３ｃがカバ
ーしない部分Ｌが生じてしまう（図１０参照）。従っ
て、この部分Ｌでは高濃度拡散層１２ｂ，１３ｂが直接
比較的濃度の高いＰウェルと接合を形成するために、こ
の部分での接合容量が大きくなってしまうという問題が
あった。
い低濃度拡散層１２ｃ，１３ｃは、コンタクト開口１９
ａを通してイオン注入により形成されており、コンタク
ト開口１９ａはコンタクトマスクパターンの位置あわせ
により位置決めされている。ところで、このコンタクト
開口のためのマスクパターンは、この開口に配置される
ソース・ドレイン電極１６，１７とゲート電極１４との
接触を防止するために、ゲート電極１４から十分な位置
あわせマージンＣを見込んで離隔して設けられていた
（図１０参照）。このため、高濃度拡散層１２ｂ，１３
ｂの面積に対して、低濃度拡散層１２ｃ，１３ｃがカバ
ーしない部分Ｌが生じてしまう（図１０参照）。従っ
て、この部分Ｌでは高濃度拡散層１２ｂ，１３ｂが直接
比較的濃度の高いＰウェルと接合を形成するために、こ
の部分での接合容量が大きくなってしまうという問題が
あった。
【０００８】本発明は上述した事情に鑑みて為されたも
ので、コンタクト開口のマスクパターンの位置合わせが
容易で、且つドレイン拡散領域の接合容量を低減するこ
とができるＬＤＤトランジスタの製造方法を提供するこ
とを目的とする。
ので、コンタクト開口のマスクパターンの位置合わせが
容易で、且つドレイン拡散領域の接合容量を低減するこ
とができるＬＤＤトランジスタの製造方法を提供するこ
とを目的とする。
【０００９】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、ゲート電極に対してセルフアラインで浅く低
濃度の一導電型の拡散領域を形成し、前記ゲート電極の
側面に側壁酸化膜を設け、該側壁酸化膜に対して深く高
濃度の同一導電型の拡散領域を形成するＬＬＤトランジ
スタの製造方法において、前記拡散領域を形成した後
に、基板全面に窒化膜を被着し、更に基板表面を平坦化
する層間膜を被着し、前記層間膜にコンタクト開口を前
記側壁酸化膜又はゲート電極上に跨るように形成し、該
層間膜の開口を介して前記窒化膜を異方性エッチングに
より除去し、前記側壁酸化膜に対してセルフアラインで
前記高濃度の拡散領域よりも深く前記導電型の低濃度の
拡散領域を形成することを特徴とする。
造方法は、ゲート電極に対してセルフアラインで浅く低
濃度の一導電型の拡散領域を形成し、前記ゲート電極の
側面に側壁酸化膜を設け、該側壁酸化膜に対して深く高
濃度の同一導電型の拡散領域を形成するＬＬＤトランジ
スタの製造方法において、前記拡散領域を形成した後
に、基板全面に窒化膜を被着し、更に基板表面を平坦化
する層間膜を被着し、前記層間膜にコンタクト開口を前
記側壁酸化膜又はゲート電極上に跨るように形成し、該
層間膜の開口を介して前記窒化膜を異方性エッチングに
より除去し、前記側壁酸化膜に対してセルフアラインで
前記高濃度の拡散領域よりも深く前記導電型の低濃度の
拡散領域を形成することを特徴とする。
【００１０】上述した本発明によれば、層間膜のコンタ
クト開口を側壁酸化膜又はゲート電極上に跨るように形
成したので、コンタクトパターンの位置合わせ精度が不
要となり、その製造を容易なものとすることができる。
又、深い低濃度拡散層をゲート電極近傍の側壁酸化膜に
対してセルフアラインで形成できるので、高濃度拡散層
のほぼ全面に接合容量低減用の深い低濃度拡散層を形成
することができ、これにより少なくとも、ドレイン領域
の接合容量を低減できる。従って、ＬＤＤトランジスタ
の高速化が可能である。
クト開口を側壁酸化膜又はゲート電極上に跨るように形
成したので、コンタクトパターンの位置合わせ精度が不
要となり、その製造を容易なものとすることができる。
又、深い低濃度拡散層をゲート電極近傍の側壁酸化膜に
対してセルフアラインで形成できるので、高濃度拡散層
のほぼ全面に接合容量低減用の深い低濃度拡散層を形成
することができ、これにより少なくとも、ドレイン領域
の接合容量を低減できる。従って、ＬＤＤトランジスタ
の高速化が可能である。
【００１１】
【発明の実施の形態】以下、本発明の一実施形態につい
て図１乃至図８を参照しながら説明する。尚、図９乃至
図１１に示す従来の構造と同一部分には同一の符号を付
して説明する。
て図１乃至図８を参照しながら説明する。尚、図９乃至
図１１に示す従来の構造と同一部分には同一の符号を付
して説明する。
【００１２】図１は本発明の第１実施形態のＬＤＤトラ
ンジスタの構造を示す。この実施の形態においては、コ
ンタクト開口は側壁酸化膜１５上に跨るように形成され
ている。従って、接合容量低減用の低濃度（Ｎ−型）拡
散層１２ｃ，１３ｃは側壁酸化膜１５に対してセルフア
ラインでイオン注入により形成される。このため低濃度
拡散層１２ｃ，１３ｃは、側壁酸化膜１５により同様に
セルフアラインで形成された高濃度拡散層１２ｂ，１３
ｂと、略同一面積に形成される。
ンジスタの構造を示す。この実施の形態においては、コ
ンタクト開口は側壁酸化膜１５上に跨るように形成され
ている。従って、接合容量低減用の低濃度（Ｎ−型）拡
散層１２ｃ，１３ｃは側壁酸化膜１５に対してセルフア
ラインでイオン注入により形成される。このため低濃度
拡散層１２ｃ，１３ｃは、側壁酸化膜１５により同様に
セルフアラインで形成された高濃度拡散層１２ｂ，１３
ｂと、略同一面積に形成される。
【００１３】それ故、高濃度拡散層１２ｂ，１３ｂは、
その下面が深い低濃度拡散層１２ｃ，１３ｃに完全に覆
われることになる。このためＮ型ソース・ドレイン領域
１２，１３とＰウェル１１との間で形成される接合容量
は、低濃度拡散層１２ｃ，１３ｃの不純物濃度で主とし
て決定される。それ故、従来技術のような高濃度拡散層
１２ｂ，１３ｂが直接Ｐウェル１１と接合する部分が無
くなるので、その接合容量を大幅に低減することができ
る。尚、接合容量低減用の深い低濃度拡散層１２ｃ，１
３ｃを側壁酸化膜１５をマスクとして、セルフアライン
で形成するという点を除いて、その他の構成は従来の技
術と同様である。
その下面が深い低濃度拡散層１２ｃ，１３ｃに完全に覆
われることになる。このためＮ型ソース・ドレイン領域
１２，１３とＰウェル１１との間で形成される接合容量
は、低濃度拡散層１２ｃ，１３ｃの不純物濃度で主とし
て決定される。それ故、従来技術のような高濃度拡散層
１２ｂ，１３ｂが直接Ｐウェル１１と接合する部分が無
くなるので、その接合容量を大幅に低減することができ
る。尚、接合容量低減用の深い低濃度拡散層１２ｃ，１
３ｃを側壁酸化膜１５をマスクとして、セルフアライン
で形成するという点を除いて、その他の構成は従来の技
術と同様である。
【００１４】図２は本発明の第２実施形態のＬＤＤトラ
ンジスタの構造を示す。この実施の形態においては、ド
レイン側の拡散領域１３のみを第１実施形態と同様に層
間膜１９のコンタクト開口１９ａを側壁酸化膜１５又は
ゲート電極１４上に跨るように開口し、接合容量低減用
の深い低濃度拡散層１３ｃを側壁酸化膜１５に対してセ
ルフアラインで形成している。これに対してソース側の
拡散領域１２では、従来の技術で示したのと同様の構造
となっている。
ンジスタの構造を示す。この実施の形態においては、ド
レイン側の拡散領域１３のみを第１実施形態と同様に層
間膜１９のコンタクト開口１９ａを側壁酸化膜１５又は
ゲート電極１４上に跨るように開口し、接合容量低減用
の深い低濃度拡散層１３ｃを側壁酸化膜１５に対してセ
ルフアラインで形成している。これに対してソース側の
拡散領域１２では、従来の技術で示したのと同様の構造
となっている。
【００１５】係るコンタクト開口の配置によれば、ゲー
ト電極上でのソース電極１６とドレイン電極１７との間
隔が広がり、この間の間隔が狭くなることによるリーク
電流の発生等の問題が防止される。上述したように、ソ
ース拡散領域１２は通常接地電位で用いられるので接合
容量が多少あってもトランジスタの動作速度に及ぼす影
響は少ない。このため、この実施形態によればドレイン
拡散領域側の接合容量の低減による高速化を図りつつ、
且つ図１に示す実施形態によるドレイン電極上でのソー
ス・ドレイン電極１６，１７間が狭くなるという問題を
解消することができる。
ト電極上でのソース電極１６とドレイン電極１７との間
隔が広がり、この間の間隔が狭くなることによるリーク
電流の発生等の問題が防止される。上述したように、ソ
ース拡散領域１２は通常接地電位で用いられるので接合
容量が多少あってもトランジスタの動作速度に及ぼす影
響は少ない。このため、この実施形態によればドレイン
拡散領域側の接合容量の低減による高速化を図りつつ、
且つ図１に示す実施形態によるドレイン電極上でのソー
ス・ドレイン電極１６，１７間が狭くなるという問題を
解消することができる。
【００１６】図３乃至図８は、本発明の第１実施形態の
ＬＤＤトランジスタの製造工程を示す。図３は、ＬＤＤ
トランジスタの層間膜の形成の前の段階を示す。即ち、
まず半導体基板にＰウェル１１を形成し、トランジスタ
のセル部分を除いてＬＯＣＯＳ法により厚いフィールド
酸化膜１８を形成する。そしてセル部分に薄い酸化膜で
あるゲート絶縁膜１４ａを形成し、多結晶シリコン膜１
４ｂを形成し、タングステンシリサイド（ＷＳｉ）層１
４ｃを形成し、エッチングによりゲート電極１４を形成
する。そして、ゲート電極１４に対してセルフアライン
で低濃度拡散層１２ａ，１３ａを形成する。次に基板全
面に厚い酸化膜を被着して、異方性エッチングによりゲ
ート電極１４の側面に側壁酸化膜１５を形成する。そし
て側壁酸化膜１５に対してセルフアラインで高濃度Ｎ＋
拡散層１２ｂ，１３ｂを形成する。
ＬＤＤトランジスタの製造工程を示す。図３は、ＬＤＤ
トランジスタの層間膜の形成の前の段階を示す。即ち、
まず半導体基板にＰウェル１１を形成し、トランジスタ
のセル部分を除いてＬＯＣＯＳ法により厚いフィールド
酸化膜１８を形成する。そしてセル部分に薄い酸化膜で
あるゲート絶縁膜１４ａを形成し、多結晶シリコン膜１
４ｂを形成し、タングステンシリサイド（ＷＳｉ）層１
４ｃを形成し、エッチングによりゲート電極１４を形成
する。そして、ゲート電極１４に対してセルフアライン
で低濃度拡散層１２ａ，１３ａを形成する。次に基板全
面に厚い酸化膜を被着して、異方性エッチングによりゲ
ート電極１４の側面に側壁酸化膜１５を形成する。そし
て側壁酸化膜１５に対してセルフアラインで高濃度Ｎ＋
拡散層１２ｂ，１３ｂを形成する。
【００１７】次に図４に示すように、基板全面に窒化膜
２３を５００Å〜１０００Å程度被着する。そして表面
の平坦化を兼ねて厚いＢＰＳＧ膜である層間膜１９を被
着する。
２３を５００Å〜１０００Å程度被着する。そして表面
の平坦化を兼ねて厚いＢＰＳＧ膜である層間膜１９を被
着する。
【００１８】次に図５に示すように、平坦な表面を有す
る層間膜１９上にホトレジスト膜２１を被着し、コンタ
クトマスクによりコンタクト開口２１ａを形成する。こ
のコンタクト開口は、側壁酸化膜１５又はゲート電極１
４上に跨って形成される。そしてレジスト膜の開口２１
ａからエッチングにより層間膜１９のコンタクト開口１
９ａを形成する。この層間膜１９のエッチングに際し
て、窒化膜２３がエッチストッパの役割を果たす。従っ
て、層間膜１９の開口１９ａは、その表面に窒化膜２３
が露出した状態で、エッチングが終了する。
る層間膜１９上にホトレジスト膜２１を被着し、コンタ
クトマスクによりコンタクト開口２１ａを形成する。こ
のコンタクト開口は、側壁酸化膜１５又はゲート電極１
４上に跨って形成される。そしてレジスト膜の開口２１
ａからエッチングにより層間膜１９のコンタクト開口１
９ａを形成する。この層間膜１９のエッチングに際し
て、窒化膜２３がエッチストッパの役割を果たす。従っ
て、層間膜１９の開口１９ａは、その表面に窒化膜２３
が露出した状態で、エッチングが終了する。
【００１９】次に図６に示すように、異方性エッチング
によりコンタクト開口１９ａ内に露出した窒化膜２３を
除去する。異方性エッチングであるため、側壁酸化膜１
５の側面に窒化膜２３ａがこれを被覆するように形成さ
れる。次に図７に示すように、コンタクト開口１９ａを
通して高濃度拡散層１２ｂ，１３ｂの下面に接合容量低
減用の低濃度拡散層１２ｃ，１３ｃを側壁酸化膜１５に
対してセルフアラインで形成する。低濃度拡散層１２
ｃ，１３ｃは側壁酸化膜１５に対してセルフアラインで
イオン注入により形成されるため、その拡散領域は高濃
度拡散層１２ｂ，１３ｂと略同一となる。従って、ソー
ス・ドレイン拡散領域１２，１３の下面が低濃度拡散層
１２ｃ，１３ｃとＰウェル１１との接合面となり、その
接合容量が低減される。
によりコンタクト開口１９ａ内に露出した窒化膜２３を
除去する。異方性エッチングであるため、側壁酸化膜１
５の側面に窒化膜２３ａがこれを被覆するように形成さ
れる。次に図７に示すように、コンタクト開口１９ａを
通して高濃度拡散層１２ｂ，１３ｂの下面に接合容量低
減用の低濃度拡散層１２ｃ，１３ｃを側壁酸化膜１５に
対してセルフアラインで形成する。低濃度拡散層１２
ｃ，１３ｃは側壁酸化膜１５に対してセルフアラインで
イオン注入により形成されるため、その拡散領域は高濃
度拡散層１２ｂ，１３ｂと略同一となる。従って、ソー
ス・ドレイン拡散領域１２，１３の下面が低濃度拡散層
１２ｃ，１３ｃとＰウェル１１との接合面となり、その
接合容量が低減される。
【００２０】図８はホトレジスト膜２１を除去した段階
を示す。そしてアニール処理を行い、アルミ膜を被着し
てホトリソグラフィによりソース電極１６、ドレイン電
極１７等の電極配線パターンを形成する。これにより図
１に示す構造のＬＤＤトランジスタが完成する。
を示す。そしてアニール処理を行い、アルミ膜を被着し
てホトリソグラフィによりソース電極１６、ドレイン電
極１７等の電極配線パターンを形成する。これにより図
１に示す構造のＬＤＤトランジスタが完成する。
【００２１】尚、図２に示す本発明の第２実施形態のＬ
ＤＤトランジスタについても、コンタクトパターンのソ
ース拡散領域側のみを従来の技術における配置と同様に
することで、上述した製造工程が同様に適用可能であ
る。このように本発明の趣旨を逸脱することなく、種々
の変形実施例が可能である。
ＤＤトランジスタについても、コンタクトパターンのソ
ース拡散領域側のみを従来の技術における配置と同様に
することで、上述した製造工程が同様に適用可能であ
る。このように本発明の趣旨を逸脱することなく、種々
の変形実施例が可能である。
【００２２】
【発明の効果】以上に説明したように本発明によれば、
少なくともドレイン領域側のコンタクト開口を側壁酸化
膜又はゲート電極上に跨って開口することで、接合容量
低減用の低濃度拡散層を側壁酸化膜に対してセルフアラ
インで形成することができる。これにより、コンタクト
パターンのマスク合わせ精度が要求されなくなり、ＬＤ
Ｄトランジスタの製造が容易となる。また、高濃度拡散
層の下面全面に低濃度拡散層を設けることができるの
で、接合容量を低減し、ＬＤＤトランジスタを高速化す
ることができる。
少なくともドレイン領域側のコンタクト開口を側壁酸化
膜又はゲート電極上に跨って開口することで、接合容量
低減用の低濃度拡散層を側壁酸化膜に対してセルフアラ
インで形成することができる。これにより、コンタクト
パターンのマスク合わせ精度が要求されなくなり、ＬＤ
Ｄトランジスタの製造が容易となる。また、高濃度拡散
層の下面全面に低濃度拡散層を設けることができるの
で、接合容量を低減し、ＬＤＤトランジスタを高速化す
ることができる。
【図１】本発明の第１実施形態のＬＤＤトランジスタの
構造を示す断面図。
構造を示す断面図。
【図２】本発明の第２実施形態のＬＤＤトランジスタの
構造を示す断面図。
構造を示す断面図。
【図３】図１に示すＬＤＤトランジスタの製造工程を示
す断面図。
す断面図。
【図４】図１に示すＬＤＤトランジスタの製造工程を示
す断面図。
す断面図。
【図５】図１に示すＬＤＤトランジスタの製造工程を示
す断面図。
す断面図。
【図６】図１に示すＬＤＤトランジスタの製造工程を示
す断面図。
す断面図。
【図７】図１に示すＬＤＤトランジスタの製造工程を示
す断面図。
す断面図。
【図８】図１に示すＬＤＤトランジスタの製造工程を示
す断面図。
す断面図。
【図９】従来のＬＤＤトランジスタの製造工程を示す断
面図。
面図。
【図１０】従来のＬＤＤトランジスタの製造工程を示す
断面図。
断面図。
【図１１】従来のＬＤＤトランジスタの構造を示す断面
図。
図。
Claims (1)
- 【請求項１】 ゲート電極に対してセルフアラインで浅
く低濃度の一導電型の拡散領域を形成し、前記ゲート電
極の側面に側壁酸化膜を設け、該側壁酸化膜に対して深
く高濃度の同一導電型の拡散領域を形成するＬＬＤトラ
ンジスタの製造方法において、 前記拡散領域を形成した後に、基板全面に窒化膜を被着
し、更に基板表面を平坦化する層間膜を被着し、前記層
間膜にコンタクト開口を前記側壁酸化膜又はゲート電極
上に跨るように形成し、該層間膜の開口を介して前記窒
化膜を異方性エッチングにより除去し、前記側壁酸化膜
に対してセルフアラインで前記高濃度の拡散領域よりも
深く前記導電型の低濃度の拡散領域を形成することを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9301278A JPH11135786A (ja) | 1997-10-31 | 1997-10-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9301278A JPH11135786A (ja) | 1997-10-31 | 1997-10-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11135786A true JPH11135786A (ja) | 1999-05-21 |
Family
ID=17894907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9301278A Pending JPH11135786A (ja) | 1997-10-31 | 1997-10-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11135786A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003526943A (ja) * | 2000-03-13 | 2003-09-09 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 深い接合を有するソース／ドレイン領域を形成する方法 |
-
1997
- 1997-10-31 JP JP9301278A patent/JPH11135786A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003526943A (ja) * | 2000-03-13 | 2003-09-09 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 深い接合を有するソース／ドレイン領域を形成する方法 |
| JP4889901B2 (ja) * | 2000-03-13 | 2012-03-07 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 深い接合を有するソース／ドレイン領域を形成する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4210347B2 (ja) | 高耐圧トランジスタ及びその製造方法 | |
| US6551870B1 (en) | Method of fabricating ultra shallow junction CMOS transistors with nitride disposable spacer | |
| JP3249292B2 (ja) | デュアルゲート構造の相補形ｍｉｓ半導体装置 | |
| US5214295A (en) | Thin film field effect transistor, CMOS inverter, and methods of forming thin film field effect transistors and CMOS inverters | |
| US5714393A (en) | Diode-connected semiconductor device and method of manufacture | |
| US6242311B1 (en) | Method of fabricating a semiconductor device with silicided gates and peripheral region | |
| JPH07263677A (ja) | 半導体装置およびその製造方法 | |
| JP2924622B2 (ja) | 半導体装置の製造方法 | |
| US6008100A (en) | Metal-oxide semiconductor field effect transistor device fabrication process | |
| JP2001024065A (ja) | 半導体装置とその製造方法 | |
| JPH10163338A (ja) | 半導体装置とその製造方法 | |
| JPH08181223A (ja) | 半導体装置の製造方法 | |
| US6977134B2 (en) | Manufacturing method of a MOSFET gate | |
| JP2845186B2 (ja) | 半導体装置とその製造方法 | |
| JP2002231819A (ja) | 半導体装置とその製造方法 | |
| JPH11135786A (ja) | 半導体装置の製造方法 | |
| JPH0888362A (ja) | 半導体装置とその製造方法 | |
| KR100415191B1 (ko) | 비대칭형 씨모스 트랜지스터의 제조 방법 | |
| JPH02196434A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JP3212882B2 (ja) | 半導体装置の製造方法 | |
| JPH09266255A (ja) | 半導体装置の製造方法 | |
| JP2002076137A (ja) | 半導体装置及びその製造方法 | |
| US20080042198A1 (en) | Demos structure | |
| JPH088430A (ja) | Ｍｏｓトランジスタ及びその形成方法 | |
| JP2915036B2 (ja) | 半導体集積回路装置の製造方法 |